KR100758222B1 - Voltage peak detector with self-clock generator - Google Patents
Voltage peak detector with self-clock generator Download PDFInfo
- Publication number
- KR100758222B1 KR100758222B1 KR1020070034730A KR20070034730A KR100758222B1 KR 100758222 B1 KR100758222 B1 KR 100758222B1 KR 1020070034730 A KR1020070034730 A KR 1020070034730A KR 20070034730 A KR20070034730 A KR 20070034730A KR 100758222 B1 KR100758222 B1 KR 100758222B1
- Authority
- KR
- South Korea
- Prior art keywords
- buffer
- switch
- clock generator
- terminal
- output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/40—Modifications of instruments to indicate the maximum or the minimum value reached in a time interval, e.g. by maximum indicator pointer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/30—Measuring the maximum or the minimum value of current or voltage reached in a time interval
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
- G01R19/2509—Details concerning sampling, digitizing or waveform capturing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
도 1은 종래 Sample and Hold 방식의 전압 검출기 및 파형도이다.1 is a voltage detector and waveform diagram of a conventional sample and hold method.
도 2는 종래 정류기와 저역 통과 필터(Low Pass Filter)를 이용한 전압 검출기 및 파형도이다.2 is a voltage detector and waveform diagram using a conventional rectifier and a low pass filter.
도 3은 본 발명의 일 실시예에 의한 자체 클럭 발생기를 갖는 정현파 전압 최대값 검출기의 개념도이다.3 is a conceptual diagram of a sinusoidal voltage maximum detector having its own clock generator according to an embodiment of the present invention.
도 4는 도 3의 구체적인 실시예를 보인 회로도이다.4 is a circuit diagram illustrating a specific embodiment of FIG. 3.
도 5는 도 4의 각 점들의 파형도이다.5 is a waveform diagram of each point of FIG. 4.
도 6은 도 3에서 SW1, SW2의 다른 실시예를 보인 도면이다.6 is a view showing another embodiment of SW1, SW2 in FIG.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 클럭 발생기10: clock generator
21 : 제 1 버퍼21: first buffer
22 : 제 2 버퍼22: second buffer
23 : 제 3 버퍼23: third buffer
30 : 제 1 스위치30: first switch
31 : 제 1 NMOS31: first NMOS
32 : 제 1 PMOS32: first PMOS
33 : 제 1 NMOS/PMOS33: first NMOS / PMOS
40 : 제 2 스위치40: second switch
41 : 제 2 NMOS41: second NMOS
42 : 제 2 PMOS42: second PMOS
43 : 제 2 NMOS/PMOS43: second NMOS / PMOS
본 발명은 전압 검출기에 관한 것으로, 특히 정현파 전원전압 파형을 이용한 클럭(Clock) 발생을 통하여 클럭(Clock)과 샘플(Sample) 구간의 동기화를 별도로 할 필요없이 자동적으로 최대값을 검출하고, 전원전압 파형의 주파수가 변화할 경우에도 그에 상응하여 샘플 클럭(Sample Clock)을 발생시켜 주파수 변화에 무관하게 정현파 전압의 최대값을 정밀하게 검출하기에 적당하도록 한 자체 클럭 발생기를 갖는 정현파 전압 최대값 검출기에 관한 것이다.BACKGROUND OF THE
도 1은 종래 Sample and Hold 방식의 전압 검출기 및 파형도이다.1 is a voltage detector and waveform diagram of a conventional sample and hold method.
도 1에 보인 바와 같이, 정현파 전압(도 1의 파형 Vi)이 스위치(SW1)를 통하 고 캐패시터(C1)를 충전시켜서 최대값을 검출하게 되는데, 정현파 전압 Vi에 대해서 최대값에 해당하는 구간에 스위치(SW1)를 도 1의 SW1 CTL 파형에서와 같이 SW1 CTL 신호가 High 구간에 "ON"시켜서 캐패시터를 충전하고, 스위치(SW1)를 "OFF"하여 그 값을 유지시킴으로써 최대값을 얻는 방식이다.As shown in FIG. 1, the sinusoidal voltage (waveform Vi of FIG. 1) is detected through the switch SW1 to charge the capacitor C1 to detect the maximum value. As in the SW1 CTL waveform of FIG. 1, the SW1 CTL signal is "ON" in the high section to charge the capacitor, and the switch SW1 is "OFF" to maintain the value. .
그러나 이러한 종래의 방식은 스위치(SW1)가 "OFF"되는 시점이 정확히 정현파의 최대치에서 "OFF"시키기 위한 별도의 동기회로가 필요하고, 정확한 동기 회로를 구성하는 것이 용이하지 않으며, 별도의 동기회로로는 매우 복잡하여 실현이 어려운 문제가 있다. 또한 한번 동기된 회로에 입력전압(Vi)의 주파수가 바뀌거나, 위상이 변하면 최대치 검출은 불가능하며, 새로이 모든 회로를 동기화해야 하는 문제가 있게 된다.However, such a conventional method requires a separate synchronization circuit for turning the switch SW1 "OFF" to exactly "OFF" at the maximum value of the sine wave, and it is not easy to construct an accurate synchronization circuit. The furnace is very complicated and difficult to realize. In addition, if the frequency of the input voltage (Vi) is changed or the phase is changed in the circuit which is synchronized once, the maximum value cannot be detected and there is a problem that all the circuits must be newly synchronized.
도 2는 종래 정류기와 저역 통과 필터(Low Pass Filter)를 이용한 전압 검출기 및 파형도이다.2 is a voltage detector and waveform diagram using a conventional rectifier and a low pass filter.
여기서 참조번호 1은 정류기이고, 2는 저역통과필터(Low Pass Filter, LPF)이다.Here,
그래서 도 2에서와 같이 입력전원전압(Vi)에 전파 정류기(1)를 연결하고 전파정류된 전압을 저역통과필터(Low Pass Filter)(2)를 통하여 평활하여 최대값을 얻을 수 있다.Thus, as shown in FIG. 2, the full-
그러나 도 2와 같은 종래의 방식은 주파수 변화에는 대처할 수 있지만, 저역필터가 충/방전을 계속하게 됨에 따라 정확한 최대값을 얻는 것은 불가능하게 되는 문제점이 있었다.However, although the conventional method as shown in FIG. 2 can cope with the frequency change, it becomes impossible to obtain an accurate maximum value as the low pass filter continues charging / discharging.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 정현파 전원전압 파형을 이용한 클럭 발생을 통하여 클럭과 샘플 구간의 동기화를 별도로 할 필요없이 자동적으로 최대값을 검출하고, 전원전압 파형의 주파수가 변화할 경우에도 그에 상응하여 샘플 클럭을 발생시켜 주파수 변화에 무관하게 정현파 전압의 최대값을 정밀하게 검출할 수 있는 자체 클럭 발생기를 갖는 정현파 전압 최대값 검출기를 제공하는데 있다.Accordingly, the present invention has been proposed to solve the above-mentioned conventional problems, and an object of the present invention is to automatically generate a maximum value without the need for separate clock and sample intervals through clock generation using a sinusoidal power supply voltage waveform. Provides a sinusoidal voltage maximum detector with its own clock generator that detects and generates a sample clock correspondingly even when the frequency of the power supply voltage waveform changes, so that the sinusoidal voltage can be detected accurately regardless of the frequency change. It is.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 실시예에 의한 자체 클럭 발생기를 갖는 정현파 전압 최대값 검출기는,In order to achieve the above object, the sinusoidal voltage maximum detector having its own clock generator according to an embodiment of the present invention,
정현파 전압원과; 상기 정현파 전압원의 + 단자로부터 정현파 전압을 입력받아 버퍼링하는 제 1 버퍼와; 상기 제 1 버퍼의 출력과 직렬로 연결되고, 클럭 발생기의 제어에 따라 스위칭하는 제 1 스위치와; 상기 제 1 스위치에서 스위칭된 신호를 입력받아 버퍼링하는 제 2 버퍼와; 상기 제 1 스위치와 상기 제 2 버퍼 사이에 한 쪽 단자가 연결되고, 다른 쪽 단자는 전원전압 마이너스 단자와 연결된 제 1 캐패시터와; 상기 제 2 버퍼의 출력과 직렬로 연결되고, 상기 클럭 발생기의 제어에 따라 스위칭하는 제 2 스위치와; 상기 제 2 스위치에서 스위칭된 신호를 입력받아 버퍼링하여 검출된 정현파 전압 최대값을 출력하는 제 3 버퍼와; 상기 제 2 스위치와 상기 제 3 버퍼 사이에 한 쪽 단자가 연결되고, 다른 쪽 단자는 전원전압 마이너스 단자와 연결된 제 2 캐패시터와; 상기 정현파 전압원의 + 단자로부터 정현파 전압을 입력받고, 자체 클럭을 생성하여 상기 제 1 스위치 및 상기 제 2 스위치의 스위칭 동작을 제어하는 클럭 발생기;를 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.A sinusoidal voltage source; A first buffer configured to receive and buffer a sinusoidal voltage from a + terminal of the sinusoidal voltage source; A first switch connected in series with an output of the first buffer and switching under control of a clock generator; A second buffer configured to receive and buffer the signal switched by the first switch; A first capacitor connected between the first switch and the second buffer, and the other terminal connected to a power supply voltage negative terminal; A second switch connected in series with the output of the second buffer and switching under control of the clock generator; A third buffer receiving the buffered signal from the second switch and outputting the detected sinusoidal voltage maximum value; A second capacitor connected between the second switch and the third buffer, and the other terminal connected to a power supply negative terminal; And a clock generator configured to receive a sinusoidal voltage from the + terminal of the sinusoidal voltage source and generate a self clock to control switching operations of the first switch and the second switch.
이하, 상기와 같은 본 발명, 자체 클럭 발생기를 갖는 정현파 전압 최대값 검출기의 기술적 사상에 따른 일 실시예를 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention as described above, according to the spirit of the sine wave voltage maximum value detector having its own clock generator will be described with reference to the drawings.
도 3은 본 발명의 일 실시예에 의한 자체 클럭 발생기를 갖는 정현파 전압 최대값 검출기의 개념도이다.3 is a conceptual diagram of a sinusoidal voltage maximum detector having its own clock generator according to an embodiment of the present invention.
이에 도시된 바와 같이, 정현파 전압원(Vi)과; 상기 정현파 전압원(Vi)의 + 단자로부터 정현파 전압을 입력받아 버퍼링하는 제 1 버퍼(Buffer1)(21)와; 상기 제 1 버퍼(21)의 출력과 직렬로 연결되고, 클럭 발생기(10)의 제어에 따라 스위칭하는 제 1 스위치(SW1)(30)와; 상기 제 1 스위치(SW1)(30)에서 스위칭된 신호를 입력받아 버퍼링하는 제 2 버퍼(22)와; 상기 제 1 스위치(30)와 상기 제 2 버퍼(22) 사이에 한 쪽 단자가 연결되고, 다른 쪽 단자는 전원전압 마이너스(-) 단자(GND, 접지)와 연결된 제 1 캐패시터(C1)와; 상기 제 2 버퍼(22)의 출력과 직렬로 연결되고, 상기 클럭 발생기(10)의 제어에 따라 스위칭하는 제 2 스위치(SW2)(40)와; 상기 제 2 스위치(SW2)(40)에서 스위칭된 신호를 입력받아 버퍼링하여 검출된 정현파 전압 최대값을 출력하는 제 3 버퍼(23)와; 상기 제 2 스위치(40)와 상기 제 3 버퍼(23) 사이에 한 쪽 단자가 연결되고, 다른 쪽 단자는 전원전압 마이너스(-) 단 자(GND)와 연결된 제 2 캐패시터(C2)와; 상기 정현파 전압원(Vi)의 + 단자로부터 정현파 전압을 입력받고, 자체 클럭을 생성하여 상기 제 1 스위치(SW1) 및 상기 제 2 스위치(SW2)의 스위칭 동작을 제어하는 클럭 발생기(10);를 포함하여 구성된 것을 특징으로 한다.As shown therein, the sinusoidal voltage source Vi; A first buffer (Buffer1) 21 for receiving and buffering a sinusoidal voltage from the + terminal of the sinusoidal voltage source Vi; A first switch (SW1) 30 connected in series with the output of the
도 4는 도 3의 구체적인 실시예를 보인 회로도이다.4 is a circuit diagram illustrating a specific embodiment of FIG. 3.
이에 도시된 바와 같이, 상기 클럭 발생기(10)는, 상기 정현파 전압원(Vi)의 + 단자로부터 정현파 전압을 입력받아 주파수가 배수인 정현파를 출력시키는 곱셈기(Multiplier)와; 상기 곱셈기(Multiplier)에서 출력된 배수의 정현파를 위상반전시키는 제 1 인버터(INV1)와; 상기 제 1 인버터(INV1)의 출력을 위상반전시키는 제 2 인버터(INV2)와; 상기 제 2 인버터(INV2)의 출력을 위상반전시키는 제 3 인버터(INV3)와; 상기 정현파 전압원(Vi)의 + 단자로부터 정현파 전압을 입력받아 위상반전시키는 제 4 인버터(INV4)와; 상기 제 4 인버터(INV4)의 출력을 위상반전시키는 제 5 인버터(INV5)와; 상기 제 3 인버터(INV3)와 상기 제 5 인버터(INV5)의 출력을 입력받아 논리곱 연산하여 상기 제 2 스위치(40)의 스위칭 동작을 제어하는 제 1 논리곱 소자(AND1)와; 상기 제 2 인버터(INV2)와 상기 제 5 인버터(INV5)의 출력을 입력받아 논리곱 연산하여 상기 제 1 스위치(30)의 스위칭 동작을 제어하는 제 2 논리곱 소자(AND2);를 포함하여 구성된 것을 특징으로 한다.As shown therein, the
상기 곱셈기는, 아날로그 곱셈기로 구성된 것을 특징으로 한다.The multiplier is characterized by consisting of an analog multiplier.
도 6은 도 3에서 SW1, SW2의 다른 실시예를 보인 도면이다.6 is a view showing another embodiment of SW1, SW2 in FIG.
이에 도시된 바와 같이, 상기 제 1 스위치(SW1)(30)는 게이트가 상기 클럭 발생기(10) 내의 제 2 논리곱 소자(AND2)와 연결되고 소스가 상기 제 1 버퍼(21)의 출력단과 연결되며 드레인이 상기 제 2 버퍼(22)의 입력단과 연결된 제 1 NMOS(31)로 구성되고, 상기 제 2 스위치(SW2)(40)는 게이트가 상기 클럭 발생기(10) 내의 제 1 논리곱 소자(AND1)와 연결되고 소스가 상기 제 2 버퍼(22)의 출력단과 연결되며 드레인이 상기 제 3 버퍼(23)의 입력단과 연결된 제 2 NMOS(41)로 구성된 것을 특징으로 한다.As shown therein, the
또한, 상기 제 1 스위치(SW1)(30)는 게이트가 상기 클럭 발생기(10) 내의 제 2 논리곱 소자(AND2)와 연결되고 드레인이 상기 제 1 버퍼(21)의 출력단과 연결되며 소스가 상기 제 2 버퍼(22)의 입력단과 연결된 제 1 PMOS(32)로 구성되고, 상기 제 2 스위치(SW2)(40)는 게이트가 상기 클럭 발생기(10) 내의 제 1 논리곱 소자(AND1)와 연결되고 드레인이 상기 제 2 버퍼(22)의 출력단과 연결되며 소스가 상기 제 3 버퍼(23)의 입력단과 연결된 제 2 PMOS(42)로 구성된 것을 특징으로 한다.In addition, the
또한, 상기 제 1 스위치(SW1)(30)는 NMOS의 게이트가 상기 클럭 발생기(10) 내의 제 2 논리곱 소자(AND2)의 출력과 연결되고 PMOS의 게이트가 상기 클럭 발생기(10) 내의 제 2 논리곱 소자(AND2)의 위상반전된 출력과 연결되며 NMOS의 소스와 PMOS의 드레인이 상기 제 1 버퍼(21)의 출력단과 연결되고 NMOS의 드레인과 PMOS의 소스가 상기 제 2 버퍼(22)의 입력단과 연결된 제 1 NMOS/PMOS(33)로 구성되고, 상기 제 2 스위치(SW2)(40)는 NMOS의 게이트가 상기 클럭 발생기(10) 내의 제 1 논리곱 소자(AND1)의 출력과 연결되고 PMOS의 게이트가 상기 클럭 발생기(10)의 내의 제 1 논리곱 소자(AND1)의 위상반전된 출력과 연결되며 NMOS의 소스와 PMOS의 드레인이 상기 제 2 버퍼(22)의 출력단과 연결되고 NMOS의 드레인과 PMOS의 소스가 상기 제 3 버퍼(23)의 입력단과 연결된 제 2 NMOS/PMOS(43)로 구성된 것을 특징으로 한다.In addition, the first switch (SW1) 30 is connected to the gate of the NMOS is connected to the output of the second logical AND (AND2) in the
이와 같이 구성된 본 발명에 의한 자체 클럭 발생기를 갖는 정현파 전압 최대값 검출기의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있으며, 이에 따라 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다.A preferred embodiment of the sinusoidal voltage maximum value detector having its own clock generator according to the present invention configured as described above will be described in detail with reference to the accompanying drawings. In the following description of the present invention, detailed descriptions of well-known functions or configurations will be omitted if it is determined that the detailed description of the present invention may unnecessarily obscure the subject matter of the present invention. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to intention or precedent of a user or an operator, and thus, the meaning of each term should be interpreted based on the contents throughout the present specification. will be.
먼저 본 발명은 정현파 전원전압 파형을 이용한 클럭 발생을 통하여 클럭과 샘플 구간의 동기화를 별도로 할 필요없이 자동적으로 최대값을 검출하고, 전원전압 파형의 주파수가 변화할 경우에도 그에 상응하여 샘플 클럭을 발생시켜 주파수 변화에 무관하게 정현파 전압의 최대값을 정밀하게 검출하고자 한 것이다.First, the present invention automatically detects the maximum value without generating a synchronization between the clock and the sample interval by generating a clock using a sinusoidal power supply voltage waveform, and generates a sample clock correspondingly even when the frequency of the power supply voltage waveform changes. This is to accurately detect the maximum value of sinusoidal voltage regardless of the frequency change.
그래서 본 발명은 도 3에서와 같이 임의의 크기 및 주파수를 갖는 정현파 전압원(Vi)이 있고, 전압원 플러스(+) 단자에서 전압 Buffer1인 제 1 버퍼(21)가 연 결되고, 이어서 제 1 스위치(SW1)가 직렬로 연결되며, 제 1 스위치(SW1)를 지나서 캐패시터 C1의 한쪽 단자에 연결되고, 캐패시터 C1의 다른 한쪽 단자는 전원전압 마이너스 단자(GND)에 연결된다. 또한 제 1 스위치(SW1)와 캐패시터 C1의 연결점에서 전압 Buffer2인 제 2 버퍼(22)가 연결되며, 이어서 제 2 스위치(SW2)가 연결된다. 제 2 스위치(SW2)의 다른 한쪽 단자에 캐패시터 C2와 전압 Buffer3인 제 3 버퍼(23)가 연결된다. 캐패시터 C2의 다른 한쪽 단자는 GND에 연결된다. 한편, 입력전원전압 Vi는 플러스(+) 단자에서 클럭 발생기(10)에 연결되며, 클럭 발생기(10)의 출력 C, D는 각각 SW1, SW2에 연결되어 각각 SW1, SW2의 제어 신호가 된다.Thus, in the present invention, there is a sinusoidal voltage source Vi having an arbitrary size and frequency as shown in FIG. 3, and the
이의 동작을 보면, 도 4에서 전원전압 Vi가 Buffer1을 통과하고 SW1이 "ON"상태면 캐패시터 C1에는 입력전압 Vi와 동일한 전압 파형이 인가되면서 도 5의 ①과 같이 노드(Node) ①에는 Vi와 동일한 파형이 나타나게 되고, SW1이 "OFF"되면 "OFF"되는 순간의 Vi전압이 캐패시터 C1에 유지된다. 이어서 Buffer2를 통과하고 SW2가 "ON"되면 노드 ①의 전압이 캐패시터 C2에 충전되며, SW2가 "OFF"되면 "OFF"되는 순간의 노드 ①의 전압이 도 5의 ②와 같이 캐패시터 C2에 유지되며, 이 전압은 Buffer3을 통하여 Vo로 나타나게 된다.As shown in FIG. 4, when the power supply voltage Vi passes through Buffer1 and SW1 is “ON” in FIG. 4, the same voltage waveform as that of the input voltage Vi is applied to the capacitor C1, and as shown in ① of FIG. The same waveform appears, and when SW1 is "OFF", the Vi voltage at the moment of "OFF" is held in capacitor C1. Subsequently, when SW2 is turned "ON" through Buffer2, the voltage of
한편, 입력전원전압 Vi는 클럭 발생기(Clock Generator)(10)에 연결되어 SW1과 SW2를 제어하는 신호 C, D를 발생하며 이의 상세한 동작은 도 4와 도 5를 통하여 설명한다.Meanwhile, the input power supply voltage Vi is connected to a
도 4는 본 발명의 클럭 발생기를 포함한 정현파 전압 검출기의 실시예를 보인다.4 shows an embodiment of a sinusoidal voltage detector with a clock generator of the present invention.
먼저 전원전압 Vi가 인버터 INV4와 INV5를 거치면 도 5에 표시된 파형 A와 같이 입력전압 Vi와 동일한 주파수와 위상을 갖는 구형파가 된다. 또한 입력전압 Vi가 도 4에 보인 곱셈기(Multiplier)를 거치면 주파수가 2배인 정현파가 출력되며, 계속하여 직렬로 연결된 인버터 INV1과 INV2를 통과하면, 도 5에 보인 파형 B와 같이 입력전압 Vi 주파수의 2배인 구형파가 된다.First, when the power supply voltage Vi passes through the inverters INV4 and INV5, it becomes a square wave having the same frequency and phase as the input voltage Vi, as shown by the waveform A shown in FIG. In addition, when the input voltage Vi passes through a multiplier shown in FIG. 4, a sinusoidal wave having a frequency of 2 times is output. It becomes a square wave twice.
또한 B의 파형에 인버터 INV3을 통과하면 B파형이 180°위상차를 갖는 파형()이 되며, A파형과 파형을 제1 논리곱 소자(AND1)를 통과하면 파형 D (= )가 되며, 이는 도 5에 보인 파형도 D와 같다. 또한 파형 B와 A를 제2 논리곱 소자(AND2)를 통과시키면 파형 C(= )가 되며 이는 도 5에 보인 파형 C와 같다.If the waveform of B passes the inverter INV3, the waveform of B waveform has 180 ° phase difference. ) And A waveform When the waveform passes through the first AND product AND1, the waveform D (= ), Which is the same as the waveform diagram D shown in FIG. In addition, when waveforms B and A pass through the second AND product AND2, waveforms C (= ), Which is the same as waveform C shown in FIG.
이렇게 발생한 C와 D 파형은 기 서술한 스위치 SW1과 SW2의 제어 신호가 되며, 이를 포함한 동작은 다음과 같다.The generated C and D waveforms become the control signals of the switches SW1 and SW2 described above, and the operations including the same are as follows.
도 5에서 인가전원전압 Vi가 Buffer1을 통과하고 파형 C가 High인 구간에는 SW1이 "ON"되어 노드 ①의 파형은 도 5의 ①의 파형처럼 Vi를 그대로 따라간다. 다음 C가 Low 구간에는 SW1이 "OFF"되는 순간의 전압이 유지된다(도 5의 ①의 파형).In FIG. 5, SW1 is “ON” in the section where the applied power supply voltage Vi passes through Buffer1 and waveform C is High, and the waveform of
계속하여 D가 High인 구간은 SW2가 "ON"되어 파형 ①을 따라가며, D가 Low되면 이 순간의 노드 ①의 파형을 유지하게 된다. 따라서 도 5의 파형 ②에 표시된 바와 같이 Node②의 전압은 입력전압 Vi의 최대값을 유지하게 되며 Buffer3을 거쳐 Vo로 출력된다.Subsequently, in the period where D is high, SW2 is "ON" and follows the
한편 본 발명의 실시예에서 곱셈기는 아날로그 곱셈기를 사용하면 되고, SW1, SW2는 본 발명의 실시예와 같이 NMOS는 단독으로도 실현 가능하고 또는 도 6의 SW1, SW2의 다른 실시예에서와 같이 PMOS를 이용하여 구현할 수도 있다.On the other hand, in the embodiment of the present invention, the multiplier may use an analog multiplier, and as in the embodiment of the present invention, the NMOS may be implemented alone or as in the other embodiments of SW1 and SW2 of FIG. 6. It can also be implemented using.
PMOS를 사용할 경우에는 파형 C와 D를 전압 반전시켜 , 를 각각 SW1, SW2에 가함으로써 구현시킨다.When using PMOS, waveforms C and D are inverted , Is implemented by adding to SW1 and SW2, respectively.
또한 SW1과 SW2를 PMOS와 NMOS 쌍으로 사용하여 구현시킬 때는 PMOS를 사용할 때 필요한 신호인 , 와 C, D의 신호를, C는 SW1의 NMOS 게이트에 는 SW1의 PMOS 게이트에, 는 SW2의 PMOS 게이트에 D는 SW2의 NMOS 게이트에 각각 연결하며 구현할 수 있다.Also, when SW1 and SW2 are implemented as PMOS and NMOS pairs, the signal required when using PMOS is , And the signals of C and D, C to the NMOS gate of SW1 On the PMOS gate of SW1, Is connected to the PMOS gate of SW2 and D is connected to the NMOS gate of SW2, respectively.
SW1과 SW2를 NMOS, PMOS 쌍으로 구현시의 장점으로는 SW1과 SW2의 "ON" 저항이 작아져서 스위치 저항분에 의한 손실이 줄어들며, 따라서 입력신호 Vi의 크기에 덜 민감한 스위칭 동작을 시킬 수 있다.The advantage of implementing SW1 and SW2 as NMOS and PMOS pairs is that the "ON" resistance of SW1 and SW2 is smaller, which reduces the loss due to the switch resistance, thus making the switching operation less sensitive to the magnitude of the input signal Vi. .
이처럼 본 발명은 정현파 전원전압 파형을 이용한 클럭 발생을 통하여 클럭과 샘플 구간의 동기화를 별도로 할 필요없이 자동적으로 최대값을 검출하고, 전원전압 파형의 주파수가 변화할 경우에도 그에 상응하여 샘플 클럭을 발생시켜 주파수 변화에 무관하게 정현파 전압의 최대값을 정밀하게 검출하게 되는 것이다.As such, the present invention automatically detects the maximum value without generating a synchronization between the clock and the sample interval by generating a clock using the sinusoidal power supply voltage waveform, and generates a sample clock correspondingly even when the frequency of the power supply voltage waveform changes. In this way, the maximum value of the sinusoidal voltage is accurately detected regardless of the frequency change.
이상에서 살펴본 바와 같이, 본 발명에 의한 자체 클럭 발생기를 갖는 정현파 전압 최대값 검출기는 정현전압의 최대값을 검출하는데 있어서 외부에 별도의 클럭 발생기를 사용하지 않고, 따라서 파형과 동기 시키는 어려움 없이 정현파 전원 전압을 이용하여 전원전압의 최대값에 동기된 클럭 발생기를 통하여 정밀한 최대값을 검출할 수 있으며, 이렇게 함으로써 전원전압의 주파수가 바뀌거나 또는 주파수가 다른 전원전압 최대값 검출시에 별도의 조정이나 추가 회로없이 사용 가능한 주파수 독립 정현파 전압 최대값 검출기를 구현할 수 있게 된다.As described above, the sinusoidal voltage maximum detector having its own clock generator according to the present invention does not use a separate clock generator externally to detect the maximum value of the sinusoidal voltage, and thus, has no difficulty of synchronizing with the waveform. The voltage can be used to accurately detect the maximum value through the clock generator synchronized with the maximum value of the power supply voltage. This allows additional adjustment or addition when the frequency of the power supply voltage is changed or when the power supply voltage with different frequency is detected. A frequency-independent sinusoidal voltage maximum detector that can be used without circuits can be implemented.
또한 일반적으로 최대값 검출기의 후속단에 출력 파형의 평활 목적으로 추가되는 저역필터가 없이도 완벽한 직류전압을 얻을 수 있게 된다.In general, a perfect direct-current voltage can be obtained without the need for a low-pass filter added for the smoothing of the output waveform at the subsequent stage of the maximum detector.
이상에서 본 발명의 바람직한 실시예에 한정하여 설명하였으나, 본 발명은 이에 한정되지 않고 다양한 변화와 변경 및 균등물을 사용할 수 있다. 따라서 본 발명은 상기 실시예를 적절히 변형하여 응용할 수 있고, 이러한 응용도 하기 특허청구범위에 기재된 기술적 사상을 바탕으로 하는 한 본 발명의 권리범위에 속하게 됨은 당연하다 할 것이다.Although the above has been described as being limited to the preferred embodiment of the present invention, the present invention is not limited thereto and various changes, modifications, and equivalents may be used. Therefore, the present invention can be applied by appropriately modifying the above embodiments, it will be obvious that such application also belongs to the scope of the present invention based on the technical idea described in the claims below.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070034730A KR100758222B1 (en) | 2007-04-09 | 2007-04-09 | Voltage peak detector with self-clock generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070034730A KR100758222B1 (en) | 2007-04-09 | 2007-04-09 | Voltage peak detector with self-clock generator |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100758222B1 true KR100758222B1 (en) | 2007-09-12 |
Family
ID=38737613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070034730A KR100758222B1 (en) | 2007-04-09 | 2007-04-09 | Voltage peak detector with self-clock generator |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100758222B1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5944967A (en) | 1982-09-06 | 1984-03-13 | Mitsubishi Electric Corp | Power source circuit of pulse width control type switching regulator |
JPS61254069A (en) | 1985-04-30 | 1986-11-11 | Matsushita Electric Ind Co Ltd | Power source protective device |
KR970008874A (en) * | 1995-07-24 | 1997-02-24 | 문정환 | Rising / falling edge detector |
KR19980033851A (en) * | 1996-11-02 | 1998-08-05 | 이종수 | Fault detection device of elevator |
KR20010063015A (en) * | 1999-12-21 | 2001-07-09 | 윤종용 | Voltage level detecting circuit |
US20060250152A1 (en) | 2002-09-20 | 2006-11-09 | Josep Rius Vazquez | Method and apparatus for determining iddq |
-
2007
- 2007-04-09 KR KR1020070034730A patent/KR100758222B1/en not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5944967A (en) | 1982-09-06 | 1984-03-13 | Mitsubishi Electric Corp | Power source circuit of pulse width control type switching regulator |
JPS61254069A (en) | 1985-04-30 | 1986-11-11 | Matsushita Electric Ind Co Ltd | Power source protective device |
KR970008874A (en) * | 1995-07-24 | 1997-02-24 | 문정환 | Rising / falling edge detector |
KR19980033851A (en) * | 1996-11-02 | 1998-08-05 | 이종수 | Fault detection device of elevator |
KR20010063015A (en) * | 1999-12-21 | 2001-07-09 | 윤종용 | Voltage level detecting circuit |
US20060250152A1 (en) | 2002-09-20 | 2006-11-09 | Josep Rius Vazquez | Method and apparatus for determining iddq |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10291122B2 (en) | Input voltage detection circuit and power supply including the same | |
TWI531949B (en) | Capacitive voltage information sensing circuit and related anti-noise touch circuit | |
US10261113B2 (en) | Power converter with average current detection and the detecting circuit and method thereof | |
JP2016003997A (en) | Contactless voltage detection device | |
EP2869305B1 (en) | Bipolar isolated high voltage sampling network | |
US20150188412A1 (en) | Amplitude normalization circuit, power supply and electronic apparatus | |
CN104143928A (en) | Output voltage dynamic sampling circuit in alternating current-direct current converter | |
KR100758222B1 (en) | Voltage peak detector with self-clock generator | |
CN206848855U (en) | Power factor correction circuit structure and electric appliance with same | |
TW200934126A (en) | Driving signal generation circuit | |
US8482231B2 (en) | Motor driving apparatus having adjustable slope of motor speed | |
CN103326585B (en) | Measure the sample circuit of the reflected voltage of the transformer of power converter | |
JP5717427B2 (en) | Resistance measuring device | |
CN103501164A (en) | Time amplifier | |
TWI634405B (en) | Power detection and transmission circuit and power supply | |
JP2003289671A (en) | Control device for three-phase pwm rectifier | |
TWI523435B (en) | Analog-to-digital converting device | |
US20110170717A1 (en) | Method and apparatus for amplifying audio signal | |
JPH04208076A (en) | Method for detecting output current of pwm inverter | |
US11196301B1 (en) | Synchronous auto-zero comparator for wireless power rectifier | |
TWI435533B (en) | Zero-crossing detecting circuit and commutating apparatus using the same detecting circuit | |
JPH0632788Y2 (en) | Phase shift circuit for sine wave signal | |
JP2017153218A (en) | Power supply device | |
JP3099312B2 (en) | Phase detection circuit | |
JPS5936513B2 (en) | PWM method inverter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130625 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140619 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |