KR100757696B1

KR100757696B1 - 개선된 신호 포착과 프로세싱을 지닌 코드 분할 다중 접속 시스템 및 오퍼레이션 방법

Info

Publication number: KR100757696B1
Application number: KR1020000074186A
Authority: KR
Inventors: 부에러알마이클; 류샹치에
Original assignee: 루센트 테크놀러지스 인크
Priority date: 1999-12-07
Filing date: 2000-12-07
Publication date: 2007-09-13
Also published as: US6549565B1; EP1107468A2; KR20010062214A; ID27524A; AU7203100A; CN1299199A; EP1107468A3; BR0007325A; JP3980263B2; CA2326934A1; JP2001211104A

Abstract

코드 분할 다중 접속 시스템 및 오퍼레이션 방법은 수신된 신호들에 감소된 간섭을 제공하고 개선된 신호 포착 및 프로세싱에 감소된 계산상 복잡성을 제공한다. 상기 시스템은 적어도 2개 이상의 안테나들의 안테나 어레이에 결합되고 복수의 사용자들에게 작용하는 기지국을 포함한다. 상기 기지국내의 수신기는 상기 안테나 어레이에 결합된 범용 역 교차-상관 행렬, 각각의 사용자에게 작용하는 신호 포착 및 신호 프로세싱 회로를 포함한다. 각각의 신호 포착 회로는 각각의 스테이지에서의 인입 안테나 신호들이 확산(spreading)코드와 상관되고, 신호 포착을 위해 개선된 시간 지연 추정을 용이하게 하는 범용 역 교차-상관 행렬에 결합된 승산기내에서 결합된 일련의 지연 스테이지들을 포함한다. 각각의 승산기는 주어진 시간 주기(period)동안 안테나 경로내의 신호 에너지를 표시하는 신호 진폭에 칩 주기의 절반에 의해 분리된 개별적인 지연들을 제공하기 위해 상기 범용 역 교차-상관 행렬의 출력을 지닌 스테이지의 상관된 신호들을 결합한다. 상기 지연 스테이지들의 각각에 대한 진폭들은 가장 강한 수신된 신호의 선택을 위한 임계 정보를 포함하는 버퍼들내에 캡처된다. 상기 신호 프로세싱 회로는 (a)감소된 간섭, (b)신호 포착 및 프로세싱을 위한 개선된 동기화, 및 (c)신호 포착 및 신호 프로세싱에서의 계산상의 복잡성을 감소시키는 범용 역 교차-상관 행렬로 인한 개선된 신호 품질을 복조(demodulation) 및 디코딩을 위한 출력 신호에 제공하기 위해, 상기 가장 강한 수신된 신호를 채널 추정 및 승산기 내에서 출력된 범용 역 행렬과 결합한다.

역-교차 상관 행렬, 확산 코드, 스테이지, 복조, 신호 포착

Description

개선된 신호 포착과 프로세싱을 지닌 코드 분할 다중 접속 시스템 및 오퍼레이션 방법{Code division multiple access system and method of operation with improved signal acquisition and processing}

본 발명은 첨부된 도면과 결합하여 얻어진 다음의 상세한 명세로부터 더 이해될 것이다.

도 1은 다수의 사용자들에게 작용하는 다수의 안테나들에 결합된 CDMA 시스템내의 기지국을 나타낸 도면.

도 2는 본 발명의 원리들을 통합한, 도 1의 기지국내의 수신기의 블록도.

도 3은 본 발명의 원리들을 통합한, 도 2의 신호 프로세싱 회로내의 신호 동기화 회로의 블록도.

도 4는 도 2 및 도 3에 포함된 역행렬들의 계수들을 계산하기 위한 흐름도.

도 5는 도 2의 신호 포착 회로에서 신호 시간 지연을 계산하기 위한 흐름도.

도 6은 도 2의 신호 프로세싱 회로내의 신호들을 프로세싱하기 위한 흐름도.

*도면의 주요 부분에 대한 부호의 설명*

23 ; 동기화 회로 28 : 복조기 및 디코더 회로

24 : 범용 간섭 행렬 26 : 승산기

본 발명은 코드 분할 다중 접속(CDMA) 시스템을 사용한 무선 시스템들 및 오퍼레이션 방법들에 관한 것이다. 특히, 본 발명은 수신기에 다중 안테나들을 사용하는 무선 CDMA 시스템들에 관한 것이다.

CDMA 시스템들에서, 간섭(Interference)을 감소시키는 수신기에서의 어떤 프로세싱도 감소된 잡음에 의해 링크 품질을 개선시키고 상기 시스템에 의해 서비스를 받는 사용자들(이동단말기라 부름)의 증가된 수에 의해 시스템 용량을 개선시킨다. 간섭 감소는 그래서 CDMA 시스템들을 위한 중요한 목적이다. 그러나, 신호 프로세싱이 CDMA 수신기에서 발생할 수 있기 전에, 각각의 수신된 신호의 타이밍은 디스프레딩(despreading)이 발생하도록 허용하기 위해 정확히 추정되어야 한다. 각각의 수신된 신호의 타이미 추정의 프로세스는 동기화라 부른다. 간섭을 감소시키는 이전에 제안된 신호 프로세싱 방법들은 동기화가 프로세싱전에 수행되었다고 가정한다. 그러나, 모든 수신된 신호들을 위한 시간 지연을 추정하는 것은 수신된 신호들의 수가 증가함에 따라 상기 증가된 간섭으로 인해 더 어렵게 된다.

CDMA 시스템들에서, 간섭을 감소시키고 시스템 용량을 증가시키는 한 신호 프로세싱 방법은 다수의 안테나 또는 안테나 어레이들의 사용이다. 안테나 어레이들은 무선 링크를 다중 경로 페이딩(fading)의 존재하에 더 견고하게 만들기 위해 평균 신호-대-잡음 비율(Signal-to-Noise Ratio)(개구 이득(apeture gain)이라 함)에서의 개선뿐 아니라 다이버시티(diversity) 수신(다이버시티 이득이라 함)을 제공할 수 있다. 안테나 어레이들은 적절한 안테나 결합을 통해 간섭 거부(신호-대-간섭-플러스-잡음(Signal-to-Interference-Plus-Noise) 또는 SINR 이득)를 달성할 수도 있다. 용량 개선은 상기 간섭을 소멸시키고 및/또는 상기 요구되는 신호를 향상시키는 방식으로 각각의 안테나의 가중된(weighted) 출력들을 결합하여 이루어진다. 상기 가중(weight)들은 최적화 표준 및 관련된 적응성 알고리듬에 따라 계산된다(그리고 필요하다면 실시간으로 추적된다). 통상적 알고리듬들은 수신되고 있는 각각의 신호에 대한 안테나 교차-상관(cross-correlation) 행렬의 추정을 요구한다. 상기 교차-상관 행렬은 상기 간섭을 감소시키기 위해 상기 적절한 안테나 가중들을 계산하는데 유용한 상기 간섭 신호들에 관한 정보(예를들어, 전력과 도달 각도)를 포함한다. CDMA 시스템에서, 상기 교차-상관 행렬은 통상적으로 상관후(post-correlated) 신호들(즉, 디스프레딩후에)을 사용하여 형성되는데, 상관전(pre-correlation)에 행렬을 추정하는 것이 고속 계산을 요구하는 칩 레이트에서 벡터 외적들을 계산하는 것을 포함하기 때문이다. 반면에, 상기 상관후 교차-상관 행렬을 계산하는 것은 동기화가 미리 발생하도록 요구하는데, 이것은 다시 개선된 신호 포착 기술들을 요구한다. 상기 분야에서 요구되는 것은 신호 포착에서 간섭 감소를 위한 개선된 동기화 기술을 제공하고 상관전 신호들을 처리하는데 있어서의 적당한 계산상의 복잡성을 가진 CDMA 시스템 및 오퍼레이션 방법이다.

CDMA 시스템들에서 간섭을 감소시키는데 관련된 종래 기술은 다음을 포함한 다:

1996년 3월 19일에 발행된 "CDMA 통신 시스템에서 간섭을 제거하기 위한 전송 비-상관기(de-correlator)"로 이름붙여진 USP 5,500,856에는 상기 각각의 채널들에 대한 전송 정보 비트들의 곱(product)들과, 상기 각각의 채널들에 대한 확산 (spread) 코드 데이터 시퀀스의 곱들의 합들과, 상기 각각의 채널들에 대한 확산 코드 데이터 시퀀스들 사이의 미리결정된 교차-상관의 행렬에 대한 역 행렬의 성분들을 표시하는 한 세트의 데이터를 저장하는 메모리를 갖는 전송 비-상관기가 발표되어 있다. 상기 합들은 상기 역 행렬의 행들의 방향을 따른 곱들의 부가에 대응한다. 카운팅 장치는 상기 메모리가 상기 데이터를 그것으로부터 시계열적으로 출력하게 하기위해 작용한다. 가산기(adder)는 상기 각각의 채널들을 위한 메모리로부터 출력된 데이터의 합을 계산하기 위해 작용한다.

1996년 10월 22일에 발행된 "칩 동기화된 CDMA를 위한 간단하고 효율적인 간섭 제거를 위한 방법 및 장치"로 이름붙여진 USP 5,568,473에는 상기 시스템 내의 모든 사용자들의 확산하는 시퀀스들을 표시하는 단일 참조 시퀀스를 구축함으로써 다른 사용자들로부터의 간섭을 제거하는 것이 개시되어 있다. 다른 사용자들로부터의 간섭은 상기 시스템내의 모든 다른 사용자를 위한 분리된 비상관기를 사용하고, 모든 전송된 신호의 수신된 전력 레벨의 정확한 추정을 하여 각각의 수신기 없이 제거될 수 있다.

어떠한 종래 기술도 신호 포착에서의 간섭 감소를 위한 개선된 동기화와, 신호 포착 및 신호 프로세싱 모두를 위한 적당한 계산상의 복잡성을 지닌 안테나 어레이들을 사용한 CDMA 시스템들과 오퍼레이션 방법을 개시하지 않았다.

본 발명의 목적은 간섭 감소를 위해 하나 이상의 안테나 어레이들을 사용하고, 적당한 계산상의 복잡성을 지닌 개선된 신호 포착 및 신호 프로세싱을 하는 CDMA 시스템 및 오퍼레이션 방법이다.

다른 목적은 하나 이상의 안테나 어레이들을 포함하는 CDMA 시스템내의 신호 포착 및 신호 프로세싱을 위한 개선된 동기화를 갖는 수신기 및 오퍼레이션 방법이다.

다른 목적은 하나 이상의 안테나 어레이들을 포함하는 CDMA 시스템내의 감소된 계산상의 복잡성을 위한 신호 포착 및 신호 프로세싱 둘다에서 범용 역 교차-상관 행렬이 사용되는 수신기 및 오퍼레이션 방법이다.

다른 목적은 하나 이상의 안테나 어레이들을 갖는 CDMA 시스템에서 신호 포착 및 신호 프로세싱 둘다를 위해, 범용 역 교차-상관 행렬 어레이가 신호 포착에서의 동기화와 감소된 계산상의 복잡성을 용이하게 하는 수신기 및 오퍼레이션 방법이다.

본 발명의 상기 그리고 다른 목적들, 특징들, 및 이점들은 수신된 신호들에 대한 감소된 간섭과, 개선된 신호 포착과, 감소된 계산상의 복잡성을 지닌 프로세싱을 제공하는 코드 분할 다중 접속 시스템 및 오퍼레이션 방법에서 이루어진다. 상기 시스템은 적어도 2개 이상의 안테나들의 안테나 어레이에 결합되고 복수의 사용자들에 작용하는 기지국을 포함한다. 상기 기지국내의 수신기는 상기 안테나 어레이에 결합된 범용 역 교차-상관 행렬, 각각의 사용자에게 작용하는 신호 포착 및 신호 프로세싱 회로를 포함한다. 각각의 신호 포착 회로는 각각의 스테이지에서의 상기 인입 안테나 신호들이 확산하는 코드로 상관되고, 신호 포착을 위한 개선된 시간 지연 추정을 용이하게 하는 범용 역 교차-상관 행렬에 결합된 승산기(multiplier)내에 결합된 일련의 지연 스테이지들을 포함한다. 각각의 승산기는 주어진 시간 기간(period)동안 안테나 경로내의 신호 에너지를 표시하는 신호 진폭에 칩 기간의 절반에 의해 분리된 개별적인 지연들을 제공하기 위해 상기 범용 역 교차-상관 행렬의 출력을 지닌 스테이지의 상관된 신호들을 결합한다. 상기 지연 스테이지들의 각각에 대한 진폭들은 가장 강한 수신된 신호의 선택을 위한 임계값 정보를 포함하는 버퍼들내에 캡처된다. 상기 신호 프로세싱 회로는 (a)감소된 간섭, (b)신호 포착 및 프로세싱을 위한 개선된 시간 지연 추정, 및 (c)신호 포착 및 신호 프로세싱에서의 계산상의 복잡성을 감소시키는 범용 역 교차-상관 행렬로 인한 개선된 신호 품질을 복조(demodulation) 및 디코딩을 위한 출력 신호에 제공하기 위해, 상기 가장 강한 수신된 신호를 채널 추정 및 승산기 내에서 출력된 범용 역 행렬과 결합한다.

간략하게, 본 발명은 상기 수신기가 동기화를 개선하는데 사용된 상관전 신호들로부터의 범용 교차-상관 행렬(즉, 모든 사용자 신호들을 위해 사용될 수 있는 교차-상관 행렬)과, 간섭 감소를 통해 시스템 용량을 개선하는 것을 포함하는 CDMA 시스템에서의 수신기 및 오퍼레이션 방법을 생성시키려 한다. 부가적으로, 단일 또는 범용 행렬 어레이가 상기 기지국에 도달하는 모든 사용자 신호들에 대해 사용될 수 있으므로, 상기 방법의 복잡성은 적당하다.

상기 범용 어레이 프로세싱 방법은 공통 또는 범용 상관 행렬을 생성시키기 위해 각각의 안테나 상의 수신된 샘플들을 상관시키는 것을 포함한다. 상기 범용 행렬은 반전되고(inverted), 각각의 요구되는 신호들에 대한 적절한 신호 타이밍(즉, 동기화)을 추정하는데 사용되는 결과와 함께 상기 수신된 샘플들에 적용된다. 상기 프로세싱은 동기화를 위해 사용된 신호들에서의 간섭을 감소시키기 때문에, 종래의 동기화 방법들보다 더 견고한(robust) 동기화를 제공한다. 부가적으로, 동기화와 상관 후에, 상기 범용 어레이 행렬은 각각의 상관후 신호들을 프로세싱하는데 사용된다. 상기 상관후 프로세싱은 검출에서 각각의 사용자 신호에 의해 보이는 간섭을 감소시키고 그래서 상기 시스템 용량을 개선시킨다. 또한, 공통의 어레이를 사용함으로써, 본 발명의 프로세싱 복잡성은 종래의 CDMA 시스템들 및 수신기들에 대해 감소된다.

도 1에서, CDMA 시스템(10)은 다수의 안테나들(14, 16)을 통해서 다수의 사용자들(예컨대, 사용자 1; 사용자 2; 최대 사용자 K(U₁-U_k)까지)에게 링크된 기지국(12)을 포함한다. 도 1은 2개의 안테나들만 도시하지만, 본 발명은 기지국에서 임의의 수의 안테나들에 적용된다.

도 2에서, 기지국(12)내의 수신기(20)는 상기 안테나들(14와 16)에 결합된 사용자들(1,2...K)을 위한 신호 프로세싱 회로들(22¹...22^k)을 포함한다. 각각의 상기 신호 프로세싱 회로는 동기화 회로들(23¹.....23^k)을 포함한다. 모든 사용자 신호들은 같은 주파수 대역과 같은 수신 안테나들을 사용함에 따라 유사한 간섭 환경을 보게된다. 그래서, 사용자 신호들을 위한 범용 간섭 행렬(24)이 존재하고, 이것은 모든 사용자 신호들의 인터페이스 서브스페이스를 표시한다. 따라서, 상기 행렬(24)은 개선된 동기화 뿐 아니라 종래의 개별적인 프로세싱 대신에 모든 사용자 신호들의 어레이 프로세싱을 위한 블록(25)의 입력을 위해서도 사용될 수 있다. 상기 행렬은 모든 안테나 입력들의 교차-상관 행렬이다. 매우 큰 임의의 간섭 신호들이 있다면, 역 행렬 방법은 그것들의 값을 감소시키고 동기화 및 검출 프로세싱을 위해 사용될 신호의 품질을 개선할 것이라는 것을 보일 수 있다. 상기 역행렬 계수들을 계산하는 프로세스는 도 4와 연결하여 이후에서 기술될 것이다.

블록(24)의 출력은 교차-상관 행렬 R_xx의 역(inverse)이며, R^-1 _tot를 생성하기 위해 블록(25)에 입력된다. 블록(25)의 기능은 도 4와 연결하여 설명될 것이다. 블록(24)의 출력은 또한 동기화 회로들(23¹....23^k)에 보내진다. 상기 동기화 회로들은 도 3 및 도 5와 연결하여 설명될 것이다. 상기 신호 프로세싱 회로들(22¹...22^k)의 출력은 도 2의 아래에서의 수학적 관계에 의해 도시된 바와 같이 승산기(26)내의 역 행렬(25)의 출력과 결합되며, 표준 복조기(demodulator) 및 디코더 회로들 (28¹....28^k)에 제공된다. 상기 상관후 신호들 y가 상기 복조기 및 디코더들(28)에 의해 프로세싱을 위해 채널 추정과 결합되는 상기 신호 프로세싱을 기술하기 전에, 도 3에 도시된 상기 동기화 회로들(23)을 기술하는 것이 적절하다.

도 3에서, 각각의 사용자(1,2....K)를 위한 신호 포착 회로(23)는 지연 요소들(35)에 의해 분리된 일련의 지연 스테이지들(d1,d2....dN)을 포함하고, 각각의 지연요소는 통상적으로 칩 지연의 절반이다. 각각의 지연 스테이지는 상관기들(36과 37)(즉, 안테나 요소들의 수와 동일함)과 하나의 합산기(summer)/승산기(39)로 구성되어 있다. 상기 안테나들(14와 16)은 각각의 지연 스테이지에서 상관기들(36, 37)(각각의 상관기는 동상(inphase) 및 직교(quadruture) 신호들과 상관한다)과 결합된다. 상기 상관기들은 상기 사용자의 확산 코드 및 상기 수신된 신호 샘플들과 상관하며, 상기 분야에서 잘 공지되어 있다. 상기 확산 코드는 상기 상관기에 의해 공지되어 있으나, 관심있는 신호의 위상 및 타이밍은 공지되어 있지 않다. 상기 포착 회로(23)는 상기 지연 기간을 위한 신호 에너지를 표시하는 저장 버퍼(31)에 출력을 제공하기 위해 상기 확산 코드와 상관되고 승산기(39)내에서 상기 역 행렬계수들과 결합되는 각각의 안테나로부터의 인입 샘플 스트림들을 수신한다. 승산기(39)내에서 발생하는 오퍼레이션의 수학적 관계는 도 3의 아래에 주어진다. 상기 저장 버퍼(31)는 임의의 지연들에서 신호의 존재를 결정하도록 허용하는 임계값 정보를 포함한다. 상기 임계값의 선택은 시스템 설계 파라미터이다. 단일 시간 지연을 위한 에너지를 계산하는 프로세스는 도 5와 연결하여 더 자세히 기술될 것이다.

도 2로 돌아가서, 상기 역 행렬 계수들(블록들 24와 25)을 계산하는 프로세스는 도 4와 연결하여 이제 기술될 것이다. 도 4에서, 상기 역 행렬 계수들을 계산하는 프로세스는 지수 K가 0으로 설정되는 블록(40)에서 시작하며 여기서 K는 상기 교차-상관 행렬을 생성하도록 평균된 벡터 외적들의 수이다. 블록(41)에서 상기 안테나들(14와 16)로부터 인입 신호들은 N개의 칩들(즉, 상기 확산 코드의 심볼들) 또는 단순히 샘플된 모든 N개의 칩들에 대한 레지스터(도시되지 않음)에 축적된다. 상기 제 1 옵션은 더 많은 계산을 필요로 하지만, 더 좋은 신호-대-잡음 비율을 가질 것이다. 벡터 외적은 블록(42)내의 결과적인 신호들로부터 계산된다. M이 안테나들의 수라면, 상기 벡터들은 M×1이고 상기 외적의 결과는 M×M이다. 상기 외적들은 블록(43)내의 이전 결과들(K>1이면)과 함께 합산된다. 상기 지수 K는 블록(44)내에서 1만큼 증가된다. 블록(45)에서, 테스트가 K의 값이 상기 미리결정된 윈도우 크기보다 더 큰지를 결정하기 위해 수행된다. 상기 윈도우 크기는 적당한 수행을 위한 안테나들의 수보다 크도록 선택된다. K+1이 상기 윈도우 크기보다 작다면, 상기 프로세스는 다른 반복을 위해 블록(40)으로 복귀하고 K는 다음 계산을 위해 갱신된다. K 반복들의 수가 상기 윈도우 크기와 같으면, 상기 행렬은 블록(46)에서 반전되고 상기 결과는 단계(48)뿐 아니라 상기 동기화 회로들에 전달된다. 행렬을 반전하는 프로세스는 잘 공지되어 있고, 1989년에 The John Hopkins University Press, Baltimore and London에 의해 출판된 Golub and Van Loan의 텍스트 Matrix Computations 페이지 142-154에 기술되어 있다. 블록(48)은 다음에 따라 신호 프로세싱을 위한 더 큰 행렬 R^-1 _tot을 계산한다.

R_xx ^-10 ... 0

R^-1 _tot = 0 R_xx ^-1... 0

0 0 ... R_xx ^-1

R^-1 _tot의 디멘젼(dimension)들은 ML×ML이고, 여기서 M은 안테나들의 수이고 L은 추적되는 다중 경로들의 최대수이다.

상기 입력 신호 타이밍(즉, 동기화)을 결정하는 프로세스는 도 3에 도시된 신호 포착 회로(23)와 연결하여 이제 도 5에 기술될 것이다. 시작(50)에서, 시간내의 샘플 포인트는 상기 동기화 프로세스를 시작하도록 결정된다. 블록(51)에서, 상기 탐색 포인트는 절반 칩만큼 앞으로 이동한다(이것은 도 3에서의 절반 칩 지연 (35)들로서 표시된다. 상기 지연은 칩의 절반과 다른 것일 수 있고 상기 시스템 설계자에 의해 결정되어야 한다). 블록(52)에서, 상관후의 각각의 안테나로부터의 신호 샘플은 1 × 2 행렬 벡터[X_1,m,X_2,m]를 생성하고, 블록(53)에서 상기 같은 신호 샘플들은 제 2 의 2×1 행렬 벡터를 생성하도록 사용된다. 상기 2개의 벡터들은 블록(53)내에 도시된 바와같이 상기 R_xx 행렬의 역을 프리(pre)-승산하고 포스트 (post)-승산하는데 사용되는데, 여기서 ()^*는 복소수 공액(complex conjugate)를 표시한다. 블록(53)의 결과는 선택된 윈도우 크기에 대해 블록(54)에서 축적되고, 도 3의 버퍼 저장장치(31)에 저장된다. 블록(55)에서 상기 버퍼 저장장치내의 결과는 신호 에너지를 표시하는 임계값 레벨에 비교된다. 상기 임계값은 시스템 엔지니어에 의해 결정된다. 상기 신호 에너지가 상기 임계값보다 작다면, 상기 프로세스는 상기 임계값이 초과되거나 모든 지연들이 탐색될 때까지 반복된다. 상기 에너지가 상기 임계값을 초과하면, 상기 수신된 신호의 유효 시간 지연이 발견되고 상기 동기화 프로세스는 모든 지연들이 탐색될 때까지 블록(57)에서 계속된다.

동기화후에, 신호 프로세싱은 도 2에 도시된 수신기(20)에서 발생하며, 이것은 도 6과 연결하여 기술될 것이다. 시작(60)에서, 신호 프로세싱은 상기 안테나들(14와 16)에 상관후 신호들(y_1,n과 y_2,n)을 제공하기 위해 동기화 회로들(23)에서 얻어진 타이밍 정보를 사용하여 상기 수신된 신호가 상기 확산 코드와 상관되는 블록(61)에서 시작한다. 이것들은 1×2 행렬 벡터, [y_1,n,y_2,n]으로 표현되고 여기서 n은 상기 지연 성분(즉, 상기 수신된 신호의 지연된 버젼)을 표시하며, 상기 승산기(26)에 제공된다(다시, M개의 안테나들의 일반적 경우에서 상기 벡터는 1×M 디멘젼이 될 것이라는 것이 유의되어야 한다). 블록(62)에서, 각각의 지연 n에서의 채널 추정, a_1,n 및 a_2,n을 얻기 위해 각각의 안테나를 위한 채널 추정이 수행된다. 채널 추정은 각각의 지연에서의 상기 채널들의 상대적 강도 및 위상을 표시하도록 수행되며 2×1 행렬 벡터 an=[a_1,n a_2,n]로 표현된다. 채널 추정을 수행하기 위한 몇가지 대안들이 있다. 본 발명의 양수인에게 양도된, 1999년 5월에 출원된 일련번호 09/296,654는 본 발명과 호환되는 하나의 채널 추정을 표시하며 본 명세서에 참조로서 완전히 통합되어 있다.

블록(63)에서, 각각의 안테나 상의 각각의 경로를 위한 상관기 출력은 단일 벡터 y = [y1T y2T...y_L ^T]^T를 형성하도록 결합되고 여기서 y_n은 각각의 지연에 대한 2×1 벡터 [y1,n y2,n]^T이다. 상기 승산기(26)는 상기 안테나 신호들 벡터 y 를 상기 채널 추정 벡터 a = [a1T a2T...a_L ^T]^T 및 상기 역 행렬 R^-1 _tot와 결합한다. 상기 승산은 도 2의 아래에 주어진 수학적 관계에 의해 표현된다. 상기 사용자들을 위한 상기 결과적인 신호들은 블록(64)에서 서로다른 사용자들을 위한 개선된 신호 품질을 지닌 안테나들(각각의 수신기(22)에 대해 하나)로부터 결합된 출력으로서 상기 복조기들 및 비터비(Viterbi) 디코더들에 제공된다. 상기 신호 프로세싱은 단계(65)에서 끝난다. 복조(또는 검출) 및 비터비 디코딩은 상기 분야에서 잘 공지되어 있다.

정리하면, 본 발명은 안테나 다이버시티를 위한 하나 이상의 안테나 어레이들을 가진 CDMA 시스템에서 수신기 및 오퍼레이션 방법을 밝힌다. 상기 수신기는 신호 지연 추정(동기화) 및 신호 프로세싱 둘다를 프로세싱하기 위한 범용 행렬 어레이를 포함한다. 안테나 다이버시티 및 범용 행렬 어레이 프로세싱은 CDMA 시스템 내의 동기화 및 잡음 감소를 개선하며, 이것은 그와같은 시스템에 대해 가능한 동시 사용자들의 수를 증가시키고 반면에 종래 기술 시스템들 및 방법들에 대해 수신기 회로 계산상 복잡성을 감소시킨다.

본 발명이 특정 실시예와 연결하여 도시되고 기술되었지만, 다양한 변화들이 첨부된 청구항들에 규정된 발명의 정신 및 범위를 벗어나지 않고 이루어질 수 있다.

본 발명에 따르면 간섭 감소를 위해 하나 이상의 안테나 어레이들을 사용하고, 적당한 계산상의 복잡성을 지닌 개선된 신호 포착 및 신호 프로세싱을 하는 CDMA 시스템 및 오퍼레이션 방법을 얻을 수 있다.

Claims

수신기에 있어서,

다수의 신호들을 수신하기 위한 안테나 수단;

상기 수신된 신호들에 결합된 범용 역 교차-상관 행렬(universal inverse cross-correlation matrix);

상기 범용 역 교차-상관 행렬 및 상기 수신된 신호들에 결합되어, 상기 수신된 신호들의 신호 시간 지연을 결정하고 제 1 출력을 제공하기 위한 수단; 및

상기 범용 역 교차-상관 행렬 및 상기 제 1 출력에 결합되어, 개선된 신호 품질을 갖는 출력 신호를 제공하는 수단을 포함하는, 수신기.
제 1 항에 있어서,

상기 안테나에 결합되어 지연 기간들에서 상기 수신된 신호들을 상관하기 위한 수단; 및

상기 제 1 출력을 제공하기 위해 지연 상관된 수신 신호들과 상기 범용 역 교차-상관 수단을 결합하는 수단을 더 포함하는, 수신기.
제 2 항에 있어서,

상기 제 1 출력에 결합되어 지연 기간에 의해 상기 지연된 상관 수신 신호들을 저장하기 위한 수단; 및

상기 출력 신호로서 최대 진폭의 지연 상관된 수신 신호를 선택하기 위한 수단을 더 포함하는, 수신기.
제 3 항에 있어서,

상기 출력 신호로서 최대 진폭의 상기 선택된 수신 신호를 복조하고 디코딩하기 위한 수단을 더 포함하는, 수신기.
제 2 항에 있어서,

상기 안테나들에 결합되어, 칩 레이트(chip rate)에 관련된 지연 기간들에서 상기 수신된 신호들을 지연하기 위한 수단을 더 포함하는, 수신기.
코드 분할 다중 접속 시스템에 있어서,

적어도 2개의 안테나들에 결합되고, 확산 코드 및 칩 레이트를 갖는 신호 샘플들을 수신하는 기지국 수신기;

상기 수신된 신호 샘플들에 응답하는 상기 수신기 내의 신호 포착 회로(signal acquisition circuit);

상기 신호 포착 회로에 결합된 신호 프로세싱 회로; 및

개선된 시간 지연 추정을 위한 상기 신호 포착 회로와 개선된 신호 품질의 출력 신호를 제공하기 위한 상기 신호 프로세싱 회로에 결합된 범용 역 교차-상관 행렬을 포함하는, 코드 분할 다중 접속 시스템.
제 6 항에 있어서,

상기 안테나들에 결합되어, 최대 신호 진폭을 갖는 상기 수신된 신호 샘플을 결정하기 위해서 지연 기간들에서 상기 수신된 신호 샘플들을 지연하기 위한 수단을 더 포함하는, 코드 분할 다중 접속 시스템.
제 7 항에 있어서,

상기 지연된 수신 신호 샘플들은 최대 신호 진폭을 갖는 상기 수신 신호 샘플의 선택을 위해 버퍼에 저장되는, 코드 분할 다중 접속 시스템.
제 8 항에 있어서,

상기 신호 프로세싱 회로에 대한 입력으로서 상기 역 교차-상관 행렬로부터의 출력 신호와 지연된 수신 신호 샘플을 결합하기 위한 수단을 더 포함하는, 코드 분할 다중 접속 시스템.
제 7 항에 있어서,

상기 결합 수단에 결합되어 상기 지연된 수신 신호 샘플들을 저장하기 위한 수단을 더 포함하는, 코드 분할 다중 접속 시스템.
제 10 항에 있어서,

최대 신호 진폭을 갖는 상기 저장된 지연된 수신 신호 샘플을 결정하기 위한 수단을 더 포함하는, 코드 분할 다중 접속 시스템.
안테나 어레이와, 범용 역 교차-상관 행렬에 결합된 신호 포착 회로 및 신호 프로세싱 회로를 포함하는 CDMA 시스템에서, 확산 코드 및 칩 레이트를 가진 신호들을 수신하고 상기 수신된 신호들을 신호 포착 및 프로세싱 목적의 개선된 동기화로 프로세싱하는 방법에 있어서,

지연 기간들에서 수신된 신호 샘플들을 상관하고 각각의 지연 기간동안 제 1 출력을 제공하는 단계;

상기 범용 역 교차-상관 행렬에서 수신된 신호 샘플들을 프로세싱하고 제 2 출력을 제공하는 단계;

상기 제 1 및 제 2 출력 신호들을 결합하고 저장 수단에 각각의 지연 기간동안 제 3 출력을 제공하는 단계;

상기 저장 수단으로부터, 임계값을 초과하며 개선된 동기화로 인한 감소된 잡음 간섭을 가진 상기 제 3 출력을 제공하는 단계; 및

개선된 신호 품질의 출력 신호를 얻기 위해 상기 제 3 출력 및 상기 제 2 출력을 프로세싱하는 단계를 포함하는, 프로세싱 방법.
제 12 항에 있어서,

상기 범용 역 교차-상관 행렬은:

a) 교차 상관 행렬을 생성하기 위해 평균된 벡터 외적들의 수인 지수 Q를 0으로 설정하는 단계;

b) 상기 확산 코드의, 시스템 설계 파라미터인 N개의 칩들에 대해 인입하는 수신된 신호들을 축적하는 단계;

c) 상기 수신된 신호들의 벡터 외적들을 계산하는 단계;

d) 샘플링 윈도우에 대해 상기 외적 신호들을 평균하는 단계;

e) Q를 Q+1으로 설정하고, Q가 Q+1보다 큰지를 결정하는 단계;

f) Q가 Q+1보다 크다면 상기 수신된 신호들의 행렬의 역(inverse)을 형성하고, Q가 Q+1보다 작다면 단계 b로 복귀하는 단계; 및

g) 상기 수신된 신호들을 위한 범용 역 교차-상관 행렬을 구성하는 단계를 포함하여 구성되는, 프로세싱 방법.
제 12 항에 있어서,

상기 제 1 및 제 2 출력들을 결합하는 단계는:

a) 상기 제 3 출력을 프로세싱하기 위해 지연 기간을 선택된 양만큼 시프트시키는 단계;

b) 상기 수신된 신호들에 대해 제 1 및 제 2 벡터를 생성하는 단계;

c) 상기 제 1 및 제 2 벡터들의 합인 역 행렬을 얻기 위해 상기 제 1 및 제 2 벡터들을 승산하는 단계;

d) 단계들 a, b, 및 c를 반복하고 결과들을 축적하는 단계;

e) 단계 d)의 결과가 상기 임계값보다 큰지를 결정하는 단계;

g) 상기 임계값이 초과되지 않았다면 단계 a)로 복귀하는 단계; 및

h) 상기 임계값이 초과된다면 상기 제 3 출력을 상기 결합된 출력으로서 제공하는 단계를 포함하는, 프로세싱 방법.
제 12 항에 있어서,

상기 출력 신호를 프로세싱하는 단계는:

a) 시간 포착 및 상관 후에 상기 수신된 신호들로부터 벡터로서 베이스밴드를 결정하는 단계;

b) 벡터로서 상기 수신된 신호들의 채널 왜곡을 추정하는 단계;

c) 상기 출력 신호로서 상기 베이스밴드 신호 벡터, 채널 추정 벡터 및 상기 범용 역 교차 상관 행렬을 결합하는 단계; 및

d) 상기 출력 신호를 신호 싱크(sink)에 제공하는 단계를 포함하는, 프로세싱 방법.