KR100757542B1 - Plasma Display Apparatus - Google Patents

Plasma Display Apparatus Download PDF

Info

Publication number
KR100757542B1
KR100757542B1 KR1020050114461A KR20050114461A KR100757542B1 KR 100757542 B1 KR100757542 B1 KR 100757542B1 KR 1020050114461 A KR1020050114461 A KR 1020050114461A KR 20050114461 A KR20050114461 A KR 20050114461A KR 100757542 B1 KR100757542 B1 KR 100757542B1
Authority
KR
South Korea
Prior art keywords
voltage
data
plasma display
unit
time adjusting
Prior art date
Application number
KR1020050114461A
Other languages
Korean (ko)
Other versions
KR20070055930A (en
Inventor
이상준
임종식
안양기
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050114461A priority Critical patent/KR100757542B1/en
Publication of KR20070055930A publication Critical patent/KR20070055930A/en
Application granted granted Critical
Publication of KR100757542B1 publication Critical patent/KR100757542B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 어드레스 전극(X)에 구동 전압을 공급하기 위한 데이터 구동부의 구조를 개선한 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것으로, 데이터 펄스의 전압 상승 시간을 길게 함으로써, 어드레스 방전을 안정시켜 플라즈마 디스플레이 장치의 전체 동작을 안정시키는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device (Plasma Display Apparatus) having an improved structure of a data driver for supplying a driving voltage to the address electrode (X). There is an effect of stabilizing the overall operation of the display device.

또한, 본 발명은 데이터 구동부의 열적, 전기적 손상을 방지하여 전체 플라즈마 디스플레이 장치의 동작 안정성을 향상시키는 효과가 있다.In addition, the present invention has the effect of improving the operational stability of the entire plasma display device by preventing thermal and electrical damage of the data driver.

이러한, 본 발명의 플라즈마 디스플레이 장치는 어드레스 전극이 형성된 플라즈마 디스플레이 패널과, 자신에게 공급되는 전압을 소정의 스위칭(Switching) 동작을 통해 어드레스 전극으로 공급하는 데이터 드라이브 집적소자부(Data Drive Integrated Circuit)와, 데이터 전압원으로부터 공급되는 전압을 저장하고, 저장한 전압을 데이터 드라이브 집적소자부를 통해 어드레스 전극으로 공급하고, 어드레스 전극으로부터 잉여 전압을 회수하는 전압 저장부 및 데이터 펄스의 전압 상승 시간 및/또는 전압 하강 시간을 조절하는 전압 변동 시간 조절부를 포함하는 것을 특징으로 한다.The plasma display apparatus of the present invention includes a plasma display panel having an address electrode, a data drive integrated circuit unit supplying a voltage supplied thereto to the address electrode through a predetermined switching operation; A voltage rising time and / or voltage drop of the voltage storage unit and the data pulse storing the voltage supplied from the data voltage source, supplying the stored voltage to the address electrode through the data drive integrated device unit, and recovering the excess voltage from the address electrode. It characterized in that it comprises a voltage fluctuation time adjusting unit for adjusting the time.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}Plasma Display Apparatus {Plasma Display Apparatus}

도 1은 종래의 플라즈마 디스플레이 장치의 구동부를 설명하기 위한 도.1 is a view for explaining a driving unit of a conventional plasma display device.

도 2는 종래 플라즈마 디스플레이 장치에서 어드레스 전극으로 공급되는 데이터 펄스의 패턴을 설명하기 위한 도.2 is a diagram for explaining a pattern of data pulses supplied to an address electrode in a conventional plasma display device.

도 3은 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도.3 is a view for explaining a plasma display device of the present invention.

도 4는 본 발명의 플라즈마 디스플레이 장치에서 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도.4 is a view for explaining an example of the structure of a plasma display panel in the plasma display device of the present invention;

도 5는 데이터 구동부의 구성을 보다 상세히 설명하기 위한 도.5 is a diagram for explaining the configuration of a data driver in more detail.

도 6a 내지 도 6b는 전압 저장부의 구성을 보다 상세히 설명하기 위한 도.6A to 6B are views for explaining the configuration of the voltage storage unit in more detail.

도 7은 전압 변동 시간 조절부의 구성을 보다 상세히 설명하기 위한 도.7 is a view for explaining the configuration of the voltage change time adjusting unit in more detail.

도 8a 내지 도 8b는 도 7의 전압 변동 시간 조절부의 구성을 보다 상세히 설명하기 위한 도.8A to 8B are views for explaining the configuration of the voltage change time adjusting unit of FIG. 7 in more detail.

도 9는 본 발명의 데이터 드라이브 집적소자부의 구성을 보다 상세히 설명하기 위한 도.9 is a view for explaining in more detail the configuration of the data drive integrated device portion of the present invention.

도 10a 내지 도 10d는 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부의 동작을 설명하기 위한 도.10A to 10D are views for explaining the operation of the data driver of the plasma display device of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

300 ; 플라즈마 디스플레이 패널 301 : 데이터 구동부300; Plasma Display Panel 301: Data Driver

302 : 스캔 구동부 303 : 서스테인 구동부302: scan driver 303: sustain driver

304 : 구동부304: drive part

본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 보다 상세하게는 플라즈마 디스플레이 패널에 형성된 어드레스 전극(X)에 구동 전압을 공급하기 위한 데이터 구동부의 구조를 개선한 플라즈마 디스플레이 장치에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to a plasma display device having an improved structure of a data driver for supplying a driving voltage to an address electrode (X) formed in a plasma display panel.

일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 방전 셀을 이루는 것으로, 각 방전 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논(Xe)을 함유하는 불활성 가스가 충진되어 있다. 이러한 방전 셀들이 복수개가 모여 하나의 픽셀(Pixel)을 이룬다. 예컨대 적색(Red, R) 방전 셀, 녹색(Green, G) 방전 셀, 청색(Blue, B) 방전 셀이 모여 하나의 픽셀을 이루는 것이다.In general, a plasma display panel is a partition wall formed between the front panel and the rear panel to form a discharge cell, each of the discharge cells in the neon (Ne), helium (He) or a mixture of neon and helium (Ne + He) An inert gas containing a main discharge gas such as and a small amount of xenon (Xe) is filled. A plurality of such discharge cells are gathered to form one pixel. For example, a red (R) discharge cell, a green (G) discharge cell, and a blue (B) discharge cell are assembled to form one pixel.

그리고 이러한 플라즈마 디스플레이 패널은 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.When the plasma display panel is discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

이러한 플라즈마 디스플레이 패널에는 복수의 전극들, 예컨대 스캔 전극(Y), 서스테인 전극(Z), 어드레스 전극(X)이 형성되고, 이러한 복수의 전극들에 소정의 구동 전압을 공급하여 방전을 발생시킴으로 영상을 표시하게 된다.In the plasma display panel, a plurality of electrodes, for example, a scan electrode Y, a sustain electrode Z, and an address electrode X are formed, and a predetermined driving voltage is supplied to the plurality of electrodes to generate a discharge. Will be displayed.

여기서 전술한 전극들에 구동 전압을 공급하기 위한 구동부가 전극들에 접속된다.Here, a driving unit for supplying a driving voltage to the electrodes described above is connected to the electrodes.

예를 들면, 플라즈마 디스플레이 패널의 전극 중 어드레스 전극(X)에는 데이터 구동부가 접속되고, 스캔 전극(Y)에는 스캔 구동부가 접속되는 것이다.For example, the data driver is connected to the address electrode X and the scan driver is connected to the scan electrode Y among the electrodes of the plasma display panel.

이와 같이, 복수의 전극이 형성된 플라즈마 디스플레이 패널과, 이러한 플라즈마 디스플레이 패널의 복수의 전극에 소정의 구동 전압을 공급하기 위한 구동부를 포함하는 것을 플라즈마 디스플레이 장치라 한다.As such, the plasma display apparatus includes a plasma display panel having a plurality of electrodes and a driving unit for supplying a predetermined driving voltage to the plurality of electrodes of the plasma display panel.

여기서, 플라즈마 디스플레이 패널의 어드레스 전극(X)에 구동 전압을 공급하기 위한 구동부에 대해 첨부된 도 1을 참조하여 살펴보면 다음과 같다.The driving unit for supplying a driving voltage to the address electrode X of the plasma display panel will be described with reference to FIG. 1.

도 1은 종래의 플라즈마 디스플레이 장치의 구동부를 설명하기 위한 도면이다.1 is a view for explaining a driving unit of a conventional plasma display apparatus.

도 1을 살펴보면, 종래의 플라즈마 디스플레이 장치의 구동부는 데이터 전압(Vd)을 공급하는 데이터 전압원(미도시)과 기저 전압(GND)을 공급하는 기저 전압원(미도시) 사이에 직렬로 연결된 탑(Top) 스위치(St, 100)와 바텀(Bottom) 스위치(Sb, 110)를 포함한다.Referring to FIG. 1, a driving unit of a conventional plasma display apparatus includes a tower connected in series between a data voltage source (not shown) for supplying a data voltage (Vd) and a base voltage source (not shown) for supplying a base voltage (GND). ) Switch (St, 100) and the bottom (Bottom) switch (Sb, 110).

이러한 탑(Top) 스위치(St, 100)와 바텀(Bottom) 스위치(Sb, 110)의 사이가 플라즈마 디스플레이 패널의 어드레스 전극(X)과 접속된다.Between the top switch St, 100 and the bottom switch Sb, 110 is connected to the address electrode X of the plasma display panel.

이러한 탑(Top) 스위치(St, 100)와 바텀(Bottom) 스위치(Sb, 110)가 모여 하 나의 데이터 드라이브 집적소자부(Data Drive IC)를 이룬다.The top switch St, 100 and the bottom switch Sb, 110 form a data drive integrated circuit (IC) unit.

이러한 종래의 플라즈마 디스플레이 장치에서는, 탑 스위치(St, 100)가 온(On) 되면, 어드레스 전극(X)의 전압이 데이터 전압(Vd)까지 상승하고, 이후 탑 스위치(St, 100)가 오프(Off) 되고 바텀 스위치(Sb, 110)가 온 되면, 어드레스 전극(X)의 전압이 그라운드 레벨(GND)의 전압까지 하강한다.In such a conventional plasma display apparatus, when the top switch St, 100 is turned on, the voltage of the address electrode X rises to the data voltage Vd, and the top switch St, 100 is then turned off. When the bottom switches Sb and 110 are turned on, the voltage of the address electrode X drops to the voltage of the ground level GND.

이러한, 과정을 통해 어드레스 전극(X)에 데이터 전압(Vd)의 데이터 펄스가 공급되는 것이다.Through this process, the data pulse of the data voltage Vd is supplied to the address electrode X.

이러한, 종래 플라즈마 디스플레이 장치에서의 데이터 펄스의 패턴(Pattern)을 살펴보면 다음 도 2와 같다.The pattern of data pulses in the conventional plasma display apparatus is shown in FIG. 2.

도 2는 종래 플라즈마 디스플레이 장치에서 어드레스 전극으로 공급되는 데이터 펄스의 패턴을 설명하기 위한 도면이다.2 is a view for explaining a pattern of a data pulse supplied to an address electrode in the conventional plasma display device.

도 2를 살펴보면, 어드레스 전극(X)으로 공급되는 데이터 펄스의 전압이 상승 시에 데이터 전압(Vd)을 크게 넘어서는 노이즈가 발생함을 알 수 있다.Referring to FIG. 2, it can be seen that when the voltage of the data pulse supplied to the address electrode X rises, noise that greatly exceeds the data voltage Vd occurs.

이러한 노이즈는 전술한 도 1의 탑 스위치(St, 100)가 온 될 때, 어드레스 전극(X)으로 데이터 전압(Vd)이 급격히 공급됨으로써 발생되는 것이다.Such noise is generated when the data voltage Vd is suddenly supplied to the address electrode X when the top switch St 100 of FIG. 1 is turned on.

이러한, 노이즈는 어드레스 방전을 불안정하게 하여 플라즈마 디스플레이 장치의 전체 동작을 불안정하게 하는 문제점이 있다.Such noise has a problem of unstable address discharge and thus unstable operation of the plasma display apparatus.

또한, 이러한 노이즈의 크기가 과도하게 증가하는 경우에는 도 1에서와 같은 데이터 구동부가 열적/전기적 손상을 입게 되는 문제점이 있다.In addition, when the size of the noise is excessively increased, there is a problem in that the data driver as shown in FIG. 1 suffers thermal and electrical damage.

이러한, 문제점을 해결하기 위해 본 발명은 어드레스 방전을 안정시켜 플라즈마 디스플레이 장치의 전체 동작을 안정시키는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.In order to solve such a problem, an object of the present invention is to provide a plasma display apparatus which stabilizes an entire operation of a plasma display apparatus by stabilizing an address discharge.

또한, 본 발명은 데이터 드라이브 집적소자의 열적, 전기적 손상을 방지하여 동작 안정성이 향상된 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.In addition, an object of the present invention is to provide a plasma display device having improved operation stability by preventing thermal and electrical damage of a data drive integrated device.

상술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 어드레스 전극이 형성된 플라즈마 디스플레이 패널과, 자신에게 공급되는 데이터 펄스의 전압을 소정의 스위칭(Switching) 동작을 통해 상기 어드레스 전극으로 공급하는 데이터 드라이브 집적소자부(Data Drive Integrated Circuit)와, 데이터 전압원으로부터 공급되는 데이터 펄스의 전압을 저장하고, 저장한 전압을 상기 데이터 드라이브 집적소자부를 통해 상기 어드레스 전극으로 공급하고, 어드레스 전극으로부터 잉여 전압을 회수하는 전압 저장부 및 상기 데이터 펄스의 전압 상승 시간 및/또는 전압 하강 시간을 조절하는 전압 변동 시간 조절부를 포함하는 것을 특징으로 한다.The plasma display device of the present invention for achieving the above object is a plasma display panel having an address electrode and a data drive integrated device for supplying the voltage of the data pulse supplied to the address electrode to the address electrode through a predetermined switching operation A voltage drive configured to store a data drive integrated circuit and a voltage of a data pulse supplied from a data voltage source, supply the stored voltage to the address electrode through the data drive integrated device, and recover a surplus voltage from the address electrode. And a voltage change time adjusting unit configured to adjust a voltage rising time and / or a voltage falling time of the data pulse.

또한, 상기 전압 저장부는 상기 데이터 전압원과 전압 변동 시간 조절부의 사이에 배치되는 것을 특징으로 한다.The voltage storage unit may be disposed between the data voltage source and the voltage change time adjusting unit.

또한, 상기 전압 저장부는 하나 이상의 전압 저장용 캐패시터(Capacitor)를 포함하는 것을 특징으로 한다.In addition, the voltage storage unit is characterized in that it comprises one or more voltage storage capacitor (Capacitor).

또한, 상기 전압 저장용 캐패시터의 일단은 상기 데이터 전압원 및 전압 변동 시간 조절부와 공통 연결되고, 타단은 접지(GND)되는 것을 특징으로 한다.In addition, one end of the voltage storage capacitor may be connected in common with the data voltage source and the voltage change time controller, and the other end may be grounded (GND).

또한, 상기 전압 저장용 캐패시터는 복수개이고, 상기 복수의 전압 저장용 캐패시터는 서로 병렬 배치되는 것을 특징으로 한다.In addition, the plurality of voltage storage capacitors, characterized in that the plurality of voltage storage capacitors are arranged in parallel to each other.

또한, 상기 전압 변동 시간 조절부는 상기 전압 저장부와 상기 데이터 드라이브 집적소자부의 사이에 배치되는 것을 특징으로 한다.The voltage change time adjusting unit may be disposed between the voltage storage unit and the data drive integrated device unit.

또한, 상기 전압 변동 시간 조절부는 상기 데이터 펄스의 전압 상승 시간을 조절하는 전압 상승 시간 조절부와, 상기 데이터 펄스의 전압 하강 시간을 조절하는 전압 하강 시간 조절부를 포함하는 것을 특징으로 한다.The voltage variation time adjusting unit may include a voltage rising time adjusting unit for adjusting the voltage rising time of the data pulse, and a voltage falling time adjusting unit controlling the voltage falling time of the data pulse.

또한, 상기 전압 상승 시간 조절부는 상기 데이터 펄스의 전압 상승 시간을 상기 전압 하강 시간 조절부가 조절하는 상기 데이터 펄스의 전압 하강 시간 보다 더 길게 하는 것을 특징으로 한다.In addition, the voltage rise time adjusting unit may increase the voltage rise time of the data pulse longer than the voltage fall time of the data pulse controlled by the voltage fall time adjusting unit.

또한, 상기 전압 상승 시간 조절부와 상기 전압 하강 시간 조절부는 서로 병렬 배치되는 것을 특징으로 한다.The voltage rising time adjusting unit and the voltage falling time adjusting unit may be arranged in parallel with each other.

또한, 상기 전압 상승 시간 조절부는 소정의 인덕턴스(Inductance) 값을 갖는 인덕터(Inductor)를 포함하는 것을 특징으로 한다.The voltage rise time adjusting unit may include an inductor having a predetermined inductance value.

또한, 상기 인덕터의 인덕턴스 값은 0.01uH(마이크로 헨리)이상 1uH(마이크로 헨리)이하인 것을 특징으로 한다.The inductance value of the inductor may be 0.01 uH (micro henry) or more and 1 uH (micro henry) or less.

또한, 상기 전압 상승 시간 조절부는 소정의 저항 값을 갖는 저항을 포함하는 것을 특징으로 한다.In addition, the voltage rise time adjustment unit is characterized in that it comprises a resistor having a predetermined resistance value.

또한, 상기 저항의 저항 값은 0.1Ω(옴)이상 500Ω(옴)이하인 것을 특징으로 한다.In addition, the resistance value of the resistor is characterized in that less than 0.1Ω (ohms) or less than 500Ω (ohms).

또한, 상기 전압 하강 시간 조절부는 데이터 드라이브 집적소자부로부터 전압 저장부로 흐르는 전류를 통과시키고, 상기 전압 저장부로부터 상기 데이터 드라이브 집적소자부로 흐르는 전류는 차단하는 것을 특징으로 한다.The voltage fall time adjusting unit may pass a current flowing from the data drive integrated device unit to the voltage storage unit and block a current flowing from the voltage storage unit to the data drive integrated device unit.

또한, 상기 전압 하강 시간 조절부는 전류 경로 선택용 다이오드를 포함하는 것을 특징으로 한다.The voltage fall time adjusting unit may include a current path selection diode.

또한, 상기 다이오드는 캐소드(Cathode)가 전압 저장부 방향으로 배치되고, 애노드(Anode)는 데이터 드라이브 집적소자부 방향으로 배치되는 것을 특징으로 한다.In addition, the diode is characterized in that the cathode is disposed in the direction of the voltage storage unit, the anode is disposed in the direction of the data drive integrated device unit.

이하, 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치를 상세히 설명한다.Hereinafter, a plasma display device of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도면이다.3 is a view for explaining a plasma display device of the present invention.

도 3을 살펴보면, 본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(300)과, 구동부(304)를 포함한다.Referring to FIG. 3, the plasma display apparatus of the present invention includes a plasma display panel 300 and a driver 304.

플라즈마 디스플레이 패널(300)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 다수의 전극들 예를 들어, 어드레스 전극(X)이 복수개 형성되는 것이 바람직하다. 이러한 플라즈마 디스플레이 패널(300)의 구조를 첨부된 도 4를 참조하여 보다 상세히 살펴보면 다음과 같다.The front panel (not shown) and the rear panel (not shown) are bonded to the plasma display panel 300 at regular intervals, and a plurality of electrodes, for example, an address electrode X may be formed. The structure of the plasma display panel 300 will be described in more detail with reference to FIG. 4.

도 4는 본 발명의 플라즈마 디스플레이 장치에서 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다.4 is a view for explaining an example of the structure of a plasma display panel in the plasma display device of the present invention.

도 4를 살펴보면, 본 발명이 플라즈마 디스플레이 장치의 플라즈마 디스플레 이 패널(300)은 화상이 디스플레이 되는 표시 면인 전면 기판(401)에 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 형성된 전면 패널(400) 및 배면을 이루는 후면 기판(411) 상에 전술한 스캔 전극(402, Y) 및 서스테인 전극(403, Z)과 교차되도록 복수의 어드레스 전극(413, X)이 배열된 후면 패널(410)이 일정거리를 사이에 두고 나란하게 결합된다.Referring to FIG. 4, the plasma display panel 300 of the present invention has a front surface in which scan electrodes 402 and Y and sustain electrodes 403 and Z are formed on a front substrate 401 which is a display surface on which an image is displayed. The rear panel in which a plurality of address electrodes 413 and X are arranged on the panel 400 and the rear substrate 411 forming the rear surface so as to intersect the aforementioned scan electrodes 402 and Y and the sustain electrodes 403 and Z. 410 are coupled side by side with a certain distance between.

전면 패널(400)은 하나의 방전 공간, 즉 방전 셀에서 상호 방전시키고 방전 셀의 발광을 유지하기 위한 스캔 전극(402, Y) 및 서스테인 전극(403, Z), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(402, Y) 및 서스테인 전극(403, Z)이 쌍을 이뤄 포함된다. 스캔 전극(402, Y) 및 서스테인 전극(403, Z)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체 층(404)에 의해 덮혀지고, 상부 유전체 층(404) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호 층(405)이 형성된다.The front panel 400 has one discharge space, that is, the scan electrodes 402 and Y and the sustain electrodes 403 and Z for mutually discharging and maintaining light emission of the discharge cells, i.e., transparent electrodes formed of a transparent ITO material. The scan electrodes 402 and Y and the sustain electrodes 403 and Z provided by (a) and the bus electrode b made of a metal material are included in pairs. Scan electrodes 402 and Y and sustain electrodes 403 and Z are covered by one or more top dielectric layers 404 that limit the discharge current and insulate the electrode pairs, and discharge on top of top dielectric layer 404. In order to facilitate the condition, a protective layer 405 on which magnesium oxide (MgO) is deposited is formed.

후면 패널(410)은 복수개의 방전 공간 즉, 방전 셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(412)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(413, X)이 격벽(412)에 대해 평행하게 배치된다. 후면 패널(410)의 상측면에는 어드레스 방전 시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(414)가 도포된다. 어드레스 전극(413, X)과 형광체(414) 사이에는 어드레스 전극(413, X)을 보호하기 위한 하부 유전체 층(415)이 형성된다.The rear panel 410 has a plurality of discharge spaces, that is, stripe type (or well type) barrier ribs 412 for forming discharge cells are arranged in parallel. In addition, a plurality of address electrodes 413 and X for performing address discharge to generate vacuum ultraviolet rays are disposed in parallel with the partition wall 412. On the upper side of the rear panel 410, R, G, and B phosphors 414 which emit visible light for image display during address discharge are coated. A lower dielectric layer 415 is formed between the address electrodes 413 and X and the phosphor 414 to protect the address electrodes 413 and X.

여기 도 4에서는 본 발명이 적용될 수 있는 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 여기 도 4의 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 도 4에서는 플라즈마 디스플레이 패널(300)에는 스캔 전극(402, Y), 서스테인 전극(403, Z), 어드레스 전극(413, X)이 형성된 것을 도시하고 있지만, 본 발명의 플라즈마 디스플레이 장치에 적용되는 플라즈마 디스플레이 패널(300)의 전극은 스캔 전극(402, Y), 서스테인 전극(403, Z) 중 하나 이상이 생략될 수도 있는 것이다.In FIG. 4, only an example of the plasma display panel to which the present invention can be applied is shown and described, and the present invention is not limited to the plasma display panel having the structure of FIG. 4. For example, in FIG. 4, the plasma display panel 300 includes scan electrodes 402 and Y, sustain electrodes 403 and Z, and address electrodes 413 and X. At least one of the scan electrodes 402 and Y and the sustain electrodes 403 and Z may be omitted as an electrode of the plasma display panel 300 applied to the apparatus.

또한, 여기 도 4에서는 전술한 스캔 전극(402, Y)과 서스테인 전극(403, Z)은 각각 투명 전극(a)과 버스 전극(b)으로 이루어지는 것만을 도시하고 있지만, 이와는 다르게 스캔 전극(402, Y)과 서스테인 전극(403, Z) 중 하나 이상은 버스 전극(b)만으로 이루어지는 것도 가능한 것이다.In addition, in FIG. 4, the scan electrodes 402 and Y and the sustain electrodes 403 and Z described above only show transparent electrodes a and bus electrodes b, respectively. , Y) and the sustain electrodes 403 and Z may consist of only the bus electrode b.

또한, 스캔 전극(402, Y)과 서스테인 전극(403, Z)이 전면 패널(400)에 포함되고, 어드레스 전극(413, X)은 후면 패널(410)에 포함되는 것만을 도시하고 설명하고 있지만, 전면 패널(400)에 모든 전극들이 형성되거나 또는 스캔 전극(402, Y), 서스테인 전극(403, Z), 어드레스 전극(413, X) 중 적어도 어느 하나의 전극이 격벽(412) 상에 형성되는 것도 가능한 것이다.In addition, although only the scan electrodes 402 and Y and the sustain electrodes 403 and Z are included in the front panel 400, and the address electrodes 413 and X are included in the rear panel 410, All electrodes are formed on the front panel 400, or at least one of the scan electrodes 402 and Y, the sustain electrodes 403 and Z, and the address electrodes 413 and X is formed on the partition wall 412. It is also possible.

이러한 도 4의 고려할 때, 본 발명이 적용될 수 있는 플라즈마 디스플레이 패널은 구동 전압을 공급하기 위한 복수의 어드레스 전극(413, X)이 형성된 것이고, 그 이외의 조건은 무방한 것이다.4, the plasma display panel to which the present invention can be applied is formed with a plurality of address electrodes 413 and X for supplying a driving voltage, and other conditions are acceptable.

여기서, 도 4의 설명을 마무리하고, 도 3의 설명을 이어가기로 한다.Here, the description of FIG. 4 is finished and the description of FIG. 3 is continued.

전술한 구동부(304)는 플라즈마 디스플레이 패널(300)에 형성된 복수의 전극들에 소정의 구동 전압을 공급하는 방법으로 복수의 전극들을 구동시킨다.The driving unit 304 drives the plurality of electrodes by a method of supplying a predetermined driving voltage to the plurality of electrodes formed on the plasma display panel 300.

이러한, 플라즈마 디스플레이 패널(300)의 복수의 전극들을 구동시키기 위한 구동부(304)는 플라즈마 디스플레이 패널(300)에 형성된 전극에 따라 그 구성이 가변될 수 있다.The configuration of the driving unit 304 for driving the plurality of electrodes of the plasma display panel 300 may vary according to the electrodes formed on the plasma display panel 300.

여기서, 플라즈마 디스플레이 패널(300)에는 스캔 전극(Y)과 이러한 스캔 전극(Y)에 나란한 서스테인 전극(Z)이 형성되고, 이러한 스캔 전극(Y)과 서스테인 전극(Z)에 교차하는 어드레스 전극(X)이 형성되는 경우에, 구동부(304)는 데이터 구동부(301), 스캔 구동부(302), 서스테인 구동부(303)를 포함하는 것이 바람직하다.Here, the scan electrode Y and the sustain electrode Z parallel to the scan electrode Y are formed in the plasma display panel 300, and the address electrode crossing the scan electrode Y and the sustain electrode Z ( In the case where X) is formed, the driver 304 preferably includes a data driver 301, a scan driver 302, and a sustain driver 303.

이와 같이, 구동부(304)가 데이터 구동부(301), 스캔 구동부(302), 서스테인 구동부(303)를 포함하는 경우에, 스캔 구동부(302)는 스캔 전극(Y)으로 소정의 구동 전압을 공급하고, 서스테인 구동부(303)는 서스테인 전극(Z)으로 소정의 구동 전압을 공급한다.As such, when the driver 304 includes the data driver 301, the scan driver 302, and the sustain driver 303, the scan driver 302 supplies a predetermined driving voltage to the scan electrode Y. The sustain driver 303 supplies a predetermined driving voltage to the sustain electrode Z.

또한, 데이터 구동부는(301)는 소정의 구동 전압을 어드레스 전극(X)으로 공급하는 것이다.In addition, the data driver 301 supplies a predetermined driving voltage to the address electrode X.

여기서, 본 발명의 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널은 어드레스 전극(X)이 형성된 것에 한정되고, 그 이외의 조건은 무방하기 때문에 본 발명의 플라즈마 디스플레이 장치의 구동부(304)도 데이터 구동부(301)를 포함한 것에 한정될 뿐 스캔 구동부(302) 또는 서스테인 구동부(303) 중 적어도 하나 이상은 생략 가능한 것이다. 또는, 스캔 구동부(302) 또는 서스테인 구동부(303) 중 적 어도 하나 이상의 구동부의 기능을 데이터 구동부(301)가 수행할 수도 있고, 또는 스캔 구동부(302)와 서스테인 구동부(303)가 하나의 구동부로 통합될 수도 있는 것이다.Here, the plasma display panel of the plasma display apparatus of the present invention is limited to the one in which the address electrode X is formed, and other conditions may be used. Therefore, the driving unit 304 of the plasma display apparatus of the present invention may also use the data driver 301. At least one or more of the scan driver 302 or the sustain driver 303 may be omitted. Alternatively, the data driver 301 may perform at least one of the scan driver 302 or the sustain driver 303, or the scan driver 302 and the sustain driver 303 may be one driver. It can be integrated.

여기서, 데이터 구동부(301)는 데이터 전압(Vd)의 데이터 펄스를 어드레스 전극(X)으로 공급함으로써, 복수의 방전 셀 중에서 온(On) 될 방전 셀을 선택하게 되는데, 이러한 데이터 구동부(301)의 구성을 첨부된 도 5를 참조하여 보다 상세히 살펴보면 다음과 같다.Here, the data driver 301 selects a discharge cell to be turned on among the plurality of discharge cells by supplying a data pulse of the data voltage Vd to the address electrode X. Referring to the configuration in more detail with reference to Figure 5 as follows.

도 5는 데이터 구동부의 구성을 보다 상세히 설명하기 위한 도면이다.5 is a view for explaining the configuration of the data driver in more detail.

도 5를 살펴보면, 본 발명의 플라즈마 디스플레이 장치에서 데이터 구동부는 전압 저장부(500), 전압 변동 시간 조절부(510) 및 데이터 드라이브 집적소자부(Data Drive Integrated Circuit, 520)를 포함한다.Referring to FIG. 5, in the plasma display apparatus of the present invention, the data driver includes a voltage storage unit 500, a voltage change time adjusting unit 510, and a data drive integrated circuit unit 520.

여기서, 데이터 드라이브 집적소자부(520)는 자신에게 공급되는 데이터 펄스의 전압을 소정의 스위칭(Switching) 동작을 통해 플라즈마 디스플레이 패널의 어드레스 전극(X)으로 공급한다.Here, the data drive integrated device unit 520 supplies the voltage of the data pulse supplied thereto to the address electrode X of the plasma display panel through a predetermined switching operation.

전압 저장부(500)는 도시하지 않은 데이터 전압원으로부터 공급되는 데이터 펄스의 전압을 저장하고, 저장한 전압을 데이터 드라이브 집적소자부(520)를 통해 어드레스 전극(X)으로 공급하고, 아울러 어드레스 전극(X)으로부터 잉여 전압을 회수한다.The voltage storage unit 500 stores the voltage of a data pulse supplied from a data voltage source (not shown), and supplies the stored voltage to the address electrode X through the data drive integrated device unit 520, and at the same time, the address electrode ( The excess voltage is recovered from X).

이러한, 전압 저장부(500)는 도시하지않은 데이터 전압원과 전압 변동 시간 조절부(510)의 사이에 배치된다.The voltage storage unit 500 is disposed between the data voltage source (not shown) and the voltage change time adjusting unit 510.

전압 변동 시간 조절부(510)는 어드레스 전극(X)으로 공급되는 데이터 펄스 의 전압 상승 시간 및/또는 전압 하강 시간을 조절한다.The voltage change time controller 510 adjusts the voltage rise time and / or the voltage fall time of the data pulse supplied to the address electrode X.

이러한, 전압 변동 시간 조절부(510)는 전압 저장부(500)와 데이터 드라이브 집적소자부(520)의 사이에 배치된다.The voltage variation time controller 510 is disposed between the voltage storage unit 500 and the data drive integrated device unit 520.

여기서, 전압 저장부(500)의 구성을 첨부된 도 6a 내지 도 6b를 참조하여 보다 상세히 살펴보면 다음과 같다.Here, the configuration of the voltage storage unit 500 will be described in more detail with reference to FIGS. 6A to 6B.

도 6a 내지 도 6b는 전압 저장부의 구성을 보다 상세히 설명하기 위한 도면이다.6A to 6B are views for explaining the configuration of the voltage storage unit in more detail.

먼저, 도 6a를 살펴보면 전압 저장부(500)는 하나 이상의 전압 저장용 캐패시터(Capacitor, C)를 포함한다.First, referring to FIG. 6A, the voltage storage unit 500 includes one or more voltage storage capacitors C. Referring to FIG.

이러한, 전압 저장용 캐패시터(C)의 일단은 데이터 전압원 및 전압 변동 시간 조절부(510)와 공통 연결된다. 즉, 제 1 노드(n1)와 연결된다.One end of the voltage storage capacitor C is commonly connected to the data voltage source and the voltage change time controller 510. That is, it is connected to the first node n1.

아울러, 전압 저장용 캐패시터(C)의 타단은 접지(GND)된다.In addition, the other end of the voltage storage capacitor C is grounded (GND).

이러한, 전압 저장부(500)는 전압 저장용 캐패시터(C)를 이용하여 도시하지 않은 데이터 전압원이 공급하는 전압 공급받아 저장한다,The voltage storage unit 500 receives and stores a voltage supplied by a data voltage source (not shown) using the voltage storage capacitor C.

또한, 이러한 전압 저장부(500)는 데이터 전압원으로부터 공급받아 저장한 전압을 데이터 드라이브 집적소자부(520)을 통해 플라즈마 디스플레이 패널의 어드레스 전극(X)으로 공급한다.In addition, the voltage storage unit 500 supplies the stored voltage supplied from the data voltage source to the address electrode X of the plasma display panel through the data drive integrated device unit 520.

아울러, 전압 저장부(500)는 어드레스 전극(X)의 잉여 전압을 데이터 드라이브 집적소자부(520)를 통해 회수하여 저장한다.In addition, the voltage storage unit 500 recovers and stores the surplus voltage of the address electrode X through the data drive integrated device unit 520.

이러한, 전압 저장부(500)는 전압 저장용 캐패시터(C)를 복수개 포함하는 것 도 가능하다.The voltage storage unit 500 may also include a plurality of voltage storage capacitors (C).

도 6b를 살펴보면, 전압 저장부(500)에 복수개의 전압 저장용 캐패시터(C1, C2)가 포함되어 있다.Referring to FIG. 6B, the voltage storage unit 500 includes a plurality of voltage storage capacitors C1 and C2.

이와 같이, 전압 저장부(500)에 복수개의 전압 저장용 캐패시터(C1, C2)가 포함되면, 전압 저장부(500)는 저장된 전압을 보다 안정적으로 공급할 수 있다.As such, when the voltage storage unit 500 includes the plurality of voltage storage capacitors C1 and C2, the voltage storage unit 500 may more stably supply the stored voltage.

이와 같이, 전압 저장부(500)가 복수개의 전압 저장용 캐패시터(C1, C2)를 포함하는 경우에는, 전압 저장부(500) 내에서 복수의 전압 저장용 캐패시터(C1, C2)가 서로 병렬 관계로 배치되는 것이 바람직하다.As described above, when the voltage storage unit 500 includes the plurality of voltage storage capacitors C1 and C2, the plurality of voltage storage capacitors C1 and C2 are parallel to each other in the voltage storage unit 500. It is preferable to arrange as.

예를 들면, 전압 저장부(500)가 두 개의 전압 저장용 캐패시터(C1, C2)를 포함하는 경우에, 제 1 전압 저장용 캐패시터(C1)는 제 2 노드(n2)와 접지(GND) 사이에 배치되고, 제 2 전압 저장용 캐패시터(C2)는 제 3 노드(n3)와 접지(GND) 사이에 배치되는 것이 바람직하다. 즉, 제 1 전압 저자용 캐패시터(C1)와 제 2 전압 저장용 캐패시터(C2)는 서로 병렬 관계이다.For example, when the voltage storage unit 500 includes two voltage storage capacitors C1 and C2, the first voltage storage capacitor C1 is disposed between the second node n2 and the ground GND. The second voltage storage capacitor C2 is preferably disposed between the third node n3 and the ground GND. That is, the first voltage lowering capacitor C1 and the second voltage storing capacitor C2 are in parallel with each other.

한편, 도 5의 부호 510의 전압 변동 시간 조절부의 구성을 첨부된 도 7을 참조하여 보다 상세히 살펴보면 다음과 같다.On the other hand, the configuration of the voltage fluctuation time control unit 510 of FIG. 5 will be described in more detail with reference to FIG. 7.

도 7은 전압 변동 시간 조절부의 구성을 보다 상세히 설명하기 위한 도면이다.7 is a view for explaining the configuration of the voltage change time adjusting unit in more detail.

도 7을 살펴보면, 전압 변동 시간 조절부(510)는 전압 하강 시간 조절부(511)와 전압 상승 시간 조절부(512)를 포함한다.Referring to FIG. 7, the voltage change time controller 510 includes a voltage fall time controller 511 and a voltage rise time controller 512.

전압 상승 시간 조절부(512)는 데이터 펄스의 전압 상승 시간을 조절한다.The voltage rise time controller 512 adjusts the voltage rise time of the data pulse.

전압 하강 시간 조절부(511)는 데이터 펄스의 전압 하강 시간을 조절한다. 이러한, 전압 하강 시간 조절부(511)는 데이터 드라이브 집적소자부(520)로부터 전압 저장부(500)로 흐르는 전류는 통과시키고, 전압 저장부(500)로부터 데이터 드라이브 집적소자부(520)로 흐르는 전류는 차단하는 특징으로 갖는다.The voltage fall time controller 511 adjusts the voltage fall time of the data pulse. The voltage fall time adjusting unit 511 passes the current flowing from the data drive integrated device unit 520 to the voltage storage unit 500 and flows from the voltage storage unit 500 to the data drive integrated device unit 520. The current has a feature of blocking.

이러한, 전압 상승 시간 조절부(512)와 전압 하강 시간 조절부(511)는 서로 병렬 배치된다. 즉, 전압 상승 시간 조절부(512)와 전압 하강 시간 조절부(511)는 제 4 노드(n4)와 제 5 노드(n5)에서 각각 서로 연결되는 병렬 관계이다.The voltage rise time adjuster 512 and the voltage fall time adjuster 511 are disposed in parallel with each other. That is, the voltage rise time controller 512 and the voltage fall time controller 511 are connected in parallel with each other at the fourth node n4 and the fifth node n5.

여기서, 전술한 전압 상승 시간 조절부(512)는 데이터 펄스의 전압 상승 시간을 전압 하강 시간 조절부(511)가 조절하는 데이터 펄스의 전압 하강 시간 보다 더 길게 하는 것이 바람직하다. 이에 대해서는 이후의 도 10a 내지 도 10d의 설명에서 보다 명확히 하기로 한다.Here, the voltage rise time controller 512 described above may make the voltage rise time of the data pulse longer than the voltage fall time of the data pulse controlled by the voltage fall time controller 511. This will be more clearly described later with reference to FIGS. 10A to 10D.

이러한, 도 7에서의 전압 변동 시간 조절부(510)의 구성을 첨부된 도 8a 내지 도 8b를 참조하여 보다 상세히 살펴보면 다음과 같다.The configuration of the voltage change time adjusting unit 510 in FIG. 7 will be described in more detail with reference to FIGS. 8A to 8B.

도 8a 내지 도 8b는 도 7의 전압 변동 시간 조절부의 구성을 보다 상세히 설명하기 위한 도면이다.8A to 8B are views for explaining the configuration of the voltage change time adjusting unit of FIG. 7 in more detail.

먼저, 도 8a를 살펴보면, 전압 변동 시간 조절부(510)의 전압 상승 시간 조절부(512)는 소정의 인덕턴스(Inductance) 값을 갖는 인덕터(Inductor, L)를 포함한다.First, referring to FIG. 8A, the voltage rise time controller 512 of the voltage change time controller 510 includes an inductor L having a predetermined inductance value.

이러한, 전압 상승 시간 조절부(512)에 포함된 인덕터(L)의 인덕턴스 값은 0.01uH(마이크로 헨리)이상 1uH(마이크로 헨리)이하인 것이 바람직하다. 이러한, 인덕터(L)는 데이터 펄스의 전압이 상승할 시에 발생하는 노이즈를 저감시키기 위해 설치되는 것으로서, 이에 대해서는 이후의 도 10a 내지 도 10d의 설명에서 보다 명확히 하기로 한다.The inductance value of the inductor L included in the voltage rise time adjusting unit 512 is preferably 0.01 uH (micro henry) or less than 1 uH (micro henry). The inductor L is provided to reduce noise generated when the voltage of the data pulse increases, which will be more clearly described later with reference to FIGS. 10A to 10D.

또한, 전압 하강 시간 조절부(511)는 전류 경로 선택용 다이오드(D)를 포함한다.In addition, the voltage fall time adjusting unit 511 includes a current path selection diode (D).

이러한, 전류 경로 선택용 다이오드(D)는 이미 설명한 바와 같이, 데이터 드라이브 집적소자부(520)로부터 전압 저장부(500)로 흐르는 전류는 통과시키고, 전압 저장부(500)로부터 데이터 드라이브 집적소자부(520)로 흐르는 전류는 차단하기 위해 포함되는 것으로서, 캐소드(Cathode)가 전압 저장부(500) 방향, 즉 제 4 노드(n4) 방향으로 배치되고, 애노드(Anode)는 데이터 드라이브 집적소자부(520) 방향, 즉 제 5 노드(n5) 방향으로 배치되는 것이 바람직하다.As described above, the current path selection diode D passes a current flowing from the data drive integrated device unit 520 to the voltage storage unit 500 and passes the data drive integrated device unit from the voltage storage unit 500. The current flowing to 520 is included to block the cathode, and a cathode is disposed in the direction of the voltage storage unit 500, that is, in the direction of the fourth node n4, and the anode is the data drive integrated device unit ( 520, that is, the fifth node n5.

여기, 도 8a에서는 전압 상승 시간 조절부(512)에 소정의 인덕턴스 값을 갖는 인덕터(L)가 포함되는 경우를 도시하고 설명하고 있지만, 이와는 다르게 전압 상승 시간 조절부(512)에 소정의 저항 값을 갖는 저항을 포함시키는 것도 가능하다.Here, although FIG. 8A illustrates and describes a case in which the inductor L having a predetermined inductance value is included in the voltage rise time controller 512, a predetermined resistance value is different from the voltage rise time controller 512. It is also possible to include a resistor having:

다음, 도 8b를 살펴보면, 전압 변동 시간 조절부(510)의 전압 상승 시간 조절부(512)는 소정의 저항 값을 갖는 저항(Resistor, R)을 포함한다.Next, referring to FIG. 8B, the voltage rise time controller 512 of the voltage change time controller 510 may include a resistor R having a predetermined resistance value.

이러한, 전압 상승 시간 조절부(512)에 포함된 저항(R)의 저항 값은 0.1Ω(옴)이상 500Ω(옴)이하인 것이 바람직하다. 이러한, 저항(R)은 전술한 도 8a에서의 인덕터(L)와 같이 데이터 펄스의 전압이 상승할 시에 발생하는 노이즈를 저감시키 기 위해 설치되는 것으로서, 이에 대해서는 이후의 도 10a 내지 도 10d의 설명에서 보다 명확히 하기로 한다.The resistance value of the resistor R included in the voltage rise time adjusting unit 512 is preferably 0.1 Ω (ohm) or more and 500 Ω (ohm) or less. Such a resistor R is provided to reduce noise generated when the voltage of the data pulse rises as in the inductor L of FIG. 8A described above, which is described later with reference to FIGS. 10A to 10D. The description will be made clearer.

한편, 도 5의 부호 520의 데이터 드라이브 집적소자부의 구성을 첨부된 도 9를 참조하여 보다 상세히 살펴보면 다음과 같다.On the other hand, the configuration of the data drive integrated device portion 520 of FIG. 5 will be described in more detail with reference to FIG. 9.

도 9는 본 발명의 데이터 드라이브 집적소자부의 구성을 보다 상세히 설명하기 위한 도면이다.9 is a view for explaining the configuration of the data drive integrated device unit of the present invention in more detail.

도 9를 살펴보면, 데이터 드라이브 집적소자부(520)는 탑(Top) 스위치(S1, 521)와 바텀(Bottom) 스위치(S2, 522)를 포함한다.Referring to FIG. 9, the data drive integrated device unit 520 includes a top switch S1 and 521 and a bottom switch S2 and 522.

데이터 드라이브 집적소자부(520)는 전압 저장부(500) 및 전압 변동 시간 조절부(510)로부터 독립되어 하나의 모듈(Module)로서 형성되는 것이 바람직하다. 예를 들면, TCP(Tape Carrier Package) 상에 하나의 칩(Chip)의 형태로 형성되는 것이 바람직하다.The data drive integrated device unit 520 is preferably formed as a module independent of the voltage storage unit 500 and the voltage change time adjusting unit 510. For example, it is preferable to be formed in the form of one chip on a tape carrier package (TCP).

이러한, 데이터 드라이브 집적소자부(520)는 바텀 스위치(S2, 522)가 오프 되고 탑 스위치(S1, 521)가 온 될 경우에, 전압 변동 시간 조절부(510)를 거쳐 공급되는 전압을 어드레스 전극(X)으로 공급한다.In the data drive integrated device unit 520, when the bottom switches S2 and 522 are turned off and the top switches S1 and 521 are turned on, the data drive integrated device unit 520 receives the voltage supplied through the voltage change time controller 510. Supply at (X).

또한, 데이터 드라이브 집적소자부(520)는 탑 스위치(S1, 521)가 오프 되고 바텀 스위치(S2, 522)가 온 될 경우에, 어드레스 전극(X)의 전압을 그라운드 레벨(GND)의 전압으로 설정한다.In addition, the data drive integrated device unit 520 converts the voltage of the address electrode X to the voltage of the ground level GND when the top switches S1 and 521 are turned off and the bottom switches S2 and 522 are turned on. Set it.

이상에서 설명한 바와 같은 구성의 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부의 동작을 첨부된 도 10a 내지 도 10d를 참조하여 상세히 살펴보면 다음과 같다.The operation of the data driver of the plasma display device according to the present invention having the above-described configuration will be described in detail with reference to FIGS. 10A to 10D.

도 10a 내지 도 10d는 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부의 동작을 설명하기 위한 도면이다.10A to 10D are diagrams for describing an operation of a data driver of a plasma display device of the present invention.

먼저, 도 10a를 살펴보면 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부의 구성의 일례가 도시되어 있다.First, referring to FIG. 10A, an example of a configuration of a data driver of a plasma display apparatus of the present invention is illustrated.

여기, 도 10a에 도시되어 있는 데이터 구동부의 구성은 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부의 하나의 실시예일뿐, 본 발명이 여기 도 10a의 구성에 한정되는 것은 아님을 밝혀둔다.Here, the configuration of the data driver shown in FIG. 10A is only one embodiment of the data driver of the plasma display device of the present invention, and the present invention is not limited to the configuration of FIG. 10A here.

먼저, 도 10a를 살펴보면, 전압 저장부(500)는 하나의 전압 저자용 캐패시터(C)를 포함한다. 또한, 전압 변동 시간 조절부(510)는 전압 하강 시간 조절부(511)와 전압 상승 시간 조절부(512)를 포함하는데, 여기서 전압 상승 시간 조절부(512)인 소정의 인덕턴스 값을 갖는 인덕터(L)를 포함한다.First, referring to FIG. 10A, the voltage storage unit 500 includes one capacitor C for voltage writers. In addition, the voltage change time adjuster 510 includes a voltage fall time adjuster 511 and a voltage rise time adjuster 512, wherein the inductor having a predetermined inductance value, which is the voltage rise time adjuster 512 ( L).

다음, 도 10b를 살펴보면 도시하지 않은 데이터 전압원으로부터 소정의 전압이 전압 저장부(500)로 공급된다.Next, referring to FIG. 10B, a predetermined voltage is supplied to the voltage storage unit 500 from a data voltage source (not shown).

그러면, (a)와 같이 전압 저장부(500)는 이미 상세히 설명한 바와 같이 데이터 전압원으로부터 공급되는 전압을 저장, 즉 충전한다.Then, as shown in (a), the voltage storage unit 500 stores, that is, charges the voltage supplied from the data voltage source as described in detail.

이때, 데이터 드라이브 집적소자부(520)의 탑 스위치(S1, 521)가 오프 되고, 상태에서 바텀 스위치(S2, 522)가 온 된다.At this time, the top switches S1 and 521 of the data drive integrated device unit 520 are turned off, and the bottom switches S2 and 522 are turned on in the state.

그러면, (b)에서와 같이 어드레스 전극(X)의 전압이 그라운드 레벨(GND)의 전압으로 설정된다.Then, as in (b), the voltage of the address electrode X is set to the voltage of the ground level GND.

다음, 도 10c를 살펴보면, (a)와 같이 전압 저장부(500)에 저장된 전압이 전압 변동 시간 조절부(510)의 전압 상승 시간 조절부(512)를 통해 데이터 드라이브 집적소자부(520)로 공급된다. 이때는, 도시하지 않은 데이터 전압원으로부터 소정의 전압이 전압 저장부(500)로 계속 공급되어도 무방하다.Next, referring to FIG. 10C, the voltage stored in the voltage storage unit 500 is transferred to the data drive integrated device unit 520 through the voltage rise time controller 512 of the voltage variation time controller 510 as shown in (a). Supplied. In this case, a predetermined voltage may be continuously supplied to the voltage storage unit 500 from a data voltage source (not shown).

아울러, 데이터 드라이브 집적소자부(520)의 바텀 스위치(S2, 522)가 오프 되고, 탑 스위치(S1, 521)가 온 된다.In addition, the bottom switches S2 and 522 of the data drive integrated device unit 520 are turned off, and the top switches S1 and 521 are turned on.

그러면, (b)에서와 같이 어드레스 전극(X)의 전압이 그라운드 레벨(GND)의 전압으로부터 데이터 전압(Vd)까지 소정의 기울기를 갖고 점진적으로 상승한다.Then, as in (b), the voltage of the address electrode X gradually rises with a predetermined slope from the voltage of the ground level GND to the data voltage Vd.

이와 같이, 어드레스 전극(X)의 전압이 점진적으로 상승하게 되는 이유는, 전압 저장부(500)에서 공급되는 전압이 전압 변동 시간 조절부(510)의 전압 상승 시간 조절부(512)의 인덕터(L)를 통과할 때, 인덕터(L)의 인덕턴스 값과 전압 공급 경로 상의 캐패시턴스(Capacitance) 값에 따른 LC시정수가 발생했기 때문이다.As such, the reason why the voltage of the address electrode X gradually rises is that the voltage supplied from the voltage storage unit 500 is increased by the inductor of the voltage rise time adjuster 512 of the voltage change time adjuster 510. This is because, when passing through L), the LC time constant is generated according to the inductance value of the inductor L and the capacitance value on the voltage supply path.

이와 같이, 어드레스 전극(X)의 전압이 종래의 도 2와는 다르게 점진적으로 상승하게 됨으로써, 이웃하는 어드레스 전극(X)간의 커플링(Coupling) 효과를 감소시키게 되고, 이에 따라 노이즈의 발생이 저감된다.As described above, the voltage of the address electrode X gradually rises differently from the conventional FIG. 2, thereby reducing the coupling effect between neighboring address electrodes X, thereby reducing the occurrence of noise. .

이에 따라, 어드레스 방전을 안정하게 하여 플라즈마 디스플레이 장치의 전체 동작을 안정하게 할 수 있게 된다.This makes it possible to stabilize the address discharge and to stabilize the overall operation of the plasma display apparatus.

아울러, 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부를 열적/전기적 손상으로부터 효과적으로 보호할 수 있게 된다.In addition, it is possible to effectively protect the data driver of the plasma display device of the present invention from thermal and electrical damage.

여기서, 이미 설명한 바와 같이 전압 상승 시간 조절부(512)에 포함된 인덕 터(L)의 인덕턴스 값을 0.01uH(마이크로 헨리)이상 1uH(마이크로 헨리)이하로 하는 것이 바람직한데, 그 이유를 살펴보면 다음과 같다.Here, as described above, it is preferable that the inductance value of the inductor L included in the voltage rise time adjusting unit 512 be 0.01 uH (micro henry) or more and 1 uH (micro henry) or less. Same as

전압 상승 시간 조절부(512)에 포함된 인덕터(L)의 인덕턴스 값을 0.01uH(마이크로 헨리)미만으로 하는 경우에는 인덕터(L)의 인덕턴스 값과 전압 공급 경로 상의 캐패시턴스(Capacitance) 값에 따른 LC시정수가 너무 작아서 전압의 상승 시간을 충분히 길게 하지 못함으로써, 노이즈를 충분히 제거할 수 없기 때문이다.When the inductance value of the inductor L included in the voltage rise time adjusting unit 512 is less than 0.01 uH (micro henry), the LC according to the inductance value of the inductor L and the capacitance value on the voltage supply path This is because the time constant is too small to sufficiently lengthen the rise time of the voltage, so that the noise cannot be sufficiently removed.

또한, 전압 상승 시간 조절부(512)에 포함된 인덕터(L)의 인덕턴스 값을 1uH(마이크로 헨리)초과로 하는 경우에는 인덕터(L)의 인덕턴스 값과 전압 공급 경로 상의 캐패시턴스(Capacitance) 값에 따른 LC시정수가 과도하게 증가하여 전압의 상승 시간이 필요 이상으로 길게 됨으로써, 하나의 데이터 펄스의 펄스폭이 필요 이상으로 길어지게 되고, 이에 따라 어드레스 기간의 전체 길이가 길어져 구동 시간의 확보가 어려워지기 때문이다.In addition, when the inductance value of the inductor L included in the voltage rise time adjusting unit 512 exceeds 1 uH (micro henry), the inductance value of the inductor L and the capacitance value of the capacitance on the voltage supply path Since the LC time constant is excessively increased and the voltage rise time is longer than necessary, the pulse width of one data pulse becomes longer than necessary, and thus the total length of the address period becomes longer, which makes it difficult to secure driving time. to be.

여기, 도 10a 내지 도 10d에서는 전압 상승 시간 조절부(512)에 인덕터(L)가 포함된 경우만을 도시하고 설명하고 있지만, 이미 설명한 바와 같이 전압 상승 시간 조절부(512)에 소정의 저항 값을 갖는 저항(R)이 포함되어도 전술한 인덕터(L)의 경우와 유사하게 어드레스 전극(X)의 전압이 상승하는 시간을 길게 할 수 있다.Here, in FIGS. 10A to 10D, only the case where the inductor L is included in the voltage rise time controller 512 is illustrated and described. However, as described above, a predetermined resistance value is provided to the voltage rise time controller 512. Similarly to the case of the inductor L described above, even if the resistor R having the above-described resistor R is included, the time for increasing the voltage of the address electrode X can be increased.

예를 들어, 전압 상승 시간 조절부(512)에 인덕터(L)가 아닌 저항(R)이 포함되는 경우에는, 전압 저장부(500)에서 공급되는 전압이 전압 변동 시간 조절부(510)의 전압 상승 시간 조절부(512)의 저항(R)를 통과할 때, 저항(R)의 저항 값과 전압 공급 경로 상의 캐패시턴스(Capacitance) 값에 따른 RC시정수로 인해 도 10c 의 (b)와 같이 어드레스 전극(X)의 전압이 그라운드 레벨(GND)의 전압으로부터 데이터 전압(Vd)까지 소정의 기울기를 갖고 점진적으로 상승한다.For example, when the voltage rise time controller 512 includes the resistor R instead of the inductor L, the voltage supplied from the voltage storage unit 500 is the voltage of the voltage change time controller 510. When passing through the resistor R of the rise time adjusting unit 512, the RC time constant according to the resistance value of the resistor R and the capacitance value on the voltage supply path as shown in (b) of FIG. 10C. The voltage of the electrode X gradually rises with a predetermined slope from the voltage of the ground level GND to the data voltage Vd.

이에 따라, 전압 상승 시간 조절부(512)에 인덕터(L)가 포함되는 경우와 마찬가지로, 이웃하는 어드레스 전극(X)간의 커플링(Coupling) 효과를 감소시키게 되고, 이에 따라 노이즈의 발생이 저감된다.Accordingly, as in the case where the inductor L is included in the voltage rise time adjusting unit 512, the coupling effect between neighboring address electrodes X is reduced, thereby reducing the occurrence of noise. .

이에 따라, 어드레스 방전을 안정하게 하여 플라즈마 디스플레이 장치의 전체 동작을 안정하게 할 수 있게 된다.This makes it possible to stabilize the address discharge and to stabilize the overall operation of the plasma display apparatus.

아울러, 본 발명의 플라즈마 디스플레이 장치의 데이터 구동부를 열적/전기적 손상으로부터 효과적으로 보호할 수 있게 된다.In addition, it is possible to effectively protect the data driver of the plasma display device of the present invention from thermal and electrical damage.

여기서, 이미 설명한 바와 같이 전압 상승 시간 조절부(512)에 포함된 저항(R)의 저항 값을 0.1Ω(옴)이상 500Ω(옴)이하로 하는 것이 바람직한데, 그 이유를 살펴보면 다음과 같다.Here, as described above, it is preferable to set the resistance value of the resistor R included in the voltage rise time adjusting unit 512 to 0.1Ω (ohm) or more and 500Ω (ohm) or less. The reason for this is as follows.

전압 상승 시간 조절부(512)에 포함된 저항(R)의 저항 값을 0.1Ω(옴)미만으로 하는 경우에는 저항(R)의 저항 값과 전압 공급 경로 상의 캐패시턴스(Capacitance) 값에 따른 RC시정수가 너무 작아서 전압의 상승 시간을 충분히 길게 하지 못함으로써, 노이즈를 충분히 제거할 수 없기 때문이다.When the resistance value of the resistor R included in the voltage rise time adjusting unit 512 is less than 0.1 Ω (ohm), RC correction is performed according to the resistance value of the resistor R and the capacitance value on the voltage supply path. This is because the number is too small to sufficiently lengthen the rise time of the voltage, so that the noise cannot be sufficiently removed.

또한, 전압 상승 시간 조절부(512)에 포함된 저항(R)의 저항 값을 500Ω(옴)초과로 하는 경우에는 저항(R)의 저항 값과 전압 공급 경로 상의 캐패시턴스(Capacitance) 값에 따른 RC시정수가 과도하게 증가하여 전압의 상승 시간이 필요 이상으로 길게 됨으로써, 하나의 데이터 펄스의 펄스폭이 필요 이상으로 길어지게 되고, 이에 따라 어드레스 기간의 전체 길이가 길어져 구동 시간의 확보가 어려워지기 때문이다.In addition, when the resistance value of the resistor R included in the voltage rise time adjusting unit 512 exceeds 500 Ω (ohms), RC according to the resistance value of the resistor R and the capacitance value on the voltage supply path may be used. This is because the time constant is excessively increased so that the rise time of the voltage is longer than necessary, so that the pulse width of one data pulse becomes longer than necessary, and thus the total length of the address period becomes longer, thereby making it difficult to secure the driving time. .

다음, 도 10d를 살펴보면, (a)와 같이 어드레스 전극(X)의 잉여 전압이 전압 변동 시간 조절부(510)의 전압 하강 시간 조절부(511)를 통해 전압 저장부(500)로 회수된다. 이렇게, 전압 저장부(500)에 회수되어 저장된 전압이 그 다음 데이터 펄스를 공급할 만큼 충분하지 못한 경우에는 도시하지 않은 데이터 전압원으로부터 모자란 만큼의 전압이 전압 저장부(500)로 공급되어 저장된다.Next, referring to FIG. 10D, the surplus voltage of the address electrode X is recovered to the voltage storage unit 500 through the voltage fall time adjusting unit 511 of the voltage variation time adjusting unit 510 as shown in (a). In this way, when the voltage recovered and stored in the voltage storage unit 500 is not sufficient to supply the next data pulse, the voltage that is insufficient from the data voltage source (not shown) is supplied to and stored in the voltage storage unit 500.

아울러, 데이터 드라이브 집적소자부(520)의 바텀 스위치(S2, 522)가 오프 되고, 탑 스위치(S1, 521)가 온 된 상태를 유지한다.In addition, the bottom switches S2 and 522 of the data drive integrated device unit 520 are turned off, and the top switches S1 and 521 are kept on.

그러면, (b)에서와 같이 어드레스 전극(X)의 전압이 데이터 전압(Vd)으로부터 그라운드 레벨(GND)의 전압까지 하강한다.Then, as in (b), the voltage of the address electrode X drops from the data voltage Vd to the voltage of the ground level GND.

이러한, 과정을 통해 어드레스 전극(X)으로 데이터 펄스가 공급되는 것이다.Through this process, the data pulse is supplied to the address electrode (X).

이와 같이, 어드레스 전극(X)으로 데이터 펄스가 공급되면, 방전 셀 내에소 어드레스 방전이 발생된다. 이러한 어드레스 방전에 의해 선택된 방전 셀 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 이에 따라, 어드레싱(Addressing)이 수행되는 것이다.In this way, when a data pulse is supplied to the address electrode X, small address discharge is generated in the discharge cell. In the discharge cells selected by this address discharge, wall charges such that a discharge can occur when the sustain voltage Vs is applied are formed. Accordingly, addressing is performed.

이러한, 도 10d에서와 같이 어드레스 전극(X)의 전압이 데이터 전압(Vd)으로부터 그라운드 레벨(GND)의 전압까지 하강하는 경우에는 그 하강 시간이 전술한 도 10c에서의 전압 상승 시간 보다 상대적으로 짧다.As shown in FIG. 10D, when the voltage of the address electrode X falls from the data voltage Vd to the voltage of the ground level GND, the fall time is relatively shorter than the voltage rise time in FIG. 10C described above. .

그 이유는, 전압 하강 시간 조절부(511)에 포함된 전류 경로 선택용 다이오 드(D)의 애노드(Anode)가 어드레스 전극(X)의 방향으로 배치되고, 캐소드(Cathode)가 전압 저장부(500)의 방향으로 배치되기 때문에, 어드레스 전극(X)의 전압이 하강 시 대부분의 전류가 전압 상승 시간 조절부(512)의 인덕터(L)를 거치지 않고, 전압 하강 시간 조절부(511)의 전류 경로 선택용 다이오드(D)를 거쳐 전압 저장부(500)로 회수되기 때문이다.The reason is that the anode of the current path selection diode D included in the voltage fall time adjusting unit 511 is disposed in the direction of the address electrode X, and the cathode is the voltage storage unit ( Since the voltage is disposed in the direction of 500, most of the current does not go through the inductor L of the voltage rise time adjuster 512 when the voltage of the address electrode X falls, and the current of the voltage fall time adjuster 511 does not pass through. This is because it is recovered to the voltage storage unit 500 through the path selection diode D.

이와 같이, 전압 하강 시간 조절부(511)를 두어 전압 하강 시간을 전압 상승 시간에 비해 상대적으로 짧게 설정하는 이유는, 데이터 펄스의 전압 상승 시간이 상대적으로 길어짐으로 인해 짧아지는 구동 시간을 보상하기 위해서이다.As such, the reason why the voltage fall time adjusting unit 511 is set to be shorter than the voltage rise time is to compensate for the driving time that is shortened due to the relatively long rise time of the data pulse. to be.

이상과 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As described above, the technical configuration of the present invention described above will be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 데이터 펄스의 전압 상승 시간을 길게 함으로써, 어드레스 방전을 안정시켜 플라즈마 디스플레이 장치의 전체 동작을 안정시키는 효과가 있다.As described above in detail, the plasma display apparatus of the present invention has an effect of stabilizing the address discharge to stabilize the overall operation of the plasma display apparatus by lengthening the voltage rise time of the data pulse.

또한, 본 발명은 데이터 구동부의 열적, 전기적 손상을 방지하여 전체 플라즈마 디스플레이 장치의 동작 안정성을 향상시키는 효과가 있다.In addition, the present invention has the effect of improving the operational stability of the entire plasma display device by preventing thermal and electrical damage of the data driver.

Claims (16)

어드레스 전극이 형성된 플라즈마 디스플레이 패널;A plasma display panel having an address electrode formed thereon; 자신에게 공급되는 데이터 펄스의 전압을 소정의 스위칭(Switching) 동작을 통해 상기 어드레스 전극으로 공급하는 데이터 드라이브 집적소자부(Data Drive Integrated Circuit);A data drive integrated circuit unit configured to supply a voltage of a data pulse supplied thereto to the address electrode through a predetermined switching operation; 데이터 전압원으로부터 공급되는 상기 데이터 펄스의 전압을 저장하고, 저장한 전압을 상기 데이터 드라이브 집적소자부를 통해 상기 어드레스 전극으로 공급하고, 어드레스 전극으로부터 잉여 전압을 회수하는 전압 저장부; 및A voltage storage unit for storing a voltage of the data pulse supplied from a data voltage source, supplying the stored voltage to the address electrode through the data drive integrated device unit, and recovering excess voltage from the address electrode; And 상기 데이터 펄스의 전압 상승 시간 및/또는 전압 하강 시간을 조절하는 전압 변동 시간 조절부;A voltage change time adjusting unit configured to adjust a voltage rising time and / or a voltage falling time of the data pulse; 를 포함하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 전압 저장부는The voltage storage unit 상기 데이터 전압원과 전압 변동 시간 조절부의 사이에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a voltage display unit disposed between the data voltage source and the voltage change time adjusting unit. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 전압 저장부는The voltage storage unit 하나 이상의 전압 저장용 캐패시터(Capacitor)를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.A plasma display device comprising at least one capacitor for voltage storage. 제 3 항에 있어서,The method of claim 3, wherein 상기 전압 저장용 캐패시터의 일단은 상기 데이터 전압원 및 전압 변동 시간 조절부와 공통 연결되고, 타단은 접지(GND)되는 것을 특징으로 하는 플라즈마 디스플레이 장치.Wherein one end of the voltage storage capacitor is commonly connected to the data voltage source and the voltage change time controller, and the other end is grounded (GND). 제 3 항에 있어서,The method of claim 3, wherein 상기 전압 저장용 캐패시터는 복수개이고,The voltage storage capacitor is a plurality, 상기 복수의 전압 저장용 캐패시터는 서로 병렬 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the plurality of voltage storage capacitors are arranged in parallel with each other. 제 1 항에 있어서,The method of claim 1, 상기 전압 변동 시간 조절부는The voltage change time adjusting unit 상기 전압 저장부와 상기 데이터 드라이브 집적소자부의 사이에 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a plasma display device disposed between the voltage storage part and the data drive integrated device part. 제 6 항에 있어서,The method of claim 6, 상기 전압 변동 시간 조절부는The voltage change time adjusting unit 상기 데이터 펄스의 전압 상승 시간을 조절하는 전압 상승 시간 조절부와,A voltage rising time adjusting unit controlling a voltage rising time of the data pulse; 상기 데이터 펄스의 전압 하강 시간을 조절하는 전압 하강 시간 조절부Voltage drop time adjusting unit for adjusting the voltage drop time of the data pulse 를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제 7 항에 있어서,The method of claim 7, wherein 상기 전압 상승 시간 조절부는 상기 데이터 펄스의 전압 상승 시간을 상기 전압 하강 시간 조절부가 조절하는 상기 데이터 펄스의 전압 하강 시간 보다 더 길게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the voltage rising time adjusting unit makes the voltage rising time of the data pulse longer than the voltage falling time of the data pulse controlled by the voltage falling time adjusting unit. 제 7 항에 있어서,The method of claim 7, wherein 상기 전압 상승 시간 조절부와 상기 전압 하강 시간 조절부는 서로 병렬 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the voltage rising time adjusting unit and the voltage falling time adjusting unit are arranged in parallel with each other. 제 7 항에 있어서,The method of claim 7, wherein 상기 전압 상승 시간 조절부는 소정의 인덕턴스(Inductance) 값을 갖는 인덕터(Inductor)를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the voltage rise time adjusting part comprises an inductor having a predetermined inductance value. 제 10 항에 있어서,The method of claim 10, 상기 인덕터의 인덕턴스 값은 0.01uH(마이크로 헨리)이상 1uH(마이크로 헨리)이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.And an inductance value of the inductor is 0.01 uH (micro henry) or more and 1 uH (micro henry) or less. 제 7 항에 있어서,The method of claim 7, wherein 상기 전압 상승 시간 조절부는 소정의 저항 값을 갖는 저항을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the voltage rise time adjusting part comprises a resistor having a predetermined resistance value. 제 12 항에 있어서,The method of claim 12, 상기 저항의 저항 값은 0.1Ω(옴)이상 500Ω(옴)이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.And a resistance value of the resistor is 0.1Ω (ohm) or more and 500Ω (ohm) or less. 제 7 항에 있어서,The method of claim 7, wherein 상기 전압 하강 시간 조절부는 데이터 드라이브 집적소자부로부터 전압 저장부로 흐르는 전류를 통과시키고, 상기 전압 저장부로부터 상기 데이터 드라이브 집적소자부로 흐르는 전류는 차단하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the voltage fall time adjusting unit passes a current flowing from the data drive integrated device unit to the voltage storage unit, and blocks a current flowing from the voltage storage unit to the data drive integrated device unit. 제 7 항에 있어서,The method of claim 7, wherein 상기 전압 하강 시간 조절부는 전류 경로 선택용 다이오드를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.The voltage fall time adjusting unit includes a current path selection diode. 제 15 항에 있어서,The method of claim 15, 상기 다이오드는 캐소드(Cathode)가 전압 저장부 방향으로 배치되고, 애노드(Anode)는 데이터 드라이브 집적소자부 방향으로 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.The diode is a plasma display device, characterized in that the cathode (cathode) is disposed in the direction of the voltage storage unit, the anode (Anode) is disposed in the direction of the data drive integrated device unit.
KR1020050114461A 2005-11-28 2005-11-28 Plasma Display Apparatus KR100757542B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050114461A KR100757542B1 (en) 2005-11-28 2005-11-28 Plasma Display Apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050114461A KR100757542B1 (en) 2005-11-28 2005-11-28 Plasma Display Apparatus

Publications (2)

Publication Number Publication Date
KR20070055930A KR20070055930A (en) 2007-05-31
KR100757542B1 true KR100757542B1 (en) 2007-09-10

Family

ID=38277193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050114461A KR100757542B1 (en) 2005-11-28 2005-11-28 Plasma Display Apparatus

Country Status (1)

Country Link
KR (1) KR100757542B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024620A (en) * 1996-09-13 1998-07-06 가네꼬 히사시 Wireless Selective Call Receiver for Easily Checking Unread Message Status
KR20000003517A (en) * 1998-06-29 2000-01-15 김성진 Fork lift slide typed parking apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980024620A (en) * 1996-09-13 1998-07-06 가네꼬 히사시 Wireless Selective Call Receiver for Easily Checking Unread Message Status
KR20000003517A (en) * 1998-06-29 2000-01-15 김성진 Fork lift slide typed parking apparatus

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1019980024620
1020000003517

Also Published As

Publication number Publication date
KR20070055930A (en) 2007-05-31

Similar Documents

Publication Publication Date Title
KR100774906B1 (en) Plasma Display Apparatus
JP2006317943A (en) Plasma display apparatus
KR100793033B1 (en) Plasma Display Apparatus
KR100757542B1 (en) Plasma Display Apparatus
US7944408B2 (en) Plasma display apparatus and method of driving the same
KR100844822B1 (en) Plasma Display Apparatus
JP2006350357A (en) Plasma display apparatus
KR100738231B1 (en) Driving Apparatus of Plasma Display Panel
US20080018564A1 (en) Plasma display apparatus and method of driving the same
KR100794162B1 (en) Plasma Display Apparatus
KR100877820B1 (en) Plasma Display Apparatus
KR100632211B1 (en) Driving apparatus of plasma display panel wherein characteristics of gate current are enhanced
KR100811550B1 (en) Plasma display apparatus
KR100820659B1 (en) Plasma Display Apparatus
KR20070074420A (en) Plasma display apparatus
KR100765510B1 (en) Plasma Display Apparatus
US20070109225A1 (en) Plasma display apparatus and method for driving the same
KR100765506B1 (en) Plasma display apparatus
KR20080033716A (en) Plasma display apparatus
KR100811549B1 (en) Plasma Display Apparatus
US7999763B2 (en) Plasma display apparatus
KR100738587B1 (en) Plasma Display Apparatus
KR100793242B1 (en) Plasma display apparatus and the mathod of the apparatus
KR100784519B1 (en) Plasma Display Apparatus
KR100820668B1 (en) Plasma Display Apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee