KR100755114B1 - Method for opening contact holes - Google Patents

Method for opening contact holes Download PDF

Info

Publication number
KR100755114B1
KR100755114B1 KR1020060083783A KR20060083783A KR100755114B1 KR 100755114 B1 KR100755114 B1 KR 100755114B1 KR 1020060083783 A KR1020060083783 A KR 1020060083783A KR 20060083783 A KR20060083783 A KR 20060083783A KR 100755114 B1 KR100755114 B1 KR 100755114B1
Authority
KR
South Korea
Prior art keywords
contact hole
interlayer insulating
film
insulating film
forming
Prior art date
Application number
KR1020060083783A
Other languages
Korean (ko)
Inventor
이완기
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060083783A priority Critical patent/KR100755114B1/en
Application granted granted Critical
Publication of KR100755114B1 publication Critical patent/KR100755114B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

A method for forming a contact hole is provided to easily manufacture the contact hole having a profile with an inclined entrance by using only anisotropic dry etching equipment. An interlayer dielectric(10) is formed on an upper portion of a lower layer(50) including a metal wire. A photoresist is applied on an upper portion of the interlayer dielectric and a required position of a contact hole exposed to form a photoresist layer(20) having a contact hole pattern. The photoresist layer and the interlayer dielectric exposed by the contact hole pattern of the photoresist layer are etched with an anisotropic etching equipment to form a contact hole. A reflow process is performed on the interlayer dielectric. When the contact hole is formed, etching rate of the photoresist layer is set as the same as the interlayer dielectric or faster.

Description

콘택홀의 형성 방법{METHOD FOR OPENING CONTACT HOLES}[0001] METHOD FOR OPENING CONTACT HOLES [0002]

도 1은 종래 기술에 따른 콘택홀의 형성 방법을 순차적으로 도시한 공정 단면도,1 is a process sectional view sequentially showing a method of forming a contact hole according to the related art,

도 2는 본 발명의 일 실시예에 따른 콘택홀의 형성 방법을 순차적으로 도시한 공정 단면도,FIG. 2 is a cross-sectional view of a process for sequentially illustrating a method of forming a contact hole according to an embodiment of the present invention,

도 3은 본 발명의 다른 실시예에 따라 층간 절연막의 상부에 캡핑막이 형성된 예를 설명하기 위한 공정 단면도.3 is a process sectional view for explaining an example in which a capping film is formed on an interlayer insulating film according to another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

10 : 층간 절연막 20 : 포토레지스트막10: interlayer insulating film 20: photoresist film

30 : 금속막 40 : 캡핑막30: metal film 40: capping film

50 : 하부막 C : 콘택홀50: lower film C: contact hole

본 발명은 반도체 장치의 콘택홀을 형성하는 방법에 관한 것으로서, 보다 구체적으로는 이방성 건식 식각 장치를 이용하여 입구가 경사진 콘택트 홀을 제조하는 방법에 관한 것이다.The present invention relates to a method of forming a contact hole in a semiconductor device, and more particularly, to a method of manufacturing a contact hole having an inclined entrance using an anisotropic dry etching apparatus.

최근, 반도체 장치가 미세화 되면서, 금속 배선과 그 하부의 층간 절연막의 접촉 및 양호한 스텝 커버리지를 확보하기 위해서, 입구가 경사진 완만한 프로파일을 갖는 콘택홀을 형성하고 있다.2. Description of the Related Art In recent years, a contact hole having a gentle profile in which an entrance is inclined is formed in order to ensure contact between a metal wiring and an interlayer insulating film thereunder and good step coverage while the semiconductor device is becoming finer.

그와 같이 입구가 경사진 완만한 프로파일을 갖는 콘택홀을 형성하는 종래 방법에 대해 도 1을 참조하여 설명하면 다음과 같다. 도 1은 종래 기술에 따른 콘택홀의 형성 방법을 순차적으로 도시한 공정 단면도이다.A conventional method of forming a contact hole having such a gentle profile that the entrance is inclined will be described with reference to FIG. 1 as follows. 1 is a process sectional view sequentially showing a method of forming a contact hole according to the related art.

먼저, 도 1(a)를 참조하면, 층간 절연막(10) 상에 콘택홀의 위치에 대응하여 그 하부의 층간 절연막(10)이 노출된 패턴을 갖는 포토레지스트막(20)이 형성되어 있다.First, referring to FIG. 1A, a photoresist film 20 is formed on the interlayer insulating film 10 in such a manner that the interlayer insulating film 10 at the lower portion thereof is exposed in correspondence with the position of the contact hole.

도 1(b)를 참조하면, 포토레지스트막(20)을 마스크로 이용하여, 등방성 건식 식각 장비에 의해 층간 절연막(10)의 표면에 등방성 식각을 행한다. 그 결과, 도 1(b)에 도시된 바와 같이, 포토레지스트막(20)의 하부에 언더컷이 발생된다.Referring to FIG. 1 (b), the surface of the interlayer insulating film 10 is subjected to isotropic etching by using an isotropic dry etching apparatus using the photoresist film 20 as a mask. As a result, an undercut is generated in the lower portion of the photoresist film 20, as shown in Fig. 1 (b).

도 1(c)를 참조하면, 포토레지스트막(20)을 마스크로 이용하여, 이방성 건식 식각 장비에 의해 층간 절연막(10)에 이방성 식각을 행한다. 그 결과, 도 1(c)에 도시된 바와 같이, 층간 절연막(10)에 콘택트 홀(C)이 형성된다. Referring to FIG. 1 (c), anisotropic etching is performed on the interlayer insulating film 10 by using an anisotropic dry etching apparatus using the photoresist film 20 as a mask. As a result, a contact hole C is formed in the interlayer insulating film 10, as shown in Fig. 1 (c).

도 1(d)를 참조하면, 현상액 등에 침지하여 포토레지스트막(20)을 제거한다. 그 결과, 도 1(d)에 도시된 바와 같이, 입구가 경사진 콘택트 홀이 형성된 층간 절연막(10)이 노출된다.Referring to FIG. 1 (d), the photoresist film 20 is removed by immersion in a developing solution or the like. As a result, as shown in Fig. 1 (d), the interlayer insulating film 10 on which the contact hole with the inclined entrance is formed is exposed.

도 1(e)를 참조하면, 노출된 층간 절연막(10)의 표면에 Al 등의 도전성 재료를 증착시켜, 금속막(40)을 형성한다. 이때, 층간 절연막(10)에 형성된 콘택홀(C) 의 내부에도 도전성 재료가 충진되어, 콘택홀(C)의 하부에 노출된 도전막 등에 전기적으로 접속되는 플러그를 형성한다.Referring to FIG. 1 (e), a conductive material such as Al is deposited on the surface of the exposed interlayer insulating film 10 to form a metal film 40. At this time, a conductive material is also filled in the contact hole C formed in the interlayer insulating film 10 to form a plug electrically connected to the conductive film exposed in the lower portion of the contact hole C.

상술한 바와 같이, 종래에는 등방성 건식 식각 장비와 이방성 건식 식각 장비를 이용하여, 입구가 완만하게 경사진 컨택홀을 용이하게 형성함으로써, 금속 배선과 그 하부의 층간 절연막을 접촉 특성을 개선하고, 양호한 스텝 커버리지를 얻고 있었습니다.As described above, conventionally, by forming the contact holes which are gently inclined at the entrance by using the isotropic dry etching equipment and the anisotropic dry etching equipment, the contact characteristics between the metal wiring and the interlayer insulating film below the metal wiring can be improved, I was getting step coverage.

그러나, 상술한 종래의 콘택홀 형성 방법에서는, 이방성 건식 식각 장비와 등방성 건식 식각 장비의 2종류의 장비가 이용됨으로써, 제조 비용을 상승시키는 요인이 되고 있다.However, in the above-mentioned conventional method of forming a contact hole, two types of equipment, anisotropic dry etching equipment and isotropic dry etching equipment, are used, which causes a rise in manufacturing cost.

또한, 이방성 건식 식각 장비의 경우, 널리 상용화 되어 있지 않고, 반도체 제조 공정 내에서 단수 장비로 사용되는 것이 일반적이므로, 안정된 제조 운영과 장비의 원활한 확보를 위해서는, 보다 범용적인 장비를 이용한 콘택홀의 제조 방법이 요구된다.In the case of anisotropic dry etching equipment, it is not widely commercialized and is generally used as a single equipment in a semiconductor manufacturing process. Therefore, in order to ensure stable manufacturing operation and secure equipment, a method of manufacturing a contact hole using a general- .

따라서, 본 발명은, 보다 범용적인 단일 식각 장비를 이용하여, 입구가 완만하게 경사진 프로파일을 갖는 콘택홀을 제조하는 방법을 제공하는 것을 목적으로 한다.Accordingly, it is an object of the present invention to provide a method of manufacturing a contact hole having a profile with a gently inclined entrance using a more general single etching equipment.

상술한 목적을 달성하기 위해서, 본 발명에 따른 콘택홀의 제조 방법은, 금속 배선층 사이의 층간 절연막에 콘택홀을 형성하는 방법에 있어서, 금속 배선을 포함하는 하부막의 상부에 층간 절연막을 형성하는 단계와, 상기 층간 절연막의 상부에 포토레지스트를 도포하고, 소망하는 콘택홀의 위치를 노출시켜, 콘택홀 패턴을 갖는 포토레지스트막을 형성하는 단계와, 상기 포토레지스트막 및 상기 포토레지스트막의 콘택홀 패턴에 의해 노출된 상기 층간 절연막을 이방성 식각 장비로 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀 형성 단계에서 제거되지 않고 남아 있는, 상기 층간 절연막 상의 포토레지스트막을 제거하는 단계와, 상기 층간 절연막에 리플로우 처리를 실행하는 단계를 포함하되, 상기 콘택홀을 형성하는 단계에서, 상기 포토레지스트막의 에칭 레이트를 상기 층간 절연막의 에칭 레이트와 같거나 빠르게 설정하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a contact hole according to the present invention is a method of forming a contact hole in an interlayer insulating film between metal wiring layers, comprising the steps of: forming an interlayer insulating film on an upper film including a metal wiring; Forming a photoresist film having a contact hole pattern by exposing a position of a desired contact hole by applying a photoresist to the upper portion of the interlayer insulating film; forming a photoresist film having a contact hole pattern of the photoresist film and the photoresist film Removing the photoresist film on the interlayer insulating film that is not removed in the step of forming the contact hole; and performing a reflow process on the interlayer insulating film Wherein the step of forming the contact hole comprises: And the root film etch rate characterized in that it is equal to or faster setting and the etching rate of the interlayer insulating film.

그와 같은 본 발명에 따르면, 이방성 건식 식각 장비만을 가지고 입구가 경사진 완만한 프로파일을 갖는 콘택홀을 용이하게 제조할 수 있는 효과가 있다.According to the present invention, it is possible to easily manufacture a contact hole having only an anisotropic dry etching apparatus and having a gentle profile whose entrance is inclined.

또한, 본 발명에 따른 콘택홀의 제조 방법에서는, 상기 콘택홀을 형성하는 단계에서, 수직 방향의 식각 속도보다 경사 방향의 식각 속도가 빠르게 이방성 시각 장비의 식각 조건을 설정하는 것이 바람직하다.Further, in the method of manufacturing a contact hole according to the present invention, it is preferable that, in the step of forming the contact hole, the etching rate in the oblique direction is set to be faster than the etching rate in the vertical direction.

그와 같은 본 발명에 따르면, 한 차례의 이방성 건식 식각만으로, 콘택홀의 입구에 경사면을 형성할 수 있다.According to the present invention, an inclined surface can be formed at the entrance of the contact hole by performing only one anisotropic dry etching.

또한, 본 발명에 따른 콘택홀의 제조 방법에서는, 상기 층간 절연막의 상부에 캡핑막을 형성하는 단계를 더 포함하고, 상기 포토레지스트막을 상기 캡핑막 상에 형성할 수도 있다.According to another aspect of the present invention, there is provided a method of manufacturing a contact hole, the method including forming a capping layer on the interlayer insulating layer, and forming the photoresist layer on the capping layer.

그와 같은 본 발명에 따르면, 캡핑막과 층간 절연막의 에칭 레이트를 조절하 여, 콘택홀의 입구 프로파일을 소망하는 형상으로 형성하기 용이해진다.According to the present invention, the etching rate of the capping film and the interlayer insulating film can be adjusted to easily form the inlet profile of the contact hole into a desired shape.

또한, 본 발명에 따른 콘택홀의 제조 방법에서는, 상기 층간 절연막을 BPSG로 형성하고, 상기 캡핑막을 TEOS로 형성할 수도 있다.In the method of manufacturing a contact hole according to the present invention, the interlayer insulating film may be formed of BPSG, and the capping film may be formed of TEOS.

그와 같은 본 발명에 따르면, 도펀트의 조절을 통해서 BPSG의 에칭 레이트를 조절하기 용이하고, 또한, TEOS로 형성하는 캡핑막에 의해서 BPSG의 도펀트에 의해 발생되는 반도체 장치의 특성 변화 등의 문제를 억제할 수 있게 된다.According to the present invention, the etching rate of the BPSG can be easily controlled by adjusting the dopant, and the capping film formed of TEOS suppresses the problems such as the change in characteristics of the semiconductor device caused by the dopant of BPSG .

이하, 본 발명에 대한 이해를 돕기 위해, 도 2 및 도 3을 참조하여, 본 발명의 바람직한 실시예를 통해 더욱 자세히 설명한다.Hereinafter, for better understanding of the present invention, the preferred embodiments of the present invention will be described in more detail with reference to FIGS. 2 and 3. FIG.

도 2는 본 발명의 실시예 1에 따른 콘택홀의 형성 방법을 순차적으로 도시한 공정 단면도이고, 도 3은 본 발명의 다른 실시예에 따라 층간 절연막의 상부에 캡핑막이 형성된 예를 설명하기 위한 공정 단면도이다.FIG. 3 is a cross-sectional view of a process for explaining an example in which a capping film is formed on an interlayer insulating film according to another embodiment of the present invention; FIG. 4 is a cross- to be.

먼저, 도 2(a)를 참조하면, 종래 기술과 마찬가지로 층간 절연막(10)의 상부에, 콘택홀의 위치에 대응하여 그 하부의 층간 절연막(10)이 노출된 패턴을 갖는 포토레지스트막(20)을 형성한다. 이때, 층간 절연막(10)은 화학적 기상 증착법 등에 의해 하부막(50) 상에 적층된 BPSG로 형성되어 있으며, 보론과 인의 농도를 조정하여 에칭 레이트를 조정할 수도 있다. 2 (a), a photoresist film 20 having a pattern in which the interlayer insulating film 10 under the lower portion corresponding to the position of the contact hole is exposed is formed on the interlayer insulating film 10, . At this time, the interlayer insulating film 10 is formed of BPSG laminated on the lower film 50 by chemical vapor deposition or the like, and the etching rate can be adjusted by adjusting the concentration of boron and phosphorous.

한편, 본 발명의 다른 실시예에서는 도 3에 도시된 바와 같이, BPSG로 형성된 층간 절연막(10)의 상부에 캡핑막(capping film)을 더 형성하고, 그 캡핑막의 상부에 포토레지스트막(20)을 형성할 수도 있다.3, a capping film is further formed on the interlayer insulating film 10 formed of BPSG, and a photoresist film 20 is formed on the capping film. In this case, May be formed.

또한, 층간 절연막이 그 상부와 하부의 도전 배선 사이의 절연막으로서 기능 하는 것이므로, 하부 배선 패턴을 양호하게 피복할 수 있는 두께, 예컨대, 200nm 이하로 형성하고, 상부와 하부의 도전 배선 간에 부유 캐패시턴스로서 동작 하지 않도록 억제할 수 있는 두께, 예컨대 50nm 이상으로 형성하는 것이 바람직하다. In addition, since the interlayer insulating film functions as an insulating film between the upper and lower conductive wirings, the interlayer insulating film is formed to have a thickness sufficient to cover the lower wiring pattern, for example, 200 nm or less, It is preferable that the thickness is set to a thickness that can be inhibited from being operated, for example, 50 nm or more.

또한, 층간 절연막(10)의 하부에는 도전 배선(도시 생략함)을 포함하는 하부막(50)이 형성되어 있으며, 도전 배선으로는 다층 금속 배선 중 일층의 금속 배선일 수도 있고, N+확산막으로 형성된 다결정 실리콘 게이트 전극 및 실리사이트 배선 등이 될 수도 있다.A lower film 50 including a conductive wiring (not shown) is formed under the interlayer insulating film 10. The conductive wiring may be a metal wiring in one layer of the multilayer metal wiring, Polycrystalline silicon gate electrode, silicide wiring, or the like.

그다음, 도 2(b)를 참조하면, 이방성 건식 식각 장비에 의해, 포토레지스트막(20) 및 포토레지스트막(20)의 패턴에 의해 노출된 층간 절연막(10)에 대해 이방성 에칭을 행하여, 콘택홀(C)을 형성한다.2 (b), anisotropic etching is performed on the interlayer insulating film 10 exposed by the pattern of the photoresist film 20 and the photoresist film 20 by an anisotropic dry etching equipment, Thereby forming a hole C.

이 단계에서, 예컨대, 수직방향인 90ㅀ의 식각 속도보다 경사 방향, 예컨대, 45ㅀ방향의 식각 속도보다 빠르게 설정하여 이방성 건식 식각을 행하는 것이 바람직하다. 또한, 본 발명에서는 포토레지스트막(20)의 에칭 레이트를 층간 절연막(10)의 에칭 레이트와 동일하거나 빠르게 설정한다.In this step, for example, it is preferable to perform anisotropic dry etching by setting the etching speed faster than the etching speed in the vertical direction of 90 degrees, for example, in the 45 degree direction. In the present invention, the etching rate of the photoresist film 20 is set to be equal to or faster than the etching rate of the interlayer insulating film 10.

그 결과, 도 2(b)에 도시된 바와 같이, 한 차례의 이방성 건식 식각 공정만으로, 콘택홀(C)의 입구 부분에 경사 부분을 형성할 수 있게 된다.As a result, as shown in Fig. 2 (b), it is possible to form the inclined portion at the entrance portion of the contact hole C by only one anisotropic dry etching process.

그 다음, 도 2(c)를 참조하면, 현상액에 침지하는 등의 공정으로, 도 2(b)를 참조한 이방성 에칭 공정에서 완전히 제거되지 않고 층간 절연막(10)의 상부에 남아 있는 포토레지스트막(20)을 제거한다.Next, referring to FIG. 2C, a photoresist film (not shown in FIG. 2B) which remains on the interlayer insulating film 10 without being completely removed by the anisotropic etching process with reference to FIG. 20) is removed.

그 다음, 도 2(d)를 참조하면, 콘택홀(C)이 형성된 층간 절연막(10)에 800∼ 1000℃로 리플로우 공정을 실행시킨다. 상술한 도 2(c)에서의 포토레지스트막(20) 제거 공정을 마치면, 경사지게 에칭된 콘택홀(C)의 경사면과, 수직으로 에칭된 콘택홀(C)의 수직면이 만나는 지점 등에서 첨예한 부분이 발생되기 때문에, 이 부분에서 후속하는 금속막(30)의 증착 효율이 떨어지고 미세 패턴의 경우 금속 배선이 단락되는 등의 문제점이 발생된다. 따라서, 본 발명에서는 층간 절연막(10)의 표면을 리플로우 처리하여 완만하게 경사지는 프로파일을 갖도록 한다.2 (d), a reflow process is performed on the interlayer insulating film 10 in which the contact hole C is formed at 800 to 1000 占 폚. After completion of the step of removing the photoresist film 20 shown in FIG. 2C, at the point where the inclined surface of the contact hole C, which is obliquely etched, meets the vertical surface of the vertically etched contact hole C, The deposition efficiency of the subsequent metal film 30 is lowered at this portion, and the metal wiring is short-circuited in the case of the fine pattern. Therefore, in the present invention, the surface of the interlayer insulating film 10 is subjected to a reflow process to have a gentle slope profile.

그 결과, 입구가 완만하게 경사진 프로파일을 갖는 콘택홀(C)이 완성된다.As a result, the contact hole C having a profile in which the entrance is gently inclined is completed.

이후, 도 2(e)에 도시된 바와 같이, 콘택홀(C) 내부와 층간 절연막(10)의 상부에 도전성 재료가 증착되어 상부 금속 배선 및, 그 상부 금속 배선과 하부막(50) 내의 금속 배선(도시 생략함)을 연결하는 플러그를 형성하게 된다.2E, a conductive material is deposited on the interiors of the contact hole C and the interlayer insulating film 10 to form an upper metal interconnection and a metal in the upper metal interconnection and the lower interconnection 50 Thereby forming a plug connecting the wiring (not shown).

이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 후술하는 특허청구범위의 기술적 사상과 범주 내에서 여러 가지 변형이 가능한 것은 물론이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but various changes and modifications may be made within the scope and spirit of the following claims.

상술한 본 발명에 의하면, 등방성 건식 식각 장비를 배제한 채, 이방성 건식 식각 장비만을 이용하여 입구가 경사진 완만한 프로파일을 갖는 콘택홀을 용이하게 제조할 수 있는 효과가 있다.According to the present invention, it is possible to easily manufacture a contact hole having a gentle profile whose entrance is inclined by using only an anisotropic dry etching apparatus while excluding an isotropic dry etching equipment.

Claims (4)

금속 배선층 사이의 층간 절연막에 콘택홀을 형성하는 방법에 있어서,A method of forming a contact hole in an interlayer insulating film between metal wiring layers, 금속 배선을 포함하는 하부막의 상부에 층간 절연막을 형성하는 단계와,Forming an interlayer insulating film on an upper portion of a lower film including a metal wiring, 상기 층간 절연막의 상부에 포토레지스트를 도포하고, 소망하는 콘택홀의 위치를 노출시켜, 콘택홀 패턴을 갖는 포토레지스트막을 형성하는 단계와,Forming a photoresist film having a contact hole pattern by exposing a position of a desired contact hole by applying a photoresist to an upper portion of the interlayer insulating film, 상기 포토레지스트막 및 상기 포토레지스트막의 콘택홀 패턴에 의해 노출된 상기 층간 절연막을 이방성 식각 장비로 식각하여 콘택홀을 형성하는 단계와,Forming a contact hole by etching the interlayer insulating film exposed by the contact hole pattern of the photoresist film and the photoresist film with an anisotropic etching equipment; 상기 콘택홀 형성 단계에서 제거되지 않고 남아 있는, 상기 층간 절연막 상의 포토레지스트막을 제거하는 단계와,Removing the photoresist film on the interlayer insulating film that remains unremoved in the contact hole forming step; 상기 층간 절연막에 리플로우 처리를 실행하는 단계를 포함하되, 상기 콘택홀을 형성하는 단계에서, 상기 포토레지스트막의 에칭 레이트를 상기 층간 절연막의 에칭 레이트와 같거나 빠르게 설정하는 것을 특징으로 하는 콘택홀의 형성 방법.Wherein the etching rate of the photoresist film is set to be equal to or faster than the etching rate of the interlayer insulating film in the step of forming the contact hole, Way. 제 1 항에 있어서,The method according to claim 1, 상기 콘택홀을 형성하는 단계에서는,In the step of forming the contact hole, 상기 이방성 시각 장비의 식각 조건을, 수직 방향의 식각 속도보다 경사 방향의 식각 속도가 빠르게 설정하는 것을 특징으로 하는 콘택홀의 형성 방법. Wherein the etching condition of the anisotropic visual equipment is set so that the etching rate in the oblique direction is faster than the etching rate in the vertical direction. 제 1 항 또는 제 2 항에 있어서,3. The method according to claim 1 or 2, 상기 층간 절연막의 상부에 캡핑막을 형성하는 단계를 더 포함하고,Further comprising forming a capping film on the interlayer insulating film, 상기 포토레지스트막은 상기 캡핑막 상에 형성되는 것을 특징으로 하는 콘택홀의 형성 방법.Wherein the photoresist film is formed on the capping film. 제 3 항에 있어서,The method of claim 3, 상기 층간 절연막은 BPSG로 형성되고, 상기 캡핑막은 TEOS로 형성되는 것을 특징으로 하는 콘택홀의 형성 방법.Wherein the interlayer insulating film is formed of BPSG, and the capping film is formed of TEOS.
KR1020060083783A 2006-08-31 2006-08-31 Method for opening contact holes KR100755114B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083783A KR100755114B1 (en) 2006-08-31 2006-08-31 Method for opening contact holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083783A KR100755114B1 (en) 2006-08-31 2006-08-31 Method for opening contact holes

Publications (1)

Publication Number Publication Date
KR100755114B1 true KR100755114B1 (en) 2007-09-04

Family

ID=38736379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083783A KR100755114B1 (en) 2006-08-31 2006-08-31 Method for opening contact holes

Country Status (1)

Country Link
KR (1) KR100755114B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036803A (en) 1996-11-19 1998-08-05 김광호 Manufacturing Method of Semiconductor Device
KR0170270B1 (en) * 1995-12-30 1999-03-30 김광호 Profile-improving method of contact hole formed on the pospho-silicate glass
KR100350811B1 (en) * 2000-08-19 2002-09-05 삼성전자 주식회사 Metal Via Contact of Semiconductor Devices and Method of Forming it
KR20040055159A (en) 2002-12-20 2004-06-26 주식회사 하이닉스반도체 Method for forming contact plug of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170270B1 (en) * 1995-12-30 1999-03-30 김광호 Profile-improving method of contact hole formed on the pospho-silicate glass
KR19980036803A (en) 1996-11-19 1998-08-05 김광호 Manufacturing Method of Semiconductor Device
KR100350811B1 (en) * 2000-08-19 2002-09-05 삼성전자 주식회사 Metal Via Contact of Semiconductor Devices and Method of Forming it
KR20040055159A (en) 2002-12-20 2004-06-26 주식회사 하이닉스반도체 Method for forming contact plug of semiconductor device

Similar Documents

Publication Publication Date Title
EP1122772A3 (en) Method of forming self-aligned contact structures in semiconductor integrated circuit devices
KR100529676B1 (en) Method for fabricating dual damascene pattern
KR100755114B1 (en) Method for opening contact holes
JP4717972B2 (en) Integrated circuit manufacturing method
KR100242434B1 (en) Method for forming contact of semiconductor device
KR100866688B1 (en) Method for forming via hole of semiconductor device
KR100929625B1 (en) Method for forming damascene pattern of semiconductor device
KR20000044926A (en) Method for forming via hole of semiconductor device
KR100950760B1 (en) Method for forming wiring of semiconductor device
US11127675B2 (en) Interconnection structure and manufacturing method thereof
KR100591175B1 (en) Manufacturing method for metal interconnection structure in semiconductor device
KR100408683B1 (en) Method for forming contact of semiconductor device
KR20050069465A (en) Method for fabricating contact hole of semiconductor device
KR20040080599A (en) Method for forming contact plug of semiconductor device
KR0154190B1 (en) Formation method of tungsten plug in semiconductor device
KR100669663B1 (en) Method for forming contact hole of semiconductor device
KR100456421B1 (en) Method of manufacturing a semiconductor device
KR100641484B1 (en) Method for forming a metal line of semiconductor device
KR100587058B1 (en) Method for preventing metal short occurred in metal damascene process
TWI517340B (en) Metal interconnect structure and method of fabricating the same
KR19980053681A (en) Metal wiring formation method of semiconductor device
KR100383084B1 (en) Plug forming method of semiconductor devices
KR100641488B1 (en) Method for manufacturing contact of the semiconductor device
KR100415988B1 (en) Method for forming a via hole
KR100338605B1 (en) Method for forming contact hole of semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee