KR100755067B1 - Chamber for manufacturing semiconductor device and manufacturing method of semiconductor device using the same - Google Patents

Chamber for manufacturing semiconductor device and manufacturing method of semiconductor device using the same Download PDF

Info

Publication number
KR100755067B1
KR100755067B1 KR1020050134295A KR20050134295A KR100755067B1 KR 100755067 B1 KR100755067 B1 KR 100755067B1 KR 1020050134295 A KR1020050134295 A KR 1020050134295A KR 20050134295 A KR20050134295 A KR 20050134295A KR 100755067 B1 KR100755067 B1 KR 100755067B1
Authority
KR
South Korea
Prior art keywords
wafer
chamber
manufacturing
semiconductor device
stage
Prior art date
Application number
KR1020050134295A
Other languages
Korean (ko)
Other versions
KR20070071110A (en
Inventor
김태호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050134295A priority Critical patent/KR100755067B1/en
Publication of KR20070071110A publication Critical patent/KR20070071110A/en
Application granted granted Critical
Publication of KR100755067B1 publication Critical patent/KR100755067B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated

Abstract

반도체 소자 제조용 챔버 및 이를 이용한 반도체 소자 제조방법을 제시한다. A chamber for manufacturing a semiconductor device and a method of manufacturing a semiconductor device using the same are provided.

본 발명은 챔버 본체, 챔버 본체 내에 위치하여 상부에 웨이퍼가 놓여지되, 동작 가능한 웨이퍼 스테이지, 및 웨이퍼 스테이지에 설치되는 다수의 바이어스 코일들을 포함하되, 웨이퍼 스테이지는 다수의 바이어스 코일이 내측으로 내재되도록 설치되는 스테이지 베이스, 및 일측이 스테이지 베이스의 하부에 연결되고, 타측은 스테이지 구동부에 연결되도록 형성한 로봇 스핀들을 포함한다. The present invention includes a chamber body, a wafer stage positioned within the chamber body, the wafer stage being operable, and a plurality of bias coils installed on the wafer stage, wherein the wafer stage is installed such that the plurality of bias coils are inwardly installed. The stage base, and one side is connected to the lower portion of the stage base, the other side includes a robot spindle formed to be connected to the stage driving unit.

반도체 소자, 챔버, CVD, HDP, Semiconductor devices, chambers, CVD, HDP,

Description

반도체 소자 제조용 챔버 및 이를 이용한 반도체 소자 제조방법{Chamber for manufacturing semiconductor device and manufacturing method of semiconductor device using the same}Chamber for manufacturing semiconductor device and method for manufacturing semiconductor device using same {Chamber for manufacturing semiconductor device and manufacturing method of semiconductor device using the same}

도 1은 본 발명의 실시예에 따른 반도체 소자 제조용 챔버를 설명하기 위해서 개략적으로 도시한 단면도이다. 1 is a cross-sectional view schematically illustrating a chamber for manufacturing a semiconductor device according to an embodiment of the present invention.

도 2는 도 1의 일부 확대도이다. 2 is an enlarged view of a portion of FIG. 1.

도 3은 도 1에 도시한 반도체 소자 제조용 챔버에 포함된 웨이퍼 스테이지의 저면을 개략적으로 도시한 도면이다. 3 is a view schematically illustrating a bottom surface of a wafer stage included in the semiconductor device manufacturing chamber illustrated in FIG. 1.

도 4는 본 발명의 실시예에 따른 반도체 소자 제조방법을 설명하기 위해서 도시한 플로우차트이다. 4 is a flowchart illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 5는 증착이 완료된 테스트용 웨이퍼를 측정하여 그 측정 데이터를 통해 얻을 수 있는 웨이퍼 맵을 설명하기 위해서 도시한 도면이다. FIG. 5 is a diagram illustrating a wafer map obtained by measuring a test wafer after deposition and obtaining the measured data.

본 발명은 반도체 제조설비에 관한 것으로서, 특히 웨이퍼 상에 물질을 형성기 위해 구비되는 챔버(chamber)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor fabrication equipment and, more particularly, to chambers provided for forming materials on wafers.

반도체 제조 공정에서 사용하는 챔버는 상단 또는 하단에서 소스(source) 가스가 분출되고 이 가스의 화학 반응으로 웨이퍼 상에 예정된 물질을 증착시키는 장비이다. 이 챔버는 반도체 제조 공정에서 없어서는 안 되는 필수적인 장비로 많은 공정에 사용하고 있다. The chamber used in the semiconductor manufacturing process is a device for ejecting a source gas from the top or the bottom and depositing a predetermined material on the wafer by chemical reaction of the gas. This chamber is indispensable in the semiconductor manufacturing process and is used in many processes.

일예로 반도체 제조공정 중 CVD(chemical vapor deposition)와 같은 공정에서도 챔버가 사용되고 있다. 일반적인 CVD 챔버는 웨이퍼를 지면과 수평인 상태가 되도록 일정한 위치에 고정시키고 공정을 수행하고 있다. For example, chambers are also used in processes such as chemical vapor deposition (CVD) in semiconductor manufacturing processes. In general, a CVD chamber fixes a wafer at a predetermined position so as to be horizontal to the ground and performs a process.

이때 소스 가스가 웨이퍼에 증착되는 경로가 웨이퍼와 정확히 수직을 이루지 않고 또 챔버 내부의 상태, 오염도, 소스가스를 분사하는 인젝터(injector)의 모양과 크기에 따라서 챔버 내의 소스 가스의 밀도가 균일하지 못할 수 있다. At this time, the path where the source gas is deposited on the wafer is not exactly perpendicular to the wafer, and the density of the source gas in the chamber may not be uniform depending on the state of the chamber, the degree of contamination, and the shape and size of the injector for injecting the source gas. Can be.

상기와 같은 경우 웨이퍼 상에 예정된 물질이 증착되면서 그 표면이 고르지 않고 불균일해지는 경우가 생길 수 있다. In such a case, as the predetermined material is deposited on the wafer, the surface may be uneven or uneven.

또한 반도체 소자 박막(Thin film) 제조공정의 경우 스텝 커버리지(Step coverage)와 갭필(Gap fill)이 매우 중요할 수 있다. 따라서 웨이퍼의 하부에서 바이어스(Bias)를 인가하여 증착률을 향상시키고 있다. 그런데 웨이퍼의 랩(wrap), 증착된 박막 또는 반응 가스 밀도의 분포 등을 고려하지 않고 일정한 바이어스를 인가할 경우, 증착의 균일성과 정밀한 갭필을 모두 만족시키진 못하고 있는 실정이다. In addition, in the semiconductor device thin film manufacturing process, step coverage and gap fill may be very important. Therefore, a bias is applied at the bottom of the wafer to improve the deposition rate. However, when a certain bias is applied without considering the wafer wrap, the deposited thin film, or the distribution of the reaction gas density, the uniformity of deposition and the precise gap fill are not satisfied.

따라서 웨이퍼에 더욱 균일한 증착이 이루어지도록 하는 반도체 소자 제조용 챔버와 이를 이용한 반도체 소자 제조방법의 개발이 요구되고 있다. Accordingly, there is a demand for development of a semiconductor device manufacturing chamber and a method of manufacturing a semiconductor device using the same, which allow more uniform deposition to be performed on a wafer.

본 발명이 이루고자 하는 기술적 과제는, 더욱 균일한 증착이 이루어지는 반도체 소자 제조용 챔버와 이를 이용한 반도체 소자 제조방법을 제시하는 데 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a semiconductor device manufacturing chamber and a method of manufacturing a semiconductor device using the same, in which a more uniform deposition is performed.

상기 기술적 과제를 달성하기 위한 본 발명은 챔버 본체, 상기 챔버 본체 내에 위치하여 상부에 웨이퍼가 놓여지되, 동작 가능한 웨이퍼 스테이지, 및 상기 웨이퍼 스테이지에 설치되는 다수의 바이어스 코일들을 포함하는 반도체 소자 제조용 챔버를 제시한다.According to an aspect of the present invention, there is provided a chamber for fabricating a semiconductor device, comprising a chamber body, a wafer stage disposed in the chamber body, the wafer stage being operable, and a plurality of bias coils installed in the wafer stage. present.

상기 웨이퍼 스테이지는 상기 다수의 바이어스 코일이 내측으로 내재되도록 설치되는 스테이지 베이스, 및 일측이 상기 스테이지 베이스의 하부에 연결되고, 타측은 스테이지 구동부에 연결되도록 형성한 로봇 스핀들을 포함할 수 있다. The wafer stage may include a stage base on which the plurality of bias coils are installed inward, and a robot spindle formed at one side thereof to be connected to the lower portion of the stage base and the other side thereof to be connected to the stage driver.

상기 바이어스 코일에는 각각의 바이어스가 인가될 수 있다. Each bias may be applied to the bias coil.

상기 기술적 과제를 달성하기 위한 본 발명은 챔버내에서 테스트용 웨이퍼를 레서피(recipe)에 의해 증착하는 단계, 증착완료된 상기 테스트용 웨이퍼의 특성을 측정하여 측정 데이터를 제어부에 입력하는 단계, 상기 측정된 값에 의해 레서피를 재구성하는 단계, 재구성된 레서피에 의해 웨이퍼 스테이지의 상태를 설정하는 단계, 및 제조용 웨이퍼에 증착공정을 수행하는 단계를 포함하는 반도체 소자 제조용 챔버를 이용한 반도체 소자 제조방법을 제시한다. The present invention for achieving the technical problem is a step of depositing a test wafer in the chamber (recipe) by the recipe (recipe), measuring the characteristics of the test wafer is deposited and input the measurement data to the control unit, the measured A method of manufacturing a semiconductor device using a chamber for manufacturing a semiconductor device, the method comprising: reconstituting a recipe by a value, setting a state of a wafer stage by the reconstituted recipe, and performing a deposition process on a manufacturing wafer.

상기 웨이퍼 스테이지의 상태를 설정함은 웨이퍼 스테이지의 틸팅각 및 회전각을 설정하는 것일 수 있다. Setting the state of the wafer stage may be setting the tilt angle and the rotation angle of the wafer stage.

상기 웨이퍼 스테이지의 상태를 설정할 때 각각의 바이어스 코일에 인가되는 바이어스도 설정할 수 있다. When setting the state of the wafer stage, a bias applied to each bias coil may also be set.

본 발명에 따르면, 더욱 균일한 증착이 이루어지는 반도체 소자 제조용 챔버와 이를 이용한 반도체 소자 제조방법을 제시할 수 있다. According to the present invention, it is possible to provide a chamber for manufacturing a semiconductor device in which a more uniform deposition is performed and a method for manufacturing a semiconductor device using the same.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석될 이유는 없다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자들에게 본 발명을 충분히 설명하기 위해서 제공되는 것이다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Embodiments of the present invention may be modified in many different forms, and there is no reason to limit the scope of the present invention to be limited by the embodiments described below. Embodiments of the present invention are provided to fully explain the present invention to those skilled in the art.

도 1은 본 발명의 실시예에 따른 반도체 소자 제조용 챔버를 설명하기 위해서 개략적으로 도시한 단면도이고, 도 2는 도 1의 일부 확대도이다. 1 is a cross-sectional view schematically illustrating a chamber for manufacturing a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a partially enlarged view of FIG. 1.

도 3은 도 1에 도시한 반도체 소자 제조용 챔버에 포함된 웨이퍼 스테이지의 저면을 개략적으로 도시한 도면이다. 3 is a view schematically illustrating a bottom surface of a wafer stage included in the semiconductor device manufacturing chamber illustrated in FIG. 1.

도 1을 참조하면, 본 발명의 반도체 소자 제조용 챔버는, 개략적으로는 외관이나 형태가 일반적인 고밀도 플라즈마 화학증착 HDP CVD(High Density Plasma Chemical Vapor Deposition) 챔버와 유사할 수 있다. Referring to FIG. 1, a chamber for manufacturing a semiconductor device of the present invention may be similar to a high density plasma chemical vapor deposition HDP CVD (CVD) chamber in general in appearance or shape.

챔버 본체(10)는 내부를 외부와 완전히 차단시킬 수 있는 구조로 형성될 수 있다. 또한 상기 챔버 본체(10) 내에 위치하며, 상부에 웨이퍼(20)가 놓여지는, 정전척이라고도 하는 웨이퍼 스테이지(30)를 구비한다. 본 발명의 웨이퍼 스테이지(30)는 동작이 가능하게 형성될 수 있다. The chamber body 10 may be formed in a structure that can completely block the inside and the outside. It is also provided with a wafer stage 30, also referred to as an electrostatic chuck, located in the chamber body 10 and on which the wafer 20 is placed. The wafer stage 30 of the present invention may be formed to be operable.

따라서 웨이퍼 스테이지(30)는 다수의 바이어스 코일(40)이 내측으로 내재되도록 설치되는 스테이지 베이스(35); 및 일측이 상기 스테이지 베이스(35)의 하부에 연결되고, 타측은 스테이지 구동부(60)에 연결되도록 형성한 로봇 스핀들(50)을 포함하도록 형성할 수 있다. Therefore, the wafer stage 30 may include a stage base 35 in which a plurality of bias coils 40 are installed inwardly; And one side is connected to the lower portion of the stage base 35, the other side may be formed to include a robot spindle 50 formed to be connected to the stage drive unit (60).

도 2를 참조하면, 본 발명의 실시예에 의한 웨이퍼 스테이지(30)를 구체적으로 설명할 수 있다. 도면에 도시한 바와 같이 스테이지 베이스(35)의 하부에 스테이지 기어부(31)를 형성할 수 있고, 로봇 스핀들(50)의 상부에 스테이지 기어부(31)와 맞물려지는 로봇 스핀들 기어부(51)를 형성할 수 있다. 이때 스테이지 기어부(31) 또는 로봇 스핀들 기어부(51)에 직접 또는 간접적으로 구동부(60)에 연결된다. 또 도면에는 도시하지 않았지만 스테핑 모터(Stepping motor)가 직접 연결되도록 형성할 수 있다. Referring to FIG. 2, the wafer stage 30 according to the embodiment of the present invention may be described in detail. As shown in the figure, the stage gear unit 31 may be formed under the stage base 35, and the robot spindle gear unit 51 may be engaged with the stage gear unit 31 on the robot spindle 50. Can be formed. At this time, the stage gear unit 31 or the robot spindle gear unit 51 is directly or indirectly connected to the driving unit 60. In addition, although not shown, a stepping motor may be formed to be directly connected.

따라서, 웨이퍼 스테이지(30)는 구동부(60)에 연결된 로봇 스핀들(50)에 의해 회전이 가능하고, 스테이지 베이스(35)의 하부에 형성된 스테이지 기어부(31)와 로봇 스핀들(50)의 상부에 형성된 로봇 스핀들 기어부(51)에 의해 틸팅될 수 있다.  Accordingly, the wafer stage 30 is rotatable by the robot spindle 50 connected to the driving unit 60, and is disposed on the stage gear unit 31 and the robot spindle 50 formed below the stage base 35. It can be tilted by the formed robot spindle gear unit 51.

도 3을 참조하면, 스테이지 베이스(35)의 저면에 다수의 바이어스 코일(40) 이 배치되도록 형성할 수 있다. 이때 바이어스 코일(40)은 사용자의 설계에 따라 위치와 개수를 다양하게 설정할 수 있다. 즉, 최적의 공정을 위해 다양한 변형이 가능하고 필요에 따라 교체할 수도 있을 것이다. Referring to FIG. 3, a plurality of bias coils 40 may be disposed on the bottom surface of the stage base 35. In this case, the bias coil 40 may set various positions and numbers according to the user's design. That is, various modifications are possible for the optimal process and may be replaced as necessary.

또한 이 바이어스 코일(40)은 외부에 별도로 구비되는 통상적인 바이어스 파워(Bias power)가 연결되어 있는 것으로 도면에서는 생략하였다. 특히 이 바이어스 코일(40)에는 바이어스 파워가 각각 연결되도록 형성할 수 있어서 모든 바이어스 코일(40)에 다른 바이어스 전압을 인가할 수 있다. In addition, the bias coil 40 is omitted in the drawing as a conventional bias power (Bias power) is provided separately connected to the outside. In particular, the bias coil 40 can be formed so that the bias power is connected to each other, so that different bias voltages can be applied to all the bias coils 40.

본 실시예에서는 바이어스 코일(40)이 스테이지 베이스(35)의 저면에 형성된 것으로 설명하였으나, 스테이지 베이스(35)에 내재되도록 형성할 수도 있다. 즉 다수의 홀을 형성하고 그 홀내에 설치되도록 형성할 수도 있다. In the present exemplary embodiment, the bias coil 40 is described as being formed on the bottom surface of the stage base 35, but may be formed to be internal to the stage base 35. That is, a plurality of holes may be formed and formed to be installed in the holes.

이하에서는 본 발명의 실시예에 의한 반도체 소자 제조용 챔버로 반도체 소자를 제조하는 방법에 대해서 설명한다. Hereinafter, a method of manufacturing a semiconductor device with a semiconductor device manufacturing chamber according to an embodiment of the present invention will be described.

도 4는 본 발명의 실시예에 따른 반도체 소자 제조방법을 설명하기 위해서 도시한 플로우차트이다. 4 is a flowchart illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 5는 증착이 완료된 테스트용 웨이퍼를 측정하여 그 측정 데이터를 통해 얻을 수 있는 웨이퍼 맵을 설명하기 위해서 도시한 도면이다. FIG. 5 is a diagram illustrating a wafer map obtained by measuring a test wafer after deposition and obtaining the measured data.

도 4를 참조하면, 본 발명의 실시예에 의한 반도체 소자 제조용 챔버를 이용한 반도체 소자 제조방법은 일단 챔버 본체(10) 내에서 테스트용 웨이퍼(20)를 소정의 공정에 대한 레서피에 의해 증착을 수행한다.(101) 이때 바이어스 코일(40)에 인가되는 바이어스는 동일한 상태로 수행할 수 있다. 즉, 모든 바이어스 코일(40)에 바이어스 전압이 인가되지 않은 상태이거나 모든 바이어스 코일(40)에 동일한 바이어스가 인가된 상태일 수 있다. 또 갭필(gap fill)이 필요없는 레이어(layer)에는 바이어스 전압을 인가하지 않고, 갭필이 중요한 레이어에는 바이어스 전압을 인가하고 수행할 수 있다. Referring to FIG. 4, in the semiconductor device manufacturing method using the semiconductor device manufacturing chamber according to the embodiment of the present invention, the test wafer 20 is first deposited in the chamber body 10 by the recipe for a predetermined process. In this case, the bias applied to the bias coil 40 may be performed in the same state. That is, the bias voltage may not be applied to all the bias coils 40 or the same bias may be applied to all the bias coils 40. In addition, a bias voltage is not applied to a layer that does not need a gap fill, and a bias voltage is applied to a layer where a gap fill is important.

테스트용 웨이퍼(20)에 증착이 완료되면 증착이 완료된 테스트용 웨이퍼(20) 의 특성을 측정하여 그 데이터를 제어부에 입력할 수 있다.(120) 이때 주로 측정되는 웨이퍼의 특성은 두께(thickness), 반사도(reflective Index aka R.I.), 및 면저항(Sheet resistance aka Rs)등 일 수 있다. When the deposition on the test wafer 20 is completed, the characteristics of the test wafer 20 that have been deposited may be measured and the data may be input to the controller. (120) In this case, the characteristic of the wafer mainly measured is thickness. , Reflective index aka RI, sheet resistance aka Rs, and the like.

이 제어부는 일반적인 컴퓨터 또는 개인용 터미널이 연결된 메인 서버일 수도 있다. 한편 이 제어부에서는 통상적인 웨이퍼 해석방법에 의해 입력된 데이터를 연산하여 새로운 레서피(recipe)를 제시할 수 있다. 즉, 도 5에 도시한 바와 같이 제어부는 여러 종류의 웨이퍼 해석방법에 의해 웨이퍼의 상태를 오퍼레이터에게 보여줄 수 있다. 도 5에서는 측정된 값을 맵으로 표시한 것으로 웨이퍼의 상태를 용이하게 판단할 수 있다. The controller may be a main server to which a general computer or personal terminal is connected. On the other hand, the control unit can calculate a data input by a conventional wafer analysis method to propose a new recipe. That is, as shown in FIG. 5, the controller may show the state of the wafer to the operator by various kinds of wafer analysis methods. In FIG. 5, the state of the wafer can be easily determined by displaying the measured value as a map.

따라서 오퍼레이터는 테스트용 웨이퍼(20)에 의해 입력된 측정된 값에 의해 레서피를 재구성할 수 있다.(130) 즉 오퍼레이터는 제어부에서 제시한 새로운 레서피를 그대로 사용할 수도 있고, 제어부에서 제시한 새로운 레서피를 참고로 자신이 추가 또는 수정하여 실제 반도체 소자의 제조에 적용할 레서피를 재구성할 수 있다. Therefore, the operator may reconfigure the recipe by the measured value input by the test wafer 20. In other words, the operator may use the new recipe suggested by the controller as it is or use the new recipe presented by the controller. For reference, it is possible to reconfigure the recipe to be applied to the manufacture of the actual semiconductor device by adding or modifying.

이제 재구성된 레서피에 의해 웨이퍼 스테이지의 상태를 포함한 챔버를 재 설정할 수 있다.(140) 이때 웨이퍼 스테이지(30)의 상태를 설정함은 스테이지 베이스(35)의 틸팅각 및 회전각을 설정할 수 있다. 이는 재구성된 레서피에 의해 최적의 공정을 수행 할 수 있는 틸팅각 및 회전각으로 설정할 수 있다. 또 바이어스 코일(40)에 인가되는 바이어스도 재구성된 레서피에 따라 이제는 각각의 바이어스 코일(40)에 다르게 설정할 수 있다. 따라서 바이어스 인가는 테스트 웨이퍼에 의한 측정값과 웨이퍼의 랩(wrap), 증착된 박막 또는 반응 가스 밀도의 분포 등이 고려된 최적의 바이어스 전압을 인가 할 수 있다. 또한 웨이퍼의 각 부분에 모두 다른 적절한 바이어스를 인가할 수 있다. It is now possible to reset the chamber including the state of the wafer stage by the reconstructed recipe. 140 In this case, setting the state of the wafer stage 30 may set the tilt angle and the rotation angle of the stage base 35. This can be set to a tilting angle and a rotation angle that can be performed by the reconstructed recipe to the optimum process. The bias applied to the bias coil 40 can also be set differently for each bias coil 40 according to the reconfigured recipe. Accordingly, the bias application may apply an optimum bias voltage considering the measurement value of the test wafer, the wafer wrap, and the distribution of the deposited thin film or reactive gas density. It is also possible to apply different suitable biases to each part of the wafer.

이제 제조용 웨이퍼를 위한 증착공정을 수행한다.(150) 따라서 기존의 챔버에서는 레서피에 따라 챔버 고유의 일정한 균일성(uniformity), 두께, RI, RS range를 가지고 있었지만 본 발명에 의한 반도체 소자 제조용 쳄버에 의해서는 레서피에 무관한 매우 높은 균일성을 얻을 수 있다. 또 증착되는 막의 특성도 웨이퍼 전체에 걸쳐 균일하게 분포하게 할 수 있어서 반도체 소자의 생산에서 제품의 불량도 감소시킬 수 있고 안정적인 수율을 얻을 수 있게 된다. 또한 제품의 성능, 예컨대 리프레쉬율(refresh rate)도 고른 제품을 얻을 수 있을 뿐만 아니라 챔버 내부의 PM(Preventive Maintenance) 주기를 연장할 수 있다.Now, the deposition process for the wafer for manufacturing is performed. (150) Therefore, in the conventional chamber, although the chamber had a uniform uniformity, thickness, RI, and RS range inherent to the recipe, the chamber for manufacturing a semiconductor device according to the present invention was used. This allows very high uniformity independent of the recipe. In addition, the characteristics of the film to be deposited can be evenly distributed throughout the wafer, thereby reducing product defects in the production of semiconductor devices and obtaining stable yields. Product performance, such as refresh rate, can also be achieved, as well as to extend the period of PM (Preventive Maintenance) inside the chamber.

또한, 본 발명의 반도체 소자 제조용 챔버는 카메라, 망원경 및 안경 렌즈 코팅에도 사용할 수 있다. 즉, 렌즈의 구면에 균일한 코팅막을 형성시킬 수 있어서 향상된 이미지 퀄리티(image quality)를 얻을 수 있다. In addition, the chamber for manufacturing a semiconductor device of the present invention can also be used for coating cameras, telescopes and spectacle lenses. That is, it is possible to form a uniform coating film on the spherical surface of the lens to obtain an improved image quality (image quality).

상술한 본 발명에 따르면, 반도체 제조용 챔버의 웨이퍼 스테이지를 틸팅 및 회전시키고, 바이어스 전압을 웨이퍼의 각 부분에 모두 다른 적절한 바이어스를 인가할 수 있어서, 웨이퍼 전체에 걸쳐 매우 높은 수준의 균일한 증착이 이루어 질수 있다. 이에 따라 반도체 소자의 생산에서 제품의 불량도 감소시킬 수 있어서 안정적인 수율을 얻을 수 있게 된다. 또한 제품의 성능, 예컨대 리프레쉬율(reflesh rate)도 고른 제품을 얻을 수 있고, 챔버 내부의 PM(Preventive Maintenance) 주기도 연장할 수 있게 된다. According to the present invention described above, it is possible to tilt and rotate the wafer stage of the chamber for semiconductor fabrication, and to apply an appropriate bias that is different for each part of the wafer, so that a very high level of uniform deposition is achieved throughout the wafer. I can't. As a result, defects in products can be reduced in the production of semiconductor devices, and stable yields can be obtained. In addition, product performance, such as refresh rate, can be obtained evenly, and the period of PM (Preventive Maintenance) in the chamber can be extended.

이상 본 발명을 바람직한 실시예를 통하여 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함이 명백하다.Although the present invention has been described in detail through the preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

Claims (6)

챔버 본체;Chamber body; 상기 챔버 본체 내에 위치하여 상부에 웨이퍼가 놓여지되, 동작 가능한 웨이퍼 스테이지; 및 A wafer stage positioned in the chamber body and operable to place a wafer thereon; And 상기 웨이퍼 스테이지에 설치되는 다수의 바이어스 코일; A plurality of bias coils installed in the wafer stage; 들을 포함하는 것을 특징으로 하는 반도체 소자 제조용 챔버.Chamber for manufacturing a semiconductor device comprising a. 제 1 항에 있어서, 상기 웨이퍼 스테이지는The method of claim 1, wherein the wafer stage 상기 다수의 바이어스 코일이 포함되도록 설치되는 스테이지 베이스; 및 A stage base installed to include the plurality of bias coils; And 일측이 상기 스테이지 베이스의 하부에 연결되고, 타측은 스테이지 구동부에 연결되도록 형성된 로봇 스핀들을 One side is connected to the lower portion of the stage base, the other side is a robot spindle formed to be connected to the stage drive unit 포함하는 것을 특징으로 하는 반도체 소자 제조용 챔버. Chamber for manufacturing a semiconductor device comprising a. 제 1 항 또는 제 2 항에 있어서, 상기 바이어스 코일에는 각각의 바이어스 가 인가되는 것을 특징으로 하는 반도체 소자 제조용 챔버. The chamber of claim 1 or 2, wherein each bias is applied to the bias coil. 챔버내에서 테스트용 웨이퍼를 레서피(recipe)에 의해 증착하는 단계;Depositing a test wafer by recipe in the chamber; 증착완료된 상기 테스트용 웨이퍼의 특성을 측정하여 측정 데이터를 제어부에 입력하는 단계;Measuring the characteristic of the test wafer which has been deposited and inputting measurement data to a control unit; 상기 측정된 값에 의해 레서피를 재구성하는 단계;Reconstructing the recipe by the measured value; 재구성된 레서피에 의해 웨이퍼 스테이지의 상태를 설정하는 단계; 및 Setting a state of the wafer stage by the reconstructed recipe; And 제조용 웨이퍼에 증착공정을 수행하는 단계로 이루어지는 것을 포함하는 Comprising the step of performing a deposition process on the wafer for manufacturing 반도체 소자 제조용 챔버를 이용한 반도체 소자 제조방법.A semiconductor device manufacturing method using a semiconductor device manufacturing chamber. 제 4 항에 있어서, 상기 웨이퍼 스테이지의 상태를 설정함은 웨이퍼 스테이지의 틸팅각 및 회전각을 설정하는 것을 특징으로 하는 반도체 소자 제조용 챔버를 이용한 반도체 소자 제조방법.The method of claim 4, wherein the setting of the state of the wafer stage sets a tilting angle and a rotation angle of the wafer stage. 제 5 항에 있어서, 상기 웨이퍼 스테이지의 상태를 설정할 때 각각의 바이어스 코일에 인가되는 바이어스를 각각 설정하는 것을 더 포함하는 하는 반도체 소자 제조용 챔버를 이용한 반도체 소자 제조방법.6. The method of claim 5, further comprising setting biases applied to respective bias coils when setting the state of the wafer stage.
KR1020050134295A 2005-12-29 2005-12-29 Chamber for manufacturing semiconductor device and manufacturing method of semiconductor device using the same KR100755067B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134295A KR100755067B1 (en) 2005-12-29 2005-12-29 Chamber for manufacturing semiconductor device and manufacturing method of semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134295A KR100755067B1 (en) 2005-12-29 2005-12-29 Chamber for manufacturing semiconductor device and manufacturing method of semiconductor device using the same

Publications (2)

Publication Number Publication Date
KR20070071110A KR20070071110A (en) 2007-07-04
KR100755067B1 true KR100755067B1 (en) 2007-09-06

Family

ID=38506303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134295A KR100755067B1 (en) 2005-12-29 2005-12-29 Chamber for manufacturing semiconductor device and manufacturing method of semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR100755067B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010072948A (en) * 1998-08-27 2001-07-31 추후제출 High resolution analytical probe station
KR20060081200A (en) * 2005-01-07 2006-07-12 삼성전자주식회사 Wafer burn-in system with air blower for cooling probe card

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010072948A (en) * 1998-08-27 2001-07-31 추후제출 High resolution analytical probe station
KR20060081200A (en) * 2005-01-07 2006-07-12 삼성전자주식회사 Wafer burn-in system with air blower for cooling probe card

Also Published As

Publication number Publication date
KR20070071110A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
US10096482B2 (en) Apparatus and method for chemical mechanical polishing process control
US9428833B1 (en) Method and apparatus for backside deposition reduction by control of wafer support to achieve edge seal
TWI417754B (en) Method for using multi-layer/multi-input/multi-output (mlmimo) models to create metal-gate structures
KR102420015B1 (en) Shower head of Combinatorial Spatial Atomic Layer Deposition apparatus
US7939450B2 (en) Method and apparatus for spacer-optimization (S-O)
US10541117B2 (en) Systems and methods for tilting a wafer for achieving deposition uniformity
US7713758B2 (en) Method and apparatus for optimizing a gate channel
US7899637B2 (en) Method and apparatus for creating a gate optimization evaluation library
TW201708604A (en) Inter-electrode gap variation methods for compensating deposition non-uniformity
JP7447126B2 (en) Deposition of optical laminate and in-device measurement
US20150025670A1 (en) Substrate Processing Including Correction for Deposition Location
US6914000B2 (en) Polishing method, polishing system and process-managing system
TW202037749A (en) Dynamic sheath control with edge ring lift
JP5837290B2 (en) Epitaxial wafer manufacturing method and epitaxial growth apparatus
CN113186507B (en) Method for improving film uniformity by optimizing distribution of multi-angle step-by-step deposition time
KR100755067B1 (en) Chamber for manufacturing semiconductor device and manufacturing method of semiconductor device using the same
US9021983B2 (en) Stage apparatus and process apparatus
CN108962722A (en) For improving the device and method of ALD uniformity
US8920888B2 (en) Plasma process, film deposition method and system using rotary chuck
JP4329474B2 (en) Thin film formation method
US9162339B2 (en) Adaptive uniform polishing system
CN110164746B (en) Substrate processing apparatus, flow rate control method, and recording medium
US7608543B2 (en) Method for planarizing thin layer of semiconductor device
US6254934B1 (en) Method for controlled deposition of mirror layers
WO2022163806A1 (en) Temperature measurement method, temperature measurement device, and thin film formation method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee