KR100753834B1 - Scan Driving Apparatus and Driving Method of Plasma Display Panel - Google Patents

Scan Driving Apparatus and Driving Method of Plasma Display Panel Download PDF

Info

Publication number
KR100753834B1
KR100753834B1 KR1020060009544A KR20060009544A KR100753834B1 KR 100753834 B1 KR100753834 B1 KR 100753834B1 KR 1020060009544 A KR1020060009544 A KR 1020060009544A KR 20060009544 A KR20060009544 A KR 20060009544A KR 100753834 B1 KR100753834 B1 KR 100753834B1
Authority
KR
South Korea
Prior art keywords
voltage
scan
pulse voltage
period
capacitor
Prior art date
Application number
KR1020060009544A
Other languages
Korean (ko)
Other versions
KR20070079118A (en
Inventor
조규춘
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060009544A priority Critical patent/KR100753834B1/en
Publication of KR20070079118A publication Critical patent/KR20070079118A/en
Application granted granted Critical
Publication of KR100753834B1 publication Critical patent/KR100753834B1/en

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01F—ADDITIONAL WORK, SUCH AS EQUIPPING ROADS OR THE CONSTRUCTION OF PLATFORMS, HELICOPTER LANDING STAGES, SIGNS, SNOW FENCES, OR THE LIKE
    • E01F15/00—Safety arrangements for slowing, redirecting or stopping errant vehicles, e.g. guard posts or bollards; Arrangements for reducing damage to roadside structures due to vehicular impact
    • E01F15/02—Continuous barriers extending along roads or between traffic lanes
    • E01F15/04—Continuous barriers extending along roads or between traffic lanes essentially made of longitudinal beams or rigid strips supported above ground at spaced points
    • E01F15/0461—Supports, e.g. posts
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H12/00—Towers; Masts or poles; Chimney stacks; Water-towers; Methods of erecting such structures
    • E04H12/22—Sockets or holders for poles or posts
    • E04H12/2253—Mounting poles or posts to the holder
    • E04H12/2269—Mounting poles or posts to the holder in a socket

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동 장치에 대한 것으로서, 특히 스캔 펄스 전압을 공급하기 위한 DC/DC 컨버터를 채용하지 않으면서도 스캔 펄스 전압을 공급할 수 있는 플라즈마 디스플레이 패널의 스캔 구동 장치 및 이의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving device of a plasma display panel, and more particularly to a scan driving device of a plasma display panel and a driving method thereof, which can supply a scan pulse voltage without employing a DC / DC converter for supplying a scan pulse voltage. will be.

본 발명에 따른 플라즈마 디스플레이 패널의 스캔 구동 장치는, 커패시터, 다이오드, 저항, 및 조정가능 전압 레귤레이터가 직렬로 연결되어 이루어진 스캔 펄스 전압 생성부를 포함하여 이루어지고, 상기 스캔 펄스 전압 생성부는 서스테인 방전 기간에 상기 커패시터의 한쪽 단자로부터 서스테인 펄스 전압을 입력받아 리셋 기간 및 어드레스 기간에 패널에 공급될 스캔 펄스 전압을 상기 커패시터의 다른쪽 단자로부터 출력시키는 것을 특징으로 한다. A scan driving apparatus for a plasma display panel according to the present invention includes a scan pulse voltage generator in which a capacitor, a diode, a resistor, and an adjustable voltage regulator are connected in series, wherein the scan pulse voltage generator is in a sustain discharge period. A sustain pulse voltage is input from one terminal of the capacitor, and the scan pulse voltage to be supplied to the panel in the reset period and the address period is output from the other terminal of the capacitor.

PDP, 스캔 구동 장치, 스캔 펄스 전압, 서스테인 펄스 전압 PDP, scan drive, scan pulse voltage, sustain pulse voltage

Description

플라즈마 디스플레이 패널의 스캔 구동 장치 및 구동 방법{Scan Driving Apparatus and Driving Method of Plasma Display Panel} Scan driving device and driving method of plasma display panel {Scan Driving Apparatus and Driving Method of Plasma Display Panel}

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 구조를 나타내는 분해 사시도이다.1 is an exploded perspective view showing the structure of a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 종래 기술의 PDP 구동 방법 중 대표적인 ADS 구동 방법의 계조 구현 방법을 예시하는 도면이다.2 is a diagram illustrating a gray scale implementation method of a representative ADS driving method of the PDP driving method of the prior art.

도 3은 도 2에 도시된 PDP 구동 방법에 따른 구동 파형의 일례를 나타내는 도면이다. 3 is a diagram illustrating an example of a driving waveform according to the PDP driving method illustrated in FIG. 2.

도 4는 도 3에 도시한 구동 파형 중 스캔 전극(2Y)에 인가되는 스캔 파형을 공급하기 위한 스캔 구동 장치를 나타낸다.4 shows a scan driving device for supplying a scan waveform applied to the scan electrode 2Y among the drive waveforms shown in FIG. 3.

도 5는 본 발명의 바람직한 일 실시예에 의한 플라즈마 디스플레이 패널의 스캔 구동 장치의 구성도이다. 5 is a configuration diagram of a scan driving apparatus of a plasma display panel according to an exemplary embodiment of the present invention.

도 6은 도 5에 도시된 실시예에 따른 스캔 구동 장치에 의하여 스캔 전극(2Y)에 인가되는 파형의 일례를 도시한다.FIG. 6 shows an example of a waveform applied to the scan electrode 2Y by the scan driving device according to the embodiment shown in FIG. 5.

도 7a 내지 도 7d는 도 6에 도시된 파형이 플라즈마 디스플레이 패널에 인가되는 경우 각 기간에서 스캔 펄스 전압 공급부(57)을 중심으로 한 전류 경로를 도시한다.7A to 7D show current paths centered on the scan pulse voltage supply unit 57 in each period when the waveform shown in FIG. 6 is applied to the plasma display panel.

<도면의 주요 부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>

2Y: 스캔 전극 2Z: 서스테인 전극2Y: scan electrode 2Z: sustain electrode

2X: 어드레스 전극 40, 50: 에너지 회수 회로2X: address electrode 40, 50: energy recovery circuit

41, 51: 서스테인 펄스 공급부 42, 52: 스캔 기준 전압 공급부41, 51: sustain pulse supply 42, 52: scan reference voltage supply

43, 53: 스캔 펄스 전압 공급부 44, 54: 스캔 구동 IC43, 53: scan pulse voltage supply 44, 54: scan drive IC

45, 55: 셋업 전압 공급부 46, 56: 셋다운 전압 공급부45, 55: set-up voltage supply 46, 56: set-down voltage supply

본 발명은 플라즈마 디스플레이 패널의 구동 장치에 대한 것으로서, 특히 스캔 펄스 전압을 공급하기 위한 DC/DC 컨버터를 채용하지 않으면서도 스캔 펄스 전압을 공급할 수 있는 플라즈마 디스플레이 패널의 스캔 구동 장치 및 이의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving device of a plasma display panel, and more particularly to a scan driving device of a plasma display panel and a driving method thereof, which can supply a scan pulse voltage without employing a DC / DC converter for supplying a scan pulse voltage. will be.

플라즈마 디스플레이 패널(Plasma Display Panel; 이하, 'PDP'라고도 함)은 가스 방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 가시광선이 발생되는 현상을 이용한 표시장치이다. PDP는 음극선관(CRT)에 비하여 두께가 얇고 가벼우며, 고선명 대형 화면의 구현이 가능하다는 등의 장점이 있다. 일반적으로 PDP는 매트릭스 형태로 배열된 다수의 방전셀들로 구성되며, 하나의 방전셀은 화면의 한 서브픽셀에 해당한다.A plasma display panel (hereinafter, also referred to as a 'PDP') is a display device using a phenomenon in which visible light is generated when ultraviolet rays generated by gas discharge excite phosphors. PDP has the advantages of being thinner and lighter than the cathode ray tube (CRT) and capable of realizing a high definition large screen. In general, the PDP is composed of a plurality of discharge cells arranged in a matrix form, one discharge cell corresponds to one subpixel of the screen.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 구조를 나 타내는 분해 사시도이다. 도 1을 참조하면, 각 방전셀은 상부기판(1)상에 형성된 스캔 전극(2Y) 및 서스테인 전극(2Z), 하부기판(9)상에 형성된 어드레스 전극(2X)을 구비한다. 스캔 전극(2Y)과 서스테인 전극(2Z)은 통상 투명한 인듐-틴-옥사이드(Indium-Tin-Oxide: 이하 'ITO'라고도 함)로 이루어지며, 이들의 높은 저항 특성으로 인한 전압강하를 줄이기 위하여 이들 위에는 통상 크롬(Cr) 등의 금속으로 이루어진 버스전극(3)이 각각 형성된다. 1 is an exploded perspective view showing the structure of a conventional three-electrode AC surface discharge type plasma display panel. Referring to FIG. 1, each discharge cell includes a scan electrode 2Y formed on the upper substrate 1, a sustain electrode 2Z, and an address electrode 2X formed on the lower substrate 9. The scan electrode 2Y and the sustain electrode 2Z are usually made of transparent indium-tin-oxide (hereinafter, referred to as 'ITO'), and in order to reduce voltage drop due to their high resistance characteristic, Bus electrodes 3 made of a metal such as chromium (Cr) are generally formed thereon.

스캔 전극(2Y)과 서스테인 전극(2Z)이 나란히 형성된 상부기판(1)에는 상부 유전체층(4)과 보호막(5)이 적층된다. 보호막(5)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(4)의 손상을 방지함과 동시에 2차 전자의 방출효율을 높이기 위하여 통상 산화 마그네슘(MgO)으로 이루어진다.The upper dielectric layer 4 and the protective film 5 are stacked on the upper substrate 1 on which the scan electrode 2Y and the sustain electrode 2Z are formed side by side. The protective film 5 is usually made of magnesium oxide (MgO) in order to prevent damage to the upper dielectric layer 4 by sputtering generated during plasma discharge and to improve emission efficiency of secondary electrons.

어드레스 전극(2X)이 형성된 하부기판(9) 상에는 하부 유전체층(8) 및 격벽(6)이 형성되며, 하부 유전체층(8)과 격벽(6) 표면에는 형광체(7)가 도포된다. 어드레스 전극(2X)은 스캔 전극(2Y) 및 서스테인 전극(2Z)과 수직인 방향으로 형성되며, 격벽(6)은 어드레스 전극(2X)과 평행한 방향으로 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(7)는 플라즈마 방전 시 발생된 자외선에 의하여 여기되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광선을 발생하게 된다. 상부 기판(1) 및 하부 기판(9)과 격벽(6)에 의해 마련된 방전 공간에는 가스 방전을 위한 Ne+Xe 및 페닝 가스 등이 봉입된다.The lower dielectric layer 8 and the partition wall 6 are formed on the lower substrate 9 on which the address electrode 2X is formed, and the phosphor 7 is coated on the surfaces of the lower dielectric layer 8 and the partition wall 6. The address electrode 2X is formed in a direction perpendicular to the scan electrode 2Y and the sustain electrode 2Z, and the partition wall 6 is formed in a direction parallel to the address electrode 2X to generate ultraviolet and visible light generated by discharge. This prevents leakage to adjacent discharge cells. The phosphor 7 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red (R), green (G), and blue (B). In the discharge space provided by the upper substrate 1, the lower substrate 9, and the partition wall 6, Ne + Xe, a penning gas, and the like for gas discharge are sealed.

상술한 구조의 PDP는 어드레스 전극(2X)과 스캔 전극(2Y) 간의 대향 방전에 의해 방전셀이 선택된 후 스캔 전극(2Y)과 서스테인 전극(2Z) 간의 면방전에 의해 상기 선택된 방전셀의 방전이 유지되게 한다. 이러한 방전셀에서는 서스테인 방전시 발생되는 자외선에 의해 형광체(7)를 발광시킴으로써 가시광을 셀 외부로 방출시킨다. 이 결과, 방전셀들은 방전이 유지되는 기간을 조정하여 계조를 구현하게 되고, 그 방전셀들이 매트릭스 형태로 배열된 PDP는 화상을 표시할 수 있게 된다.In the PDP having the above-described structure, after the discharge cell is selected by the counter discharge between the address electrode 2X and the scan electrode 2Y, the discharge of the selected discharge cell is maintained by the surface discharge between the scan electrode 2Y and the sustain electrode 2Z. To be. In such a discharge cell, visible light is emitted to the outside of the cell by emitting the phosphor 7 by ultraviolet rays generated during the sustain discharge. As a result, the discharge cells adjust the period during which the discharge is maintained to implement gray scale, and the PDP in which the discharge cells are arranged in a matrix form can display an image.

도 2는 종래 기술의 PDP 구동 방법 중 대표적인 ADS 구동 방법의 계조 구현 방법을 예시하는 도면이다. 도 2를 참조하면 ADS 구동방식에서는 계조 표현을 위해(예를 들어 256 계조) 화상을 나타내는 1 TV 필드(통상, 16.67ms) 동안 밝기가 각기 다른, 즉 발광 기간의 길이가 각각 다른, 다수 개(예를 들어, 8개)의 서브필드(SF)를 두는 것이 일반적이며, 각각의 서브필드는 20, 21, 22, 23, 24, 25, 26, 27의 가중치에 해당하는 만큼의 서스테인 방전 기간의 길이를 갖고, 이들 서브필드의 조합으로 256(=28) 계조의 표현이 가능하게 된다. 각 서브필드는 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 방전 기간으로 이루어진다. 2 is a diagram illustrating a gray scale implementation method of a representative ADS driving method of the PDP driving method of the prior art. Referring to FIG. 2, in the ADS driving method, a plurality of light sources having different brightnesses, that is, different lengths of emission periods, are used for one TV field (typically, 16.67 ms) representing an image (for example, 256 gray levels). For example, it is common to have 8 subfields (SF), each of which has a weight of 2 0 , 2 1 , 2 2 , 2 3 , 2 4 , 2 5 , 2 6 , 2 7 With the length of the sustain discharge period corresponding to that, the combination of these subfields enables the expression of 256 (= 2 8 ) gray scales. Each subfield includes a reset period for uniformly generating discharge, an address period for selecting a discharge cell, and a sustain discharge period for implementing gray scale according to the number of discharges.

도 3은 도 2에 도시된 PDP 구동 방법에 따른 구동 파형의 일례를 나타내는 도면이다. 3 is a diagram illustrating an example of a driving waveform according to the PDP driving method illustrated in FIG. 2.

도 3을 참조하면, 리셋 기간의 셋업 기간(SU)에는 모든 스캔 전극(2Y)들에 대략 서스테인 펄스 전압(Vs)의 크기에서부터 셋업 전압(Vsetup)까지 상승하는 상승 램프 파형(Ramp-up)이 동시에 공급된다. 이와 동시에, 서스테인 전극(2Z)과 어 드레스 전극(2X)에는 기저전압(GND)이 공급된다. 상기 상승 램프 파형(Ramp-up)에 의해 전화면의 방전셀들 내에서 스캔 전극(2Y)과 서스테인 전극(2Z) 및 어드레스 전극(2X) 사이에는 약방전으로 셋업 방전이 일어나며, 이 셋업 방전에 의하여 어드레스 전극(2X)과 서스테인 전극(2Z) 상에는 정극성의 벽전하가 쌓이게 되고, 스캔 전극(2Y) 상에는 부극성의 벽전하가 쌓이게 된다. Referring to FIG. 3, in the setup period SU of the reset period, a rising ramp waveform Ramp-up rising from the magnitude of the sustain pulse voltage Vs to the setup voltage Vsetup is applied to all the scan electrodes 2Y. Supplied at the same time. At the same time, the ground voltage GND is supplied to the sustain electrode 2Z and the address electrode 2X. Due to the rising ramp waveform Ramp-up, a setup discharge occurs in a weak discharge between the scan electrode 2Y, the sustain electrode 2Z, and the address electrode 2X in the discharge cells of the full screen. As a result, positive wall charges are accumulated on the address electrode 2X and the sustain electrode 2Z, and negative wall charges are accumulated on the scan electrode 2Y.

리셋 기간의 셋다운 기간(SD)에는 대략 서스테인 펄스 전압(Vs)의 크기에서부터 스캔 펄스 전압(-Vy)까지 하강하는 하강 램프 파형(Ramp-down)이 스캔 전극(2Y)들에 공급된다. 하강 램프 파형(Ramp-down)이 공급되는 동안, 서스테인 전극(2Z)에는 정극성의 직류 전압(Vdc)(일반적으로 서스테인 펄스 전압(Vs)과 동일한 값임)이 공급되고, 어드레스 전극(2X)에는 기저전압(GND)이 공급된다. 상기 도면에서는 하강 램프 파형(Ramp-down)의 전압이 스캔 펄스 전압(-Vy)까지 하강하는 것으로 도시하였으나, 이 경우 모든 방전셀에 대해 어드레스 방전에 필요한 상부 기판의 벽전하들이 균일하게 남게 하는 소거동작이 적절하게 이루어지기가 어려울 가능성이 있으므로, 상기 하강 램프 파형(Ramp-down)은 경우에 따라서는 스캔 펄스 전압(-Vy)보다 낮은 전압까지 하강할 수도 있다. 하강 램프 파형(Ramp-down)에 의해 스캔 전극(2Y)과 서스테인 전극(2Z) 및 어드레스 전극(2X) 사이에는 약방전으로 셋다운 방전이 일어나며, 이 셋다운 방전에 의하여 셋업 방전시에 형성된 벽전하들 중에서 어드레스 방전에 불필요한 과도한 벽전하들이 소거된다. In the set-down period SD of the reset period, a falling ramp waveform Ramp-down that falls from approximately the magnitude of the sustain pulse voltage Vs to the scan pulse voltage -Vy is supplied to the scan electrodes 2Y. While the falling ramp waveform Ramp-down is supplied, a positive DC voltage Vdc (generally the same value as the sustain pulse voltage Vs) is supplied to the sustain electrode 2Z, and the address electrode 2X is The low voltage GND is supplied. In the drawing, the voltage of the falling ramp waveform (Ramp-down) drops to the scan pulse voltage (-Vy), but in this case, erase is performed so that the wall charges of the upper substrate necessary for the address discharge remain uniform for all the discharge cells. Since the operation may be difficult to perform properly, the falling ramp waveform Ramp-down may be lowered to a voltage lower than the scan pulse voltage -Vy in some cases. Due to the falling ramp waveform, the setdown discharge occurs in the weak discharge between the scan electrode 2Y, the sustain electrode 2Z, and the address electrode 2X, and the wall charges formed during the set-up discharge are generated by the setdown discharge. Excessive wall charges unnecessary for the address discharge are erased.

어드레스 기간에는 스캔 기준 전압(Vsc)이 공급되다가 일반적으로 부극성의 스캔 펄스 전압(-Vy)이 스캔 전극(2Y)들에 순차적으로 공급됨과 동시에 상기 스캔 펄스 전압(-Vy)의 인가와 동기되어 어드레스 전극(2X)에 정극성의 데이터 펄스 전압(Va)이 공급된다. 스캔 펄스 전압(-Vy)과 데이터 펄스 전압(Va)의 전압차와 리셋 기간에 생성된 벽전압이 더해지면서 데이터 펄스 전압(Va)이 인가되는 셀 내에서 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 방전 기간에서 서스테인 펄스 전압(Vs)이 공급될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 상기 어드레스 기간 동안 서스테인 전극(2Z)에는 정극성의 직류 전압(Vdc)(일반적으로 서스테인 펄스 전압(Vs)과 동일한 값임)이 공급된다. In the address period, the scan reference voltage Vsc is supplied, and in general, a negative scan pulse voltage (-Vy) is sequentially supplied to the scan electrodes 2Y and is synchronized with the application of the scan pulse voltage (-Vy). The positive data pulse voltage Va is supplied to the address electrode 2X. As the voltage difference between the scan pulse voltage -Vy and the data pulse voltage Va and the wall voltage generated in the reset period are added, an address discharge is generated in the cell to which the data pulse voltage Va is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain pulse voltage Vs is supplied in the sustain discharge period. During the address period, the positive electrode DC voltage Vdc (generally the same value as the sustain pulse voltage Vs) is supplied to the sustain electrode 2Z.

서스테인 방전 기간에는 스캔 전극(2Y)과 서스테인 전극(2Z)에 교번적으로 서스테인 펄스 전압(Vs)이 공급된다. 매 서스테인 펄스 전압(Vs)이 인가될 때마다 어드레스 방전에 의해 선택된 셀들은 셀 내의 벽전압과 서스테인 펄스 전압(Vs)이 더해지면서 스캔 전극(2Y)과 서스테인 전극(2Z) 사이에 서스테인 방전, 즉 표시 방전이 발생된다. In the sustain discharge period, the sustain pulse voltage Vs is alternately supplied to the scan electrode 2Y and the sustain electrode 2Z. Each time the sustain pulse voltage Vs is applied, the cells selected by the address discharge are sustain discharge, i.e., between the scan electrode 2Y and the sustain electrode 2Z while the wall voltage and the sustain pulse voltage Vs in the cell are added. Display discharge is generated.

서스테인 방전이 완료된 후에는 소거기간이 이어질 수도 있다. 소거 기간에는 펄스폭과 전압레벨이 작은 소거 팸프 파형(Ramp-er)이, 예를 들면 서스테인 전극(2Z)에 공급되어 전화면의 셀들 내에 잔류하는 벽전하를 소거시키게 된다. After the sustain discharge is completed, the erasing period may follow. In the erasing period, an erase mamp waveform Ramp-er having a small pulse width and a low voltage level is supplied to the sustain electrode 2Z, for example, to erase the wall charge remaining in the cells of the full screen.

도 4는 도 3에 도시한 구동 파형 중 스캔 전극(2Y)에 인가되는 스캔 파형을 공급하기 위한 스캔 구동 장치를 나타낸다. 도 4를 참조하면, 종래 기술에 따라 PDP 패널에 스캔 파형의 전압을 공급하기 위한 스캔 구동 장치는, 에너지 회수 회로(40), 서스테인 펄스 공급부(41), 스캔 기준 전압 공급부(42) 및 스캔 펄스 전압 공급부(43), 스캔 구동 IC(44), 셋업 전압 공급부(45) 및 셋다운 전압 공급부(46)를 포함하여 이루어진다. 4 shows a scan driving device for supplying a scan waveform applied to the scan electrode 2Y among the drive waveforms shown in FIG. 3. Referring to FIG. 4, a scan driving device for supplying a voltage of a scan waveform to a PDP panel according to the related art includes an energy recovery circuit 40, a sustain pulse supply unit 41, a scan reference voltage supply unit 42, and a scan pulse. And a voltage supply 43, a scan driver IC 44, a setup voltage supply 45 and a set down voltage supply 46.

에너지 회수 회로(40)는 패널에서 공급되는 에너지로 충전됨과 아울러 충전된 전압을 패널로 공급하기 위한 외부 커패시터(Cs), 상기 외부 커패시터(Cs)의 충방전 경로를 형성하기 위한 제 1 및 제 2 스위치(S1, S2)와 역방향 전류를 차단하기 위한 제 1 및 제 2 다이오드(D1, D2), 그리고 방전셀 내의 정전 용량인 패널 커패시터(Cp)와 함께 직렬 LC 회로를 구성하는 인덕터(Ls)로 구성된다. 본 명세서에서 사용되는 스위치라는 용어는 달리 표현하는 경우를 제외하고는 일반적으로 바디 다이오드를 포함하는 트랜지스터를 간략하게 표현함에 유의한다. The energy recovery circuit 40 is charged with the energy supplied from the panel, and the external capacitor Cs for supplying the charged voltage to the panel, and the first and second for forming the charge and discharge paths of the external capacitor Cs. The inductor Ls constituting the series LC circuit with the switches S1 and S2 and the first and second diodes D1 and D2 for blocking the reverse current and the panel capacitor Cp which is the capacitance in the discharge cell. It is composed. Note that the term switch is used herein to briefly describe a transistor including a body diode, except where otherwise indicated.

서스테인 펄스 공급부(41)는 서스테인 방전 기간에 공급되는 제어신호에 따라 스캔 전극(2Y)에 서스테인 펄스 전압(Vs) 및 기저 전압(GND)을 공급하기 위한 제 3 및 제 4 스위치(S3, S4)를 포함하여 이루어진다. The sustain pulse supply unit 41 supplies third and fourth switches S3 and S4 for supplying the sustain pulse voltage Vs and the ground voltage GND to the scan electrode 2Y according to a control signal supplied in the sustain discharge period. It is made, including.

스캔 기준 전압 공급부(42)는 스캔 기준 전압(Vsc)를 공급하는 전압원과 스캔 펄스 전압 공급부(43) 사이에 직렬로 접속되는 제 3 다이오드(D3), 제 6 스위치(S6) 및 제 7 스위치(S7), 그리고 직렬 연결된 상기 제 6 및 제 7 스위치(S6, S7)와 병렬로 연결된 제 1 커패시터(C1)을 구비한다. 상기 제 6 스위치(S6)는 어드레스 기간에 공급되는 제어신호에 응답하여 절환됨으로써 스캔 기준 전압(Vsc)을 스캔 구동 IC(44)에 공급하는 역할을 한다. 이 때 상기 제 3 다이오드(D3)를 거쳐 스캔 기준 전압(Vsc)을 공급하는 전압원과 그 한쪽 단자가 연결되고 다른쪽 단자가 스캔 펄스 전압 공급부(43)에 연결된 제 1 커패시터(C1)는 스캔 기준 전압(Vsc)을 충전하여 충전된 전압을 플로팅 레벨로 유지하면서 다른 전압 레벨을 만들 수 있도록 한다. 상기 제 7 스위치(S7)는 제어신호에 응답하여 스캔 구동 IC(44)에 공급되는 스캔 기준 전압(Vsc)을 절환시키는 역할을 한다. The scan reference voltage supply part 42 includes a third diode D3, a sixth switch S6, and a seventh switch connected in series between the voltage source supplying the scan reference voltage Vsc and the scan pulse voltage supply part 43. S7) and a first capacitor C1 connected in parallel with the sixth and seventh switches S6 and S7 connected in series. The sixth switch S6 switches in response to the control signal supplied in the address period, thereby supplying the scan reference voltage Vsc to the scan driving IC 44. At this time, a voltage source supplying the scan reference voltage Vsc through the third diode D3 and one terminal thereof are connected, and the first capacitor C1 having the other terminal connected to the scan pulse voltage supply part 43 is a scan reference. The voltage Vsc is charged to allow other voltage levels to be created while keeping the charged voltage at the floating level. The seventh switch S7 switches the scan reference voltage Vsc supplied to the scan driver IC 44 in response to the control signal.

스캔 펄스 전압 공급부(43)는 스캔 구동 IC(44)와 스캔 펄스 전압(-Vy)을 공급하는 전압원 사이에 직렬로 연결된 제 10 스위치(S10)를 구비한다. 상기 제 10 스위치(S10)는 어드레스 기간에 공급되는 제어신호에 응답하여 절환됨으로써 패널에 스캔 펄스 전압(-Vy)을 공급하는 역할을 한다. The scan pulse voltage supply unit 43 includes a tenth switch S10 connected in series between the scan driving IC 44 and a voltage source for supplying the scan pulse voltage (−Vy). The tenth switch S10 switches in response to a control signal supplied in an address period, thereby providing a scan pulse voltage (−Vy) to the panel.

스캔 구동 IC(44)는 푸시풀 형태로 접속되는 제 8 및 제 9 스위치(S8, S9)를 구비한다. 상기 제 8 및 제 9 스위치(S8, S9)는 서스테인 펄스 공급부(41), 스캔 기준 전압 공급부(42), 스캔 펄스 전압 공급부(43), 그리고 후술하는 셋업 및 셋다운 전압 공급부(45, 46)로부터의 전압 신호를 선택적으로 패널의 스캔 전극(2Y)에 공급하는 역할을 한다. The scan drive IC 44 has eighth and ninth switches S8 and S9 connected in a push-pull form. The eighth and ninth switches S8 and S9 are provided from the sustain pulse supply part 41, the scan reference voltage supply part 42, the scan pulse voltage supply part 43, and the setup and setdown voltage supply parts 45 and 46 which will be described later. It serves to selectively supply the voltage signal of the scan electrode (2Y) of the panel.

셋업 전압 공급부(45)는 상승 램프 파형(Ramp-up)의 전압을 공급하기 위해 셋업 전압(Vsetup)을 공급하는 전압원과 직렬로 연결된 제 4 다이오드(D4) 및 제 11 스위치(S11)을 포함하여 이루어진다. 제 11 스위치(S11)의 제어단자, 즉 게이트 단자에 연결된 가변 저항(R1)의 저항값을 조절함으로써 상승 램프 파형(Ramp-up)의 기울기가 조정된다. 제 4 다이오드(D4)는 셋업 전압(Vsetup)을 공급하는 전압원 쪽으로 흐르는 역방향 전류를 차단하는 역할을 한다.The setup voltage supply part 45 includes a fourth diode D4 and an eleventh switch S11 connected in series with a voltage source for supplying a setup voltage Vsetup to supply a voltage of a rising ramp waveform Ramp-up. Is done. The slope of the rising ramp waveform Ramp-up is adjusted by adjusting the resistance value of the control terminal of the eleventh switch S11, that is, the variable resistor R1 connected to the gate terminal. The fourth diode D4 blocks the reverse current flowing toward the voltage source supplying the setup voltage Vsetup.

상기 셋업 전압 공급부(45)와 상기 서스테인 펄스 공급부(41) 사이에 접속되는 제 5 스위치(S5)는 서스테인 방전 기간 동안 턴온되어 상기 서스테인 펄스 공급 부(41)로부터 스캔 구동 IC(44)에 서스테인 펄스를 공급하는 경로를 형성하는 역할을 한다. 상기 제 5 스위치(S5)는, 일반적으로 서스테인 펄스 전압(Vs)이 180V 이상의 고전압이기 때문에 이러한 고전압을 통과시킬 수 있는 고내압의 스위치로서 여러 개의 FET가 바디 다이오드와 함께 사용되고 있다. The fifth switch S5 connected between the set-up voltage supply part 45 and the sustain pulse supply part 41 is turned on during the sustain discharge period to sustain pulses from the sustain pulse supply part 41 to the scan driving IC 44. It serves to form a path to supply. Since the fifth switch S5 is generally a high voltage of 180 V or more, the sustain pulse voltage Vs is a high breakdown voltage switch capable of passing such a high voltage, and several FETs are used together with a body diode.

셋다운 전압 공급부(46)는 하강 램프 파형(Ramp-Down)의 전압을 공급하기 위해 셋다운 전압(-Vy)을 공급하는 전압원과 직렬로 연결된 제 12 스위치(S12)를 포함하여 이루어진다. 하강 램프 파형(Ramp-down)의 기울기는 상기 제 12 스위치(S12)의 게이트 단자에 연결된 가변 저항(R2)의 저항값을 조절함으로써 조정된다. 상기 셋업 전압 공급부(45)와 상기 셋다운 전압 공급부(46) 사이에 접속되는 제 13 스위치(S13)는 스캔 전극(2Y)에 상승 램프 파형(Ramp-up) 및 하강 램프 파형(Ramp-down)의 공급을 절환시키는 역할을 한다. 상기 도면에서는 셋다운 전압과 스캔 펄스 전압이 동일한 전압원으로부터 공급되는 경우를 도시하고 있으나, 서스테인 전극에 이미 형성된 전하를 보다 많이 소거시켜 어드레스 기간에 오방전 확률을 감소시키기 위하여 스캔 펄스 전압보다 더욱 낮은 셋다운 전압을 인가할 필요가 있는 경우에는 셋다운 전압을 공급하는 전압원과 스캔 펄스 전압을 공급하는 전압원은 별도로 제공될 수도 있다. The setdown voltage supply unit 46 includes a twelfth switch S12 connected in series with a voltage source supplying a setdown voltage (−Vy) to supply a voltage of a falling ramp waveform (Ramp-Down). The slope of the falling ramp waveform Ramp-down is adjusted by adjusting the resistance value of the variable resistor R2 connected to the gate terminal of the twelfth switch S12. A thirteenth switch S13 connected between the set-up voltage supply part 45 and the set-down voltage supply part 46 has a rising ramp waveform Ramp-up and a falling ramp waveform Ramp-down at the scan electrode 2Y. It serves to switch the supply. Although the set-down voltage and the scan pulse voltage are supplied from the same voltage source, the set-down voltage lower than the scan pulse voltage is lowered than the scan pulse voltage in order to erase the charges already formed on the sustain electrode to reduce the probability of mis-discharge in the address period. When it is necessary to apply the voltage source for supplying the set-down voltage and the voltage source for supplying the scan pulse voltage may be provided separately.

상술한 바와 같은 종래 기술에 따른 PDP 구동 장치를 구동함에 있어서는, 서스테인 펄스 전압(Vs), 셋업 전압(Vsetup), 스캔 펄스 전압(-Vy), 스캔 기준 전압(Vsc) 등의 여러 레벨을 가지는 전압을 공급할 필요가 있었으며, 이들 여러 레벨의 전압을 공급하기 위해서 스캔 전극 구동 보드(Y SUS B/D)나 서스테인 전극 구동 보드(Z SUS B/D) 또는 별도의 전원 공급 보드에서 필터, DC/DC 컨버터 등을 포함하여 이루어지는 스위칭 모드 전원 공급장치(Switching Mode Power Supply; 이하 "SMPS"라 함)를 설계하여 구동회로에 공급하는 방법이 일반적으로 사용되고 있다. In driving the PDP driving apparatus according to the related art as described above, a voltage having various levels such as a sustain pulse voltage Vs, a setup voltage Vsetup, a scan pulse voltage (-Vy), and a scan reference voltage Vsc In order to supply these different levels of voltage, the filter, DC / DC in the scan electrode drive board (Y SUS B / D) or the sustain electrode drive board (Z SUS B / D) or a separate power supply board A method of designing a switching mode power supply (hereinafter referred to as "SMPS") including a converter and supplying it to a driving circuit is generally used.

그러나 상술한 종래 기술에 따른 SMPS는 PDP가 구동되는 동안 회로기판에 많은 전자기 간섭(electromagnetic interference; 이하 "EMI"라 함)이나 노이즈를 발생시키는 소스(source)로 작용할 뿐만 아니라, 상기 SMPS 내의 DC/DC 컨버터는 신뢰성 측면에서 취약하며 불량 발생 가능성이 많다는 문제점이 있다. However, the SMPS according to the related art described above not only acts as a source of generating a lot of electromagnetic interference (hereinafter referred to as "EMI") or noise to the circuit board while the PDP is driven, but also the DC / DC converters are vulnerable in terms of reliability and have a high possibility of failure.

본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 서스테인 펄스 전압(Vs)을 이용하여 스캔 펄스 전압(-Vy)을 공급할 수 있도록 함으로써 스캔 펄스 전압(-Vy)을 공급하기 위한 별도의 DC/DC 컨버터를 채용할 필요가 없어 구동 회로의 EMI가 감소되고 신뢰성 및 불량 발생 면에서 현저히 개선된 플라즈마 디스플레이 패널의 스캔 구동 장치 및 이의 구동 방법에 관한 것이다. The present invention has been made to solve the above-described problems of the prior art, it is possible to supply the scan pulse voltage (-Vy) using the sustain pulse voltage (Vs) to supply a scan pulse voltage (-Vy) The present invention relates to a scan driving device for a plasma display panel and a method of driving the same, which require no DC / DC converter, thereby reducing EMI of a driving circuit and remarkably improving reliability and defects.

상술한 목적을 달성하기 위하여 본 발명에 따른 플라즈마 디스플레이 패널의 스캔 구동 장치는, 커패시터, 다이오드, 저항, 및 조정가능 전압 레귤레이터가 직렬로 연결되어 이루어진 스캔 펄스 전압 생성부를 포함하여 이루어지고, 상기 스캔 펄스 전압 생성부는 서스테인 방전 기간에 상기 커패시터의 한쪽 단자로부터 서스테인 펄스 전압을 입력받아 리셋 기간 및 어드레스 기간에 패널에 공급될 스캔 펄스 전압을 상기 커패시터의 다른쪽 단자로부터 출력시키는 것을 특징으로 한다. In order to achieve the above object, a scan driving apparatus of a plasma display panel according to the present invention includes a scan pulse voltage generation unit in which a capacitor, a diode, a resistor, and an adjustable voltage regulator are connected in series. The voltage generator may receive a sustain pulse voltage from one terminal of the capacitor in the sustain discharge period, and output a scan pulse voltage to be supplied to the panel from the other terminal of the capacitor during the reset period and the address period.

또한 상기 플라즈마 디스플레이 패널의 스캔 구동 장치는 상기 커패시터의 상기 한쪽 단자는 서스테인 펄스가 상기 패널로 공급되는 경로에도 연결되고 상기 커패시터의 상기 다른쪽 단자는 상기 다이오드의 애노드에도 연결되며, 상기 저항의 한쪽 단자는 상기 다이오드의 캐소드에 연결되고 다른쪽 단자는 상기 조정가능 전압 레귤레이터를 거쳐 접지되는 것을 특징으로 한다. In addition, in the scan driving apparatus of the plasma display panel, the one terminal of the capacitor is connected to a path through which a sustain pulse is supplied to the panel, and the other terminal of the capacitor is connected to an anode of the diode, and one terminal of the resistor. Is connected to the cathode of the diode and the other terminal is grounded via the adjustable voltage regulator.

또한 상기 플라즈마 디스플레이 패널의 스캔 구동 장치는 상기 커패시터의 상기 한쪽 단자와 스캔 구동 IC 사이에 연결되어 서스테인 펄스가 상기 패널로 공급되는 경로의 일부를 형성하는 스위치를 더 포함하고, 상기 스캔 펄스 전압이 출력되는 동안 상기 커패시터에 연결된 상기 스위치의 한쪽 단자는 접지됨과 동시에 상기 스위치는 턴오프되는 것을 특징으로 한다.The scan driving apparatus of the plasma display panel further includes a switch connected between the one terminal of the capacitor and the scan driving IC to form a part of a path through which a sustain pulse is supplied to the panel, wherein the scan pulse voltage is output. While one terminal of the switch connected to the capacitor is grounded and the switch is turned off at the same time.

또한 상기 플라즈마 디스플레이 패널의 스캔 구동 장치는 상기 서스테인 펄스 전압을 이용하여 기저전압에서부터 서스테인 펄스 전압까지 상승하는 제 1 상승 램프 파형을 서스테인 펄스가 상기 패널로 공급되는 경로와 동일한 경로를 통해 상기 패널에 공급하고, 스캔 기준 전압을 이용하여 상기 서스테인 펄스 전압에서부터 상기 스캔 기준 전압을 더한 전압까지 상승하는 제 2 상승 램프 파형을 상기 패널에 공급하는 셋업 전압 공급부를 포함하여 이루어지는 것을 특징으로 하며, 여기서 상기 제 1 및 제 2 상승 램프 파형의 기울기는 동일하도록 조정되는 것이 바람직하다.In addition, the scan driving apparatus of the plasma display panel supplies the first rising ramp waveform that rises from the base voltage to the sustain pulse voltage using the sustain pulse voltage to the panel through the same path as the sustain pulse is supplied to the panel. And a setup voltage supply unit supplying the panel with a second rising ramp waveform that rises from the sustain pulse voltage to the voltage obtained by adding the scan reference voltage to the panel using a scan reference voltage, wherein the first voltage is supplied to the panel. And the slope of the second rising ramp waveform is preferably adjusted to be the same.

상술한 스캔 펄스 전압 생성부를 포함하는 플라즈마 디스플레이 패널의 스캔 구동 장치를 이용하는 플라즈마 디스플레이 패널의 구동 방법은, 서스테인 방전 기 간 또는 리셋 기간의 셋업 기간에 상기 커패시터를 소정의 전압까지 충전시키는 단계; 및 리셋 기간의 셋다운 기간 및 어드레스 기간에 상기 커패시터에 충전된 상기 소정의 전압을 이용하여 상기 패널에 하강 램프 파형 및 스캔 펄스 파형을 각각 공급하는 단계를 포함하여 이루어지는 것을 특징으로 한다. A driving method of a plasma display panel using a scan driving apparatus of a plasma display panel including the scan pulse voltage generator described above includes: charging the capacitor to a predetermined voltage in a sustain discharge period or a setup period of a reset period; And supplying a falling ramp waveform and a scan pulse waveform to the panel using the predetermined voltage charged in the capacitor in the set-down period and the address period of the reset period, respectively.

또한 상기 구동 방법은 상기 리셋 기간의 제 1 셋업 기간 동안에 상기 서스테인 펄스 전압을 이용하여 기저전압에서부터 서스테인 펄스 전압까지 상승하는 제 1 상승 램프 파형을 상기 패널에 공급하는 단계; 및 상기 리셋 기간의 제 2 셋업 기간 동안에, 스캔 기준 전압을 이용하여 상기 서스테인 펄스 전압에서부터 상기 스캔 기준 전압을 더한 전압까지 상승하는 제 2 상승 램프 파형을 상기 패널에 공급하는 단계를 포함하는 것을 특징으로 한다. The driving method may further include supplying the panel with a first rising ramp waveform that rises from a base voltage to a sustain pulse voltage using the sustain pulse voltage during the first setup period of the reset period; And supplying the panel with a second rising ramp waveform that rises from the sustain pulse voltage to the sum of the scan reference voltage using a scan reference voltage during the second setup period of the reset period. do.

이하 본 발명의 실시예를 첨부된 도면을 참고하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 바람직한 일 실시예에 의한 플라즈마 디스플레이 패널의 스캔 구동 장치의 구성도이다. 5 is a configuration diagram of a scan driving apparatus of a plasma display panel according to an exemplary embodiment of the present invention.

도 5를 참조하면, 본 발명의 바람직한 일 실시예에 의한 PDP의 스캔 구동 장치는, 에너지 회수 회로(50), 서스테인 펄스 공급부(51), 스캔 기준 전압 공급부(52), 스캔 펄스 전압 공급부(53), 스캔 구동 IC(54), 셋업 전압 공급부(55), 셋다운 전압 공급부(56), 스캔 펄스 전압 생성 회로부(57)를 포함하여 이루어진다. Referring to FIG. 5, a scan driving apparatus of a PDP according to an exemplary embodiment of the present invention may include an energy recovery circuit 50, a sustain pulse supply unit 51, a scan reference voltage supply unit 52, and a scan pulse voltage supply unit 53. ), A scan driving IC 54, a setup voltage supply unit 55, a set down voltage supply unit 56, and a scan pulse voltage generation circuit unit 57.

에너지 회수 회로(50)의 구성은 도 4에 도시된 종래 기술에 따른 PDP 스캔 구동 회로의 에너지 회수 회로(40)와 구성이 동일하며, 서스테인 펄스 공급부(51), 스캔 기준 전압 공급부(52), 스캔 펄스 전압 공급부(53) 및 셋다운 전압 공급부 (56)의 자세한 구성 및 역할 또한 도 4에 도시된 종래 기술에 따른 PDP 스캔 구동 회로의 경우와 동일하므로, 그 자세한 설명은 이하 생략한다. The energy recovery circuit 50 has the same configuration as the energy recovery circuit 40 of the PDP scan driving circuit according to the related art shown in FIG. 4, and includes a sustain pulse supply unit 51, a scan reference voltage supply unit 52, Detailed configurations and roles of the scan pulse voltage supply unit 53 and the setdown voltage supply unit 56 are also the same as those of the PDP scan driving circuit according to the related art shown in FIG. 4, and thus, detailed description thereof will be omitted below.

본 발명의 바람직한 일실시예에 따른 셋업 전압 공급부(55)는 도 4에 도시된 셋업 전압 공급부(45)와 동일한 구성을 가질 수도 있으나, 도 5에 도시된 셋업 전압 공급부(55)는 서스테인 펄스 전압(Vs)를 공급하는 전압원과 제 1 노드(n1) 사이에 연결된 제 14 스위치(S14)를 포함하며, 제 14 스위치(S14)의 제어단자, 즉 게이트 단자에 연결된 RC 시정수 회로의 RC 시정수값의 조절, 즉 가변저항(R14)의 저항값 조절에 의하여 서스테인 펄스가 공급되는 경로 내의 제 1 노드(n1)에 걸리는 전압의 기울기가 조절된다. 도 5에 도시된 실시예의 셋업 전압 공급부(55)는 또한 스캔 기준 전압(Vsc)을 공급하는 전압원과 스캔 구동 IC(54) 사이에 접속된 제 6 스위치(S6)와 병렬연결된 제 15 스위치(S15) 및 스캔 기준 전압(Vsc)을 공급하는 전압원과 제 2 노드(n2) 사이에 접속된 제 2 커패시터(C2)를 더 포함하여 이루어진다. The setup voltage supply unit 55 according to an exemplary embodiment of the present invention may have the same configuration as the setup voltage supply unit 45 illustrated in FIG. 4, but the setup voltage supply unit 55 illustrated in FIG. 5 may have a sustain pulse voltage. An RC time constant value of an RC time constant circuit connected to a control terminal of the fourteenth switch S14, that is, a gate terminal, comprising a fourteenth switch S14 connected between a voltage source supplying Vs and a first node n1. The slope of the voltage applied to the first node n1 in the path to which the sustain pulse is supplied is adjusted by the control of, that is, the resistance of the variable resistor R14. The setup voltage supply unit 55 of the embodiment shown in FIG. 5 also has a fifteenth switch S15 connected in parallel with a sixth switch S6 connected between the voltage source supplying the scan reference voltage Vsc and the scan drive IC 54. And a second capacitor C2 connected between the voltage source supplying the scan reference voltage Vsc and the second node n2.

본 발명에 바람직한 일실시예에 따른 스캔 펄스 전압 공급부(57)는 제 1 노드(n1)에서 스캔 펄스 전압 공급용 커패시터(C57), 다이오드(D57) 및 저항(R57)이 조정가능 전압 레귤레이터(adjustable voltage regulator)(U57)를 거쳐 접지되도록 직렬연결되어 구성된다. 상기 스캔 펄스 전압 공급용 커패시터(C57)는 한쪽 단자가 제 1 노드(n1)에 연결되고 다른쪽 단자가 상기 스캔 펄스 전압 공급용 다이오드(D57)의 애노드에 연결되며, 상기 커패시터(C57)의 상기 다른쪽 단자, 즉 제 4 노드(n4)로부터 셋다운 전압 공급부(56) 및 스캔 펄스 전압 공급부(53)에 스캔 펄스 전압(-Vy)를 공급하도록 구성된다. According to an exemplary embodiment of the present invention, the scan pulse voltage supply unit 57 may adjust the scan pulse voltage supply capacitor C57, the diode D57, and the resistor R57 at the first node n1. It is configured in series to ground through a voltage regulator (U57). The scan pulse voltage supply capacitor C57 has one terminal connected to the first node n1 and the other terminal connected to the anode of the scan pulse voltage supply diode D57. The scan pulse voltage (-Vy) is configured to supply the set-down voltage supply part 56 and the scan pulse voltage supply part 53 from the other terminal, that is, the fourth node n4.

도 6은 도 5에 도시된 실시예에 따른 스캔 구동 장치에 의하여 스캔 전극(2Y)에 인가되는 파형의 일례를 도시하며, 도 7a 내지 도 7d는 도 6에 도시된 파형이 플라즈마 디스플레이 패널에 인가되는 경우 각 기간에서 스캔 펄스 전압 공급부(57)을 중심으로 한 전류 경로를 도시한다. 이하에서는 도 6 및 도 7a 내지 도 7d를 참조하여 도 5에 도시된 본 발명의 바람직한 일실시예의 스캔 구동 장치의 동작에 대해서 살펴본다.6 illustrates an example of a waveform applied to the scan electrode 2Y by the scan driving apparatus according to the embodiment shown in FIG. 5, and FIGS. 7A to 7D show the waveform shown in FIG. 6 to be applied to the plasma display panel. If so, the current path around the scan pulse voltage supply 57 in each period is shown. Hereinafter, the operation of the scan driving apparatus of the preferred embodiment of the present invention shown in FIG. 5 will be described with reference to FIGS. 6 and 7A to 7D.

먼저 이전 서브필드의 서스테인 방전 기간 동안 제 5 스위치(S5)가 턴온되고 제 3 스위치(S3) 및 제 4 스위치(S4)의 절환에 의해 서스테인 펄스 전압(Vs)과 기저전압(GND)이 스캔 구동 IC(54)를 거쳐 스캔 전극(2Y)에 공급된다. 서스테인 펄스 전압(Vs)이 스캔 전극(2Y)에 공급되는 동안에는 제 3 스위치(S3) 및 제 5 스위치(S5)가 턴온되어 제 1 노드(n1) 및 제 2 노드(n2)를 거치는 서스테인 펄스 공급 경로가 형성됨과 동시에, 도 7a에 도시된 바와 같이 스캔 펄스 전압 생성부(57)를 통과하는 전류 경로가 형성된다. 이 경우에 스캔 펄스 전압 생성부(57)의 출력단자, 즉 제 4 노드(n4)에는 조정가능 전압 레귤레이터(U57)의 전압(이하, 이를 V57이라 한다)이 걸리게 되고, 상기 커패시터(C57)의 양단에 걸리는 전압(이하, 이를 V14라고 한다)은 Vs-V57이 된다. First, the fifth switch S5 is turned on during the sustain discharge period of the previous subfield, and the sustain pulse voltage Vs and the ground voltage GND are driven by switching between the third switch S3 and the fourth switch S4. It is supplied to the scan electrode 2Y via the IC 54. While the sustain pulse voltage Vs is supplied to the scan electrode 2Y, the third switch S3 and the fifth switch S5 are turned on to supply the sustain pulse supplied through the first node n1 and the second node n2. At the same time as the path is formed, a current path through the scan pulse voltage generator 57 is formed as shown in FIG. 7A. In this case, the output terminal of the scan pulse voltage generator 57, that is, the fourth node n4, receives the voltage of the adjustable voltage regulator U57 (hereinafter referred to as V57), and the The voltage across both ends (hereinafter referred to as V14) is Vs-V57.

여기서 상기 스캔 펄스 전압 생성부(57)는 스캔 펄스 전압 생성용 커패시터(C57)가 스캔 펄스 전압 공급용 다이오드(D57)의 애노드에 연결되도록 구성되어 있기 때문에, 서스테인 펄스 전압(Vs)이 공급된 후 제 3 스위치(S3)가 턴오프되고 제 4 스위치(S4)가 턴온되어 제 1 노드(n1)의 전압이 기저전압(GND)으로 떨어지더라도 상기 커패시터(C57)의 양단에 걸리는 전압(V14)은 Vs-V57로 그대로 유지되어 도 7b에 도시한 바와 같은 전류 경로가 형성되고, 따라서, 서스테인 펄스 전압(Vs)이 공급된 후에 기저전압(GND)이 패널에 공급되는 경우 제 1 노드(n1)에는 기저전압(GND)이, 제 4 노드(n4)에는 -(Vs-V57)의 전압이 걸리게 된다. Here, since the scan pulse voltage generator 57 is configured such that the scan pulse voltage generation capacitor C57 is connected to the anode of the scan pulse voltage supply diode D57, the sustain pulse voltage Vs is supplied. Even though the third switch S3 is turned off and the fourth switch S4 is turned on so that the voltage of the first node n1 falls to the base voltage GND, the voltage V14 across the capacitor C57 is The current path as shown in FIG. 7B is formed while remaining at Vs-V57, and thus, when the ground voltage GND is supplied to the panel after the sustain pulse voltage Vs is supplied, the first node n1 is connected to the first node n1. The ground voltage GND is applied to the voltage of-(Vs-V57) at the fourth node n4.

리셋 기간의 제 1 셋업 기간(SU1) 동안에는 제 3 스위치(S3) 및 제 4 스위치(S4)가 턴오프되고 제 5 스위치(S5)가 턴온된 상태에서 제 14 스위치(S14)를 턴온시키면 도 7c에 도시된 바와 같은 전류 경로가 형성되고, 제 1 노드(n1) 및 제 2 노드(n2)에는 기저전압(GND)에서부터 서스테인 펄스 전압(Vs)까지 상승하는 제 1 상승 램프 파형(Ramp-up1)이 인가되어 스캔 구동 IC(54)에 공급된다. 상기 제 1 상승 램프 파형(Ramp-up1)의 전압이 제 1 노드(n1) 및 제 2 노드(n2)를 통하여 스캔 구동 IC(64)에 공급되는 동안, 스캔 펄스 전압 공급용 커패시터(C57)의 존재로 인하여 스캔 펄스 전압 공급부(57)의 제 4 노드(n4)에는 -(Vs-V57)에서부터 -(Vs-V57)+Vs=V57의 전압까지 상승하는 파형의 전압이 인가된다. 상기 제 1 상승 램프 파형(Ramp-up1)의 기울기는 제 14 스위치(S14)의 게이트단자에 연결된 가변저항(R14)의 저항값을 적절히 조정될 수 있다. During the first set-up period SU1 of the reset period, when the third switch S3 and the fourth switch S4 are turned off and the fifth switch S5 is turned on, the fourteenth switch S14 is turned on. A first rising ramp waveform Ramp-up1 is formed to form a current path as shown in FIG. 1 and rises from the base voltage GND to the sustain pulse voltage Vs at the first node n1 and the second node n2. Is applied and supplied to the scan driving IC 54. While the voltage of the first rising ramp waveform Ramp-up1 is supplied to the scan driving IC 64 through the first node n1 and the second node n2, the scan pulse voltage supply capacitor C57 Due to the presence, a voltage having a waveform rising from-(Vs-V57) to-(Vs-V57) + Vs = V57 is applied to the fourth node n4 of the scan pulse voltage supply unit 57. The slope of the first rising ramp waveform Ramp-up1 may appropriately adjust the resistance of the variable resistor R14 connected to the gate terminal of the fourteenth switch S14.

제 1 노드(n1)의 전압이 서스테인 펄스 전압까지 상승한 후 리셋기간의 제 2 셋업 기간(SU2)에 제 14 스위치(S14)를 턴오프시키고 제 15 스위치(S15)를 턴온시키면, 제 2 노드(n2)에는 서스테인 펄스 전압(Vs)이 인가되어 있기 때문에, 제 2 커패시터(C2)에 의하여 제 3 노드(n3)의 전압은 서스테인 펄스 전압(Vs)과 스캔 기 준 전압(Vsc)의 합의 전압까지 상승하게 되어, 스캔 구동 IC(54)에는 서스테인 펄스 전압(Vs)에서부터 스캔 기준 전압(Vsc)을 더한 값의 전압까지 상승하는 제 2 상승 램프 파형(Ramp-up2)의 전압이 공급될 수 있다. 한편, 제 1 노드(n1) 및 제 2 노드(n2)의 전압은 Vs의 전압으로, 스캔 펄스 전압 생성용 커패시터(C57)의 양단의 전압(V14)은 Vs-V57의 전압으로, 제 4 노드(n4)는 V57의 전압으로 계속 유지된다. 상기 제 15 스위치(S15)의 게이트단자에 연결된 가변저항(R15)의 저항값을 적절히 조정하게 되면 상기 제 2 상승 램프 파형(Ramp-up2)의 기울기가 조정될 수 있으며, 상기 제 14 스위치(S14)의 가변저항(R14)의 저항값 조절과 연동시켜 상기 제 1 상승 램프 파형(Ramp-up1)의 기울기와 동일하도록 조정될 수도 있다. After the voltage of the first node n1 rises to the sustain pulse voltage, the 14th switch S14 is turned off and the 15th switch S15 is turned on in the second setup period SU2 of the reset period. Since the sustain pulse voltage Vs is applied to n2), the voltage of the third node n3 is controlled by the second capacitor C2 to the sum of the sustain pulse voltage Vs and the scan reference voltage Vsc. As a result, the scan driver IC 54 may be supplied with a voltage of the second rising ramp waveform Ramp-up2 that rises from the sustain pulse voltage Vs to the voltage of the scan reference voltage Vsc. On the other hand, the voltage of the first node n1 and the second node n2 is the voltage of Vs, the voltage V14 across the scan pulse voltage generation capacitor C57 is the voltage of Vs-V57, the fourth node (n4) remains at the voltage of V57. When the resistance value of the variable resistor R15 connected to the gate terminal of the fifteenth switch S15 is appropriately adjusted, the slope of the second rising ramp waveform Ramp-up2 may be adjusted, and the fourteenth switch S14 may be used. It may be adjusted to be equal to the slope of the first rising ramp waveform Ramp-up1 in conjunction with adjusting the resistance of the variable resistor R14.

이어서, 리셋기간의 셋다운 기간(SD)에 제 15 스위치(S15) 및 제 5 스위치(S5)를 턴오프시킴과 동시에 제 4 스위치(S4) 및 제 12 스위치(S12)를 턴온시키면 도 7d에 도시된 바와 같은 전류 경로가 형성되며, 스캔 펄스 전압 생성용 커패시터(C57)의 양단의 전압(V14)은 Vs-V57로 계속 유지되어 있으므로, 스캔 펄스 전압 공급부(57)의 출력단자인 제 4 노드(n4)에는 스캔 펄스 전압(-Vy)으로서 -(Vs-V57) = -Vs+V57의 전압이 걸리게 되고, 따라서 셋다운 전압 공급부(56)를 통해 스캔 구동 IC(54)에 서스테인 펄스 전압(Vs)에서 이 전압(-Vs+V57)까지 하강하는 하강 램프 파형(Ramp-down)의 전압이 공급된다. 상기 하강 램프 파형의 기울기는 상기 제 12 스위치(S12)의 가변저항(R12)의 저항값 조절에 의해 조정될 수 있다.Subsequently, when the fifteenth switch S15 and the fifth switch S5 are turned off and the fourth switch S4 and the twelfth switch S12 are turned on at the same time in the set-down period SD of the reset period, it is shown in FIG. 7D. Since the current path is formed and the voltage V14 across the scan pulse voltage generating capacitor C57 is continuously maintained at Vs-V57, the fourth node (the output terminal of the scan pulse voltage supply unit 57) n4) is subjected to a voltage of-(Vs-V57) = -Vs + V57 as the scan pulse voltage (-Vy), and thus the sustain pulse voltage Vs is supplied to the scan driver IC 54 through the set-down voltage supply 56. Is supplied with a ramp ramp down ramp down to this voltage (-Vs + V57). The slope of the falling ramp waveform may be adjusted by adjusting the resistance value of the variable resistor R12 of the twelfth switch S12.

마지막으로 어드레스 기간에는 제 4 스위치(S4)를 계속하여 턴온시키고 제 12 스위치(S12)를 턴오프시킴과 동시에 제 10 스위치(S10)를 턴온시키면, 스캔 펄 스 전압 생성용 커패시터(C57)의 양단의 전압(V14)이 Vs-V57로 계속 유지되어 있으므로, -(Vs-V57) = -Vs+V57의 전압이 스캔 펄스 전압(-Vy)으로서 스캔 구동 IC(54)에 공급될 수 있다. 상술한 바와 같이 서로 다른 값의 셋다운 전압과 스캔 펄스 전압을 공급할 필요가 있는 경우에는, 필요한 소정의 전압이 인가되어야 할 때와 동기시켜 상기 조정가능 전압 레귤레이터(U57)의 전압값(V57)을 조정하여 셋다운 전압 공급부(56) 및 서스테인 펄스 전압 공급부(53)에 공급되는 전압의 크기를 개별적으로 조정하면 된다.Lastly, in the address period, if the fourth switch S4 is continuously turned on, the twelfth switch S12 is turned off, and the tenth switch S10 is turned on at the same time, both ends of the scan pulse voltage generation capacitor C57 are turned on. Since the voltage V14 is kept at Vs-V57, a voltage of-(Vs-V57) = -Vs + V57 can be supplied to the scan driving IC 54 as the scan pulse voltage -Vy. As described above, when it is necessary to supply different set-down voltages and scan pulse voltages, the voltage value V57 of the adjustable voltage regulator U57 is adjusted in synchronization with when the required predetermined voltage is to be applied. The magnitudes of the voltages supplied to the setdown voltage supply unit 56 and the sustain pulse voltage supply unit 53 may be individually adjusted.

이상 본 발명의 바람직한 실시예에 대해 설명하였으나, 본 발명에 의한 플라즈마 디스플레이 패널의 스캔 구동 장치 및 구동 방법은 본 발명의 기술적 사상의 범위 안에서 다양한 형태의 변형 및 응용이 가능하다. 예를 들면, 본 발명의 스캔 펄스 전압 공급부는 도 4에 도시된 종래 기술에 의한 셋업 전압 공급부와 함께 사용되더라도 상술한 목적을 달성할 수 있다. 결국, 상기 실시예들과 도면들은 본 발명의 내용을 상세히 설명하기 위한 목적일 뿐, 발명의 기술적 사상의 범위를 한정하고자 하는 것이 아니므로, 본 발명의 권리범위는 후술하는 청구범위 뿐만 아니라 그와 균등한 범위를 포함하여 판단되어야 한다. Although the preferred embodiments of the present invention have been described above, the scan driving apparatus and the driving method of the plasma display panel according to the present invention can be modified and applied in various forms within the scope of the technical idea of the present invention. For example, the scan pulse voltage supply of the present invention can achieve the above-mentioned object even when used with the setup voltage supply according to the prior art shown in FIG. After all, the embodiments and drawings are merely for the purpose of describing the details of the invention, and are not intended to limit the scope of the technical idea of the invention, the scope of the present invention is not limited to the claims to be described later and It should be judged to include an even range.

본 발명에 따르면, 서스테인 펄스 전압(Vs)을 이용하여 스캔 펄스 전압(-Vy)을 공급할 수 있어, 스캔 펄스 전압(-Vy)을 공급하기 위한 별도의 DC/DC 컨버터를 채용할 필요가 없어 구동 회로의 EMI가 감소되고 신뢰성 및 불량 발생률이 현저히 향상될 뿐만 아니라, 가격면에서도 종래의 SMPS에 비하여 저가격화가 가능하게 되 는 효과를 가진다.According to the present invention, since the scan pulse voltage (-Vy) can be supplied using the sustain pulse voltage (Vs), it is not necessary to employ a separate DC / DC converter for supplying the scan pulse voltage (-Vy). The EMI of the circuit is reduced, the reliability and the incidence of defects are significantly improved, and the price is lowered compared to the conventional SMPS.

Claims (8)

커패시터, 다이오드, 저항, 및 조정가능 전압 레귤레이터가 직렬로 연결되어 이루어진 스캔 펄스 전압 생성부를 포함하여 이루어지고, 상기 스캔 펄스 전압 생성부는 서스테인 방전 기간에 상기 커패시터의 한쪽 단자로부터 서스테인 펄스 전압을 입력받아 리셋 하강기간 및 어드레스 기간에 패널에 공급될 스캔 펄스 전압을 상기 커패시터의 다른쪽 단자로부터 출력시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔 구동 장치.And a scan pulse voltage generator in which a capacitor, a diode, a resistor, and an adjustable voltage regulator are connected in series. The scan pulse voltage generator receives a sustain pulse voltage from one terminal of the capacitor during a sustain discharge period and resets the reset pulse voltage generator. And a scan pulse voltage to be supplied to the panel in the falling period and the address period from the other terminal of the capacitor. 제 1 항에 있어서, The method of claim 1, 상기 커패시터의 상기 한쪽 단자는 서스테인 펄스가 상기 패널로 공급되는 경로에도 연결되고 상기 커패시터의 상기 다른쪽 단자는 상기 다이오드의 애노드에도 연결되며, 상기 저항의 한쪽 단자는 상기 다이오드의 캐소드에 연결되고 다른쪽 단자는 상기 조정가능 전압 레귤레이터를 거쳐 접지되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔 구동 장치.The one terminal of the capacitor is also connected to the path where the sustain pulse is supplied to the panel, the other terminal of the capacitor is also connected to the anode of the diode, and one terminal of the resistor is connected to the cathode of the diode and the other And a terminal is grounded through the adjustable voltage regulator. 제 1 항에 있어서,The method of claim 1, 상기 커패시터의 상기 한쪽 단자와 스캔 구동 IC 사이에 연결되어 서스테인 펄스가 상기 패널로 공급되는 경로의 일부를 형성하는 스위치를 더 포함하고, 상기 스캔 펄스 전압이 출력되는 동안 상기 커패시터에 연결된 상기 스위치의 한쪽 단자 는 접지됨과 동시에 상기 스위치는 턴오프되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔 구동 장치.A switch coupled between the one terminal of the capacitor and a scan driving IC to form a portion of a path through which a sustain pulse is supplied to the panel, wherein one side of the switch connected to the capacitor while the scan pulse voltage is output And the terminal is grounded and the switch is turned off. 제 1 항에 있어서, The method of claim 1, 상기 서스테인 펄스 전압을 이용하여 기저전압에서부터 서스테인 펄스 전압까지 상승하는 제 1 상승 램프 파형을 서스테인 펄스가 상기 패널로 공급되는 경로와 동일한 경로를 통해 상기 패널에 공급하고, 스캔 기준 전압을 이용하여 상기 서스테인 펄스 전압에서부터 상기 스캔 기준 전압을 더한 전압까지 상승하는 제 2 상승 램프 파형을 상기 패널에 공급하는 셋업 전압 공급부를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔 구동 장치. The first rising ramp waveform, which rises from the base voltage to the sustain pulse voltage using the sustain pulse voltage, is supplied to the panel through the same path as the sustain pulse is supplied to the panel, and the scan is performed using the sustain reference voltage. And a setup voltage supply unit configured to supply the panel with a second rising ramp waveform that rises from a pulse voltage to a voltage obtained by adding the scan reference voltage to the panel. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 및 제 2 상승 램프 파형의 기울기는 동일하도록 조정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔 구동 장치. And the slopes of the first and second rising ramp waveforms are adjusted to be the same. 커패시터, 다이오드, 저항, 및 조정가능 전압 레귤레이터가 직렬로 연결되어 이루어지며, 서스테인 펄스 전압 및 상기 커패시터의 충/방전전압의 경로를 제어하여 리셋 기간 및 어드레스 기간에 플라즈마 디스플레이 패널의 스캔 전극에 인가될 스캔 펄스 전압을 생성시키는 스캔 펄스 전압 생성부를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 스캔 구동 장치.A capacitor, a diode, a resistor, and an adjustable voltage regulator are connected in series, and control the path of the sustain pulse voltage and the charge / discharge voltage of the capacitor to be applied to the scan electrode of the plasma display panel in the reset period and the address period. And a scan pulse voltage generator for generating a scan pulse voltage. 제 1 항에 따른 스캔 펄스 전압 생성부를 포함하는 플라즈마 디스플레이 패널의 스캔 구동 장치를 이용하여 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,A method of driving a plasma display panel using a scan driving apparatus of a plasma display panel including a scan pulse voltage generator according to claim 1, 서스테인 방전 기간 또는 리셋 기간의 셋업 기간에 상기 커패시터를 소정의 전압까지 충전시키는 단계; 및Charging the capacitor to a predetermined voltage in a setup period of a sustain discharge period or a reset period; And 리셋 기간의 셋다운 기간 및 어드레스 기간에 상기 커패시터에 충전된 상기 소정의 전압을 이용하여 상기 패널에 하강 램프 파형 및 스캔 펄스 파형을 각각 공급하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.And supplying a falling ramp waveform and a scan pulse waveform to the panel using the predetermined voltage charged in the capacitor in a set-down period and an address period of a reset period, respectively. . 제 7 항에 있어서,The method of claim 7, wherein 상기 리셋 기간의 제 1 셋업 기간 동안에 상기 서스테인 펄스 전압을 이용하여 기저전압에서부터 서스테인 펄스 전압까지 상승하는 제 1 상승 램프 파형을 상기 패널에 공급하는 단계; 및Supplying the panel with a first rising ramp waveform that rises from a base voltage to a sustain pulse voltage using the sustain pulse voltage during the first setup period of the reset period; And 상기 리셋 기간의 제 2 셋업 기간 동안에, 스캔 기준 전압을 이용하여 상기 서스테인 펄스 전압에서부터 상기 스캔 기준 전압을 더한 전압까지 상승하는 제 2 상승 램프 파형을 상기 패널에 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.During the second set-up period of the reset period, supplying the panel with a second rising ramp waveform that rises from the sustain pulse voltage to the voltage plus the scan reference voltage using a scan reference voltage. Driving method of plasma display panel.
KR1020060009544A 2006-02-01 2006-02-01 Scan Driving Apparatus and Driving Method of Plasma Display Panel KR100753834B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060009544A KR100753834B1 (en) 2006-02-01 2006-02-01 Scan Driving Apparatus and Driving Method of Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060009544A KR100753834B1 (en) 2006-02-01 2006-02-01 Scan Driving Apparatus and Driving Method of Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20070079118A KR20070079118A (en) 2007-08-06
KR100753834B1 true KR100753834B1 (en) 2007-08-31

Family

ID=38599814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009544A KR100753834B1 (en) 2006-02-01 2006-02-01 Scan Driving Apparatus and Driving Method of Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100753834B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823490B1 (en) * 2007-01-19 2008-04-21 삼성에스디아이 주식회사 Appararus and driving method of plasma display

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020062142A (en) * 2001-01-19 2002-07-25 후지츠 히다찌 플라즈마 디스플레이 리미티드 Circuit for driving flat display device
JP2004199026A (en) * 2002-10-24 2004-07-15 Pioneer Electronic Corp Device for driving display panel
KR20040071491A (en) * 2003-02-06 2004-08-12 삼성에스디아이 주식회사 driver circuit of plasma display panel comprising scan voltage generator circuit
KR20050083006A (en) * 2004-02-20 2005-08-24 후지츠 히다찌 플라즈마 디스플레이 리미티드 Drive circuit and drive method
KR20050093886A (en) * 2004-03-19 2005-09-23 삼성에스디아이 주식회사 Driving apparatus and method of plasma display panel
KR20050113877A (en) * 2004-05-31 2005-12-05 삼성에스디아이 주식회사 Driving method of plasma display panel and plasma display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020062142A (en) * 2001-01-19 2002-07-25 후지츠 히다찌 플라즈마 디스플레이 리미티드 Circuit for driving flat display device
JP2004199026A (en) * 2002-10-24 2004-07-15 Pioneer Electronic Corp Device for driving display panel
KR20040071491A (en) * 2003-02-06 2004-08-12 삼성에스디아이 주식회사 driver circuit of plasma display panel comprising scan voltage generator circuit
KR20050083006A (en) * 2004-02-20 2005-08-24 후지츠 히다찌 플라즈마 디스플레이 리미티드 Drive circuit and drive method
KR20050093886A (en) * 2004-03-19 2005-09-23 삼성에스디아이 주식회사 Driving apparatus and method of plasma display panel
KR20050113877A (en) * 2004-05-31 2005-12-05 삼성에스디아이 주식회사 Driving method of plasma display panel and plasma display device

Also Published As

Publication number Publication date
KR20070079118A (en) 2007-08-06

Similar Documents

Publication Publication Date Title
KR100433213B1 (en) Method and apparatus for driving plasma display panel
JP4584924B2 (en) Plasma display panel driving apparatus and method
KR20020016199A (en) Low Voltage Address Driving Method of Plasma Display Panel
JP2005321804A (en) Plasma display apparatus and its driving method
EP1693821A2 (en) Plasma display apparatus and driving method thereof
KR20040002309A (en) Plasma display panel and driving method thereof
US20050258776A1 (en) Plasma display apparatus and driving method thereof
JP2005338842A (en) Plasma display apparatus
KR100753834B1 (en) Scan Driving Apparatus and Driving Method of Plasma Display Panel
KR100746256B1 (en) Driving apparatus and method for plasma display panel
EP1677280A2 (en) Plasma display apparatus and driving method thereof
US20060033683A1 (en) Plasma display apparatus and driving method thereof
KR20060083040A (en) Apparatus for driving plasma display panel
KR100750277B1 (en) Plasma Display Apparatus and Driving Method thereof
US20050237274A1 (en) Plasma display apparatus and method for driving the same
US7619586B2 (en) Plasma display apparatus and method for driving the same
KR100746569B1 (en) Method for driving plasma display panel
KR100475157B1 (en) Plasma display panel
KR100760290B1 (en) Driving apparatus of plasma display panel and driving method thereof
KR100759575B1 (en) Energy recovery circuit of display panel and driving apparatus therewith
EP1876580A2 (en) Apparatus for driving plasma display panel
KR100708744B1 (en) Apparatus for driving plasma display panel
KR20080032698A (en) Driving apparatus and method for plasma display panel
JP2009192650A (en) Plasma display apparatus and driving method for plasma display panel
KR20080032321A (en) Driving method for plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee