KR100752589B1 - 발광다이오드 - Google Patents

Abstract

발광다이오드가 제공된다. 상기 발광다이오드는 기판 상에 위치하는 제1 반도체층, 상기 제1 반도체층 상에 위치하고, 상기 제1 반도체층의 일부를 노출하는 활성층, 상기 활성층 상에 위치하는 제2 반도체층, 상기 노출된 제1 반도체층 상에 위치하는 제1 전극 및 상기 제2 반도체층 상에 위치하는 제2 전극을 포함하며, 상기 제1 전극은 상기 기판의 일변의 일측에 위치하는 제1 주요부와, 상기 제1 주요부로부터 상기 기판의 다른 변들을 따라 신장하는 제1 연장부를 갖고, 상기 제2 전극은 상기 기판의 상기 일변의 타측에 위치하는 제2 주요부와, 상기 제2 주요부로부터 신장하되 상기 기판의 중심부에서 상기 제1 연장부와 대향하는 제2 연장부를 갖는다.

발광다이오드, 전극, 주요부, 연장부

Description

발광다이오드{LIGHT EMITTING DIODE}

도 1은 종래 기술에 따른 발광다이오드를 설명하기 위한 평면도이다.

도 2는 도 1의 Ⅰ-Ⅰ'라인을 따라 취해진 단면도이다.

도 3은 도 1의 발광다이오드의 위치에 따른 광도(luminous intensity)를 설명하기 위한 도면이다.

도 4는 본 발명의 일 실시예에 따른 발광다이오드를 설명하기 위한 평면도이다.

도 5는 도 4의 Ⅰ-Ⅰ'라인 및 Ⅱ-Ⅱ'라인을 따라 취해진 단면도이다.

도 6은 도 4의 발광다이오드의 위치에 따른 광도를 설명하기 위한 도면이다.

도 7은 본 발명의 다른 실시예에 따른 발광다이오드를 설명하기 위한 평면도이다.

도 8은 도 7의 Ⅰ-Ⅰ'라인 및 Ⅱ-Ⅱ'라인을 따라 취해진 단면도이다.

♧ 도면의 주요부분에 대한 참조번호의 설명 ♧

110 : 기판 120 : 제1 반도체층

130 : 활성층 140 : 제2 반도체층

150 : 투명전극 160 : 제1 전극

170 : 제2 전극

본 발명은 반도체 장치에 관한 것으로, 더욱 상세하게는 발광다이오드에 관한 것이다.

일반적으로 발광다이오드(LED:light emitting diode)는 전자와 홀의 재결합에 기초하여 발광하는 반도체 장치로서 광통신, 전자기기에서 여러 형태의 광원으로 널리 사용되고 있다.

발광다이오드에서 발생되는 광의 주파수(또는 파장)는 사용되는 반도체 재료의 밴드 갭 함수이다. 즉, 작은 밴드 갭에서는 상대적으로 낮은 에너지와 긴 파장의 광자를 발생하고, 큰 밴드 갭에서는 보다 짧은 파장의 광자를 발생한다. 예들 들어, 비교적 큰 밴드 갭을 갖는 반도체 재료인 Ⅲ족 질화물계 반도체, 특히 질화 갈륨(GaN)은 청색 또는 자외선 파장을 갖는 빛을 생성한다. 단파장 LED는 광기록 장치(optical storage)의 저장 공간을 증가시킬 수 있는 장점을 갖고 있다.

이러한 단파장의 청색광을 발생하는 GaN는 다른 Ⅲ족 질화물계 반도체와 마찬가지로 벌크 단결정체를 형성할 수 없다. 따라서, GaN결정의 성장을 위해 적절한 기판을 사용하여야 한다. 이러한 GaN결정을 성장시키기 위한 기판으로는 사파이어 기판이 대표적이다. 그러나, 이러한 사파이어 기판은 절연성이기 때문에 GaN계 발광다이오드의 두 전극(n형 전극과 p형 전극)은 사파이어 기판 상에 수평하게 배치된다.

도 1은 종래 기술에 따른 발광다이오드를 설명하기 위한 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'라인을 따라 취해진 단면도이다.

도 1 및 도 2를 참조하면, 발광다이오드는 사파이어 기판(10) 상에 차례로 형성된 n형 GaN층(20), 다중 양자 우물(MQW:multi-quantum well) 구조의 활성층(30), 및 p형 GaN층(40)을 포함한다.

p형 GaN층(40)과 활성층(30)의 일부를 건식 식각하여 n형 GaN층(20)의 일부가 노출된다. 노출된 n형 GaN층(20)과 p형 GaN층(40) 상에 각각 n형 전극(60)과 p형 전극(70)이 형성된다. 일반적으로 전류 주입 면적을 증가시키면서도 휘도에 악영향을 주지 않기 위해서 p형 GaN층(40)과 p형 전극(70) 사이에 투명전극(50,transparent electrode)이 형성된다.

종래의 발광다이오드에서 n형 전극(60)과 p형 전극(70)은 기판(10)의 양측에 각각 배치되고, p형 전극(70)은 기판(10)의 변들을 따라 n형 전극(60)의 양측벽과 대향하도록 신장한다.

도 3은 도 1의 발광다이오드의 위치에 따른 광도(luminous intensity)를 설명하기 위한 도면이다. 도 3에서 제1 전극 및 제2 전극을 제외한 부분은 서로 다른 색들로 표현된다. 상기 서로 다른 색들은 발광다이오드에서 다른 크기의 광도를 나타낸다. 예컨대, 빨강은 상대적으로 큰 광도를 나타내고, 초록은 상대적으로 작은 광도를 나타낸다.

도 1 및 도 3을 참조하면, n형 전극(60)과 인접한 영역(A)에서 빨간색이 나타나고, p형 전극(70)과 인접한 영역(B)에서 녹색이 나타난다. 즉, n형 전극(60) 과 인접한 영역(A)은 밝게 나타나고, p형 전극(70)과 인접한 부분(B)은 어둡게 나타난다. 또, n형 전극(60)이 위치한 기판(10)의 좌측에서 p형 전극(70)이 위치한 기판(10)의 우측으로 갈수록 발광다이오드에서 나타나는 색들이 빨강→분홍→노랑→연두→초록으로 다양하게 바뀐다. 이는 발광다이오드가 위치에 따라 광도가 균일하지 않음을 의미한다.

본 발명이 이루고자 하는 기술적 과제는 균일한 광도를 갖는 발광다이오드를 제공하는 것이다.

본 발명의 실시예들에 따른 발광다이오드는: 기판 상에 위치하는 제1 반도체층; 상기 제1 반도체층 상에 위치하고, 상기 제1 반도체층의 일부를 노출하는 활성층; 상기 활성층 상에 위치하는 제2 반도체층; 상기 노출된 제1 반도체층 상에 위치하고, 상기 기판의 일변의 일측에 위치하는 제1 주요부와, 상기 제1 주요부로부터 상기 기판의 다른 변들을 따라 신장하는 제1 연장부를 갖는 제1 전극; 및 상기 제2 반도체층 상에 위치하고, 상기 기판의 상기 일변의 타측에 위치하는 제2 주요부와, 상기 제2 주요부로부터 신장하되 상기 기판의 중심부에서 상기 제1 연장부와 대향하는 제2 연장부를 갖는 제2 전극을 포함한다.

상기 기판은 서로 대향하는 두 쌍의 변들을 포함하되, 상기 두 쌍의 변들은 시계방향으로 차례로 배치되는 제1 변, 제2 변, 제3 변, 및 제4 변을 포함할 수 있다. 상기 제1 주요부는 상기 제1 변 및 상기 제2 변에 인접하게 배치되고, 상기 제1 연장부는 상기 제2 변, 상기 제3 변 및 상기 제4 변을 따라 신장할 수 있다. 상기 제2 주요부는 상기 제1 변 및 상기 제4 변과 인접하게 배치되고, 상기 제2 연장부는 상기 제3 변 및 제4 변과 대향하도록 신장할 수 있다. 상기 제1 전극 및 상기 제2 전극 간 대향거리는 일정할 수 있다. 상기 제1 연장부는 "ㄷ"형 모양을 갖고, 상기 제2 연장부는 "ㄱ"형 모양을 가질 수 있다.

본 발명의 실시예들에 따른 발광다이오드는: 기판 상에 위치하는 제1 반도체층; 상기 제1 반도체층 상에 위치하고, 상기 제1 반도체층의 일부를 노출하는 활성층; 상기 활성층 상에 위치하는 제2 반도체층; 상기 제2 반도체층 상에 위치하고, 상기 기판의 일변의 일측에 위치하는 제2 주요부와, 상기 제2 주요부로부터 상기 기판의 다른 변들을 따라 신장하는 제2 연장부를 갖는 제2 전극; 및 상기 노출된 제1 반도체층 상에 위치하고, 상기 기판의 상기 일변의 타측에 위치하는 제2 주요부와, 상기 제1 주요부로부터 신장하되 상기 기판의 중심부에서 상기 제2 연장부와 대향하는 제1 연장부를 갖는 제1 전극을 포함한다.

상기 기판은 서로 대향하는 두 쌍의 변들을 포함하되, 상기 두 쌍의 변들은 시계방향으로 차례로 배치되는 제1 변, 제2 변, 제3 변, 및 제4 변을 포함할 수 있다. 상기 제2 주요부는 상기 제1 변 및 상기 제4 변과 인접하게 배치되고, 상기 제2 연장부는 상기 제4 변, 상기 제3 변, 및 상기 제2 변을 따라 신장할 수 있다. 상기 제1 주요부는 상기 제1 변 및 상기 제2 변에 인접하게 배치되고, 상기 제1 연장부는 상기 제2 변 및 제3 변과 대향하도록 신장할 수 있다. 상기 제1 전극 및 상기 제2 전극 간 대향거리는 일정할 수 있다. 상기 제1 연장부는 "ㄱ"형 모양을 갖고, 상기 제2 연장부는 "ㄷ"형 모양을 가질 수 있다.

이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.

본 명세서에서 제1, 제2 등의 용어가 다양한 요소들을 기술하기 위해서 사용되었지만, 상기 요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이러한 용어들은 단지 상기 요소들을 서로 구별시키기 위해서 사용되었을 뿐이다. 또, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막이 개재될 수도 있다는 것을 의미한다. 도면들에서, 막 또는 영역들의 두께 등은 명확성을 기하기 위하여 과장되게 표현될 수 있다.

도 4는 본 발명의 일 실시예에 따른 발광다이오드를 설명하기 위한 평면도이고, 도 5는 도 4의 Ⅰ-Ⅰ'라인 및 Ⅱ-Ⅱ'라인을 따라 취해진 단면도이다.

도 4 및 도 5를 참조하면, 기판(110) 상에 제1 반도체층(120)이 위치한다. 기판(110)은 서로 대향하는 두 쌍의 변들을 포함할 수 있다. 상기 두 쌍의 변들은 시계방향으로 차례로 배치되는 제1 변(110_1), 제2 변(110_2), 제3 변(110_3), 및 제4 변(110_4)을 포함할 수 있다. 즉, 제1 변(110_1)과 제3 변(110_3)이 서로 대 향하고, 제2 변(110_2)과 제4 변(110_4)이 서로 대향한다. 기판(110)은 GaN와 같은 질화물계 반도체의 결정을 성장시킬 수 있는 기판, 예컨대 사파이어 기판일 수 있다. 제1 반도체층(120)은 n형 GaN을 포함할 수 있다. 기판(110)과 제1 반도체층(120) 사이에 스트레스를 완화시킬 수 있는 버퍼층(미도시)이 개재할 수 있다.

제1 반도체층(120) 상에 활성층(130)이 위치한다. 활성층(130)은 다중 양자 우물(MQW:multi-quantum well) 구조를 가질 수 있다. 제1 반도체층(120)의 일부는 활성층(130)에 의해 덮히지 않고 노출된다. 활성층(130) 상에 제2 반도체층(140)이 위치하고, 제2 반도체층(140) 상에 투명전극(150)이 위치한다. 제2 반도체층(140)은 p형 GaN을 포함할 수 있고, 투명전극(150)은 Ni/Au 또는 ITO(Indium Tin Oxide) 등과 같은 투명한 도전물질을 포함할 수 있다.

노출된 제1 반도체층(120) 상에 제1 전극(160)이 위치하고, 투명전극(150) 상에 제2 전극(170)이 위치한다. 제1 전극(160)과 제2 전극(170)은 각각 n형 전극과 p형 전극일 수 있다. 제1 전극(150)과 제2 전극(170)은 금속 물질을 포함할 수 있다.

제1 전극(160)은 제1 주요부(161)와, 제1 주요부(161)로부터 신장된 제1 연장부(162)를 포함하고, 제2 전극(170)은 제2 주요부(171)와, 제2 주요부(161)로부터 신장된 제2 연장부(172)를 포함한다. 제1 주요부(161) 및 제2 주요부(171)는 각각 제1 전극(160) 및 제2 전극(170)과 외부 전원(미도시)을 전기적으로 연결시키는 본딩 와이어와의 접속 영역을 제공할 수 있다. 제1 주요부(161)는 기판(110)의 제1 변(110_1) 및 제2 변(110_2)에 인접하게 배치되고, 제1 연장부(162)는 기 판(110)의 제2 변(110_2), 제3 변(110_3) 및 제4 변(110_4)을 따라 신장할 수 있다. 제2 주요부(171)는 기판(110)의 제1 변(110_1) 및 제4 변(110_4)과 인접하게 배치되고, 제2 연장부(172)는 기판(110)의 중심부에서 제1 연장부(162)와 대향하도록 신장할 수 있다. 즉, 제2 연장부(172)는 기판(110)의 제3 변(110_3) 및 제4 변(110_4)과 대향하도록 신장할 수 있다. 예컨대, 제1 연장부(162)는 "ㄷ"형 모양을 가질 수 있고, 제2 연장부(172)는 "ㄱ"형 모양을 가질 수 있다.

본 실시예에서 제1 주요부(161) 및 제2 주요부(171)가 모두 기판(110)의 일변에 배치되기 때문에 제1 연장부(162) 및 제2 연장부(172)가 용이하게 배치될 수 있다. 또, 제1 연장부(162) 및 제2 연장부(172)에 의해 제1 전극(160)과 제2 전극(170)의 대향거리는 일정하게 유지될 수 있다. 이에 의해, 제1 전극(160)과 제2 전극(170) 간 전류의 흐름이 발광다이오드 전체적으로 균일하게 확산될 수 있고, 발광다이오드는 균일한 광도를 가질 수 있다. 본 실시예에 따른 발광다이오드가 균일한 광도를 가질 수 있는 이론적 근거는 한국특허출원 제2006-108576호에 개시되어 있으므로 여기서는 생략한다.

도 6은 도 4의 발광다이오드의 위치에 따른 광도를 설명하기 위한 도면이다. 도 4 및 도 6을 참조하면, 제1 전극(160) 및 제2 전극(170)을 제외한 발광다이오드 전영역에서 분홍과 노랑이 나타나고, 종래의 발광다이오드에서 나타난 연두와 초록이 나타나지 않는다. 즉, 본 실시예에 따른 발광다이오드는 종래의 발광다이오드보다 밝고 균일한 광도를 가질 수 있다.

도 7은 본 발명의 다른 실시예에 따른 발광다이오드를 설명하기 위한 평면도 이고, 도 8은 도 7의 Ⅰ-Ⅰ'라인 및 Ⅱ-Ⅱ'라인을 따라 취해진 단면도이다. 본 실시예에서는 전술한 실시예와 중복되는 부분의 설명은 생략하고, 차이나는 부분을 위주로 설명한다.

도 7 및 도 8을 참조하면, 기판(110) 상에 제1 반도체층(120)이 위치하고, 제1 반도체층(120) 상에 활성층(130)이 위치한다. 제1 반도체층(120)의 일부는 활성층(130)에 의해 덮히지 않고 노출된다. 활성층(130) 상에 제2 반도체층(140)이 위치하고, 제2 반도체층(140) 상에 투명전극(150)이 위치한다. 노출된 제1 반도체층(120) 상에 제1 전극(160)이 위치하고, 투명전극(150) 상에 제2 전극(170)이 위치한다.

제1 전극(160)은 제1 주요부(161)와, 제1 주요부(161)로부터 신장된 제1 연장부(162)를 포함하고, 제2 전극(170)은 제2 주요부(171)와, 제2 주요부(161)로부터 신장된 제2 연장부(172)를 포함한다. 제1 주요부(161) 및 제2 주요부(171)는 각각 제1 전극(160) 및 제2 전극(170)과 외부 전원(미도시)을 전기적으로 연결시키는 본딩 와이어와의 접속 영역을 제공할 수 있다.

제2 주요부(171)는 기판(110)의 제1 변(110_1) 및 제4 변(110_4)에 인접하게 배치되고, 제2 연장부(172)는 기판(110)의 제4 변(110_4), 제3 변(110_3) 및 제2 변(110_2)을 따라 신장할 수 있다. 제1 주요부(161)는 기판(110)의 제1 변(110_1) 및 제2 변(110_2)과 인접하게 배치되고, 제1 연장부(162)는 기판(110)의 중심부에서 제2 연장부(172)와 대향하도록 신장할 수 있다. 즉, 제1 연장부(162)는 기판(110)의 제2 변(110_2) 및 제3 변(110_3)과 대향하도록 신장할 수 있다. 예컨대, 제2 연장부(172)는 "ㄷ"형 모양을 가질 수 있고, 제1 연장부(162)는 "ㄱ"형 모양을 가질 수 있다.

본 실시예에서는 전술한 실시예와 달리 제1 전극과 제2 전극의 모양이 서로 바뀌었지만, 본 실시예는 전술한 실시예와 동일한 효과를 가질 수 있다.

이제까지 본 발명에 대한 구체적인 실시예들을 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

본 발명의 실시예들에 따르면, 발광다이오드의 제1 전극과 제2 전극 간 전류의 흐름이 균일하게 확산될 수 있고, 발광다이오드는 전 영역에서 균일한 광도를 가질 수 있다.

Claims (10)

1. 기판 상에 위치하는 제1 반도체층;

   상기 제1 반도체층 상에 위치하고, 상기 제1 반도체층의 일부를 노출하는 활성층;

   상기 활성층 상에 위치하는 제2 반도체층;

   상기 노출된 제1 반도체층 상에 위치하고, 상기 기판의 일변의 일측에 위치하는 제1 주요부와, 상기 제1 주요부로부터 상기 기판의 다른 변들을 따라 신장하는 제1 연장부를 갖는 제1 전극; 및

   상기 제2 반도체층 상에 위치하고, 상기 기판의 상기 일변의 타측에 위치하는 제2 주요부와, 상기 제2 주요부로부터 상기 기판의 중심부로 신장하고 상기 제1 연장부와 대향하는 제2 연장부를 갖는 제2 전극을 포함하며,

   상기 기판은 서로 대향하는 두 쌍의 변들을 포함하되, 상기 두 쌍의 변들은 시계방향으로 차례로 배치되는 제1 변, 제2 변, 제3 변 및 제4 변을 포함하고,

   상기 제1 주요부는 상기 제1 변 및 상기 제2 변에 인접하게 배치되고, 상기 제1 연장부는 상기 제2 변, 상기 제3 변 및 상기 제4 변에 인접하게 배치되도록 상기 제2 변, 상기 제3 변 및 상기 제4 변을 따라 신장하고,

   상기 제2 주요부는 상기 제1 변 및 상기 제4 변과 인접하게 배치되고, 상기 제2 연장부는 상기 제3 변 및 제4 변과 대향하도록 신장하는 발광다이오드.
2. 삭제
3. 삭제
4. 제 1 항에 있어서,

   상기 제1 전극 및 상기 제2 전극 간 대향거리는 일정한 발광다이오드.
5. 제 1 항에 있어서,

   상기 제1 연장부는 "ㄷ"형 모양을 갖고, 상기 제2 연장부는 "ㄱ"형 모양을 갖는 발광다이오드.
6. 기판 상에 위치하는 제1 반도체층;

   상기 제1 반도체층 상에 위치하고, 상기 제1 반도체층의 일부를 노출하는 활성층;

   상기 활성층 상에 위치하는 제2 반도체층;

   상기 제2 반도체층 상에 위치하고, 상기 기판의 일변의 일측에 위치하는 제2 주요부와, 상기 제2 주요부로부터 상기 기판의 다른 변들을 따라 신장하는 제2 연장부를 갖는 제2 전극; 및

   상기 노출된 제1 반도체층 상에 위치하고, 상기 기판의 상기 일변의 타측에 위치하는 제1 주요부와, 상기 제1 주요부로부터 상기 기판의 중심부로 신장하고 상기 제2 연장부와 대향하는 제1 연장부를 갖는 제1 전극을 포함하며,

   상기 기판은 서로 대향하는 두 쌍의 변들을 포함하되, 상기 두 쌍의 변들은 시계방향으로 차례로 배치되는 제1 변, 제2 변, 제3 변 및 제4 변을 포함하고,

   상기 제2 주요부는 상기 제1 변 및 상기 제4 변과 인접하게 배치되고, 상기 제2 연장부는 상기 상기 제4 변, 상기 제3 변 및 상기 제2 변에 인접하게 배치되도록 상기 제4 변, 상기 제3 변 및 상기 제2 변을 따라 신장하고,

   상기 제1 주요부는 상기 제1 변 및 상기 제2 변에 인접하게 배치되고, 상기 제1 연장부는 상기 제2 변 및 제3 변과 대향하도록 신장하는 발광다이오드.
7. 삭제
8. 삭제
9. 제 6 항에 있어서,

   상기 제1 전극 및 상기 제2 전극 간 대향거리는 일정한 발광다이오드.
10. 제 6 항에 있어서,

    상기 제1 연장부는 "ㄱ"형 모양을 갖고, 상기 제2 연장부는 "ㄷ"형 모양을 갖는 발광다이오드.

Images