KR100750568B1 - 반도체칩의 시험 장치 - Google Patents

반도체칩의 시험 장치 Download PDF

Info

Publication number
KR100750568B1
KR100750568B1 KR1020060106345A KR20060106345A KR100750568B1 KR 100750568 B1 KR100750568 B1 KR 100750568B1 KR 1020060106345 A KR1020060106345 A KR 1020060106345A KR 20060106345 A KR20060106345 A KR 20060106345A KR 100750568 B1 KR100750568 B1 KR 100750568B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
output
load
unit
power supply
Prior art date
Application number
KR1020060106345A
Other languages
English (en)
Inventor
장석원
김재중
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020060106345A priority Critical patent/KR100750568B1/ko
Application granted granted Critical
Publication of KR100750568B1 publication Critical patent/KR100750568B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체칩의 시험 장치에 관한 것으로, 적어도 하나 이상의 반도체칩 시료를 고정하는 반도체칩고정부와, 사용자의 선택에 따라 상기 반도체칩고정부에 고정된 반도체칩의 동작주기를 결정함과 아울러 그 반도체칩의 출력부하를 결정하여, 가변적인 반도체칩의 시험조건을 제공하는 입출력부하조정부와, 상기 입출력부하조정부의 시험조건에 따른 반도체칩의 출력전압 또는 출력전류를 사용자가 인식할 수 있는 데이터로 변환하여 표시하는 시험결과표시부를 포함한다. 이와 같은 구성의 본 발명은 전원의 공급주기를 조절하고, 출력부하량을 조절할 수 있어 단일한 장치를 사용하여 다양한 조건으로 반도체칩의 신뢰성과 가속 수명 시험을 수행할 수 있는 효과가 있다.

Description

반도체칩의 시험 장치{Test device for semiconductor chip}
도 1은 본 발명 반도체칩의 시험 장치의 바람직한 실시예에 따른 블록 구성도이다.
도 2는 도 1에서 입출력부하조정부의 상세 블록 구성도이다.
도 3은 상기 입출력부하조정부 일실예의 회로도이다.
도 4는 상기 입출력부하조정부 다른 실시예의 회로도이다.
*도면의 주요 부분에 대한 부호의 설명*
100:반도체칩 고정부 110:레귤레이터
200:입출력부하조정부 210:가변전원공급부
220:전원공급제어부 230:부하선택부
240:출력부하부 300:통신포트
400:데이터변환부 500:컴퓨터
600:표시부
본 발명은 반도체칩의 시험 장치에 관한 것으로, 보다 상세하게는 반도체칩의 신뢰성 시험과 수명 예측 시험을 할 수 있는 반도체칩의 시험 장치에 관한 것이다.
일반적으로, 종래 반도체칩의 시험 장치는 일정한 조건의 전원공급환경에서 그 반도체칩의 출력신호를 검출하여 반도체칩의 신뢰성을 평가하였다.
이와 같은 방법은 해당 반도체칩의 동작 조건에 부합하는 전원공급조건과 출력부하조건을 만족하는 상태에서 진행되는 것으로, 동일한 조건의 시험장치에서는 그 전원공급조건 및 출력부하조건을 다양하게 변경하는 것이 용이하지 않았다.
상기와 같은 동작전원공급에 의한 신뢰성 평가 이외에 제조된 반도체칩의 동작 가능한 온도 범위와, 열악한 조건에서의 동작 신뢰성 등을 판단하기 위하여 직접 반도체칩을 특정한 온도나 습도 환경에 노출시켜 그 동작을 시험하는 방법이 사용될 수 있다.
일반적인 반도체칩은 설계온도보다 10℃ 높은 온도에서 그 수명이 50%정도 감소하는 것으로 알려져 있으며, 전자기기 발열부품의 접합부(Junction)에서 발생하는 온도는 반도체 칩의 정상 동작과 신뢰성에 영향을 미치므로 제품 성능을 결정 하는 중요한 요인이 된다.
이와 같은 이유로 상기 접합부의 온도를 최대한계온도 이하로 유지시켜야 하며, 일반적인 경우 칩의 안전을 고려하여 접합부의 온도를 작동온도 이하로 유지시켜야 한다.
상기 반도체 칩의 동작온도범위를 설정하기 위해서 정확한 반도체 칩의 발열량을 측정할 필요가 있으며, 이러한 발열량을 토대로 반도체 칩의 방열방법을 선택해야 한다.
반도체칩 제조회사에서 제공하는 칩의 전기적인 특성은 칩 접합부의 동작온도, 저장온도 및 소비전력량을 표시하고 있으나, 정확한 발열량 측정의 어려움 때문에 접합부의 발열량이 정확하게 기재되어 있지 않다.
이러한 정확하지 않은 발열량의 기재에 의하여 회로설계자들은 그 반도체칩을 사용하는 인쇄회로기판(PCB)의 설계에 어려움을 격고 있으며, 고발열량 칩의 경우에는 냉각을 위한 방열판 설계에 추가적인 어려움을 격고 있다.
또한, 종래 반도체칩의 시험 장치는 온도조건의 변화와 함께 상기 전원의 공급과 출력부하의 가변에 의한 시험을 할 수 없어 보다 다양한 시험조건에서의 반도체칩 시험이 불가능한 문제점이 있었다.
상기와 같은 문제점을 감안한 본 발명은 동일한 장치를 사용하여 다양한 시험 동작 조건을 제공할 수 있는 반도체칩의 시험 장치를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 적어도 하나 이상의 반도체칩 시료를 고정하는 반도체칩고정부와, 사용자의 선택에 따라 상기 반도체칩고정부에 고정된 반도체칩의 동작주기를 결정함과 아울러 그 반도체칩의 출력부하를 결정하여, 가변적인 반도체칩의 시험조건을 제공하는 입출력부하조정부와, 상기 입출력부하조정부의 시험조건에 따른 반도체칩의 출력전압 또는 출력전류를 사용자가 인식할 수 있는 데이터로 변환하여 표시하는 시험결과표시부를 포함한다.
상기 시험결과표시부는 통신포트를 통해 출력되는 상기 반도체칩의 출력전압 또는 전류를 디지털데이터로 변환하는 데이터변환부와, 상기 데이터변환부에서 변환된 디지털데이터를 해석하여 표시부에 표시하는 컴퓨터를 포함할 수 있다.
상기 입출력부하조정부는 사용자의 선택에 따라 가변적인 전원을 공급하는 전원공급부와, 사용자의 설정에 따라 상기 전원공급부의 전원의 공급주기를 변경하여 상기 반도체칩의 입력단에 공급하는 전원공급제어부와, 상기 전원공급제어부를 통해 공급되는 전원을 사용자의 선택에 의해 다수의 출력경로 일부 또는 전부를 통해 출력하는 부하선택부와, 상기 부하선택부의 다수의 출력경로 각각에 공급되는 전원의 유무에 따라 상기 반도체칩의 출력부하저항을 결정하는 출력부하부를 포함할 수 있다.
상기 전원공급제어부는 클럭을 카운트하여 설정된 카운트에 부합하면 제어신호를 출력하는 타이머와, 상기 타이머의 제어신호에 따라 상기 가변전원공급부의 전원을 상기 반도체칩의 입력단으로 공급제어하는 스위치를 포함할 수 있다.
상기 부하선택부는 상기 전원공급제어부를 통해 공급되는 전원이 다수의 출력경로중 일부 또는 전부를 통해 출력될 수 있도록 선택하는 상기 출력경로와 동수의 수동 또는 외부제어신호에 의해 동작하는 스위치를 포함할 수 있다.
상기 출력부하부는 상기 부하선택부의 선택에 따라 접점이 변경되는 다수의 릴레이와, 상기 다수의 릴레이 각각의 접점상태 변경에 따라 상기 반도체칩의 출력부하로 작용할 수 있는 다수의 부하저항을 포함할 수 있다.
상기 다수의 부하저항은 각각 동일한 릴레이에 의해 다수의 반도체칩 각각의 부하로 작용할 수 있도록 다채널 연결구조로 구성할 수 있다.
상기 다채널 구조에서 동일 채널에 속하는 다수의 부하저항은 동일한 반도체 칩의 출력단에 부하로 작용할 때 상호 병렬연결될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 의해 한정되는 것은 아니다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명 반도체칩의 시험 장치의 바람직한 실시예에 따른 구성도이다.
도 1을 참조하면, 본 발명 반도체칩의 시험 장치의 바람직한 실시예는 반도체칩을 고정하는 반도체칩고정부(100)와, 가속수명시험이 가능하도록 설정된 주기에 따라 전원을 상기 반도체칩고정부(100)에 고정된 반도체칩에 공급함과 아울러 그 반도체칩의 출력부하를 조절하여 반도체칩에 인가되는 스트레스를 조절하는 입출력부하조정부(200)와, 상기 반도체칩의 출력데이터를 수신하는 통신포트(300)와, 상기 통신포트(300)에 수신된 데이터를 판독가능한 데이터로 변환하는 데이터 변환부(400)와, 상기 데이터 변환부(400)에서 변환된 데이터를 처리하여 표시부(600)에 표시하는 컴퓨터(500)를 포함한다.
이하, 상기와 같은 본 발명 반도체칩의 시험 장치의 바람직한 실시예의 구성 및 작용을 보다 상세히 설명한다.
먼저, 신뢰성 시험 및 가속수명시험의 대상인 반도체칩을 상기 반도체칩고정부(100)에 고정시킨다.
상기 반도체칩고정부(100)는 하나 또는 둘 이상의 반도체칩을 고정하여, 동시에 하나 또는 둘 이상의 반도체칩에 대한 신뢰성과 가속수명시험이 가능하도록 한다.
상기 반도체칩고정부(100)는 항온조 내에 설치될 수 있다.
그 다음, 상기 입출력부하조정부(200)는 상기 반도체칩고정부(100)에 고정된 반도체칩에 전원을 주기적으로 공급하며, 사용자의 선택에 따라 그 반도체칩의 출력부하를 변경하게 된다.
이와 같은 전원의 공급 및 출력부하의 변경은 반도체칩고정부(100)에 고정된 반도체칩의 신뢰성과 함께 수명에 대한 가속시험을 하기 위한 것이다.
도 2는 상기 입출력부하조정부(200)의 상세 블록 구성도이다.
도 2를 참조하면, 상기 입출력부하조정부(200)는 사용자의 선택에 따라 가변된 전원을 공급하는 가변전원공급부(210)와, 상기 가변전원공급부(210)의 전원을 상기 반도체칩고정부(100)에 고정된 반도체칩에 주기적으로 공급하는 전원공급제어부(220)와, 사용자의 선택에 따라 상기 전원공급제어부(220)의 다수(n)의 출력경로 각각에 선택적으로 인가하는 부하선택부(230)와, 상기 부하선택부(230)의 다수의 출력경로 각각을 통해 공급되는 전압에 따라 반도체칩에 대한 출력부하를 조정하는 출력부하부(240)을 포함하며, 이를 보다 상세히 설명한다.
먼저, 가변전원공급부(210)는 사용자의 제어에 의해 전원을 가변할 수 있으며, 사용자가 특정한 값의 전원을 선택하면, 그 선택된 전원을 일정하게 공급한다.
그 다음, 상기 가변전원공급부(210)의 전원은 전원공급제어부(220)에 의해 주기적으로 상기 반도체칩고정부(100)에 고정된 반도체칩에 인가된다.
이때, 상기 반도체칩고정부(100)에 고정된 반도체칩이 다수인 경우 다수의 반도체칩 각각에 전원이 주기적으로 공급되며, 전원이 공급될 때 그 반도체칩이 동작하여 그 반도체칩 각각의 특성에 부합하는 출력전압을 출력한다.
즉, 상기 전원공급제어부(220)에 의해 상기 반도체칩은 주기적으로 턴온과 턴오프를 반복하며, 그 출력전압의 변화를 검출하여 반도체칩의 신뢰성을 검사할 수 있으며, 가속수명시험이 가능하게 된다.
상기 전원공급제어부(220)는 사용자가 조정할 수 있는 타이머 등의 스위칭제어수단을 포함하며, 사용자가 반도체칩의 시험목적에 따라 반도체칩의 턴온과 턴오프 주기를 결정할 수 있게 된다.
그리고 상기 전원공급제어부(220)의 주기적인 전원은 부하선택부(230)에 공급된다.
상기 부하선택부(230)는 전원공급제어부(220)에서 공급되는 전원을 n개의 출력경로로 출력할 수 있는 구성을 가지며, 상기 n개의 출력경로 중 특정한 경로에 공급된 전원이 분배되어 출력될 수 있도록 하는 스위치를 포함할 수 있다.
이때의 스위치는 수동스위치 또는 별도의 전원 공급에 의해 동작하는 스위치일 수 있다.
상기 출력부하부(240)는 각각 병렬연결되는 다수의 저항을 구비하며, 그 저항 각각을 상기 반도체칩의 출력단에 연결제어하는 다수의 릴레이를 구비할 수 있으며, 그 다수의 릴레이는 상기 부하선택부(230)의 다수의 출력경로 각각에 연결된다.
또한, 상기 시험할 반도체칩의 수가 다수인 것을 감안하여 상기 출력부하부(240)는 다수의 반도체칩 각각의 출력단 부하를 제어할 수 있도록 다수의 채널을 구비할 수 있다.
이와 같이 출력부하부(240)에 의해 반도체칩의 출력부하를 조정할 수 있으며, 그 출력부하가 증가하면 시험중인 반도체칩은 부하의 증가에 의한 스트레스가 증가하게 되어 보다 가혹한 조건에서 동작하게 된다.
이를 통해 반도체칩의 신뢰성과 가속수명시험의 조건을 사용자가 원하는 형태로 조정할 수 있게 된다.
상기 출력부하부(240)를 통해 출력되는 반도체칩의 출력전압은 통신포트(300)를 통해 데이터변환부(400)에 전달된다.
상기 데이터변환부(400)는 반도체칩의 출력전압인 아날로그 전압을 컴퓨터(500)에서 인식할 수 있는 디지털데이터로 변환하고, 컴퓨터(500)는 그 디지털데이터를 해석하여 표시부(600)에 표시함으로써 사용자가 반도체칩의 출력변화를 통 해 그 반도체칩의 신뢰성과 수명을 판단할 수 있도록 한다.
이처럼 본 발명 반도체칩의 시험 장치에 따른 바람직한 실시예는 시험할 반도체칩에 주기적으로 전원을 공급하여 턴온과 턴오프를 반복하고, 그 출력부하를 조정함으로써 단일한 장치를 사용하여 다양한 시험조건을 제공할 수 있게 된다.
아래에서는 상기 입출력부하조정부(200)의 구성에 대한 구체적인 실시예들을 들어 보다 상세히 설명한다.
<실시예 1>
도 3은 상기 입출력부하조정부(200)의 구체적인 일실예의 회로도이다.
도 3을 참조하면, 상기 입출력부하조정부(200)는 사용자의 선택에 따라 전압을 가변하여 공급하는 가변전원공급부(210)와, 사용자가 설정가능한 타이머(221)에 의해 온오프제어되는 스위치(222)를 포함하여 상기 가변전원공급부(210)의 전압을 주기적으로 시험대상 반도체칩인 레귤레이터(110)의 입력단에 입력하는 전원공급제어부(220)와, 사용자의 수동 선택에 따라 온오프제어되는 다수의 수동스위치(231,232,233)을 포함하여 상기 전원공급제어부(220)에 의해 주기적으로 공급되는 전압에 의한 전류를 선택된 출력경로로 출력하는 부하선택부(230)와, 각각 상기 부하선택부(230)의 출력경로 각각에 공급되는 전류에 의해 제어되는 다수의 릴레이(241,242,243)와 그 릴레이(241,242,243)에 의해 상기 레귤레이터(110)의 출력단 에 선택적으로 상호 병렬연결되는 부하저항(R1,R2,R3)을 포함하는 출력부하부(240)로 구성된다.
이하, 상기와 같은 구성의 입출력부하조정부(200) 일실시예의 동작을 보다 상세하게 설명한다.
상기 시험할 반도체칩인 레귤레이터(110)가 12V의 전압을 공급받아 5V의 일정한 전압을 출력하는 것일 때, 사용자는 가변전원공급부(210)를 조정하여 그 가변전원공급부(210)에서 12V의 전압이 출력되도록 한다.
또한, 사용자는 전원공급제어부(220)의 타이머(221)를 조정하여 스위치(222)의 온오프 주기를 설정할 수 있다. 가속 수명 시험을 위하여 상기 스위치(222)의 온오프 주기를 보다 짧게 설정할 수 있으며, 이는 레귤레이터(110)의 턴온 턴오프 반복의 속도를 높이게 된다.
상기 타이머(221)는 클럭을 카운트하여 설정된 카운트에 부합하면, 상기 스위치(222)를 온 또는 오프시키는 제어신호를 출력한다.
아울러 사용자는 부하선택부(230)의 수동스위치(231,232,233) 각각에 대하여 닫힘과 열림 상태를 조정할 수 있다.
상기 수동스위치(231,232,233)가 모두 열린상태에서는 부하저항(R1,R2,R3)이 그 레귤레이터(110)의 출력부하로 작용하지 않으며, 각 부하저항(R1,R2,R3)이 각각 레귤레이터(110)의 출력단에 병렬연결되어 있으므로, 하나의 수동스위치만 닫혀 있 는 상태에서 가장 큰 값을 출력부하를 부여할 수 있다.
상기의 예에서는 수동스위치(231,232,233)을 사용하였으나, 수동스위치를 사용하지 않고 외부제어신호에 의해 온오프 상태를 조정할 수 있는 스위치를 사용할 수 있다.
상기 부하저항(R1,R2,R3) 각각은 그 저항값이 동일하거나, 각기 다른 것을 사용할 수 있다.
이와 같이 사용자가 가변전원공급부(210), 전원공급제어부(220)의 타이머(221), 부하선택부(230)의 수동스위치(231,232,233)를 선택하면, 상기 전원공급제어부(230)에 의해 가변전원공급부(210)의 12V 전압이 상기 레귤레이터(110)의 입력단에 인가된다.
그 레귤레이터(110)는 그 입력단에 12V의 전압이 공급될 때에만 5V의 출력전압을 출력하며, 그 출력전압은 통신포트(300)를 통해 데이터변환부(400)에서 디지털 데이터로 변환되고, 컴퓨터(500)에 의해 표시부(600)에 사용자가 시험결과를 판단할 수 있도록 표시된다.
상기 수동스위치(231,232,233)의 조정에 따라 릴레이(241,242,243)는 그 접점을 변경하게 되며, 접점의 변경에 따라 레귤레이터(110)에는 부하저항(R1,R2,R3)이 선택적으로 연결되어 출력부하가 변경된다.
이와 같은 동작으로 시험대상 반도체칩인 레귤레이터(110)는 출력부하가 결정되어, 동작시 레귤레이터(110)가 받은 스트레스가 조절된다.
<실시예 2>
도 4는 상기 입출력부하조정부(200)의 다른 실시예의 회로도이다.
도 4를 참조하면, 상기 입출력부하조정부(200)는 사용자의 선택에 따라 전압을 가변하여 공급하는 가변전원공급부(210)와, 사용자가 설정가능한 타이머(221)에 의해 온오프제어되는 스위치(222)를 포함하여 상기 가변전원공급부(210)의 전압을 주기적으로 시험대상 반도체칩인 다수의 레귤레이터(110)의 입력단에 공통입력하는 전원공급제어부(220)와, 사용자의 수동 선택에 따라 온오프제어되는 다수의 수동스위치(231,232,233)을 포함하여 상기 전원공급제어부(220)에 의해 주기적으로 공급되는 전압에 의한 전류를 선택된 출력경로로 출력하는 부하선택부(230)와, 각각 상기 부하선택부(230)의 출력경로 각각에 공급되는 전류에 의해 제어되는 다수의 릴레이(241,242,243),(244,245,246)와 그 릴레이(241,242,243),(244,245,246)에 의해 상기 다수의 레귤레이터(110)의 출력단 각각에 선택적으로 상호 병렬연결되는 부하저항(R1,R2,R3),(R4,R5,R6)을 포함하는 다채널의 출력부하부(240)로 구성된다.
이와 같은 구성은 시험할 반도체칩인 레귤레이터(110)가 다수인 경우 그 레귤레이터 각각의 출력부하를 제어하기 위하여 출력부하부(240)를 다채널로 구성한 것으로, 그 동작은 단일 채널의 출력부하부(240)와 동일하므로 그 상세한 동작의 설명은 생략한다.
이처럼, 상기 출력부하부(240)의 구성을 복수의 릴레이(241,242,243),(244,245,246)와 그 릴레이 각각의 상태에 따라 일단이 복수의 레귤레이터(110) 출력단 각각에 일단이 연결 또는 연결되지 않는 다수의 부하저항(R1,R2,R3),(R4,R5,R6)을 구비하여, 다수의 레귤레이터(110)의 신뢰성과 가속 수명 시험을 할 수 있게 된다.
이는 동일 조건으로 제조된 다수의 레귤레이터(110)를 동시에 시험하여, 시험에 요구되는 시간을 단축할 수 있어, 통상 다수의 반도체칩의 시험결과 평균치를 이용하여 전체 반도체칩의 신뢰성과 수명을 예측하는 시험에서 보다 시험에 요구되는 시간을 단축할 수 있게 된다.
이상에서는 본 발명을 특정의 바람직한 실시 예들을 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예들에 한정되지 않으며 본 발명의 개념을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능하다.
상기한 바와 같이 본 발명 반도체칩의 시험 장치는 시료에 공급되는 전원의 공급주기를 조절하고, 출력부하량을 조절할 수 있어 단일한 장치를 사용하여 다양 한 조건으로 반도체칩의 신뢰성과 가속 수명 시험을 수행할 수 있는 효과가 있다.
또한, 본 발명 반도체칩의 시험 장치는 부하저항과 그 부하저항을 시료인 반도체칩의 출력단에 선택적으로 연결할 수 있는 릴레이를 추가함으로써, 동시에 다수의 반도체칩의 신뢰성과 수명을 시험할 수 있는 효과가 있다.

Claims (8)

  1. 적어도 하나 이상의 반도체칩 시료를 고정하는 반도체칩고정부;
    사용자의 선택에 따라 상기 반도체칩고정부에 고정된 반도체칩의 동작주기를 결정함과 아울러 그 반도체칩의 출력부하를 결정하여, 가변적인 반도체칩의 시험조건을 제공하는 입출력부하조정부; 및
    상기 입출력부하조정부의 시험조건에 따른 반도체칩의 출력전압 또는 출력전류를 사용자가 인식할 수 있는 데이터로 변환하여 표시하는 시험결과표시부를 포함하는 반도체칩의 시험 장치.
  2. 제1항에 있어서,
    상기 시험결과표시부는,
    통신포트를 통해 출력되는 상기 반도체칩의 출력전압 또는 전류를 디지털데이터로 변환하는 데이터변환부; 및
    상기 데이터변환부에서 변환된 디지털데이터를 해석하여 표시부에 표시하는 컴퓨터를 포함하는 반도체칩의 시험 장치.
  3. 제1항에 있어서,
    상기 입출력부하조정부는,
    사용자의 선택에 따라 가변적인 전원을 공급하는 전원공급부;
    사용자의 설정에 따라 상기 전원공급부의 전원의 공급주기를 변경하여 상기 반도체칩의 입력단에 공급하는 전원공급제어부;
    상기 전원공급제어부를 통해 공급되는 전원을 사용자의 선택에 의해 다수의 출력경로 일부 또는 전부를 통해 출력하는 부하선택부; 및
    상기 부하선택부의 다수의 출력경로 각각에 공급되는 전원의 유무에 따라 상기 반도체칩의 출력부하저항을 결정하는 출력부하부를 포함하는 반도체칩 시험 장치.
  4. 제3항에 있어서,
    상기 전원공급제어부는,
    클럭을 카운트하여 설정된 카운트에 부합하면 제어신호를 출력하는 타이머; 및
    상기 타이머의 제어신호에 따라 상기 가변전원공급부의 전원을 상기 반도체칩의 입력단으로 공급제어하는 스위치를 포함하는 반도체칩 시험 장치.
  5. 제3항에 있어서,
    상기 부하선택부는,
    상기 전원공급제어부를 통해 공급되는 전원이 다수의 출력경로중 일부 또는 전부를 통해 출력될 수 있도록 선택하는 상기 출력경로와 동수의 수동 또는 외부제어신호에 의해 동작하는 스위치를 포함하는 반도체칩 시험 장치.
  6. 제3항에 있어서,
    상기 출력부하부는,
    상기 부하선택부의 선택에 따라 접점이 변경되는 다수의 릴레이; 및
    상기 다수의 릴레이 각각의 접점상태 변경에 따라 상기 반도체칩의 출력부하로 작용할 수 있는 다수의 부하저항을 포함하는 반도체칩 시험 장치.
  7. 제6항에 있어서,
    상기 다수의 부하저항은 각각 동일한 릴레이에 의해 다수의 반도체칩 각각의 부하로 작용할 수 있도록 다채널 연결구조를 가지는 것을 특징으로 하는 반도체칩 시험 장치.
  8. 제7항에 있어서,
    상기 다채널 구조에서 동일 채널에 속하는 다수의 부하저항은 동일한 반도체 칩의 출력단에 부하로 작용할 때 상호 병렬연결되는 것을 특징으로 하는 반도체칩 시험 장치.
KR1020060106345A 2006-10-31 2006-10-31 반도체칩의 시험 장치 KR100750568B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060106345A KR100750568B1 (ko) 2006-10-31 2006-10-31 반도체칩의 시험 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060106345A KR100750568B1 (ko) 2006-10-31 2006-10-31 반도체칩의 시험 장치

Publications (1)

Publication Number Publication Date
KR100750568B1 true KR100750568B1 (ko) 2007-08-20

Family

ID=38614893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060106345A KR100750568B1 (ko) 2006-10-31 2006-10-31 반도체칩의 시험 장치

Country Status (1)

Country Link
KR (1) KR100750568B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106507103A (zh) * 2016-12-02 2017-03-15 深圳市华宇半导体有限公司 3通道高清视频编码器测试电路
US11869569B2 (en) 2021-09-10 2024-01-09 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064116A (ko) * 2001-02-01 2002-08-07 엘지이노텍 주식회사 아이씨 테스트 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064116A (ko) * 2001-02-01 2002-08-07 엘지이노텍 주식회사 아이씨 테스트 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106507103A (zh) * 2016-12-02 2017-03-15 深圳市华宇半导体有限公司 3通道高清视频编码器测试电路
CN106507103B (zh) * 2016-12-02 2023-12-19 深圳市华力宇电子科技有限公司 3通道高清视频编码器测试电路
US11869569B2 (en) 2021-09-10 2024-01-09 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system

Similar Documents

Publication Publication Date Title
EP2648012A1 (en) On-chip test technique for low drop-out regulators, comprising finite state machine
EP3326046B1 (en) Apparatus and scheme for io-pin-less calibration or trimming of on-chip regulators
US8988141B2 (en) On-chip port current control arrangement
WO2010125733A1 (ja) 電流制御装置及び保護装置
CN102474093A (zh) 保护继电器
US8338758B2 (en) Heater power control circuit and burn-in apparatus using the same
KR100750568B1 (ko) 반도체칩의 시험 장치
KR20210063376A (ko) 전기 또는 전자 시스템의 특성 온도를 결정하는 방법
CN219871718U (zh) 一种电源测试系统
US6590405B2 (en) CMOS integrated circuit and timing signal generator using same
US8816891B2 (en) Wide range input current circuitry for an analog to digital converter
EP2628364A2 (en) Dynamic power control for a two wire process instrument
KR100961909B1 (ko) 피오이 스위치 테스트 장치
KR20150002131A (ko) 보호 회로, 이를 이용한 회로 보호 방법 및 표시장치
US20070262778A1 (en) Dc test apparatus
KR101398914B1 (ko) 집적회로장치
CN111211761A (zh) 开关电路
CN110767502B (zh) 用于调节线圈的电流的方法、控制器和系统
KR0145986B1 (ko) 맨브레인 스위치 자동 검사장치
KR20050060902A (ko) 센스 앰프를 이용한 칩 내부의 전압 강하 측정 회로
CN113655400A (zh) 一种电源测试方法及工具
US20160224041A1 (en) Circuit arrangement and a method for operating a circuit arrangement
CN115015621A (zh) 电压监视装置
JP2004085290A (ja) Icテスタ
KR101065828B1 (ko) 항공기 온도 조절 감지기 출력 신호 측정 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110711

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee