KR100749176B1 - Ｏｆｄｍａ-ｔｄｄ 시스템에서의 주파수 오프셋 보상장치및 그 보상방법 - Google Patents

Ｏｆｄｍａ-ｔｄｄ 시스템에서의 주파수 오프셋 보상장치및 그 보상방법 Download PDF

Info

Publication number
KR100749176B1
KR100749176B1 KR1020060072814A KR20060072814A KR100749176B1 KR 100749176 B1 KR100749176 B1 KR 100749176B1 KR 1020060072814 A KR1020060072814 A KR 1020060072814A KR 20060072814 A KR20060072814 A KR 20060072814A KR 100749176 B1 KR100749176 B1 KR 100749176B1
Authority
KR
South Korea
Prior art keywords
frequency offset
symbol
map
offset compensation
unit
Prior art date
Application number
KR1020060072814A
Other languages
English (en)
Inventor
장경희
강승원
선태형
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020060072814A priority Critical patent/KR100749176B1/ko
Application granted granted Critical
Publication of KR100749176B1 publication Critical patent/KR100749176B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2657—Carrier synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2692—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation with preamble design, i.e. with negotiation of the synchronisation sequence with transmitter or sequence linked to the algorithm used at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0069—Loop filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 OFDMA-TDD 시스템에서의 주파수 오프셋 보상장치 및 그 보상방법에 관한 것으로, 상기 주파수 오프셋 보상장치는, 오프셋 보상신호에 따라 아날로그 형태로 수신된 하향링크 프리앰블 심볼과 DL-MAP의 심볼에 포함된 주파수 오프셋을 보상하는 주파수 오프셋 보상부; 상기 주파수 오프셋이 보상된 아날로그 형태의 수신신호를 디지털 형태로 변환시키는 A/D 변환부; 상기 하향링크 프리앰블 심볼 및 상기 DL-MAP의 심볼을 이용하여 상기 A/D 변환부를 통해 전달되는 수신신호의 위상변화를 측정하고, 이를 이용해 주파수 오프셋을 검출하는 주파수 오프셋 검출부; 상기 주파수 오프셋 검출부에서 검출된 오프셋 값의 잡음성분을 제거하여 출력하는 루프 필터부; 상기 루프 필터부의 출력을 그에 대응하는 적절한 상수의 아날로그 값으로 변환시키는 PDM 변환부; 및 상기 PDM 변환기로부터 변환된 값에 따라 오프셋 보상신호를 발생시키고, 상기 오프셋 보상신호를 상기 주파수 오프셋 보상부로 출력하는 전압제어발진기;를 포함한다.
OFDMA-TDD, 주파수 오프셋 보상장치, 하향링크 프리앰블, DL-MAP

Description

ＯＦＤＭＡ-ＴＤＤ 시스템에서의 주파수 오프셋 보상장치 및 그 보상방법{DEVICE AND METHOD FOR FREQUENCY OFFSET COMPENSATION IN ORTHOGONAL FREQUENCY DIVISION MULTIPLEXING ACCESS-TIME DIVISION DUPLEXING SYSTEM}
도 1은 일반적인 OFDMA-TDD 시스템의 블록도,
도 2는 도 1에 포함된 일반적인 디지털 프론트 엔드의 블록도,
도 3은 일반적인 OFDMA-TDD 시스템에 사용되는 프레임 구조를 나타낸 도면,
도 4는 도 3에 포함된 하향링크 프리앰블 심볼을 나타낸 도면,
도 5는 주파수 오프셋으로 인해 발생된 CP와 CP에 해당하는 데이터의 평균 위상변화를 나타낸 도면,
도 6은 수학식 2를 나타낸 블록도,
도 7은
Figure 112006055546050-pat00001
,
Figure 112006055546050-pat00002
,
Figure 112006055546050-pat00003
함수를 나타낸 그래프,
도 8은 종래의 주파수 오프셋 보상과정을 나타낸 블록도,
도 9는 본 발명의 일실시예에 따른 주파수 오프셋 보상장치의 블록도,
도 10은 도 9의 주파수 오프셋 검출부를 나타내는 블록도,
도 11은 본 발명에 의한 주파수 오프셋 보상과정을 설명하기 위한 블록도,
도 12는 종래와 본 발명의 주파수 오프셋 보상신호를 나타낸 그래프,
도 13 내지 도 16은 본 발명에 의한 주파수 오프셋 보상방법을 나타낸 흐름도.
*도면의 주요 부호에 대한 설명*
91 : A/D 변환부 92 : 주파수 오프셋 보상부
93 : 주파수 오프셋 검출부 94 : 루프 필터부
95 : PDM 변환부 96 : 전압제어발진기
101: 데이터 추출부 102: 컨쥬게이션부
103: 곱셈부 104: 위상 변화량 연산부
본 발명은 OFDMA-TDD(Orthogonal Frequency Division Mulitiplexing Access-Time Division Duplexing) 시스템에서 주파수 오프셋을 보상하기 위한 장치 및 그 보상방법에 관한 것으로, 보다 상세하게는 하향링크 프레임의 프리앰블 심볼(이하 '하향링크 프리앰블 심볼'이라 함)과 더불어 하향링크를 제어하는 다운 링크 맵(Down Link-MAP; 이하 'DL-MAP' 이라 함)의 심볼을 이용함으로써 수신기의 주파수 오프셋(offset) 보상성능을 향상시킬 수 있는 주파수 오프셋 보상장치 및 그 보상방법에 관한 것이다.
최근 이동통신 서비스는 광속, 멀티미디어 영상, 이메일, 멀티미디어 메시지 등 다양한 서비스를 제공하면서 새로운 시장을 형성하고 있다.
이에 따라, 최근에는 휴대인터넷 서비스에 대한 연구가 활발해지고 있으며, 이에 대한 관련 장비 및 부품의 개발에 박차를 가하고 있다.
이러한 휴대 인터넷 서비스의 국내 표준인 와이브로(wibro)는, 사용자가 이동하고 있는 상태에서도 고속 데이터 서비스가 가능하도록 하기 위해 OFDM(Orthogonal Frequency Division Multiplexing)이라는 신호 전송 방식을 사용하고 있다.
또한, 여러 명의 사용자가 동시에 인터넷 서비스를 받을 수 있도록 OFDM에 근간을 둔 OFDMA라는 다중 접속 방식을 사용하고 있으며, 사용자에게 인터넷 서비스를 안정적으로 제공하기 위해 기지국과 단말기에 여러 개의 안테나를 장착하는 MIMO(Multiple Input Multiple Output)기술을 옵션으로 사용할 수 있도록 규정하고 있다.
이러한 OFDM 시스템은 인접한 부반송파간의 직교성을 이용하여 주파수 사용 효율이 높고, 연속된 심볼 사이에 보호 구간을 삽입하여 다중 경로 채널에 강인한 특성을 갖는다. 이러한 OFDM 시스템의 장점을 기반으로 하여 다중 사용자에게 서로 다른 부반송파를 할당하는 OFDMA-TDD 시스템에 대한 연구가 활발히 진행되고 있다.
한편, 송수신기의 국부발진기 간에 발생되는 주파수 오차와 단말기 이동에 따른 도플러 현상은 주파수 오프셋을 발생시킨다. 다수의 부반송파를 사용하는 OFDMA-TDD 시스템의 경우 주파수 오프셋이 발생하게 되면, 수신 신호의 인페이 즈(In phase) 성분과 직교 페이즈(Quadrature phase) 성분의 위상이 변화하게 되어 반송파간의 직교성을 유지할 수 없게 된다.
이에 따라 부반송파간의 간섭 (ICI : Inter-Carrier Interference)이 발생하게 되고 이로 인해 수신기의 심각한 성능 열화가 발생하게 되므로, OFDMA-TDD 시스템에서 수신기의 성능 열화를 방지하기 위해서는 주파수 오프셋을 효율적으로 보상할 수 있는 주파수 오프셋 보상장치를 사용하여야 한다.
도 1은 일반적인 OFDMA-TDD 시스템의 블록도를 나타낸다. 도 1에서 도시한 바와 같이, OFDMA-TDD 시스템은 크게 송신기와 수신기로 구분할 수 있다.
먼저, 송신기는 하이브리드 인코더(Hybrid Encoder; 11b), 인터리버 블록(Interleaver Block; 11c), 심볼 매퍼(Symbol Mapper; 11d), 파일롯 & 데이터 할당기(pilot & Data Allocator; 11e),스크램블러(Scrambler; 11f), OFDM 변조기(OFDM Modulator; 11g)로 구성된다.
여기서, 상기 하이브리드 인코더(11b)는 입력 신호(11a)에 잉여성분을 추가하여 그 추가된 입력 신호를 채널(Multipath & AWGN Chammel; 13)을 통해 전송할 때, 송신된 신호가 채널(13)의 영향을 받더라도 수신기에서 에러 없이 송신된 신호를 복원해낼 수 있도록 하는 역할을 한다.
또한, 상기 인터리버 블록(11c)은 송신신호가 채널(13)을 통해 전송되는 동안 발생될 수 있는 군집 에러를 방지하도록 입력 신호를 인터리빙(interleaving) 해주는 기능을 수행한다.
또한, 상기 심볼 매퍼(11d)는 송신기의 입력(11a)을 복소수의 심볼로 변환시 키며, 상기 파일롯 & 데이터 할당기(11e)는 송신 신호가 채널을 통해 전송되는 동안 발생되는 채널(13)의 영향을 추정하기 위해서 파일롯을 데이터와 함께 할당한다.
또한, 상기 스크램블러(11f)는 셀(cell) 간의 간섭을 줄이기 위해 송신기에서 전송될 신호에 셀 고유의 코드를 곱해주며, 상기 OFDM 변조기(11g)는 데이터를 다중 반송파에 실어주는 기능을 수행한다.
한편, 수신기는 디지털 프론트 엔드(Digital Front End; 12h), OFDM 복조기(OFDM DeModulator; 12g), 디스크램블러(Descrambler; 12f), 채널 추정기(Channel Estimator; 12e), 심볼 디매퍼(Symbol Demapper; 12d), 디인터리버 블록(Deinterleaver Block; 12c), 하이브리드 디코더(Hybrid Decoder; 12b)로 구성되어 복조된 수신신호(12a)를 출력한다.
여기서, 상기 디지털 프론트 엔드(12h)는 수신 신호에 포함된 DC 오프셋과 주파수 오프셋을 제거하고, 크기가 작아진 수신 신호의 크기를 증폭시키며, 상기 OFDM 복조기(12g)는 송신기의 OFDM 변조기(11g)에 대해 복조 과정을 수행한다.
또한, 상기 디스크램블러(12f)는 송신기의 스크램블러(11f)에 대해 복조 과정을 수행하고, 상기 채널 추정기(12e)는 파일롯을 이용하여 채널(13)의 영향을 추정하며, 상기 심볼 디매퍼(12d)는 송신기의 심볼 매퍼(11d)에 대해 복조 과정을 수행한다.
또한, 상기 디인터리버 블록(12c)는 송신기의 인터리버 블록(11c)에 대해 복조 과정을 수행하고, 상기 하이브리드 디코더(12b)는 송신기의 하이브리드 인코 더(11b) 에 대해 복조 과정을 수행한다.
도 2는 도 1에 포함된 일반적인 디지털 프론트 엔드의 블록도를 나타낸다,
도 2에서 도시한 바와 같이, 일반적인 디지털 프론트 엔드는 아날로그 신호를 디지털 신호로 변환 시키는 ADC (Analog to Digital Converter; 21), 수신 신호에 포함된 DC 오프셋을 제거하는 DC 오프셋 보상장치(22), 수신 신호에 포함된 주파수 오프셋을 보상하는 주파수 오프셋 보상장치(23), 채널을 통과한 수신신호의 크기를 증폭시키는 자동이득 제어장치(Automatic Gain Controller; 24)로 구성된다.
도 2에서 도시한 바와 같이, 주파수 오프셋을 보상하는 주파수 오프셋 보상장치(23)는 도 1의 디지털 프론트 엔드에 포함된다. 따라서, 주파수 오프셋 보상장치는 수신기의 제일 앞 단에 위치하며, 주파수 오프셋으로 인한 수신 신호의 인페이즈 성분과 직교 페이즈 성분의 위상 변화를 측정함으로써 주파수 오프셋을 검출하고, 이에 따라 오프셋 보상 신호를 발생시켜 주파수 오프셋을 보상하게 된다.
상술한 바와 같이, 일반적인 주파수 오프셋 보상장치는 수신신호의 위상변화를 측정함으로써 주파수 오프셋을 검출하는데, 이하 도 3 내지 도 7을 참고로 하여 일반적인 평균 위상 변화량을 측정하는 과정 및 이를 통해 주파수 오프셋을 검출하는 과정을 설명하기로 한다.
도 3은 일반적인 OFDMA-TDD 시스템에 사용되는 프레임 구조를 나타낸 도면이며, 도 4는 도 3에 포함된 하향링크 프리앰블 심볼을 나타낸 도면이다
도 4는 도 3에 도시된 하향 링크 프레임의 첫 번째 심볼인 프리앰블을 나타 내며, 도 4의 프리앰블은 고속 퓨리에 변환(Fast Fourier Transform; 이하 'FFT'라 함)의 크기가 1024이고 주기적 프리픽스(Cyclic Prefix ; 이하 'CP' 라 함)의 크기가 128인 심볼을 나타낸다.
도 4에 도시한 바와 같이, 하향링크 프리앰블 심볼은 전송하고자 하는 데이터(42)와 다중 경로에 강인한 특성을 갖도록 데이터의 마지막 128개의 샘플(D)을 복사한 CP(41)로 구성된다.
한편, 주파수 오프셋으로 인한 위상 변화는 후술할 수학식 1 또는 수학식 2를 적용함으로써 산출할 수 있다.
도 5는 주파수 오프셋으로 인해 발생된 CP{arg(h(k))}와 CP에 해당하는 데이터{arg(h(k-n))}의 평균 위상변화를 나타낸 도면으로서, 입력에 따른 tan-1 값이 미리 저장된 룩업 테이블(Look-Up Table)을 이용하여 도 5에 도시된 평균 위상변화를 구하는 방법이 수학식 1이며, 근사화 방법을 통해 도 5에 도시된 평균 위상 변화량을 구하는 방법이 바로 수학식 2이다.
Figure 112006055546050-pat00004
여기서,
Figure 112006055546050-pat00005
와 CP는 각각 평균 위상 변화량과 주기적 프리픽스의 크기를 나타내며, arg, h, k, n은 각각 위상, CP에 해당하는 데이터, CP에 해당하는 데이터의 인덱스(Index), 그리고 CP와 CP에 해당하는 데이터의 거리를 나타내는 FFT의 크기를 의미한다.
Figure 112006055546050-pat00006
여기서,
Figure 112006055546050-pat00007
와 CP는 각각 평균 위상 변화량과 주기적 프리픽스의 크기를 나타내며, Im, h, k, n, *는 각각 수신신호의 허수부 값, CP에 해당하는 데이터, CP에 해당하는 데이터의 인덱스(Index), CP와 CP에 해당하는 데이터의 거리를 나타내는 FFT의 크기, 그리고 컨쥬게이션(Conjugation)을 의미한다.
도 6은 수학식 2를 블록도로 나타낸 것으로서, 도 6에 도시한 바와 같이, 상기 수학식 2는 CP(61)에 해당하는 데이터를 추출하고, 상기 추출된 CP에 해당하는 데이터를 컨쥬게이션(63)하며, 그 후 상기 컨쥬게이션된 CP에 해당하는 데이터와 CP(61)를 곱하고(64), 그 곱한 값을 CP의 크기로 나누는 연산(65)을 통해 평균 위상 변화량(
Figure 112006055546050-pat00008
; 66)을 구한다.
한편, 상기 수학식 2는 다음의 수학식 3과 같이 전개될 수 있다.
Figure 112006055546050-pat00009
상기 수학식 3을 통해 앞서 설명한 수학식 2의 결과는 CP와 CP에 해당하는 데이터간의 발생된 위상차에 의한 사인값임을 알 수 있다.
도 7은
Figure 112006055546050-pat00010
,
Figure 112006055546050-pat00011
,
Figure 112006055546050-pat00012
함수를 나타낸 그래프이다. 도 7에서 도시한 바와 같이,
Figure 112006055546050-pat00013
와
Figure 112006055546050-pat00014
가 유사하며,
Figure 112006055546050-pat00015
의 선형성범위와
Figure 112006055546050-pat00016
가 유사함을 알 수 있다.
따라서, 사인 형태의 평균 위상 변화량이 반복적인 주파수 오프셋 보상을 통해서
Figure 112006055546050-pat00017
의 선형성 범위에 포함될 경우, 근사화된 상기 수학식 2의 결과는 바로 평균 위상 변화량으로 사용될 수 있으며, 이에 따라 룩업 테이블을 이용하는 상기 수학식 1보다 근사화된 상기 수학식 2를 이용하여 위상변화를 구하는 것이 하드웨어의 복잡도를 줄일 수 있다.
따라서, 이하 본 명세서에서는 상기 수학식 2를 이용하여 평균 위상변화를 구하는 것으로 가정하고 설명하기로 한다.
한편, 연산된 평균 위상 변화량(
Figure 112006055546050-pat00018
)과 하기의 수학식 4를 이용하면, 주파수 오프셋을 검출할 수 있다.
Figure 112006055546050-pat00019
상기 수학식 4는 평균 위상 변화량과 주파수 간의 관계를 나타낸 식으로,
Figure 112006055546050-pat00020
와
Figure 112006055546050-pat00021
는 각각 평균 위상 변화량 및 주파수 오프셋을 의미하고,
Figure 112006055546050-pat00022
는 CP와 CP에 해당하는 데이터 간의 시간차를 나타낸다.
도 8은 종래의 주파수 오프셋 보상과정을 나타낸 블록도로서, 도 8을 참고로 하여 종래의 주파수 오프셋 보상과정을 간단히 설명하면 다음과 같다.
먼저, 도 3 및 도 4에 도시된 하향링크 프리앰블 심볼에서 CP에 해당하는 데이터를 추출(82)하고, 상기 추출된 CP에 해당하는 데이터를 컨쥬게이션(83)한다.
그 다음, 상기 컨쥬게이션된 CP에 해당하는 데이터와 CP(Hp ; 81)를 곱한 후, 그 곱한 값을 추출된 CP의 크기로 나누어 평균 위상변화량(86)을 측정한다.
마지막으로, 측정된 평균 위상 변화량(86)과 상기 수학식 4를 이용하여 주파수 오프셋을 검출하고 프리앰블 심볼 이후의 심볼에 대한 주파수 오프셋을 보상한다(87, 88).
그러나, 종래의 주파수 오프셋 보상장치 및 그 보상방법은, 하향링크 프리앰블 심볼이 데이터보다 9 dB 정도 파워 부스팅(Power Boosting) 되어 있어 신뢰도 있는 위상 변화의 검출이 가능한 장점이 있으나, 도 8에서 도시한 바와 같이, 하향링크 프리앰블 한 심볼만을 사용하므로, 한 프레임 수신시 한번의 주파수 오프셋 보상만을 수행하게 되어 수신기의 주파수 오프셋 보상 성능이 열화되는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 하향링크 프리앰블 심볼과 더불어 하향링크를 제어하는 DL-MAP의 심볼을 이용함으로써, 수신기의 획득시간(acquisition time)을 줄일 수 있게 되고, 이에 따라 수신기의 주파수 오프셋 보상 성능을 향상시킬 수 있는 주파수 오프셋 보상장치 및 그 보상방법을 제공하는데 그 목적이 있다.
본 발명의 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 주파수 오프셋 보상장치는, OFDMA-TDD 시스템에서 발생되는 주파수 오프셋을 보상하기 위한 주파수 오프셋 보상장치로서, 오프셋 보상신호에 따라 아날로그 형태로 수신된 하향링크 프리앰블 심볼과 DL-MAP의 심볼에 포함된 주파수 오프셋을 보상하는 주파수 오프셋 보상부; 상기 주파수 오프셋이 보상된 아날로그 형태의 수신신호를 디지털 형태로 변환시키는 A/D 변환부; 상기 하향링크 프리앰블 심볼 및 상기 DL-MAP의 심볼을 이용하여 상기 A/D 변환부를 통해 전달되는 수신신호의 위상변화를 측정하고, 이를 이용해 주파수 오프셋을 검출하는 주파수 오프셋 검출부; 상기 주파수 오프셋 검출부에서 검출된 오프셋 값의 잡음성분을 제거하여 출력하는 루프 필터부; 상기 루프 필터부의 출력을 그에 대응하는 적절한 상수의 아날로그 값으로 변환시키는 PDM 변환부; 및 상기 PDM 변환기로부터 변환된 값에 따라 오프셋 보상신호를 발생시키고, 상기 오프셋 보상신호를 상기 주파수 오프셋 보상부로 출력하는 전압제어발진기;를 포함한다.
여기서, 상기 주파수 오프셋 검출부는, 상기 하향링크 프리앰블 심볼과, 상기 DL-MAP의 제 1 심볼 및, 제 2 심볼 중 어느 하나의 주기적 프리픽스(Cyclic Prefix; 이하 'CP' 라 함)에 해당하는 데이터를 추출하는 데이터 추출부; 상기 추출된 데이터를 컨쥬게이션(conjugation)하는 컨쥬게이션부; 상기 컨쥬게이션부에서 출력된 값과 CP를 곱셈하는 곱셈부; 및 상기 곱셈부에서 출력된 값을 CP의 크기로 나누어 평균 위상 변화량을 연산하고, 이를 통해 주파수 오프셋을 검출하는 위상 변화량 연산부;를 포함하는 것을 특징으로 한다.
이때, 상기 주파수 오프셋 검출부는, 상기 하향링크 프리앰블 심볼의 CP에 해당하는 데이터를 추출하는 데이터 추출부; 상기 추출된 데이터를 컨쥬게이션하는 컨쥬게이션부; 상기 컨쥬게이션부에서 출력된 값과 CP를 곱셈하는 곱셈부; 및 상기 곱셈부에서 출력된 값을 CP의 크기로 나누어 제 1 평균 위상 변화량을 연산하고, 이를 통해 상기 하향링크 프리앰블 심볼에 대한 제 1 주파수 오프셋을 검출하는 위상 변화량 연산부;를 포함할 수 있다.
또한, 이때 상기 주파수 오프셋 보상부는, 상기 검출된 제 1 주파수 오프셋에 대한 오프셋 보상신호에 따라 상기 DL-MAP의 제 1 심볼에 대한 주파수 오프셋을 보상하는 것을 특징으로 한다.
또한, 상기 주파수 오프셋 검출부는, 주파수 오프셋이 보상된 상기 DL-MAP의 제 1 심볼의 CP에 해당하는 데이터를 추출하는 데이터 추출부; 상기 추출된 데이터를 컨쥬게이션하는 컨쥬게이션부; 상기 컨쥬게이션부에서 출력된 값과 CP를 곱셈하는 곱셈부; 및 상기 곱셈부에서 출력된 값을 CP의 크기로 나누어 제 2 평균 위상 변화량을 연산하고, 이를 통해 상기 DL-MAP의 제 1 심볼에 대한 제 2 주파수 오프셋을 검출하는 위상 변화량 연산부;를 포함할 수 있다.
이때, 상기 주파수 오프셋 보상부는, 상기 검출된 제 2 주파수 오프셋에 대한 오프셋 보상신호에 따라 상기 DL-MAP의 제 2 심볼에 대한 주파수 오프셋을 보상하는 것을 특징으로 한다.
또한, 상기 주파수 오프셋 검출부는, 주파수 오프셋이 보상된 상기 DL-MAP의 제 2 심볼의 CP에 해당하는 데이터를 추출하는 데이터 추출부; 상기 추출된 데이터를 컨쥬게이션하는 컨쥬게이션부; 상기 컨쥬게이션부에서 출력된 값과 CP를 곱셈하는 곱셈부; 및 상기 곱셈부에서 출력된 값을 CP의 크기로 나누어 제 3 평균 위상 변화량을 연산하고, 이를 통해 상기 DL-MAP의 제 2 심볼에 대한 제 3 주파수 오프 셋을 검출하는 위상 변화량 연산부;를 포함할 수도 있다.
이때, 상기 주파수 오프셋 보상부는, 상기 검출된 제 3 주파수 오프셋에 대한 오프셋 보상신호에 따라 상기 DL-MAP의 제 2 심볼 이후의 심볼에 대한 주파수 오프셋을 보상하는 것을 특징으로 한다.
한편, 상기 목적을 달성하기 위한 본 발명에 따른 주파수 오프셋 보상방법은, OFDMA-TDD 시스템에서 발생되는 주파수 오프셋을 보상하기 위한 주파수 오프셋 보상방법으로서, a) 오프셋 보상신호에 따라 수신신호의 하향링크 프리앰블 심볼에 포함된 주파수 오프셋을 보상하는 단계; b) 상기 a)단계에서 주파수 오프셋이 보상된 하향링크 프리앰블 심볼을 이용하여 DL-MAP의 제 1 심볼에 대한 주파수 오프셋을 보상하는 단계; c) 상기 b)단계에서 주파수 오프셋이 보상된 상기 DL-MAP의 제 1 심볼을 이용하여 DL-MAP의 제 2 심볼에 대한 주파수 오프셋을 보상하는 단계; 및 d) 상기 c)단계에서 주파수 오프셋이 보상된 상기 DL-MAP의 제 2 심볼을 이용하여 DL-MAP의 제 2 심볼 이후의 심볼에 대한 주파수 오프셋을 보상하는 단계;를 포함한다.
여기서, 상기 b)단계는, b-1) 상기 a)단계에서 주파수 오프셋이 보상된 아날로그 형태의 프리앰블 심볼을 디지털 형태로 변환시키는 단계; b-2) 상기 b-1)단계에서 변환된 하향링크 프리앰블 심볼의 주기적 프리픽스(Cyclic Prefix; 이하 'CP' 라 함)에 해당하는 데이터를 추출하는 단계; b-3) 상기 b-2)단계에서 추출된 데이터를 컨쥬게이션하는 단계; b-4) 상기 b-3)단계에서 출력된 값과 CP를 곱셈하는 단 계; b-5) 상기 b-4)단계에서 출력된 값을 CP의 크기로 나누어 제 1 평균 위상 변화량을 연산하고, 이를 통해 상기 하향링크 프리앰블 심볼에 대한 주파수 오프셋을 검출하는 단계; b-6) 상기 b-5)단계에서 검출된 오프셋 값의 잡음성분을 제거하여 출력하는 단계; b-7) 상기 b-6)단계의 출력을 그에 대응하는 적절한 상수의 아날로그 값으로 변환시키는 단계; b-8) 상기 b-7)단계로부터 변환된 값에 따라 오프셋 보상신호를 발생시키는 단계; 및 b-9) 상기 b-8)단계의 오프셋 보상신호에 따라 상기 DL-MAP 제 1 심볼에 대한 주파수 오프셋을 보상하는 단계;를 포함하는 것을 특징으로 한다.
또한, 이때 상기 c)단계는, c-1) 상기 b-9)단계에서 주파수 오프셋이 보상된 DL-MAP의 제 1 심볼을 디지털 형태로 변환시키는 단계; c-2) 상기 c-1)단계에서 변환된 DL-MAP의 제 1 심볼의 CP에 해당하는 데이터를 추출하는 단계; c-3) 상기 c-2)단계에서 추출된 데이터를 컨쥬게이션하는 단계; c-4) 상기 c-3)단계에서 출력된 값과 CP를 곱셈하는 단계; c-5) 상기 c-4)단계에서 출력된 값을 CP의 크기로 나누어 제 2 평균 위상 변화량을 연산하고, 이를 통해 상기 DL-MAP의 제 1 심볼에 대한 주파수 오프셋을 검출하는 단계; c-6) 상기 c-5)단계에서 검출된 오프셋 값의 잡음성분을 제거하여 출력하는 단계; c-7) 상기 c-6)단계의 출력을 그에 대응하는 적절한 상수의 아날로그 값으로 변환시키는 단계; c-8) 상기 c-7)단계로부터 변환된 값에 따라 오프셋 보상신호를 발생시키는 단계; 및 c-9) 상기 c-8)단계의 오프셋 보상신호에 따라 상기 DL-MAP의 제 2 심볼에 대한 주파수 오프셋을 보상하는 단계;를 포함하는 것을 특징으로 한다.
또한, 이때 상기 d)단계는, d-1) 상기 c-9)단계에서 주파수 오프셋이 보상된 DL-MAP의 제 2 심볼을 디지털 형태로 변환시키는 단계; d-2) 상기 d-1)단계에서 변환된 DL-MAP 제 2 심볼의 CP에 해당하는 데이터를 추출하는 단계; d-3) 상기 d-2)단계에서 추출된 데이터를 컨쥬게이션하는 단계; d-4) 상기 d-3)단계에서 출력된 값과 CP를 곱셈하는 단계; d-5) 상기 d-4)단계에서 출력된 값을 CP의 크기로 나누어 제 3 평균 위상 변화량을 연산하고, 이를 통해 상기 DL-MAP 제 2 심볼에 대한 주파수 오프셋을 검출하는 단계; d-6) 상기 d-5)단계에서 검출된 오프셋 값의 잡음성분을 제거하여 출력하는 단계; d-7) 상기 d-6)단계의 출력을 그에 대응하는 적절한 상수의 아날로그 값으로 변환시키는 단계; d-8) 상기 d-7)단계로부터 변환된 값에 따라 오프셋 보상신호를 발생시키는 단계; 및 d-9) 상기 d-8)단계의 오프셋 보상신호에 따라 상기 DL-MAP 제 2 심볼이후의 심볼에 대한 주파수 오프셋을 보상하는 단계;를 포함하는 것을 특징으로 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련된 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
도 9는 본 발명의 일실시예에 따른 주파수 오프셋 보상장치의 블록도이며, 도 10은 도 9의 주파수 오프셋 검출부를 나타내는 블록도이다.
도 9에서 도시한 바와 같이, 본 발명에 따른 주파수 오프셋 보상장치는, OFDMA-TDD 시스템에서 발생되는 주파수 오프셋을 보상하기 위한 것으로서, 주파수 오프셋 보상부(91), A/D 변환부(92), 주파수 오프셋 검출부(93), 루프 필터부(94), PDM(Pulse Density Modulation) 변환부(95), 전압제어발진기(96)를 포함하고 있다.
여기서, 상기 주파수 오프셋 보상부(91)는 오프셋 보상신호(S)에 따라 아날로그 형태로 수신된 프리앰블 심볼과 DL-MAP 심볼에 포함된 주파수 오프셋을 보상시키며, 상기 A/D 변환부(92)는 상기 주파수 오프셋 보상부(91)와 연결되어 주파수 오프셋이 보상된 아날로그 형태의 수신신호를 디지털 형태로 변환시킨다.
또한, 상기 주파수 오프셋 검출부(93)는, 도 10에서 도시한 바와 같이, 데이 추출부(101), 컨쥬게이션부(102), 곱셈부(103), 위상 변화량 연산부(104)를 포함하고 있으며, 상기 하향링크 프리앰블 심볼 및 상기 DL-MAP의 심볼을 이용하여 상기 주파수 오프셋 보상부(91)와 A/D 변환부(92)를 통해 전달되는 수신신호(I, Q)의 위상변화를 측정하고, 이를 이용해 주파수 오프셋을 검출한다. 이때, 앞서 언급한 수학식 2 및 수학식 4를 이용하여 위상변화 및 주파수 오프셋을 검출하게 된다.
여기서, 상기 데이터 추출부(101)는, 하향링크 프리앰블 심볼(Hp)을 이용하 여 주파수 오프셋(
Figure 112006055546050-pat00023
)을 검출할 경우에는 하향링크 프리앰블 심볼(Hp)의 CP에 해당하는 데이터를 추출하고, 상기 DL-MAP의 제 1 심볼(H1)을 이용하여 주파수 오프셋(
Figure 112006055546050-pat00024
)을 검출할 경우에는 상기 DL-MAP의 제 1 심볼(H1)의 CP에 해당하는 데이터를 추출하며, 상기 DL-MAP의 제 2 심볼(H2)을 이용하여 주파수 오프셋(
Figure 112006055546050-pat00025
)을 검출할 경우에는 상기 DL-MAP의 제 2 심볼(H2)의 CP에 해당하는 데이터를 추출하게 된다.
또한, 상기 컨쥬게이션부(102)는 상기 데이터 추출부(101)에서 추출된 데이터를 컨쥬게이션하며, 상기 곱셈부(103)는 상기 컨쥬게이션부(102)에서 출력된 값과 CP를 곱셈한다.
또한, 상기 위상 변화량 연산부(104)는 상기 곱셈부(103)에서 출력된 값을 CP의 크기로 나누어 평균 위상 변화량(
Figure 112006055546050-pat00026
)을 연산하고, 이를 통해 주파수 오프셋(
Figure 112006055546050-pat00027
)을 검출한다.
한편, 상기 루프 필터부(94)는 상기 주파수 오프셋 검출부(93)에서 검출된 오프셋 값의 잡음성분을 제거하여 출력한다.
이때, 상기 루프 필터부(94)의 전달함수는 다음의 수학식 5와 같다.
Figure 112006055546050-pat00028
또한, 상기 PDM 변환부(95)는 상기 루프 필터부(94)의 출력을 그에 대응하는 적절한 상수의 아날로그 값으로 변환시키며, 상기 전압제어발진기(96)는 상기 PDM 변환기(95)로부터 변환된 값에 따라 오프셋 보상신호(S)를 발생시키고, 상기 오프셋 보상신호(S)를 상기 주파수 오프셋 보상부(91)로 출력한다.
한편, 도 11은 본 발명에 의한 주파수 오프셋 보상과정을 설명하기 위한 블록도로서, 도 9 내지 도 11을 참고로 하여 주파수 오프셋 보상과정을 설명하면 다음과 같다.
먼저, 주파수 오프셋 검출부(93)의 데이터 추출부(101)는 상기 하향링크 프리앰블 심볼(Hp)의 CP에 해당하는 데이터를 추출하고, 컨쥬게이션부(102)는 상기 추출된 데이터를 컨쥬게이션하여 출력한다.
그 다음, 곱셈부(103)는 상기 컨쥬게이션부(102)에서 출력된 값과 CP를 곱셈하며, 위상 변화량 연산부(104)는 상기 곱셈부(103)에서 출력된 값을 CP의 크기로 나누어 제 1 평균 위상 변화량(
Figure 112006055546050-pat00029
)을 연산하고, 이를 통해 DL-MAP의 하향링크 프리앰블 심볼에 대한 제 1 주파수 오프셋(
Figure 112006055546050-pat00030
)을 검출한다.
이때, 주파수 오프셋 보상부(91)는, 상기 검출된 제 1 주파수 오프셋(
Figure 112006055546050-pat00031
)에 대한 오프셋 보상신호(S)에 따라 DL-MAP의 제 1 심볼(H1)에 대한 주파수 오프셋을 보상하게 된다.
또한, 주파수 오프셋 검출부(93)의 데이터 추출부(101)는, 주파수 오프셋 보상부(91)로부터 주파수 오프셋이 보상된 상기 DL-MAP의 제 1 심볼(H1)을 인가받아 상기 제 1 심볼(H1)의 CP에 해당하는 데이터를 추출한다.
그 후, 컨쥬게이션부(102)는 상기 추출된 데이터를 컨쥬게이션하고, 곱셈 부(103)는 상기 컨쥬게이션부(102)에서 출력된 값과 CP를 곱셈한다.
그 다음, 위상 변화량 연산부(104)는 상기 곱셈부(103)에서 출력된 값을 CP의 크기로 나누어 제 2 평균 위상 변화량(
Figure 112006055546050-pat00032
)을 연산하고, 이를 통해 상기 DL-MAP의 제 1 심볼에 대한 제 2 주파수 오프셋(
Figure 112006055546050-pat00033
)을 검출한다.
이때, 주파수 오프셋 보상부(91)는, 상기 검출된 제 2 주파수 오프셋(
Figure 112006055546050-pat00034
)에 대한 오프셋 보상신호(S)에 따라 상기 DL-MAP의 제 2 심볼(H2)에 대한 주파수 오프셋을 보상하게 된다.
또한, 주파수 오프셋 검출부(93)의 데이터 추출부(101)는 주파수 오프셋 보상부(91)로부터 주파수 오프셋이 보상된 상기 DL-MAP의 제 2 심볼(H2)을 인가받아 상기 제 2 심볼(H2)의 CP에 해당하는 데이터를 추출한다.
그 후, 컨쥬게이션부(102)는 상기 추출된 데이터를 컨쥬게이션하고, 곱셈부(103)는 상기 컨쥬게이션부(102)에서 출력된 값과 CP를 곱셈한다.
그 다음, 위상 변화량 연산부(104)는 상기 곱셈부(103)에서 출력된 값을 CP의 크기로 나누어 제 3 평균 위상 변화량(
Figure 112006055546050-pat00035
)을 연산하고, 이를 통해 상기 DL-MAP의 제 2 심볼에 대한 제 3 주파수 오프셋(
Figure 112006055546050-pat00036
)을 검출한다.
이때, 주파수 오프셋 보상부(91)는, 상기 검출된 제 3 주파수 오프셋(
Figure 112006055546050-pat00037
)에 대한 오프셋 보상신호(S)에 따라 상기 DL-MAP의 제 2 심볼 이후의 심볼(H3....N)에 대한 주파수 오프셋을 보상하게 된다.
상술한 바와 같이, 본 발명은, 종래의 주파수 오프셋 보상장치가 주파수 오프셋을 보상하기 위하여 하향링크 프리앰블 한 심볼만을 이용한 것과는 달리, 하향 링크 프리앰블과 더불어 하향링크의 제어신호를 갖고 있는 DL-MAP의 두 심볼을 이용하여 주파수 오프셋을 보상한다.
이때, DL-MAP의 심볼 구조는 도 4의 하향링크 프리앰블 심볼과 같으며, DL-MAP 심볼은 데이터에 비해 훨씬 강한 채널 코딩을 사용하므로, DL-MAP을 이용하여도 정확한 주파수 오프셋을 검출할 수 있다.
따라서, 본 발명은 한 프레임 수신시 세 번의 주파수 오프셋 보상을 수행할 수 있게 되어 한 프레임 수신시 한번의 주파수 오프셋 보상만을 수행하는 종래에 비해 수신기의 획득시간(Acquisition Time)을 1/3정도 줄일 수 있으며, 이는 종래와 본 발명의 주파수 오프셋 보상신호를 나타낸 도 12에서도 확인할 수 있다.
한편, 도 13 내지 도 16은 본 발명에 의한 주파수 오프셋 보상방법을 나타낸 흐름도이다.
먼저, 도 13에서 도시한 바와 같이, 본 발명에 의한 주파수 오프셋 보상방법은 OFDMA-TDD 시스템에서 발생되는 주파수 오프셋을 보상하기 위한 방법으로서, 크게 4단계로 나누어 볼 수 있다.
먼저, 오프셋 보상신호에 따라 수신신호의 하향링크 프리앰블 심볼에 포함된 주파수 오프셋을 보상한다(S11).
그 다음, 상기 S11단계에서 주파수 오프셋이 보상된 하향링크 프리앰블 심볼 을 이용하여 DL-MAP의 제 1 심볼에 대한 주파수 오프셋을 보상한다(S12).
그 다음, 상기 S12단계에서 주파수 오프셋이 보상된 상기 DL-MAP의 제 1 심볼을 이용하여 DL-MAP의 제 2 심볼에 대한 주파수 오프셋을 보상한다(S13).
마지막으로, 상기 S13단계에서 주파수 오프셋이 보상된 상기 DL-MAP의 제 2 심볼을 이용하여 DL-MAP의 제 2 심볼 이후의 심볼에 대한 주파수 오프셋을 보상한다(S14).
여기서, 상기 S12단계는 도 14에서 도시한 바와 같이, 크게 9단계로 나누어 볼 수 있는데, 그 단계들을 설명하면 다음과 같다.
먼저, 상기 S11단계에서 주파수 오프셋이 보상된 아날로그 형태의 프리앰블 심볼을 디지털 형태로 변환시킨다(S12a)
그 다음, 상기 S12a단계에서 변환된 하향링크 프리앰블 심볼의 CP에 해당하는 데이터를 추출한다(S12b).
그 다음, 상기 S12b단계에서 추출된 데이터를 컨쥬게이션한다(S12c).
그 다음, 상기 S12c단계에서 출력된 값과 CP를 곱셈한다(S12d).
그 다음, 상기 S12d단계에서 출력된 값을 CP의 크기로 나누어 제 1 평균 위상 변화량을 연산하고, 이를 통해 상기 하향링크 프리앰블 심볼에 대한 주파수 오프셋을 검출한다(S12e).
그 다음, 상기 S12e단계에서 검출된 오프셋 값의 잡음성분을 제거하여 출력한다(S12f).
그 다음, 상기 S12f단계의 출력을 그에 대응하는 적절한 상수의 아날로그 값으로 변환시킨다(S12g).
그 다음, 상기 S12g단계로부터 변환된 값에 따라 오프셋 보상신호를 발생시킨다(S12h).
마지막으로, 상기 S12h단계의 오프셋 보상신호에 따라 상기 DL-MAP 제 1 심볼에 대한 주파수 오프셋을 보상한다(S12i).
또한, 상기 S13단계도 도 15에서 도시한 바와 같이, 크게 9단계로 나누어 볼 수 있는데, 그 단계들을 설명하면 다음과 같다.
먼저, 상기 S12i단계에서 주파수 오프셋이 보상된 아날로그 형태의 DL-MAP 제 1 심볼을 디지털 형태로 변환시킨다(S13a)
그 다음, 상기 S13a단계에서 변환된 DL-MAP 제 1 심볼의 CP에 해당하는 데이터를 추출한다(S13b).
그 다음, 상기 S13b단계에서 추출된 데이터를 컨쥬게이션한다(S13c).
그 다음, 상기 S13c단계에서 출력된 값과 CP를 곱셈한다(S13d).
그 다음, 상기 S13d단계에서 출력된 값을 CP의 크기로 나누어 제 2 평균 위상 변화량을 연산하고, 이를 통해 상기 DL-MAP 제 1 심볼에 대한 주파수 오프셋을 검출한다(S13e).
그 다음, 상기 S13e단계에서 검출된 오프셋 값의 잡음성분을 제거하여 출력한다(S13f).
그 다음, 상기 S13f단계의 출력을 그에 대응하는 적절한 상수의 아날로그 값으로 변환시킨다(S13g).
그 다음, 상기 S13g단계로부터 변환된 값에 따라 오프셋 보상신호를 발생시킨다(S13h).
마지막으로, 상기 S13h단계의 오프셋 보상신호에 따라 상기 DL-MAP 제 2 심볼에 대한 주파수 오프셋을 보상한다(S13i).
아울러, 상기 S14단계도 도 16에서 도시한 바와 같이, 크게 9단계로 나누어 볼 수 있는데, 그 단계들을 설명하면 다음과 같다.
먼저, 상기 S13i단계에서 주파수 오프셋이 보상된 아날로그 형태의 DL-MAP 제 2 심볼을 디지털 형태로 변환시킨다(S14a)
그 다음, 상기 S14a단계에서 변환된 DL-MAP 제 2 심볼의 CP에 해당하는 데이터를 추출한다(S14b).
그 다음, 상기 S14b단계에서 추출된 데이터를 컨쥬게이션한다(S14c).
그 다음, 상기 S14c단계에서 출력된 값과 CP를 곱셈한다(S14d).
그 다음, 상기 S14d단계에서 출력된 값을 CP의 크기로 나누어 제 3 평균 위상 변화량을 연산하고, 이를 통해 상기 DL-MAP 제 2 심볼에 대한 주파수 오프셋을 검출한다(S14e).
그 다음, 상기 S14e단계에서 검출된 오프셋 값의 잡음성분을 제거하여 출력한다(S14f).
그 다음, 상기 S14f단계의 출력을 그에 대응하는 적절한 상수의 아날로그 값으로 변환시킨다(S14g).
그 다음, 상기 S14g단계로부터 변환된 값에 따라 오프셋 보상신호를 발생시킨다(S14h).
마지막으로, 상기 S14h단계의 오프셋 보상신호에 따라 상기 DL-MAP 제 2 심볼이후의 심볼에 대한 주파수 오프셋을 보상한다(S14i).
이상에서 설명한 본 발명의 바람직한 일실시예는 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
상술한 바와 같이, 본 발명에 의한 주파수 오프셋 보상장치 및 그 보상방법은, 하향링크 프리앰블 심볼과 더불어 DL-MAP의 두 심볼을 이용함으로써, 한 프레임 수신시 세 번의 주파수 오프셋 보상을 수행할 수 있게 되고, 이로 인해 수신기의 획득시간을 줄일 수 있게 되어 수신기의 주파수 오프셋 보상성능을 향상시킬 수 있는 효과가 있다.

Claims (12)

  1. OFDMA-TDD 시스템에서 발생되는 주파수 오프셋을 보상하기 위한 주파수 오프셋 보상장치에 있어서,
    상기 주파수 오프셋 보상장치는,
    오프셋 보상신호에 따라 아날로그 형태로 수신된 하향링크 프리앰블 심볼과 DL-MAP의 심볼에 포함된 주파수 오프셋을 보상하는 주파수 오프셋 보상부;
    상기 주파수 오프셋이 보상된 아날로그 형태의 수신신호를 디지털 형태로 변환시키는 A/D 변환부;
    상기 하향링크 프리앰블 심볼 및 상기 DL-MAP의 심볼을 이용하여 상기 A/D 변환부를 통해 전달되는 수신신호의 위상변화를 측정하고, 이를 이용해 주파수 오프셋을 검출하는 주파수 오프셋 검출부;
    상기 주파수 오프셋 검출부에서 검출된 오프셋 값의 잡음성분을 제거하여 출력하는 루프 필터부;
    상기 루프 필터부의 출력을 그에 대응하는 적절한 상수의 아날로그 값으로 변환시키는 PDM 변환부; 및
    상기 PDM 변환기로부터 변환된 값에 따라 오프셋 보상신호를 발생시키고, 상기 오프셋 보상신호를 상기 주파수 오프셋 보상부로 출력하는 전압제어발진기;를 포함하는 주파수 오프셋 보상장치.
  2. 제 1항에 있어서, 상기 주파수 오프셋 검출부는,
    상기 하향링크 프리앰블 심볼과, 상기 DL-MAP의 제 1 심볼 및, 제 2 심볼 중 어느 하나의 CP에 해당하는 데이터를 추출하는 데이터 추출부;
    상기 추출된 데이터를 컨쥬게이션하는 컨쥬게이션부;
    상기 컨쥬게이션부에서 출력된 값과 CP를 곱셈하는 곱셈부; 및
    상기 곱셈부에서 출력된 값을 CP의 크기로 나누어 평균 위상 변화량을 연산하고, 이를 통해 주파수 오프셋을 검출하는 위상 변화량 연산부;를 포함하는 것을 특징으로 하는 주파수 오프셋 보상장치.
  3. 제 2항에 있어서, 상기 주파수 오프셋 검출부는,
    상기 하향링크 프리앰블 심볼의 CP에 해당하는 데이터를 추출하는 데이터 추출부;
    상기 추출된 데이터를 컨쥬게이션하는 컨쥬게이션부;
    상기 컨쥬게이션부에서 출력된 값과 CP를 곱셈하는 곱셈부; 및
    상기 곱셈부에서 출력된 값을 CP의 크기로 나누어 제 1 평균 위상 변화량을 연산하고, 이를 통해 상기 하향링크 프리앰블 심볼에 대한 제 1 주파수 오프셋을 검출하는 위상 변화량 연산부;를 포함하는 것을 특징으로 하는 주파수 오프셋 보상장치.
  4. 제 3항에 있어서, 상기 주파수 오프셋 보상부는,
    상기 검출된 제 1 주파수 오프셋에 대한 오프셋 보상신호에 따라 상기 DL-MAP의 제 1 심볼에 대한 주파수 오프셋을 보상하는 것을 특징으로 하는 주파수 오프셋 보상장치.
  5. 제 4항에 있어서, 상기 주파수 오프셋 검출부는,
    주파수 오프셋이 보상된 상기 DL-MAP의 제 1 심볼의 CP에 해당하는 데이터를 추출하는 데이터 추출부;
    상기 추출된 데이터를 컨쥬게이션하는 컨쥬게이션부;
    상기 컨쥬게이션부에서 출력된 값과 CP를 곱셈하는 곱셈부; 및
    상기 곱셈부에서 출력된 값을 CP의 크기로 나누어 제 2 평균 위상 변화량을 연산하고, 이를 통해 상기 DL-MAP의 제 1 심볼에 대한 제 2 주파수 오프셋을 검출하는 위상 변화량 연산부;를 포함할 수 있다.
  6. 제 5항에 있어서, 상기 주파수 오프셋 보상부는,
    상기 검출된 제 2 주파수 오프셋에 대한 오프셋 보상신호에 따라 상기 DL-MAP의 제 2 심볼에 대한 주파수 오프셋을 보상하는 것을 특징으로 하는 주파수 오 프셋 보상장치.
  7. 제 6항에 있어서, 상기 주파수 오프셋 검출부는,
    주파수 오프셋이 보상된 상기 DL-MAP의 제 2 심볼의 CP에 해당하는 데이터를 추출하는 데이터 추출부;
    상기 추출된 데이터를 컨쥬게이션하는 컨쥬게이션부;
    상기 컨쥬게이션부에서 출력된 값과 CP를 곱셈하는 곱셈부; 및
    상기 곱셈부에서 출력된 값을 CP의 크기로 나누어 제 3 평균 위상 변화량을 연산하고, 이를 통해 상기 DL-MAP의 제 2 심볼에 대한 제 3 주파수 오프셋을 검출하는 위상 변화량 연산부;를 포함하는 것을 특징으로 하는 주파수 오프셋 보상장치.
  8. 제 7항에 있어서, 상기 주파수 오프셋 보상부는,
    상기 검출된 제 3 주파수 오프셋에 대한 오프셋 보상신호에 따라 상기 DL-MAP의 제 2 심볼 이후의 심볼에 대한 주파수 오프셋을 보상하는 것을 특징으로 하는 주파수 오프셋 보상장치.
  9. OFDMA-TDD시스템에서 발생되는 주파수 오프셋을 보상하기 위한 주파수 오프셋 보상방법에 있어서,
    상기 주파수 오프셋 보상방법은,
    a) 오프셋 보상신호에 따라 수신신호의 하향링크 프리앰블 심볼에 포함된 주파수 오프셋을 보상하는 단계;
    b) 상기 a)단계에서 주파수 오프셋이 보상된 하향링크 프리앰블 심볼을 이용하여 DL-MAP의 제 1 심볼에 대한 주파수 오프셋을 보상하는 단계;
    c) 상기 b)단계에서 주파수 오프셋이 보상된 상기 DL-MAP의 제 1 심볼을 이용하여 DL-MAP의 제 2 심볼에 대한 주파수 오프셋을 보상하는 단계; 및
    d) 상기 c)단계에서 주파수 오프셋이 보상된 상기 DL-MAP의 제 2 심볼을 이용하여 DL-MAP의 제 2 심볼 이후의 심볼에 대한 주파수 오프셋을 보상하는 단계;를 포함하는 주파수 오프셋 보상방법.
  10. 제 9항에 있어서, 상기 b)단계는,
    b-1) 상기 a)단계에서 주파수 오프셋이 보상된 아날로그 형태의 프리앰블 심볼을 디지털 형태로 변환시키는 단계;
    b-2) 상기 b-1)단계에서 변환된 하향링크 프리앰블 심볼의 CP에 해당하는 데이터를 추출하는 단계;
    b-3) 상기 b-2)단계에서 추출된 데이터를 컨쥬게이션하는 단계;
    b-4) 상기 b-3)단계에서 출력된 값과 CP를 곱셈하는 단계;
    b-5) 상기 b-4)단계에서 출력된 값을 CP의 크기로 나누어 제 1 평균 위상 변화량을 연산하고, 이를 통해 상기 하향링크 프리앰블 심볼에 대한 주파수 오프셋을 검출하는 단계;
    b-6) 상기 b-5)단계에서 검출된 오프셋 값의 잡음성분을 제거하여 출력하는 단계;
    b-7) 상기 b-6)단계의 출력을 그에 대응하는 적절한 상수의 아날로그 값으로 변환시키는 단계;
    b-8) 상기 b-7)단계로부터 변환된 값에 따라 오프셋 보상신호를 발생시키는 단계; 및
    b-9) 상기 b-8)단계의 오프셋 보상신호에 따라 상기 DL-MAP 제 1 심볼에 대한 주파수 오프셋을 보상하는 단계;를 포함하는 것을 특징으로 하는 주파수 오프셋 보상방법.
  11. 제 10항에 있어서, 상기 c)단계는,
    c-1) 상기 b-9)단계에서 주파수 오프셋이 보상된 DL-MAP의 제 1 심볼을 디지털 형태로 변환시키는 단계;
    c-2) 상기 c-1)단계에서 변환된 DL-MAP의 제 1 심볼의 CP에 해당하는 데이터를 추출하는 단계;
    c-3) 상기 c-2)단계에서 추출된 데이터를 컨쥬게이션하는 단계;
    c-4) 상기 c-3)단계에서 출력된 값과 CP를 곱셈하는 단계;
    c-5) 상기 c-4)단계에서 출력된 값을 CP의 크기로 나누어 제 2 평균 위상 변화량을 연산하고, 이를 통해 상기 DL-MAP의 제 1 심볼에 대한 주파수 오프셋을 검출하는 단계;
    c-6) 상기 c-5)단계에서 검출된 오프셋 값의 잡음성분을 제거하여 출력하는 단계;
    c-7) 상기 c-6)단계의 출력을 그에 대응하는 적절한 상수의 아날로그 값으로 변환시키는 단계;
    c-8) 상기 c-7)단계로부터 변환된 값에 따라 오프셋 보상신호를 발생시키는 단계; 및
    c-9) 상기 c-8)단계의 오프셋 보상신호에 따라 상기 DL-MAP의 제 2 심볼에 대한 주파수 오프셋을 보상하는 단계;를 포함하는 것을 특징으로 하는 주파수 오프셋 보상방법.
  12. 제 11항에 있어서, 상기 d)단계는,
    d-1) 상기 c-9)단계에서 주파수 오프셋이 보상된 DL-MAP의 제 2 심볼을 디지털 형태로 변환시키는 단계;
    d-2) 상기 d-1)단계에서 변환된 DL-MAP 제 2 심볼의 CP에 해당하는 데이터를 추출하는 단계;
    d-3) 상기 d-2)단계에서 추출된 데이터를 컨쥬게이션하는 단계;
    d-4) 상기 d-3)단계에서 출력된 값과 CP를 곱셈하는 단계;
    d-5) 상기 d-4)단계에서 출력된 값을 CP의 크기로 나누어 제 3 평균 위상 변화량을 연산하고, 이를 통해 상기 DL-MAP 제 2 심볼에 대한 주파수 오프셋을 검출하는 단계;
    d-6) 상기 d-5)단계에서 검출된 오프셋 값의 잡음성분을 제거하여 출력하는 단계;
    d-7) 상기 d-6)단계의 출력을 그에 대응하는 적절한 상수의 아날로그 값으로 변환시키는 단계;
    d-8) 상기 d-7)단계로부터 변환된 값에 따라 오프셋 보상신호를 발생시키는 단계; 및
    d-9) 상기 d-8)단계의 오프셋 보상신호에 따라 상기 DL-MAP 제 2 심볼이후의 심볼에 대한 주파수 오프셋을 보상하는 단계;를 포함하는 것을 특징으로 하는 주파수 오프셋 보상방법.
KR1020060072814A 2006-08-02 2006-08-02 Ｏｆｄｍａ-ｔｄｄ 시스템에서의 주파수 오프셋 보상장치및 그 보상방법 KR100749176B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060072814A KR100749176B1 (ko) 2006-08-02 2006-08-02 Ｏｆｄｍａ-ｔｄｄ 시스템에서의 주파수 오프셋 보상장치및 그 보상방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072814A KR100749176B1 (ko) 2006-08-02 2006-08-02 Ｏｆｄｍａ-ｔｄｄ 시스템에서의 주파수 오프셋 보상장치및 그 보상방법

Publications (1)

Publication Number Publication Date
KR100749176B1 true KR100749176B1 (ko) 2007-08-14

Family

ID=38602841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072814A KR100749176B1 (ko) 2006-08-02 2006-08-02 Ｏｆｄｍａ-ｔｄｄ 시스템에서의 주파수 오프셋 보상장치및 그 보상방법

Country Status (1)

Country Link
KR (1) KR100749176B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495506A (en) 1993-12-02 1996-02-27 Nec Corporation Automatic frequency control apparatus
KR19990028080A (ko) * 1997-09-30 1999-04-15 윤종용 직교 주파수 분할 다중화 전송 방식에서 주파수 동기 장치 및방법
KR20000047848A (ko) * 1998-12-01 2000-07-25 윤종용 직교주파수분할다중/부호분할다중접속 시스템의 주파수동기 장치
KR20020091885A (ko) * 2001-06-01 2002-12-11 주식회사 하이닉스반도체 심볼 타임과 주파수 오프셋의 추정 장치 및 그 방법
KR20030090389A (ko) * 2002-05-23 2003-11-28 주식회사 신영텔레콤 직교주파수분할 다중방식을 사용하는 무선랜 시스템의주파수옵셋 동기획득 방법
KR20040110038A (ko) * 2003-06-20 2004-12-29 삼성전자주식회사 주파수 영역에 숨겨진 파일럿 신호를 이용하여신호처리하는 ｔｄｓ-ｏｆｄｍ 수신 시스템 및 그의 신호처리 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495506A (en) 1993-12-02 1996-02-27 Nec Corporation Automatic frequency control apparatus
KR19990028080A (ko) * 1997-09-30 1999-04-15 윤종용 직교 주파수 분할 다중화 전송 방식에서 주파수 동기 장치 및방법
KR20000047848A (ko) * 1998-12-01 2000-07-25 윤종용 직교주파수분할다중/부호분할다중접속 시스템의 주파수동기 장치
KR20020091885A (ko) * 2001-06-01 2002-12-11 주식회사 하이닉스반도체 심볼 타임과 주파수 오프셋의 추정 장치 및 그 방법
KR20030090389A (ko) * 2002-05-23 2003-11-28 주식회사 신영텔레콤 직교주파수분할 다중방식을 사용하는 무선랜 시스템의주파수옵셋 동기획득 방법
KR20040110038A (ko) * 2003-06-20 2004-12-29 삼성전자주식회사 주파수 영역에 숨겨진 파일럿 신호를 이용하여신호처리하는 ｔｄｓ-ｏｆｄｍ 수신 시스템 및 그의 신호처리 방법

Similar Documents

Publication Publication Date Title
US7649963B2 (en) Apparatus for estimating and compensating carrier frequency offset and data receiving method in receiver of wireless communication system
JP5477480B2 (ja) 無線通信システムにおける正確な時間同期用の方法および装置
JP4638944B2 (ja) 直交周波数分割多重システムにおけるキャリア周波数同期装置及び方法
US6625111B1 (en) OFDM communication apparatus
KR100897769B1 (ko) 채널 상태 정보 추정방법 및 그 장치
KR100715194B1 (ko) 직교 주파수 분할 다중 접속 이동통신 시스템에서 하향링크신호를 송신하는 기지국 장치 및 사용자 단말기의하향링크 초기 동기화 및 셀탐색 장치 및 방법
WO2011120213A1 (en) Method and apparatus for integer frequency offset estimation in wireless communication system
KR100729726B1 (ko) 직교 주파수 분할 다중화 방식의 통신 시스템의 타이밍획득 및 반송파 주파수 오차 추정 장치 및 방법
KR20080103432A (ko) 수신 품질 측정 장치 및 수신 품질 측정 방법
JP3429747B2 (ja) 多重搬送波システムにおける周波数粗同期
EP1193934A2 (en) Frequency offset correction in multicarrier receivers
TWI481220B (zh) 正交分頻多工（ｏｆｄｍ）接收器的最大通道延遲之估計方法以及循環字首（ｃｐ）求平均方法
KR100626644B1 (ko) 직교 주파수 분할 다중화 통신시스템에서 주파수 및 시간옵셋 추정 방법과 그를 이용한 장치
JP3544147B2 (ja) Ｏｆｄｍ信号受信装置、ｏｆｄｍ信号通信システム及びその通信制御方法
KR20100054987A (ko) Ｏｆｄｍ 시스템에서의 주파수 추정을 위한 장치 및 방법
KR100749176B1 (ko) Ｏｆｄｍａ-ｔｄｄ 시스템에서의 주파수 오프셋 보상장치및 그 보상방법
KR20110108364A (ko) Ｏｆｄｍ 송신 시스템에서 위상 잡음을 추정하기 위한 방법 및 장치
KR20060005219A (ko) 시분할 직교 주파수 분할 다중 방식을 사용하는 통신시스템에서 광중계기 동기화를 위한 장치 및 방법
KR101042737B1 (ko) 오에프디엠 시스템에서 파일럿 상관값 기반 시간 옵셋에 강인한 정수 주파수 옵셋 추정 방법 및 장치
KR20100088969A (ko) Ｏｆｄｍ 시스템의 샘플링 주파수 동기 장치
KR20090131543A (ko) 직교 주파수 분할 다중화 시스템에서의 차동 결합을 이용한정수 주파수 옵셋 추정 방법 및 그 장치
KR101242168B1 (ko) 사전-공액화된 프리앰블이 포함된 송신신호를 생성하는 방법, 사전-공액화된 프리앰블이 포함된 수신신호로부터 프리앰블을 검출하는 방법 및 사전-공액화된 프리앰블이 포함된 수신신호로부터 복원하는 방법
CN116545825B (zh) 应用ofdm系统的多普勒频偏估计方法及系统、装置
Zheng Frame head mode detection and symbol detection scheme for digital terrestrial multimedia broadcasting systems
Nam et al. An Improved Large Frequency Offset Estimator Using Interpolation of Expanded Periodogram

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120808

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130527

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee