KR100747995B1 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR100747995B1
KR100747995B1 KR1020010015776A KR20010015776A KR100747995B1 KR 100747995 B1 KR100747995 B1 KR 100747995B1 KR 1020010015776 A KR1020010015776 A KR 1020010015776A KR 20010015776 A KR20010015776 A KR 20010015776A KR 100747995 B1 KR100747995 B1 KR 100747995B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
semiconductor
semiconductor chip
heat sink
lead
Prior art date
Application number
KR1020010015776A
Other languages
Korean (ko)
Other versions
KR20020075969A (en
Inventor
양준영
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020010015776A priority Critical patent/KR100747995B1/en
Publication of KR20020075969A publication Critical patent/KR20020075969A/en
Application granted granted Critical
Publication of KR100747995B1 publication Critical patent/KR100747995B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 각 반도체 패키지의 칩 회로에서 임피던스를 발생하고, 인터페이스 시그널들을 주고 받는 등의 전기적인 작동시 발생하는 유해한 노이즈와 전자파를 차단하는 동시에 반도체 칩에서 발생되는 열을 용이하게 방출시킬 수 있도록 한 히트싱크가 부착된 구조의 반도체 패키지를 제공하고자 한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a semiconductor package, which blocks impedance and electromagnetic waves generated during electrical operation such as generating impedances and exchanging interface signals in each semiconductor package. It is an object of the present invention to provide a semiconductor package having a structure in which a heat sink is attached so as to be discharged quickly.

반도체 패키지, 노이즈, 전자파, 반도체 칩, 회로, 리드Semiconductor Package, Noise, Electromagnetic Wave, Semiconductor Chip, Circuit, Lead

Description

반도체 패키지{Semiconductor package} Semiconductor Package {Semiconductor package}             

도 1은 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 단면도,1 is a cross-sectional view showing an embodiment of a semiconductor package according to the present invention;

도 2는 도 1의 반도체 패키지의 평면도,2 is a plan view of the semiconductor package of FIG.

도 3a,3b는 도 1의 반도체 패키지를 적층한 상태를 나타내는 단면도,3A and 3B are cross-sectional views illustrating a state in which the semiconductor packages of FIG. 1 are stacked;

도 4은 도 1의 반도체 패키지를 적층한 후, 열방출 성능을 극대화시킨 구조를 나타내는 단면도,4 is a cross-sectional view showing a structure in which the heat dissipation performance is maximized after stacking the semiconductor package of FIG. 1;

도 5는 본 발명에 따른 반도체 패키지의 다른 일실시예를 나타내는 단면도,5 is a cross-sectional view showing another embodiment of a semiconductor package according to the present invention;

도 6은 도 5의 반도체 패키지의 평면도,6 is a plan view of the semiconductor package of FIG.

도 7a,7b는 도 5의 반도체 패키지를 적층한 상태를 나타내는 단면도,7A and 7B are cross-sectional views illustrating a state in which the semiconductor packages of FIG. 5 are stacked;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 반도체 칩 12a,12b : 히트싱크10: semiconductor chip 12a, 12b: heat sink

14 : 와이어 16 : 리드14 wire 16: lead

18 : 수지 20 : 마더보드18: Resin 20: Motherboard

22 : 접착수단 24 : 그라운드용 리드22: bonding means 24: ground lead

100,200 : 반도체 패키지
100,200: Semiconductor Package

본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체 칩의 로직회로 등에서 임피던스가 발생하고 인터페이스 시그널등을 교환할 때, 동시에 유해한 전자파와 노이즈가 발생되는 바, 이러한 노이즈와 전자파를 차단하고, 열의 방출 효과를 극대화시킨 구조의 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, when an impedance is generated in a logic circuit of a semiconductor chip or the like and an interface signal is exchanged, harmful electromagnetic waves and noise are generated at the same time. The present invention relates to a semiconductor package having a structure in which the emission effect is maximized.

통상적으로 반도체 패키지는 전자기기의 집약적인 발달과 소형화 경향으로 인하여 고집적화, 소형화, 고기능화를 실현할 수 있는 제조 추세에 있는 바, 리드프레임, 인쇄회로기판, 필름등의 각종 부재를 이용하여, 열방출을 극대화시킬 수 있는 구조, 반도체 칩의 크기에 가깝게 경박단소화로 제조되는 구조, 입출력 단자수를 증대시킬 수 있는 구조등 그 성능을 향상시킬 수 있도록 여러가지 구조로 제조되고 있다.In general, semiconductor packages are in a manufacturing trend that can realize high integration, miniaturization, and high functionality due to the intensive development and miniaturization of electronic devices. Therefore, heat dissipation is performed by various members such as lead frames, printed circuit boards, and films. It is manufactured in various structures to improve its performance, such as a structure that can be maximized, a structure that is made of light and small size, close to the size of a semiconductor chip, and a structure that can increase the number of input / output terminals.

상기와 같이 제조되는 반도체 패키지는 DRAM, SRAM, EPROM 형태와 각종 로직회로등이 집약된 것으로서, 대개 각종 전자기기의 마더보드에 실장되어진다.The semiconductor package manufactured as described above is a type of DRAM, SRAM, EPROM and various logic circuits, and is usually mounted on a motherboard of various electronic devices.

따라서, 상기 마더보드에 실장된 반도체 패키지의 DRAM, SRAM, EPROM, 각종 로직회로등은 그 작동중에 임피던스(Impedance)가 발생되고, 또한 인터페이스 시그널(Interface signal)을 주고 받게 되는데, 이때 유해한 노이즈(Noise)와 전자파등을 발생시키게 되어, 마더보드(Mother board)상에서 인접되어 있는 반도체 패키지에 간접적으로 유해한 영향을 미치게 된다. Therefore, the DRAM, SRAM, EPROM, various logic circuits, etc. of the semiconductor package mounted on the motherboard generate impedance during its operation, and also transmit and receive interface signals. ) And electromagnetic waves, which indirectly adversely affect the semiconductor package adjacent to the mother board.                         

한편, 상기 임피던스(Impedance)는 전기회로가 가진 속성으로서 저항과 인덕턴스(Inductance) 및 캐패시턴스(Capacitance)로 구성된 양을 말하고, 회로에 인가된 교류전압(주파수)에 대한 회로의 전류 응답을 주는 척도를 의미한다.On the other hand, the impedance (impedance) refers to the amount consisting of resistance, inductance and capacitance as an attribute of the electric circuit, and measures the current response of the circuit to the AC voltage (frequency) applied to the circuit. it means.

또한, 상기 노이즈(Noise)는 필요한 전기적 신호속에 혼입되어 정상적인 수신 또는 처리를 방해하는 바람직하지 않은 소란파를 말한다.In addition, the noise refers to an undesirable disturbance wave that is incorporated into a necessary electrical signal and interferes with normal reception or processing.

결국, 상기 유해한 노이즈는 마더보드상에서 인접되어 있는 반도체 패키지의 칩 회로에 간접적으로 영향을 미치게 되어, 칩 회로의 작동 신뢰성을 떨어뜨리는 문제점이 있다.As a result, the harmful noise indirectly affects the chip circuits of the semiconductor packages adjacent to the motherboard, thereby degrading the operation reliability of the chip circuits.

또한, 상기 전자파는 통상 전계(電界)와 자계(磁界)의 합성파를 전자파라고 정의하는데, 즉 도체를 통하여 전류가 흐르게 되면, 이 전류에 의하여 형성되는 전계와 자계를 합쳐서 전자파라고 부른다.In addition, the electromagnetic wave generally defines a synthesized wave of an electric field and a magnetic field as an electromagnetic wave, that is, when a current flows through a conductor, the electric field formed by this current and the magnetic field are called electromagnetic waves.

각종 전자기기의 마더보드에 좁은 간격으로 실장된 반도체 패키지와 기기들로부터 전자파가 발산되면, 그 주변에 실장된 반도체 패키지에까지 직간접으로 영향이 미치게 되어, 칩 회로에 손상을 입히는 것으로 밝혀지고 있다.When electromagnetic waves are emitted from semiconductor packages and devices mounted on the motherboards of various electronic devices at narrow intervals, the semiconductor packages mounted around them are affected directly or indirectly, thereby damaging the chip circuit.

보다 상세하게는, 실제적으로 마더보드와 같은 기판상의 각종 반도체 패키지 및 회로기기들은 작동중에 전자파를 발생하게 되고, 이러한 전자파의 간섭으로 인하여 반도체 패키지 자체의 회로기능 약화 및 동작 불량 등의 기능 장애 및 고장을 유발하게 된다.
In more detail, practically, various semiconductor packages and circuit devices on a substrate such as a motherboard generate electromagnetic waves during operation, and due to the interference of such electromagnetic waves, malfunctions and failures such as weak circuit function and malfunction of the semiconductor package itself are caused. Will cause.

따라서, 본 발명은 상기와 같은 점을 감안하여, 각 반도체 패키지의 칩 회로에서 임피던스, 인터페이스 시그널들을 주고 받는 등의 전기적인 작동시 발생하는 유해한 노이즈와 전자파를 차단하는 동시에 반도체 칩에서 발생되는 열을 용이하게 방출시킬 수 있도록 히트싱크가 부착된 구조의 반도체 패키지를 제공하는데 그 목적이 있다.
Accordingly, in view of the above, the present invention blocks harmful noise and electromagnetic waves generated during electrical operation such as impedance and interface signals in the chip circuit of each semiconductor package, and simultaneously removes heat generated from the semiconductor chip. SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor package having a structure in which a heat sink is attached to be easily released.

이하, 첨부도면을 참조로 본 발명을 설명한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

상기한 목적을 달성하기 위한 본 발명의 반도체 패키지는:The semiconductor package of the present invention for achieving the above object is:

일면 테두리부를 따라 본딩패드가 배열되어 있는 반도체 칩(10)과; 일면의 안쪽 일부가 식각 처리된 다수의 리드(16)와; 상기 반도체 칩(10)의 본딩패드와 상기 리드(16)간에 연결된 와이어(14)와; 상기 반도체 칩(10)의 상면에 접착수단(22)으로 부착되고 상기 다수의 리드(16)중 그라운드용 리드(24)와 일체로 연결된 히트싱크(12a)와; 상기 히트싱크(12a)의 상면과, 상기 리드(24)의 상하면 및 외측면과, 상기 반도체 칩(10)의 저면을 외부로 노출시키면서 상기 반도체 칩(10)과 와이어(14)와 리드(24)를 몰딩하고 있는 수지(18)로 구성된 것을 특징으로 한다.A semiconductor chip 10 having bonding pads arranged along one edge thereof; A plurality of leads 16 on which an inner portion of one surface is etched; A wire 14 connected between the bonding pad of the semiconductor chip 10 and the lead 16; A heat sink 12a attached to an upper surface of the semiconductor chip 10 by an adhesive means 22 and integrally connected to the ground lead 24 of the plurality of leads 16; The semiconductor chip 10, the wire 14, and the lead 24 are exposed to the outside while the top surface of the heat sink 12a, the top and bottom surfaces of the lead 24, and the bottom surface of the semiconductor chip 10 are exposed to the outside. It is characterized by consisting of a resin (18) for molding a).

바람직한 구현예로서, 상기 외부로 노출되어 있는 히트싱크(12a)의 상면과 반도체 칩(10)의 저면을 서로 접촉되게 부착하여, 상기 반도체 패키지(100)가 적층되도록 한 것을 특징으로 한다.In an exemplary embodiment, the semiconductor package 100 may be stacked by attaching the upper surface of the heat sink 12a exposed to the outside and the bottom surface of the semiconductor chip 10 to be in contact with each other.

또는, 상기 외부로 노출되어 있는 히트싱크(12a)의 상면끼리 접촉되게 부착 하여 상기 반도체 패키지(100)가 적층되도록 한 것을 특징으로 한다.Alternatively, the semiconductor package 100 may be stacked by attaching the upper surfaces of the heat sinks 12a exposed to the outside to be in contact with each other.

더욱 바람직한 구현예로서, 상기 반도체 패키지(100)에서 외부로 노출된 반도체 칩(10)의 저면에 별도의 히트싱크(12a)를 더 부착시킨 것을 특징으로 한다.In a more preferred embodiment, a separate heat sink 12a is further attached to the bottom surface of the semiconductor chip 10 exposed to the outside from the semiconductor package 100.

여기서 본 발명의 바람직한 실시예를 첨부도면을 참조로 더욱 상세하게 설명하면 다음과 같다.Hereinafter, the preferred embodiment of the present invention will be described in more detail with reference to the accompanying drawings.

첨부한 도 1은 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 단면도로서 마더보드에 실장된 모습을 보여주고 있다.1 is a cross-sectional view showing an embodiment of a semiconductor package according to the present invention, and is shown mounted on a motherboard.

상기 반도체 패키지(100)에 실장되어 있는 반도체 칩(10)의 본딩패드는 그 상면 테두리부를 따라서 배열되어 있고, 이러한 반도체 칩(10)의 사방 테두리에 인접된 위치에는 다수의 리드(16)가 등간격을 이루며 배열되어 있다.Bonding pads of the semiconductor chip 10 mounted on the semiconductor package 100 are arranged along the upper edge thereof, and a plurality of leads 16 are placed at positions adjacent to the four edges of the semiconductor chip 10. It is arranged at intervals.

특히, 상기 리드(16)는 상면의 안쪽 일부분이 식각 처리된 것으로서, 이 식각 처리에 따라 리드(16)의 안쪽 부분 두께는 반도체 칩(10)의 두께와 거의 동일하게 되어 있고, 또한 상기 리드(16)의 식각 처리된 상면은 와이어 본딩용 본드핑거 자리가 된다. In particular, the lead 16 is an inner portion of the upper surface is etched, the thickness of the inner portion of the lead 16 is substantially the same as the thickness of the semiconductor chip 10 according to the etching process, and the lead ( The etched top surface of 16) becomes a bond finger seat for wire bonding.

이에, 상기 반도체 칩(10)의 각 본딩패드와, 상기 리드(16)의 식각 처리된 면에 형성되어 있는 본드핑거간이 와이어(14)로 본딩되어진다.Thus, the bonding pads of the semiconductor chip 10 and the bond fingers formed on the etched surface of the lead 16 are bonded with the wires 14.

한편, 상기 반도체 칩(10)의 상면, 즉 본딩패드의 안쪽 영역에 걸쳐 양면테이프 또는 에폭시수지와 같은 접착수단(22)을 사용하여 금속판의 히트싱크(12a)를 부착시키게 되는 바, 첨부한 도 2에 도시한 바와 같이 상기 히트싱크(12a)는 상기 다수의 리드(16)중 그라운드용 리드(24)와 일체로 연결되어진다. On the other hand, the heat sink 12a of the metal plate is attached to the upper surface of the semiconductor chip 10, that is, using an adhesive means 22 such as a double-sided tape or an epoxy resin over the inner region of the bonding pad. As shown in FIG. 2, the heat sink 12a is integrally connected to the ground lead 24 of the plurality of leads 16. As shown in FIG.                     

따라서, 상기 히트싱크(12a)의 상면과, 상기 리드(16)의 상하면 및 외측면, 상기 반도체 칩(10)의 저면을 외부로 노출시키면서 상기 반도체 칩(10)과 와이어(14)와 리드(16)등이 수지(18)로 몰딩되어, 첨부한 도 1에 도시한 본 발명의 반도체 패키지(100)로 제조된다.Accordingly, the semiconductor chip 10, the wires 14, and the leads may be exposed while exposing the top surface of the heat sink 12a, the top and bottom surfaces of the lead 16, and the bottom surface of the semiconductor chip 10 to the outside. 16) are molded with a resin 18 to produce the semiconductor package 100 of the present invention shown in FIG.

이에따라, 상기와 같이 제조된 반도체 패키지(100)가 마더보드(20)에 실장되면, 인접된 DRAM, SRAM, EPROM, 각종 로직회로으로부터 임피던스가 발생하고 인터페이스 시그널이 교환되는 도중에 유해한 노이즈와 전자파등이 발생하게 되는 바, 상기 노이즈는 상기 히트싱크(12a)에 의하여 외부로 나가지 않게 차단되어, 인접된 패키지등에 영향을 미치지 않게 되고, 특히 마더보드(20)상에서 인접된 패키지 및 기기에서 발생된 전자파는 상기 히트싱크(12a)를 경유하는 동시에 일체로 연결되어 있는 그라운드용 리드(24)를 따라 마더보드(20)의 접지영역에 접지되어 제거되어진다.Accordingly, when the semiconductor package 100 manufactured as described above is mounted on the motherboard 20, impedance is generated from adjacent DRAMs, SRAMs, EPROMs, and various logic circuits, and harmful noise and electromagnetic waves are generated while interface signals are exchanged. As the noise is generated, the noise is blocked so as not to go out by the heat sink 12a so as not to affect adjacent packages, and in particular, electromagnetic waves generated from adjacent packages and devices on the motherboard 20 It is grounded and removed from the ground area of the motherboard 20 along the ground lead 24 which is connected at the same time via the heat sink 12a.

또한, 상기 반도체 칩(10)에서 발생되는 열이 상기 히트싱크(12a)를 통하여 외부로 용이하게 방출되어, 열방출 효과를 크게 얻어낼 수 있다.In addition, heat generated in the semiconductor chip 10 can be easily released to the outside through the heat sink 12a, thereby obtaining a large heat dissipation effect.

이와같이, 노이즈와 전자파로부터 반도체 패키지내의 칩회로가 보호됨에 따라, 반도체 패키지 칩회로의 작동 신뢰성을 크게 향상시킬 수 있다.In this way, as the chip circuit in the semiconductor package is protected from noise and electromagnetic waves, the operation reliability of the semiconductor package chip circuit can be greatly improved.

첨부한 도 3a,3b를 참조로 상기 반도체 패키지(100)를 적층한 실시예를 설명하면 다음과 같다.An embodiment in which the semiconductor package 100 is stacked with reference to FIGS. 3A and 3B is as follows.

상기 반도체 패키지(100)는 히트싱크(12a)의 상면과 반도체 칩(10)의 저면이 외부로 노출된 구조로서, 첨부한 도 3a에 도시한 바와 같이 히트싱크(12a)의 상면 과 반도체 칩(10)의 저면이 서로 밀착되게 부착하여 반도체 패키지(100)를 적층하게 되면, 상부쪽 반도체 패키지(100)의 리드(16) 저면과 하부쪽 반도체 패키지(100)의 리드(16) 상면이 서로 접촉되어, 전기적인 입출력 신호를 교환할 수 있게 된다.The semiconductor package 100 has a structure in which the top surface of the heat sink 12a and the bottom surface of the semiconductor chip 10 are exposed to the outside. As shown in FIG. 3A, the top surface of the heat sink 12a and the semiconductor chip ( When the bottom surfaces of 10 are attached to each other so that the semiconductor package 100 is stacked, the bottom surface of the lead 16 of the upper semiconductor package 100 and the top surface of the lead 16 of the lower semiconductor package 100 are in contact with each other. Thus, electrical input / output signals can be exchanged.

또는, 첨부한 도 3b에 도시한 바와 같이 외부로 노출된 히트싱크(12a)의 상면끼리 접촉되게 부착하여 반도체 패키지(100)를 적층하게 되면, 각 반도체 칩(10)의 저면이 외부로 노출되고, 상부쪽 반도체 패키지(100)의 리드(16) 상면과 하부쪽 반도체 패키지(100)의 리드(16) 상면이 서로 접촉되어, 전기적인 입출력 신호를 교환할 수 있게 된다.Alternatively, as shown in FIG. 3B, when the top surfaces of the heat sinks 12a exposed to the outside are contacted to stack the semiconductor packages 100, the bottom surfaces of the semiconductor chips 10 may be exposed to the outside. The upper surface of the lead 16 of the upper semiconductor package 100 and the upper surface of the lead 16 of the lower semiconductor package 100 are in contact with each other to exchange electrical input / output signals.

첨부한 도 4는 도 3b의 적층형 반도체 패키지에서 외부로 노출된 반도체 칩(10)의 저면에 열방출 구조물인 별도의 금속재 히트싱크(12b)를 부착시킨 것을 특징으로 한다.4 is a separate heat sink 12b, which is a heat dissipation structure, attached to a bottom surface of the semiconductor chip 10 exposed to the outside in the stacked semiconductor package of FIG. 3b.

따라서, 반도체 칩(10)에서 발생된 열이 상기 히트싱크(12b)를 통하여 외부로 더욱 용이하게 방출되어, 열방출 효과를 더욱 극대화시킬 수 있게 된다.Therefore, heat generated in the semiconductor chip 10 is more easily discharged to the outside through the heat sink 12b, thereby further maximizing the heat dissipation effect.

여기서 첨부한 도 5내지 도 7a,7b를 참조로 본 발명의 다른 실시예를 설명하면 다음과 같다.Hereinafter, another embodiment of the present invention will be described with reference to FIGS. 5 to 7A and 7B.

도 5에 도시한 반도체 패키지(200)는 일실시예의 반도체 패키지(100)와 같이 반도체 칩(10)과 히트싱크(12a)가 접착수단(22)에 의하여 서로 부착되어 있는 점에서 동일한 구조를 이루고 있고, 단지 리드(16)의 구조가 다르다.The semiconductor package 200 shown in FIG. 5 has the same structure in that the semiconductor chip 10 and the heat sink 12a are attached to each other by the bonding means 22 like the semiconductor package 100 of the embodiment. And only the structure of the lid 16 is different.

즉, 상기 리드(16)는 그 상면에서 바깥쪽과 안쪽부분이 식각 처리된 구조로 서, 식각 처리된 안쪽 부분은 와이어 본딩이 이루어지는 본드 핑거 자리가 되고, 바깥쪽 부분은 수지(18)로 몰딩되어, 리드(16)와 수지(18)간의 접촉면적이 증대되됨에 따라 서로간의 결합력을 증대시킬 수 있게 된다.That is, the lead 16 has a structure in which the outer side and the inner side are etched on the upper surface thereof, and the etched inner side becomes a bond finger seat where wire bonding is performed, and the outer side is molded with the resin 18. Thus, as the contact area between the lead 16 and the resin 18 is increased, the bonding force between the leads 16 can be increased.

물론, 상기 리드(16)들중 그라운드용 리드(24)는 첨부한 도 6에 잘 나타낸 바와 같이, 상기 히트싱크(12a)와 일체로 연결되어 있다.Of course, the ground lead 24 of the leads 16 is integrally connected with the heat sink 12a as shown in FIG. 6.

마찬가지로, 외부로 노출되어 있는 상기 히트싱크(12a)면끼리, 또는 히트싱크(12a)와 반도체 칩(10)의 저면을 밀착되게 부착하게 되면, 상부쪽 반도체 패키지(200)와 하부쪽 반도체 패키지(200)의 외부로 노출된 리드(16)가 서로 전기적인 신호 교환 가능하게 접촉하게 됨으로써, 도 7a,7b에 도시한 바와 같은 적층형 반도체 패키지로 제조될 수 있다.
Similarly, when the surfaces of the heat sinks 12a exposed to the outside, or the heat sinks 12a and the bottom surface of the semiconductor chip 10 are closely attached to each other, the upper semiconductor package 200 and the lower semiconductor package ( Since the leads 16 exposed to the outside of the 200 are in electrical contact with each other, they can be manufactured as a stacked semiconductor package as shown in FIGS. 7A and 7B.

이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지에 의하면, 마더보드상에서 인접되어 있는 DRAM, SRAM, EPROM, 각종 로직회로의 임피던스와 인터페이스 시그널 교환시 발생하는 노이즈와 전자파를 히트싱크에서 용이하게 차단해주어, 반도체 패키지의 작동 신뢰성을 향상시킬 수 있고, 특히 외부로 노출된 반도체 칩에별도의 열방출용 히트싱크를 더 부착함으로써, 반도체 칩에서 발생하는 열 방출 효과를 더욱 극대화시킬 수 있는 장점이 있다.As described above, according to the semiconductor package according to the present invention, the heat sink easily blocks noise and electromagnetic waves generated during the exchange of impedances and interface signals of adjacent DRAMs, SRAMs, EPROMs, and various logic circuits on the motherboard. In addition, the operation reliability of the semiconductor package can be improved, and in particular, by attaching a separate heat dissipation heat sink to the semiconductor chip exposed to the outside, the heat dissipation effect generated in the semiconductor chip can be further maximized.

Claims (4)

상면 테두리부를 따라 본딩패드가 배열되어 있는 반도체 칩과; A semiconductor chip in which bonding pads are arranged along an upper edge thereof; 상면의 안쪽 일부가 식각 처리된 다수의 리드와; A plurality of leads in which an inner portion of the upper surface is etched; 상기 반도체 칩의 본딩패드와 상기 리드간에 연결된 와이어와;A wire connected between the bonding pad of the semiconductor chip and the lead; 상기 반도체 칩의 상면에 접착수단으로 부착되고 상기 다수의 리드중 그라운드용 리드와 일체로 연결된 히트싱크와; A heat sink attached to an upper surface of the semiconductor chip by an adhesive means and integrally connected to a ground lead of the plurality of leads; 상기 히트싱크의 상면과, 상기 리드의 상하면 및 외측면과, 상기 반도체 칩의 저면을 외부로 노출시키면서 상기 반도체 칩과 와이어와 리드를 몰딩하고 있는 수지로 구성된 것을 특징으로 하는 반도체 패키지.And a resin molding the semiconductor chip, the wire, and the lead while exposing the top surface of the heat sink, the top and bottom surfaces of the lead, and the bottom surface of the semiconductor chip to the outside. 제 1 항에 있어서, 상기 반도체 패키지를 상하로 적층하는 경우, 하부쪽에 배치되는 반도체 패키지의 히트싱크 상면과, 상부쪽에 배치되는 반도체 패키지의 반도체 칩 저면이 서로 접촉되며 부착되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein when the semiconductor packages are stacked up and down, a top surface of a heat sink of a semiconductor package disposed on a lower side and a bottom surface of a semiconductor chip of a semiconductor package disposed on an upper side are contacted and attached to each other. . 제 1 항에 있어서, 상기 반도체 패키지를 상하로 적층하는 경우, 상부 및 하부쪽 반도체 패키지의 히트싱크의 외부 노출 표면이 서로 접촉되며 부착되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein when the semiconductor packages are stacked up and down, the outer exposed surfaces of the heat sinks of the upper and lower semiconductor packages are in contact with and attached to each other. 제 1 항에 있어서, 상기 반도체 패키지에서 외부로 노출된 반도체 칩의 저면에 별도의 열방출용 히트싱크를 더 부착시킨 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 1, further comprising a heat dissipation heat sink further attached to a bottom surface of the semiconductor chip exposed to the outside from the semiconductor package.
KR1020010015776A 2001-03-26 2001-03-26 Semiconductor package KR100747995B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010015776A KR100747995B1 (en) 2001-03-26 2001-03-26 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010015776A KR100747995B1 (en) 2001-03-26 2001-03-26 Semiconductor package

Publications (2)

Publication Number Publication Date
KR20020075969A KR20020075969A (en) 2002-10-09
KR100747995B1 true KR100747995B1 (en) 2007-08-08

Family

ID=27698771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010015776A KR100747995B1 (en) 2001-03-26 2001-03-26 Semiconductor package

Country Status (1)

Country Link
KR (1) KR100747995B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101118235B1 (en) * 2008-12-15 2012-03-16 하나 마이크론(주) Three dimensional semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116935A (en) * 1996-10-08 1998-05-06 Fujitsu Ltd Semiconductor device and its manufacturing method
JP2000077575A (en) * 1998-08-28 2000-03-14 Ind Technol Res Inst Thermally and electrically reinforced semiconductor package
KR200189316Y1 (en) * 1999-12-22 2000-07-15 오리엔트 세미컨덕터 일렉트로닉스 리미티드 Heat slug of plastic ball grid array on ic chip surface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116935A (en) * 1996-10-08 1998-05-06 Fujitsu Ltd Semiconductor device and its manufacturing method
JP2000077575A (en) * 1998-08-28 2000-03-14 Ind Technol Res Inst Thermally and electrically reinforced semiconductor package
KR200189316Y1 (en) * 1999-12-22 2000-07-15 오리엔트 세미컨덕터 일렉트로닉스 리미티드 Heat slug of plastic ball grid array on ic chip surface

Also Published As

Publication number Publication date
KR20020075969A (en) 2002-10-09

Similar Documents

Publication Publication Date Title
US6218731B1 (en) Tiny ball grid array package
TWI487085B (en) Integrated circuit package system with shield
US7833840B2 (en) Integrated circuit package system with down-set die pad and method of manufacture thereof
US7411278B2 (en) Package device with electromagnetic interference shield
TWI506707B (en) Integrated circuit packaging system with leadframe interposer and method of manufacture thereof
KR20140057979A (en) Semiconductor package and method of manufacturing the semiconductor package
US20050104209A1 (en) Semiconductor chip package having decoupling capacitor and manufacturing method thereof
JP2008211175A (en) 3d packaging structure with enhanced grounding performance and built-in antenna
KR101481571B1 (en) Semiconductor Package apparatus and its manufacturing method
TWI517333B (en) Integrated circuit package system with dual connectivity
JP2010199286A (en) Semiconductor device
KR20140057982A (en) Semiconductor package and method of manufacturing the semiconductor package
KR20160001117A (en) Semiconductor package
KR100895816B1 (en) Semiconductor package
KR100649869B1 (en) Semiconductor package
US20060138613A1 (en) Integrated circuit package with inner ground layer
KR100649878B1 (en) Semiconductor package
KR100747995B1 (en) Semiconductor package
KR100764682B1 (en) Ic chip and package
KR200295665Y1 (en) Stacked Semiconductor Package
US7091608B2 (en) Chip package
JP2630294B2 (en) Hybrid integrated circuit device and method of manufacturing the same
KR20080029706A (en) Semiconductor package
KR100772098B1 (en) Stack type package
KR20080031576A (en) A substrate for semiconductor package decreasing a electromagnetic interference using a ground plane

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160802

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190725

Year of fee payment: 13