KR100746083B1 - 디지털 방송 수신 시스템에서의 모드 검출 장치 및 그 방법 - Google Patents

Abstract

본 발명은 유럽 방식의 휴대 수신을 위한 디지털 방송 수신 시스템에서의 고속 푸리에 변환(FFT : Fast Fourier Transform) 모드 및 보호 구간(GI : Guard Interval) 모드를 검출하는 장치 및 그 방법에 관한 것으로, 특히, 최소 4개의 OFDM 심볼을 사용하여 신속하게 FFT 모드와 GI 모드를 검출하여 동기 시간을 최소화함으로써 소모 전력을 최소화할 수 있는 디지털 방송 수신 시스템의 모드 검출 장치 및 그 방법을 제공하는 데 있다.

DVB-T, DVB-H, FFT, GI, OFDM, 심볼

Description

디지털 방송 수신 시스템에서의 모드 검출 장치 및 그 방법{APPARATUS AND METHOD FOR MODE DETECTION IN DIGITAL VIDEO BROADCASTING RECEIVING SYSTEM}

도 1은 시간축에서의 OFDM 심볼의 개념도.

도 2는 일반적인 모드 검출 장치의 구성 블록도.

도 3은 본 발명에 따른 모드 검출 장치의 구성 블록도.

도 4는 본 발명에 따른 모드 상관기의 구성 블록도.

도 5는 본 발명에 따른 POWER 계산부의 구성 블록도.

도 6은 본 발명에 따른 펄스 생성기의 구성 블록도.

도 7은 본 발명에 따른 모드 검출부의 구성 블록도.

도 8은 OSI 7 layer에 기초한 DVB-H 프로토콜 구조의 구성도.

도 9는 delta-t 방법(method)에 관한 개념도.

도 10은 시분할 다중화 방식에서의 버스트 파라미터(Burst parameter)의 개념도.

도 11은 동기 시간에 따른 파워 세이빙 효과를 나타낸 표.

도 12는 시간축 OFDM 심볼을 이용한 FFT 모드 검출 방법에 관한 개념도.

<도면의 주요 부분에 대한 부호의 설명>

301 : 모드 상관기 302 : 펄스 생성기

303 : 모드 검출부 401 : 2K 지연기

402 : 4K 지연기 403 : POWER 계산부

404 : 복소수 곱셈기 405 : FIFO 메모리

601 : 비교기 602 : 디지털 펄스 신호

603 : AND 연산기 701 : 모드 검출기

702 : 펄스 주기 측정기 703 : GI 모드 검출기

본 발명은 유럽 방식의 휴대 수신을 위한 디지털 방송(DVB-H)(Digital Video Broadcasting-Handheld) 수신 시스템에서의 고속 푸리에 변환(FFT : Fast Fourier Transform) 모드 및 보호 구간(GI : Guard Interval) 모드 검출 장치 및 그 방법에 관한 것이다.

디지털 방송(DVB-H)에서는 전송 방식으로 여러 개의 캐리어에 정보를 실어 전송하는 직교 주파수 분할 다중(Orthogonal Frequency Division Multiplexing : OFDM) 방식으로 다중 캐리어 신호를 사용한다.

OFDM 방식에서는 송신측에서 전송하고자 하는 정보를 역 FFT에 의해 주파수 상으로 전송하므로 수신측에서 수신된 신호를 FFT함으로써 일반 전송 방식에서의 복조가 가능하게 된다.

이때, 수신기에서 FFT 변환을 하기 위해서는 수신된 신호의 디지털 샘플 중 어디서부터(즉, FFT 할 데이터 샘플의 시작점)와 얼만큼(즉, FFT할 데이터의 샘플 구간) FFT를 해야 하는지를 알아야, 정확한 FFT 결과를 얻어낼 수 있다.

그러나, 전송 모드와 보호구간 모드 검출은 높은 신뢰도와 정확성을 요구하므로 수십개의 OFDM 심볼을 사용하게 된다.

그러므로, 그만큼 추정 시간이 소요되기 때문에 동기 시간(synchronization time)이 길어져 파워 세이빙(power saving) 효과가 떨어진다는 문제점이 있었다.

따라서, 본 발명의 목적은 최소 4개의 OFDM 심볼을 사용하여 신속하게 FFT 모드와 GI 모드를 검출하여 동기 시간을 최소화하는 디지털 방송 수신 시스템의 모드 검출 장치 및 그 방법을 제공하는 데 있다.

또한, 본 발명의 다른 목적은 FFT 모드와 GI 모드를 검출하여 동기 시간을 최소화함으로써 파워 세이빙 효과를 유지시키는 디지털 방송 수신 시스템의 모드 검출 장치 및 그 방법을 제공하는 데 있다.

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 방송 수신 시스템에서의 모드 검출 장치는, 수신 신호로부터 복조된 복소수 신호(I,Q)를 지연시켜 각각 복소수 곱하기 연산을 수행한 후 윈도우 누적기를 통해 I 신호와 Q신호의 제곱을 더한 전력 크기 값을 출력하는 모드 상관기; 상기 전력 크기 값을 입력받아 기 설정된 해당 모드 임계값과 비교하여 펄스 신호를 출력하는 펄스 생성기; 및 상기 펄스 생성기에서 출력되는 펄스를 검출하여 FFT 모드와 GI 모드를 검출하는 모드 검출부를 포함하여 구성되는 것을 특징으로 한다.
여기서, 모드 상관기는, 상기 모드 상관기는, 2개의 2K 지연기와 1개의 4K 지연기가 직렬로 연결되어 구성되는 FIFO 메모리와, 수신된 복소수 신호(I,Q)와 상기 각 지연기의 출력 신호와 복소수 곱하기 연산을 수행하는 다수개의 복소수 곱셈기(Complex Multiplier)와, 상기 연산된 복소수 값을 윈도우 누적기를 통해 I 신호와 Q신호의 제곱을 더한 전력 크기 값을 출력하는 POWER 계산부로 구성되는 것을 특징으로 한다.
이때, 펄스 생성기는, 모드 상관기에서 출력되는 각 모드별 전력 크기 값을 입력받아 기 설정된 해당 모드 임계값과 비교하여 상관 연산된 전력 크기 값(상관 값)이 임계값보다 크면 HIGH 값을 작으면 LOW 값의 펄스 신호를 출력하는 비교기와, 출력된 펄스 신호와 각 지연기의 출력 신호를 AND 연산을 수행하여 잡음을 제거하는 AND 연산기로 구성되는 것을 특징으로 한다.
여기서, 모드 검출부는, 펄스 생성기에서 출력되는 각 모드별 펄스 신호의 유무를 판단하여 FFT 모드를 검출하는 FFT 모드 검출기와, FFT 모드 검출기에서 검출된 펄스 신호의 주기를 구하는 펄스 주기 측정기와, 검출된 FFT 모드와 펄스 주기를 참조하여 GI의 길이를 검출하는 GI 모드 검출기로 구성되는 것을 특징으로 한다.
이때, GI 모드의 길이는 전송 모드가 2K인지, 4K인지, 8K인지 그리고 각 FFT 모드의 GI의 길이(

)에 따라 달라지는 것을 특징으로 한다.
본 발명은 디지털 방송 수신 시스템에서의 모드 검출 방법에 있어서,
a) 수신된 신호로부터 복조된 복소수 신호(I,Q)를 지연시켜 각각 복소수 곱하기 연산을 수행한 후 윈도우 누적기를 통해 I 신호와 Q신호의 제곱을 더한 전력 크기 값을 출력하는 단계;
(b) 상기 출력된 전력 크기 값을 근거하여 기 설정된 해당 모드 임계값과 비교하여 펄스 신호를 출력하는 단계; 및
(c) 상기 (b) 단계에서 출력되는 각 모드별 펄스 신호의 유무를 검출하여 FFT 모드와 GI 모드를 검출하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
여기서, (b) 단계는, (a) 단계에서 출력된 전력 크기 값을 입력받아 기 설정된 해당 모드 임계값과 비교하여 전력 크기 값이 기 설정된 임계값보다 크면 HIGH 값을 작으면 LOW 값의 펄스 신호를 출력하는 단계와, 출력된 펄스 신호를 지연하는 단계와, 상기 지연된 펄스 신호와 AND 연산을 수행하여 잡음을 제거하는 단계로 이루어지는 것을 특징으로 한다.
(c) 단계는, (b) 단계에서 출력된 펄스 신호의 유무를 판단하여 FFT 모드를 검출하는 단계와, 검출된 펄스 신호의 주기를 구하는 단계와, 검출된 FFT 모드와 펄스 신호의 주기에 의해 GI 모드의 길이를 검출하는 단계로 이루어지는 것을 특징으로 한다.
여기서, FFT 모드를 검출하는 단계는, 각 2K, 4K, 8K 길이에 해당되는 상관 연산의 전력 값이 심볼 경계 부근에서 기 설정된 해당 모드 임계값보다 큰 값들을 갖게 되면 발생되는 펄스 신호를 검출하여 FFT 모드를 검출하는 것을 특징으로 한다.
이때, 펄스 신호의 주기가 허용 범위 내에서 일정하게 발생하지 않으면 FFT 모드를 다시 검출한 후 펄스 신호의 주기를 검출하는 단계를 더 포함하는 것을 특징으로 한다.
여기서, 검출된 펄스 신호의 주기를 구하는 단계는, OFDM 심볼 중 최소 4개의 펄스 신호 주기의 평균을 취하여 구하는 것을 특징으로 한다.
이때, GI 모드를 검출하는 단계는, GI 모드는 전송 모드가 2K인지, 4K인지, 8K인지 그리고 각 FFT 모드의 GI의 길이(

)에 따라 달라지는 을 특징으로 한다.
본 발명은 버스트 통신에서 동기 수렴 시간이 전력 감소에 지대한 영향을 주기 때문에 전력 소비를 감소시키기 위하여 FFT 모드와 GI 모드 검출 시간을 최소화 하기 위한 전력절약 모드를 제안하는 데 있다.

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.

도 1에 나타내는 바와 같이, DVB-T 또는 DVB-H 심볼은 심볼 데이터 구간의 끝 부분을 복사하여 보호 구간(GI)을 만든다. 따라서 심볼의 앞 부분과 뒷 부분은 서로 상관 관계를 갖는다.

이는 각 심볼이 FFT 모드와 GI 모드로 나누어지는데 GI 모드의 데이터는 FFT 모드의 마지막 부분의 데이터를 그대로 복사해 놓은 것이므로, FFT는 유효 구간의 데이터에 대해서만 행해져야 하고, 따라서, 심볼 샘플들은 심볼 데이터 구간의 일부분을 복사한 보호 구간에 해당하므로 FFT 변환하고자 하는 심볼과 동일하다. 따라서, 동일한 심볼만을 FFT 변환하면 OFDM 수신 시스템은 심볼 간의 간섭을 방지할 수 있다.

그렇기 때문에, 일반적으로 OFDM 전송 방식으로 수신된 신호에 대해서는, 복소수 신호(I,Q)로 복조하여 고속 푸리에 변환(FFT)을 수행하기 위해 FFT 모드 및 GI 모드를 검출해야 한다.

도 2에 일반적인 FFT 모드와 GI 모드를 검출하는 예를 나타내었다.

도 2의 동작을 간단히 살펴보면, 수신된 신호로부터 보호구간의 정보의 상관 연산을 이용하여 보호구간 길이를 결정한다. 상관 연산된 값은 보호구간의 길이에 따라서 최대값을 가지게 된다. 각각 상관 연산된 값은 각각 보호구간 모드에 해당하는 공진주파수를 가지는 공진기(resonator)에 입력되어 최대 출력을 이용하여 전송 모드와 보호구간 모드를 결정한다.

도 3은 본 발명에 따른 모드 검출 장치의 일 예를 나타낸 구성 블록도로서, 수신된 복소수 신호(I,Q)의 상관 연산을 수행하여 수신 신호의 전력 크기 값(상관 값)을 출력하는 모드 상관기(Mode correlator)(301)와, 상관 연산된 전력 크기 값(상관 값)을 입력받아 기 설정된 해당 모드 임계값과 비교하여 펄스 신호를 출력하는 펄스 생성기(Pulse generator)(302)와, 펄스 생성기(302)에서 출력되는 펄스를 검출하여 FFT 모드와 GI 모드를 검출하는 모드 검출부(Mode detector)(303)로 구성된다.

도 4는 상기 모드 상관기(301)의 일 예를 나타낸 구성 블록도로서, 2개의 2K 지연기(401)와 1개의 4K 지연기(401)로 구성되는 FIFO 메모리(405)와, 수신된 복소수 신호(I,Q)와 각 지연기의 출력 신호와 복소수 곱하기 연산을 수행하는 다수개의 복소수 곱셈기(404)와, 각 FFT 모드별 윈도우 구간 동안 상관 연산을 수행하여 각 모드에 따른 수신 신호의 전력 크기 값(상관 값)을 출력하는 POWER 계산부(403)로 구성된다.

도 5는 본 발명에 따른 POWER 계산부의 구성 블록도로서, POWER 계산부(403)는 일정 구간의 윈도우를 누적(Sliding SUM)하고 I쪽과 Q쪽의 신호를 제곱(X*X)하여 더한다. 그리고 나서, 이 상관 연산된 수신 신호의 전력 크기 값(상관 값)(Corrout)을 출력한다.

도 6은 상기 펄스 생성기(302)의 일 예를 나타낸 구성 블록도로서, 모드 상관기(301)에서 출력된 상관 연산된 전력 크기 값(상관 값)(Corrout)을 입력받아 기 설정된 해당 모드 임계값과 비교하여 상관 연산된 전력 크기 값이 임계값보다 크면 HIGH 값을 작으면 LOW 값의 디지털 펄스 신호(602)를 출력하는 비교기(601)와, 출력된 디지털 펄스 신호를 직렬 연결된 다수개의 지연기의 각 출력과 AND 연산을 수 행하여 잡음을 제거하는 AND 연산기(603)로 구성된다.

도 7은 상기 모드 검출부(303)의 일 예를 나타내는 블록도로서, 펄스 생성기(303)에서 출력되는 펄스 신호의 유무를 판단하여 FFT 모드를 검출하는 FFT 모드 검출기(701)와, 상기 FFT 모드 검출기(701)에서 검출된 펄스 신호의 주기를 구하는 펄스 주기 측정기(702)와, GI 모드의 길이를 검출하는 GI 모드 검출기(703)로 구성된다.

본 발명의 이해를 돕기 위해 FFT 모드와, GI 모드 검출 시간과 파워 세이빙 효과에 대하여 이하에 상세히 기술한다.

DVB-H는 유럽 디지털 지상파 규격인 DVB-T를 기반으로 한다. 휴대 이동 수신 성능 향상을 위해, 기존 DVB-T 규격에 소비 전력 절감을 위한 타임 슬라이싱(Time Slicing)과 Carrier-to-Noise(CN) 성능 향상을 위한 MPE-FEC(Multi-Protocol Encapsulation)을 추가하였으며, 더불어 이동성(Mobility)과 스펙트럼 효율성을 위한 4K FFT 모드와 In-depth Interleaving 모드를 추가하였다.

특히, 타임 슬라이싱 기술은 DVB-H 컨텐츠를 Burst로 송/수신할 수 있는 방법으로, 해당 DVB-H 컨텐츠를 수신할 때만 DVB-H 수신기의 복조부를 power on 하고, 해당 DVB-H 컨텐츠를 수신하지 않을 때는 DVB-H 수신기의 복조부를 power off할 수 있어, 최대 90%까지 소비 전력을 절감할 수 있다. 이러한 소비전력 절감 달성을 위한 한가지 방법으로 DVB-H 복조부의 매 power on시 복조부의 동기부 포착(Acquisition) 시간을 최대한 줄여주는 것이다.

지상파 DMB의 경쟁모델로 부상한 DVB-H는 전통적 의미의 방송이라고 볼 수 없는 요소가 있다. 유럽의 표준화 단체인 DVB(Digital Video Broadcasting)가 DVB-H 규격안을 범 유럽기구인 ETSI에 제출하면서 발표한 자료는 "DVB-H는 방송권역을 이동형 휴대단말기 시장으로 확대하는 것"이라고 설명했다. 그러면서 "DVB-H는 정보를 IP datagram으로 전송하는 시스템"이라고 부연하고 있다.

IP datagram은 신호를 인터넷 프로토콜(IP)에 의해 패킷으로 보내는 신호처리 방식을 말한다. 음성과 영상신호(AV 신호)를 연속적으로 흘려보내는 스트리밍(streaming) 방식으로 신호를 뿌려주는 게 지금까지의 방송이라면, DVB-H는 유무선 인터넷과 같이 AV 신호를 패킷 단위로 끊어 압축한 뒤 전송하는 IP 데이터 캐스팅(IPDC) 방식을 취하고 있다.

DVB-H는 시분할 다중화 방식을 취하고 있다. 타임 슬라이싱 기술은 전송로의 용량을 일정한 타임슬롯으로 쪼갠 뒤 각 타임슬롯에 패킷화 된 방송신호를 실어 보내는 다중화 방식이다. 예를 들어 10초 짜리 신호를 압축해 3초짜리 시간 폭에 담아 전송하는데, 수신기의 버퍼가 이렇게 전송된 압축신호를 간직했다가 차례로 풀면서 끊김 없이 동영상으로 재생한다. DVB의 DVB-H 기술분과(TM-H)가 시분할 기술을 채용한 이유는 휴대 단말기의 전력소모를 줄이기 위해서이다.

그런데, 시분할 기술에 의한 IP 데이터 캐스팅은 본질적으로 통신에서 쓰이는 기술이다. 따라서 DVB-H는 방송과 IP 통신의 결합 혹은 방송과 이동 통신의 융합 모델로 판단해야 할 요소가 적지 않다.

DVB-H 표준의 핵심 기술인 타임 슬라이싱에 대해 언급하기 전에, IP datagram을 포함하는 data link layer에서의 MPE(Multi Protocol Encapsulation) 구조를 이해해야 한다.

도 9에 OSI 7 layer에 기초한 DVB-H 프로토콜 구조를 나타내고 있다. Physical layer에서 기존의 AV stream과 비슷한 transport stream 형식으로 전송이 되고 이를 data link layer에서 IP datagram이 포함된 MPE 부분(이 부분은 더욱 강력한 수신을 위해 RS coding이 걸려있는 MPE-FEC 프레임으로 언급되기도 함)과 시스템의 기본적인 제어에 관련된 PSI/SI(Program Specific Information/Service Information)으로 분리한다. 타임 슬라이싱은 MPE 부분을 프레임 형식으로 일괄 전송함으로써 이루어지는데, delta-t method를 통하여 완성된다.

Delta-t method는 현재 수신된 MPE section부터 다음 burst의 시작 시간까지의 상대적 차이를 알려주면서 정확히 수신해야 할 시점을 찾아내게 된다.

도 10은 delta-t method에 관한 것으로, 하나의 burst(MPE-FEC 프레임)에서 모든 MPE section과 MPE-FEC section에서 다음 burst까지의 시간을 알려줌으로써 안정적으로 다음 burst 수신 시간을 파악하고 이를 통해 일괄적으로 buffer에 저장한 다음 IP datagram을 수신하여 훨씬 낮은 rate로 차례로 풀면서 서비스를 재생하게 된다.

도 11은 시분할 다중화 방식에서의 Burst parameter를 나타내고 있다.

이를 언급하면 다음과 같다.

- Burst size : 하나의 burst에서 network layer의 전체 bit size.

- Burst bandwidth : 하나의 burst를 전송할 때의 bitrate. 일반적으로 constant bitrate보다 훨씬 크도록 함.

- Constant bandwidth : elementary stream에 요구되는 평균 bitrate.

- Burst duration : burst가 전송되는 시간.

- Off time : burst 간의 전송이 쉬는 시간.

타임 슬라이싱에 관계된 여러 parameter를 계산하는 수식이 다음과 같이 나타난다.

Burst duration은 burst size에서 burst bandwidth를 나누어주면 얻어지는데, 여기서 0.96은 packet overhead를 4%로 보고 있기 때문이다. Off time은 burst size에서 constant bandwidth로 나누어주면 total duration이 나오는데, 여기서 burst duration을 빼주면 power off 구간인 off time을 얻어낼 수 있게 된다. 파워 세이빙은 소비 전력 절감 효과를 지수로 나타낸 것으로 %로 표시한다.

여기서 burst duration, synchronization time, delta-t jitter 등이 관계되는데, synchronization time은 RF에서 수신된 데이터를 physical layer와 data link layer에서 demodulation하여 IP datagram을 얻어내기까지의 시간을 의미하며, delta-t jitter는 다음 burst까지의 시간을 나타내는 delta-t가 실제로 burst를 수신할 때 multipath에 의해서 변할 수 있는데, 이 변동량을 나타낸다. 일반적으로 synchronization time을 200~250ms, delta-t jitter를 10ms로 나타낸다.

만약, burst size가 2Mb, burst bandwidth가 15Mbps, constant bandwidth가 350Kbps이면 burst duration이 140ms, off time이 5.81s이다. Synchronization time이 250ms, delta-t jitter가 10ms이면 파워 세이빙 93%를 얻을 수 있다.

DVB-H의 타임 슬라이싱을 통해 power consumption을 획기적으로 줄여 휴대용으로 적합한 목적을 이루었지만 대기 시간인 off time이 늘어나는 단점이 생겼다. 위의 예에서 off time이 거의 6초가 나왔는데 이 정도의 대기 시간은 서비스 이용자가 참을 수 없는 시간인 것으로 판단된다.

이를 줄이기 위해서는 burst bandwidth와 constant bandwidth가 고정되어 있다고 가정할 경우 burst size를 줄이면 되는데, burst size를 줄일 경우 파워 세이빙 효과가 떨어지는 단점이 생긴다.

현재 DVB-H 표준에서 burst size로 2048kb, 1536kb, 1024kb, 512kb이 지원되는데, off time이 2048kb의 경우 5.96초, 1536kb은 4.47초, 1024kb은 2.98초, 512kb은 1.49초이다(burst bandwidth : 15Mbps, constant bandwidth : 350Kbps).

이때 파워 세이빙 효과가 off time이 작아질수록 떨어지는데, 파워 세이빙을 결정짓는 다른 요소인 synchronization time을 변화시켰을 때 파워 세이빙 결과를 도 12에 나타내었다(delta-t jitter : 10ms).

off time이 길 경우 synchronization time에 그리 민감하지 않은 데 비해, off time이 짧아질 경우 synchronization time이 길수록 파워 세이빙 효과가 상당폭 떨어지게 됨을 알 수 있다. 따라서 짧은 off time을 확보하고 파워 세이빙 효과를 유지하기 위해 짧은 synchronization time은 필수적이다.

도 12는 시간축 OFDM 심볼을 이용한 FFT 모드 검출 방법에 관한 것으로, 도 12a의 심볼을 상관기(301)에 입력한 후, 각 FFT 모드별 윈도우 구간 동안 상관 연산을 수행하여 각 모드에 따른 수신 신호의 전력 크기 값(상관 값)을 구하면 도 12b와 같이, 주기적으로 상관 연산된 전력 크기 값(상관 값)이 출력된다. 이 상관 연산된 전력 크기 값(상관 값)에 각 2K, 4K, 8K 길이의 상관기의 출력에 해당되는 심볼 경계 부근에서 기 설정된 해당 모드 임계값(Mode Threshold)을 적용하여 모드 임계값보다 큰 값들을 가지게 되면 도 12c와 같이 발생되는 펄스 신호의 유무를 검출하여 FFT 모드를 검출한다.

예를 들어, FFT 모드가 2K라 가정하면, 4K나, 8K 길이의 상관기의 출력에는 상관 연산된 값이 없으므로 상관 연산된 수신 신호의 전력 크기 값(상관 값)이 모드 임계값보다 항상 작기 때문에 LOW 값만 출력된다. 반면에 2K 길이의 상관기의 출력에는 상관 연산된 값을 가지게 되므로 상관 연산된 수신 신호의 전력 크기 값(상관 값)이 심볼 경계 부근에서 기 설정된 해당 모드 임계값보다 큰 값들을 가지게 되어 펄스 신호가 발생하게 된다. 따라서, 이 펄스의 유무를 검출하여 FFT 모드가 2K 모드라는 것을 알 수 있다.

또한, 펄스 신호의 주기가 허용 범위 내에서 일정하게 발생하지 않으면 FFT 모드를 다시 검출한 후 펄스 신호의 주기를 검출하여 잘못된 FFT 모드 검출을 방지 할 수 있다.

이때, 검출된 펄스 신호의 주기를 구하는 방법은, GI 모드의 길이와 FFT 모드에 의해 구할 수 있다. GI 모드의 길이는 FFT 사이즈(2K : 2048 샘플 길이, 4K : 4096 샘플 길이, 8K : 8192 샘플 길이)의 길이에 비례하여 선택적으로 사용한다. FFT 사이즈 즉, 도 1에 나타내는 바와 같이, OFDM 심볼에서 데이터 사용 구간의 길이(T_u)의 일부분을

로 하여 선택적으로 사용한다. 따라서, FFT 모드를 검출하고 펄스 신호의 주기를 검출하면, 펄스 신호의 주기(Pulse duration)=데이터 사용 구간의 길이(T_u)+보호 구간 길이(T_G)의 등식이 성립되므로, 보호 구간의 길이를 검출할 수 있다.

이때, 펄스 신호의 주기를 검출할 때, OFDM 심볼 중 최소 4개 이상의 펄스 신호 주기의 평균을 취하여 펄스 신호의 주기를 구한다.

FFT 모드와 GI 모드 검출이 완료되면 이후 동기 복구 작업을 수행하기 위해 Mode lock 신호를 출력한다.

따라서, 본 발명에서는 수개의 OFDM 심볼 만을 사용하여 신속하게 FFT 모드와 GI 모드를 검출함으로써 동기 시간을 최소화하여 파워 세이빙 효과를 유지할 수 있다.

본 발명에서의 디지털 방송 수신 시스템에서의 FFT 모드 및 GI 모드 검출 장치 및 방법은 전술한 예에 한정되지 않고, DVB-T, DVB-H, OFDM 등의 다른 유무선 통신 분야에도 적용 가능하다.

전술한 바와 같이 본 발명에 의한 디지털 방송 수신 시스템에서의 FFT 모드 및 GI 모드 검출 장치 및 그 방법은,

첫째, 동기 수렴 시간에 큰 비중을 차지하는 모드 검출 시간을 단축하여 디지털 방송 수신기의 소비 전력을 감소시킬 수 있다.

둘째, 펄스 신호의 주기를 추정할 때, 허용 범위 안에 일정한 주기성을 확인하고, 평균치를 사용하므로 보다 높은 정확성과 신뢰도를 확보할 수 있다.

셋째, FFT 모드 검출 중 하드웨어의 90% 이상을 차지하는 모드 상관기는 대략적으로 심볼 동기부와 하드웨어를 공유할 수 있어 하드웨어 비용이 크게 증가하지 않는다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의하여 정해져야 한다.

Claims (12)

1. 수신 신호로부터 복조된 복소수 신호(I,Q)를 지연시켜 각각 복소수 곱하기 연산을 수행한 후 윈도우 누적기를 통해 I 신호와 Q신호의 제곱을 더한 전력 크기 값을 출력하는 모드 상관기;

   상기 전력 크기 값을 입력받아 기 설정된 해당 모드 임계값과 비교하여 펄스 신호를 출력하는 펄스 생성기; 및

   상기 펄스 생성기에서 출력되는 펄스를 검출하여 FFT 모드와 GI 모드를 검출하는 모드 검출부를 포함하여 구성되는 것을 특징으로 하는 디지털 방송 수신 시스템에서의 모드 검출 장치.
2. 제 1 항에 있어서,

   상기 모드 상관기는,

   2개의 2K 지연기와 1개의 4K 지연기가 직렬로 연결되어 구성되는 FIFO 메모리와,

   수신된 복소수 신호(I,Q)와 상기 각 지연기의 출력 신호와 복소수 곱하기 연산을 수행하는 다수개의 복소수 곱셈기(Complex Multiplier)와,

   상기 연산된 복소수 값을 윈도우 누적기를 통해 I 신호와 Q신호의 제곱을 더한 전력 크기 값을 출력하는 POWER 계산부로 구성되는 것을 특징으로 하는 디지털 방송 수신 시스템에서의 모드 검출 장치.
3. 제 1 항에 있어서,

   상기 펄스 생성기는,

   모드 상관기에서 출력되는 각 모드별 수신 신호의 전력 크기 값을 입력받아 기 설정된 해당 모드 임계값과 비교하여 상관 연산된 전력 크기 값이 임계값보다 크면 HIGH 값을 작으면 LOW 값의 펄스 신호를 출력하는 비교기와,

   출력된 상기 펄스 신호와 상기 각 지연기의 출력 신호를 AND 연산을 수행하여 잡음을 제거하는 AND 연산기로 구성되는 것을 특징으로 하는 디지털 방송 수신 시스템에서의 모드 검출 장치.
4. 제 1 항에 있어서,

   상기 모드 검출부는,

   펄스 생성기에서 출력되는 각 모드별 펄스 신호의 유무를 판단하여 FFT 모드를 검출하는 FFT 모드 검출기와,

   상기 FFT 모드 검출기에서 검출된 펄스 신호의 주기를 구하는 펄스 주기 측정기와,

   상기 검출된 FFT 모드와 펄스 주기를 참조하여 GI 모드의 길이를 검출하는 GI 모드 검출기로 구성되는 것을 특징으로 하는 디지털 방송 수신 시스템에서의 모 드 검출 장치.
5. 제 4 항에 있어서,

   상기 GI 모드의 길이는 전송 모드가 2K인지, 4K인지, 8K인지 그리고 각 FFT 모드의 GI의 길이(

   

   )에 따라 달라지는 것을 특징으로 디지털 방송 수신 시스템에서의 모드 검출 장치.
6. (a) 수신된 신호로부터 복조된 복소수 신호(I,Q)를 지연시켜 각각 복소수 곱하기 연산을 수행한 후 윈도우 누적기를 통해 I 신호와 Q신호의 제곱을 더한 전력 크기 값을 출력하는 단계;

   (b) 상기 출력된 전력 크기 값을 근거하여 기 설정된 해당 모드 임계값과 비교하여 펄스 신호를 출력하는 단계; 및

   (c) 상기 (b) 단계에서 출력되는 각 모드별 펄스 신호의 유무를 검출하여 FFT 모드와 GI 모드를 검출하는 단계를 포함하여 이루어지는 것을 특징으로 하는 디지털 방송 수신 시스템에서의 모드 검출 방법.
7. 제 6 항에 있어서,

   상기 (b) 단계는,

   상기 (a) 단계에서 출력된 상관 연산의 전력 크기 값을 입력받아 기 설정된 해당 모드 임계값과 비교하여 상관 연산된 전력 크기 값이 기 설정된 임계값보다 크면 HIGH 값을 작으면 LOW 값의 펄스 신호를 출력하는 단계와,

   상기 출력된 펄스 신호를 지연하는 단계와,

   상기 지연된 펄스 신호와 AND 연산을 수행하여 잡음을 제거하는 단계로 이루어지는 것을 특징으로 하는 디지털 방송 수신 시스템에서의 모드 검출 방법.
8. 제 6 항에 있어서,

   상기 (c) 단계는,

   상기 (b) 단계에서 출력된 펄스 신호의 유무를 판단하여 FFT 모드를 검출하는 단계와,

   상기 검출된 펄스 신호의 주기를 구하는 단계와,

   상기 검출된 FFT 모드와 펄스 신호의 주기에 의해 GI의 길이를 검출하는 단계로 이루어지는 것을 특징으로 하는 디지털 방송 수신 시스템에서의 모드 검출 방법.
9. 제 8 항에 있어서,

   상기 FFT 모드를 검출하는 단계는,

   각 2K, 4K, 8K 길이에 해당되는 상관 연산된 수신 신호의 전력 크기 값(상관 값)이 심볼 경계 부근에서 기 설정된 해당 모드 임계값보다 큰 값들을 가지게 되면 발생되는 펄스 신호를 검출하여 FFT 모드를 검출하는 것을 특징으로 하는 디지털 방송 수신 시스템에서의 모드 검출 방법.
10. 제 9 항에 있어서,

    상기 펄스 신호의 주기가 허용 범위 내에서 일정하게 발생하지 않으면 FFT 모드를 다시 검출한 후 펄스 신호의 주기를 검출하는 단계를 더 포함하는 것을 특징으로 하는 디지털 방송 수신 시스템에서의 모드 검출 방법.
11. 제 8 항에 있어서,

    상기 검출된 펄스 신호의 주기를 구하는 단계는,

    OFDM 심볼 중 최소 4개의 펄스 신호 주기의 평균을 취하여 구하는 것을 특징으로 하는 디지털 방송 수신 시스템에서의 모드 검출 방법.
12. 제 8 항에 있어서,

    상기 GI 모드의 길이를 검출하는 단계는,

    상기 GI 모드의 길이는 전송 모드가 2K인지, 4K인지, 8K인지 그리고 각 FFT 모드의 GI의 길이(

    

    )에 따라 달라지는 것을 특징으로 디지털 방송 수신 시스템에서의 모드 검출 방법.

Images