KR100744082B1 - Multi layers printed circuit board and the method for producing the same - Google Patents

Multi layers printed circuit board and the method for producing the same Download PDF

Info

Publication number
KR100744082B1
KR100744082B1 KR1020050134725A KR20050134725A KR100744082B1 KR 100744082 B1 KR100744082 B1 KR 100744082B1 KR 1020050134725 A KR1020050134725 A KR 1020050134725A KR 20050134725 A KR20050134725 A KR 20050134725A KR 100744082 B1 KR100744082 B1 KR 100744082B1
Authority
KR
South Korea
Prior art keywords
wiring
width
ground
circuit board
printed circuit
Prior art date
Application number
KR1020050134725A
Other languages
Korean (ko)
Other versions
KR20070071358A (en
Inventor
이충식
김진범
Original Assignee
대덕지디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕지디에스 주식회사 filed Critical 대덕지디에스 주식회사
Priority to KR1020050134725A priority Critical patent/KR100744082B1/en
Publication of KR20070071358A publication Critical patent/KR20070071358A/en
Application granted granted Critical
Publication of KR100744082B1 publication Critical patent/KR100744082B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer

Abstract

본 발명의 일 실시예에 따른 다층 인쇄 회로 기판은 기판, 기판 상에 형성되는 접지 배선, 접지 배선 상부에 형성되는 절연층, 절연층 상부에 형성되며, 금속 재료로 형성되는 회로 배선, 및 회로 배선 상부에 형성되는 회로 배선 보호층을 포함한다. 접지 배선은 기판 상면에 제1방향 및 제2 방향으로 서로 교차하도록 형성되며, 그 폭이 9 mil 내지 60 mil로 형성된다. Multi-layer printed circuit board according to an embodiment of the present invention is a substrate, a ground wiring formed on the substrate, an insulating layer formed on the ground wiring, a circuit wiring formed on the insulating layer, formed of a metallic material, and circuit wiring And a circuit wiring protection layer formed on the upper portion. Ground wires are formed on the upper surface of the substrate so as to cross each other in the first direction and the second direction, and the width thereof is formed to be 9 mil to 60 mil.

본 발명의 다층인쇄회로기판에 의하여 회로배선 폭의 조절 없이 접지배선에 다양한 임피던스 매칭 형상을 포함시켜 효율적인 임피던스 매칭을 한다.According to the multilayered printed circuit board of the present invention, various impedance matching shapes are included in the ground wiring without adjusting the width of the circuit wiring, thereby efficiently performing impedance matching.

인쇄회로기판, 임피던스 매칭, 접지배선, 격자 형상, 다이아몬드 형상 Printed Circuit Board, Impedance Matching, Ground Wire, Lattice Shape, Diamond Shape

Description

다층 인쇄회로기판 및 그 제조 방법{MULTI LAYERS PRINTED CIRCUIT BOARD AND THE METHOD FOR PRODUCING THE SAME}Multilayer printed circuit board and its manufacturing method {MULTI LAYERS PRINTED CIRCUIT BOARD AND THE METHOD FOR PRODUCING THE SAME}

도1은 종래의 다층 인쇄회로기판의 사시도이고,1 is a perspective view of a conventional multilayer printed circuit board,

도2는 본 발명의 일 실시예에 따른 다층 인쇄회로기판의 절단면도이고,2 is a cross-sectional view of a multilayer printed circuit board according to an exemplary embodiment of the present disclosure.

도3은 본 발명의 일 실시예에 따른 다층 인쇄회로기판에 대한 절단면도 이고,3 is a cross-sectional view of a multilayer printed circuit board according to an embodiment of the present invention;

도4는 도 2 및 도3의 다층 인쇄회로기판 중 접지배선의 평면도이고,4 is a plan view of a ground wiring in the multilayered printed circuit board of FIGS. 2 and 3;

도5는 본 발명의 일 실시예에 따른 다층 인쇄회로기판 접지배선의 폭 크기와 회로배선의 폭에 따른 임피던스의 증가를 보여주는 그래프이고,5 is a graph showing an increase in impedance according to a width of a multilayer printed circuit board grounding wiring and a width of a circuit wiring according to an embodiment of the present invention;

도6a,b는 접지배선 폭과 회로배선 폭을 동시에 변화시켰을 때 임피던스 변화를 측정한 실험 시료의 현미경 사진이고,6A and 6B are micrographs of an experimental sample for measuring impedance changes when the ground wiring width and the circuit wiring width were simultaneously changed.

도7은 본 발명의 실시예에 따른 인쇄회로기판 접지배선의 폭 크기에 따른 임피던스의 증가를 보여주는 그래프이고, 7 is a graph showing an increase in impedance according to the width of a printed circuit board grounding wiring according to an embodiment of the present invention.

도8a,b는 접지배선의 폭이 10mil 내지 60mil인 격자 형상의 현미경 사진이고,8a and 8b are lattice-shaped micrographs with a width of 10 mils to 60 mils of the ground wiring;

도9는 본 발명의 일 실시예에 따른 경성 및 연성 다층 인쇄회로기판의 절단면도이고,9 is a cross-sectional view of a rigid and flexible multilayer printed circuit board according to an embodiment of the present invention.

도10a는 본 발명의 일 실시예에 따른 직각 접지배선의 평면도이고,10A is a plan view of a right angle grounding wiring according to an embodiment of the present invention;

도10b는 본 발명의 일 실시예에 따른 피치폭이 12mil 및 20mil의 직각 및 대각의 접지배선의 평면도이고,FIG. 10B is a plan view of right and diagonal ground wires having a pitch width of 12 mil and 20 mil according to an embodiment of the present invention; FIG.

도11은 본 발명의 일 실시예에 따른 접지배선에 형성된 다이아몬드 형상을 나타내는 평면도이고,11 is a plan view showing a diamond shape formed on the ground wiring according to the embodiment of the present invention;

도12는 본 발명의 일 실시예에 따른 접지배선에 형성된 내부가 비어있는 다이아몬드 형상을 나타내는 평면도이고,12 is a plan view illustrating a diamond shape having an empty inside formed in a ground wiring according to an embodiment of the present invention;

도13는 도12의 배선폭 및 스페이스폭을 나타내주는 도면이고, FIG. 13 is a view showing a wiring width and a space width of FIG. 12;

도14는 본 발명의 일 실시예에 따른 이중 구조를 갖는 다이아몬드 형상의 접지배선의 사시도이고,14 is a perspective view of a diamond-shaped grounding wiring having a dual structure according to an embodiment of the present invention;

도15는 본 발명의 일 실시예에 따른 입체 구조를 갖는 다이아몬드 형상의 접지배선의 사시도이고,15 is a perspective view of a diamond-shaped grounding wire having a three-dimensional structure according to an embodiment of the present invention;

도16은 본 발명의 일 실시예에 따른 빔 구조를 갖는 형상의 사시도이고,16 is a perspective view of a shape having a beam structure according to an embodiment of the present invention;

도17a는 본 발명의 일 실시예에 따른 기판의 단면도 및 상기 기판에 동박층을 적층한 것을 나타낸 것이고,17A illustrates a cross-sectional view of a substrate and a copper foil layer laminated on the substrate, according to an embodiment of the present invention.

도17b는 상기 동박층 상면에 포토레지스트를 적층한 것을 나타낸 것이고, 도17c는 상기 포토레지스트 상면에 포토마스크를 적층한 것을 나타낸 것이고,FIG. 17B shows a photoresist laminated on the upper surface of the copper foil layer, and FIG. 17C shows a photomask stacked on the upper surface of the photoresist.

도17d는 상기 포토마스크 상면에서 노광을 한 것을 나타낸 것이고,Fig. 17D shows the exposure on the upper surface of the photomask,

도17e는 상기 노광 후 상기 접지회로를 제외한 부분을 식각한 것을 나타낸 것이고,Fig. 17E shows an etching of a portion except the ground circuit after the exposure;

도17f는 상기 접지회로 상면에 보호층을 적층한 것을 나타낸 것이고,Fig. 17F shows a protective layer laminated on the upper surface of the ground circuit.

도17g는 상기 접지회로 상면에 보호층을 적층하고 절연층을 적층한 것을 나타낸 것이고,Fig. 17G shows a protective layer laminated on the upper surface of the ground circuit and an insulating layer stacked thereon,

도17h는 상기 절연층 상면에 동박층 및 포토레지스트를 적층한 것을 나타낸 것이고, Fig. 17H shows a laminated copper foil layer and photoresist on the upper surface of the insulating layer,

도17i는 상기 포토레지스트 상면에 포토마스크를 적층한 것을 나타낸 것이고,Fig. 17I shows a photomask laminated on the photoresist top surface,

도17j는 상기 접지회로를 제외한 부분을 노광 및 식각한 것을 나타낸 것이고,FIG. 17J shows an exposure and an etching except for the ground circuit; FIG.

도17k는 상기 접지회로에 보호층을 적층한 것을 나타낸 것이다.Fig. 17K shows a protective layer laminated on the ground circuit.

* 도면에 대한 설명 *Description of Drawings

10, 100, 100´ : (접지배선용)기판 110 : 동박층10, 100, 100´ (for ground wiring) Substrate 110: Copper foil layer

115, 115´ : 포토레지스트 120, 120´: 포토마스크 115, 115´: photoresist 120, 120´: photomask

130, 130´ : 접지배선 140 : (경성회로기판) 접지배선130, 130´: Grounding wiring 140: (hard circuit board) Grounding wiring

150 : (연성회로기판)접지배선 160, 160´ : (접지배선)보호층150: (flexible circuit board) ground wiring 160, 160´: (ground wiring) protective layer

20, 200, 200a, 200b, 200c, 200d,200e : 절연층20, 200, 200a, 200b, 200c, 200d, 200e: insulation layer

210 : (경성회로기판)제1절연층210: (hard circuit board) first insulating layer

220 : (경성회로기판)제2절연층 220: (hard circuit board) second insulating layer

220´: (경성회로기판)제3절연층220´: (hard circuit board) third insulating layer

210´ : (경성회로기판)제4절연층 300 : 동박층210 ': (hard circuit board) fourth insulating layer 300: copper foil layer

30,310, 310a, 310b, 310c, 310d, 310e,320, 330, 340 : 회로배선30,310, 310a, 310b, 310c, 310d, 310e, 320, 330, 340: circuit wiring

40,400, 400a, 400b, 400c, 400d,400e : (회로배선)보호층40,400, 400a, 400b, 400c, 400d, 400e: (circuit wiring) protective layer

420 : (경성회로기판용 회로배선)보호층 420: (circuit wiring for hard circuit board) protective layer

430 : (연성회로기판용 회로배선)보호층430: (circuit wiring for flexible circuit board) protective layer

500 : 폴리이미드층500: polyimide layer

A , A´ : 경성회로기판 B : 연성회로기판A, A´: rigid circuit board B: flexible circuit board

WS1,WS2 : (임피던스 매칭을 위한) 접지배선스페이스폭W S1 , W S2 : Ground wiring space width (for impedance matching)

WL, WL1, WL2 : (임피던스 매칭을 위한) 접지배선폭W L , W L1 , W L2 : Ground Wire Width (for impedance matching)

T1 : 입체 구조를 갖는 다이아몬드 형상의 제1층 형상의 두께T1: thickness of the diamond-like first layer shape having a three-dimensional structure

T2 : 입체 구조를 갖는 다이아몬드 형상의 제2층 형상의 두께T2: thickness of the diamond-like second layer shape having a three-dimensional structure

본 발명은 다층 인쇄 회로 기판 및 그 제조 방법에 관한 것이다. 특히, 개선된 접지배선을 포함하는 다층 인쇄 회로 기판 및 그 제조 방법에 관한 것이다.The present invention relates to a multilayer printed circuit board and a method of manufacturing the same. In particular, it relates to a multilayer printed circuit board comprising an improved grounding wiring and a method of manufacturing the same.

도1은 종래의 다층인쇄회로기판의 사시도를 보여준다. Figure 1 shows a perspective view of a conventional multilayer printed circuit board.

일반적으로 다층인쇄회로기판(multi-layer printed circuit board; multi-layer PCB)은 기판(10), 절연층(20), 회로배선(30), 및 보호층(40)으로 구성된다.In general, a multi-layer printed circuit board (multi-layer PCB) is composed of a substrate 10, an insulating layer 20, a circuit wiring 30, and a protective layer 40.

최근에는 컴퓨터와 통신기술의 발전으로 전자기기에서 신호의 전달 속도가 중요해지고 있다. 이에 따라 인쇄회로기판에서 부품과 배선 간 또는 인쇄회로기판과 외부 부품간의 임피던스의 매칭이 중요하다.  Recently, with the development of computer and communication technology, the speed of signal transmission in electronic devices has become important. Accordingly, it is important to match impedances between components and wiring in printed circuit boards or between printed circuit boards and external components.

임피던스 매칭 방법으로 일반적으로 회로배선(30)의 패턴 형상(pattern form)(이하 형상이라 한다) 폭, 절연층(20) 두께 및 유전율(Er), 회로배선(30)의 두께 등을 조절하여 임피던스를 매칭하는 방법이 알려져 있다. In general, impedance matching is performed to adjust the width of the pattern form (hereinafter, referred to as a shape) of the circuit wiring 30, the thickness of the insulating layer 20, the dielectric constant Er, the thickness of the circuit wiring 30, and the like. A method of matching is known.

현재 다층인쇄회로 기판은 고주파 신호처리용으로 많이 사용되고 있다. Currently, multilayer printed circuit boards are widely used for high frequency signal processing.

고주파 신호처리용 다층인쇄회로 기판의 제조시 전파지연, 전송선 반사, 신호손실, 높은 접속밀도에 따른 상호연결 및 임피던스 매칭이 문제가 된다. 또한, 임피던스 매칭은 상기 인쇄회로기판의 층이 다층(multi-layer)으로 진행되고, 회로배선(30)이 미세하게 진행될수록 어려움이 증가하고 있다. 예를 들면, 다층인쇄회로기판에서 회로배선(30) 폭을 50㎛(2mil) 미만으로 구현하기 어려운 것이 현실이다. 또한 회로배선(30) 폭을 넓히는 것도 증가하는 회로의 복잡도를 고려하면 그 한계가 명확하다. 따라서, 이렇게 회로배선(30) 폭을 조절하여 임피던스를 매칭하는 데에는 한계가 있었다.In the manufacture of multilayer printed circuit boards for high frequency signal processing, problems such as propagation delay, transmission line reflection, signal loss, interconnection and impedance matching due to high connection density are problematic. In addition, the impedance matching is more difficult as the layer of the printed circuit board is multi-layer (multi-layer), the finer the circuit wiring 30 is advanced. For example, in the multilayer printed circuit board, it is difficult to realize the width of the circuit wiring 30 to less than 50 μm (2 mil). In addition, considering the complexity of the circuit to increase the width of the circuit wiring 30, the limit is clear. Therefore, there is a limit to matching the impedance by adjusting the width of the circuit wiring 30 in this way.

따라서, 회로배선(30) 폭을 조절하지 않고, 임피던스를 매칭할 수 있는 새로운 임피던스 매칭 방법이 요구되고 있다.Therefore, there is a need for a new impedance matching method capable of matching impedance without adjusting the width of the circuit wiring 30.

본 발명의 목적은 개선된 접지배선을 이용하여 회로 배선 폭의 조절 없이 임 피던스를 매칭할 수 있는 다층 인쇄회로기판을 제공하는 데 있다.An object of the present invention is to provide a multi-layer printed circuit board that can match the impedance without adjusting the circuit wiring width by using the improved ground wiring.

상기와 같은 목적을 달성하기 위하여 본 발명의 한 특징에 따른 다층 인쇄 회로 기판은 기판, 기판 상에 형성되는 접지 배선, 접지 배선 상부에 형성되는 절연층, 절연층 상부에 형성되며, 금속 재료로 형성되는 회로 배선, 및 회로 배선 상부에 형성되는 회로 배선 보호층을 포함한다. 접지 배선은 기판 상면에 제1방향 및 제2 방향으로 서로 교차하도록 형성되며, 그 폭이 9 mil 내지 60 mil 로 형성된다. In order to achieve the above object, a multilayer printed circuit board according to an aspect of the present invention is formed of a substrate, a ground wiring formed on the substrate, an insulation layer formed on the ground wiring, an insulation layer formed on the upper surface, and formed of a metal material. Circuit wiring, and a circuit wiring protective layer formed on the circuit wiring. Ground wires are formed on the upper surface of the substrate so as to cross each other in the first direction and the second direction, and the width thereof is formed to be 9 mil to 60 mil.

본 발명의 또 다른 특징에 따른 다층 인쇄 회로 기판은 기판, 기판 상에 형성되는 접지 배선, 접지 배선 상부에 형성되는 절연층, 절연층 상부에 형성되며, 금속 재료로 형성되는 회로 배선, 및 회로 배선 상부에 형성되는 회로 배선 보호층을 포함한다. 접지 배선은 그 폭이 9 mil 내지 60 mil 으로 이루어지는 하나 이상의 소정의 형상이 제1 방향 및 제2방향 및 제3방향으로 연속적으로 배열되어 형성된다. According to another aspect of the present invention, a multilayer printed circuit board includes a substrate, a ground wiring formed on the substrate, an insulating layer formed on the ground wiring, a circuit wiring formed on the insulating layer, and formed of a metal material, and circuit wiring. And a circuit wiring protection layer formed on the upper portion. The ground wire is formed by continuously arranging one or more predetermined shapes having a width of 9 mils to 60 mils in the first direction, the second direction, and the third direction.

본 발명의 또 다른 특징에 따른 복합 다층 인쇄 회로 기판은 본 발명의 특징에 따른 다층 인쇄 회로 기판, 다층 인쇄 회로 기판 사이를 연결하는 연성 기판을 포함한다. 연성 기판은 폴리 이미드 층, 폴리 이미드 층 상부 및 하부에 형성되는 접지 배선, 및 접지 배선 상부에 형성되는 보호층을 포함한다. A composite multilayer printed circuit board according to another aspect of the present invention includes a multilayer printed circuit board according to a feature of the present invention, and a flexible substrate connecting between the multilayer printed circuit boards. The flexible substrate includes a polyimide layer, a ground wiring formed on and under the polyimide layer, and a protective layer formed on the ground wiring.

본 발명의 또 다른 특징에 따른 다층 인쇄 회로 기판은 기판 상면에 금속 층 을 형성하는 단계, 상기 금속 층을 식각하여, 제1방향 및 제2 방향으로 서로 교차하도록 형성되며, 그 폭이 9 mil 내지 60 mil 이 되도록 접지 배선을 형성하는 단계, 상기 회로 배선에 절연층을 형성하는 단계, 상기 절연층 상부에 금속 재료로 회로 배선을 형성하는 단계 및 상기 회로 배선 상부에 회로 배선 보호층을 형성하는 단계를 포함한다.According to another aspect of the present invention, a multi-layer printed circuit board is formed to form a metal layer on an upper surface of the substrate, and to etch the metal layer to cross each other in a first direction and a second direction, the width of which is 9 mil to Forming a ground wiring to be 60 mil, forming an insulating layer on the circuit wiring, forming a circuit wiring with a metal material on the insulating layer, and forming a circuit wiring protection layer on the circuit wiring It includes.

본 발명의 또 다른 특징에 따른 다층 인쇄 회로기판의 제조 방법은 기판, 상기 기판 상면에 제1방향 및 제2 방향으로 서로 교차하도록 형성되며, 그 폭이 9 mil 내지 60 mil 인 접지 배선, 상기 접지 배선 상부에 형성되는 제1절연층, 상기 제1 절연층 상부에 형성되며, 금속 재료로 형성되는 제1 회로 배선, 상기 제1 회로 배선 상부에 형성되는 제2 절연층, 상기 제2 절연층 상부에 형성되며, 금속 재료로 형성되는 제2 회로 배선을 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a multilayer printed circuit board, the substrate being formed to cross each other in a first direction and a second direction on an upper surface of the substrate, and a width of 9 mil to 60 mil in width, the ground A first insulating layer formed on the wiring, a first circuit wiring formed on the first insulating layer, a second insulating layer formed on the first circuit wiring, and a second insulating layer formed on the first circuit wiring And a second circuit wiring formed in the metal material.

본 발명의 또 다른 특징에 따른 다층 인쇄 회로기판의 제조 방법은 상기 접지 배선 하부에 형성되는 제3절연층, 상기 제2 절연층 하부에 형성되며, 금속 재료로 형성되는 제3 회로 배선, 상기 제3 회로 배선 하부에 형성되는 제4 절연층, 상기 제4 절연층 하부에 형성되며, 금속 재료로 형성되는 제4 회로 배선, 상기 제4 회로 배선 하부에 형성되는 제5 절연층, 상기 제5 절연층 하부에 형성되며, 금속 재료로 형성되는 제5 회로 배선을 더 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a multilayer printed circuit board, wherein the third insulating layer is formed under the ground wiring, the third circuit wiring is formed under the second insulating layer, and is formed of a metal material. A fourth insulating layer formed under the third circuit wiring, a fourth circuit wiring formed under the fourth insulating layer, and formed of a metal material, a fifth insulating layer formed under the fourth circuit wiring, and the fifth insulation And a fifth circuit wiring formed under the layer and formed of a metallic material.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세 히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

본 발명에서 다층인쇄회로기판은 경성 인쇄회로기판(Rigid PCB), 연성 인쇄회로기판(Flexible PCB 또는 FPC), 및 경성-연성 인쇄회로기판(Rigid-Flex PCB) 등을 포함한다. 본 발명의 일 실시예에 따른 다층인쇄회로기판은 상기한 각 종류의 인쇄회로기판일 수 있다. 또한, 상기한 서로 다른 종류의 인쇄회로기판이 복합적으로 연결되어 본 발명의 다층인쇄회로기판을 형성할 수 있다. In the present invention, the multilayer printed circuit board includes a rigid printed circuit board (Rigid PCB), a flexible printed circuit board (Flexible PCB or FPC), and a rigid-flex printed circuit board (Rigid-Flex PCB). The multilayer printed circuit board according to an embodiment of the present invention may be each type of printed circuit board. In addition, the above-described different types of printed circuit boards may be combined to form a multilayer printed circuit board of the present invention.

이하, 도 2를 참조하여 본 발명의 일 실시예에 따른 인쇄회로기판에 대하여 설명한다. Hereinafter, a printed circuit board according to an exemplary embodiment of the present invention will be described with reference to FIG. 2.

인쇄회로기판은 기판(100), 접지배선(130), 접지배선보호층(160), 절연층(200), 회로배선(310), 및 회로배선보호층(400)을 포함한다. The printed circuit board includes a substrate 100, a ground wiring 130, a ground wiring protection layer 160, an insulating layer 200, a circuit wiring 310, and a circuit wiring protection layer 400.

여기서, 기판(100)은 절연체 등으로 이루어지며, 인쇄 회로 기판에서 절연 및 히트싱크(heat sink; 또는 방열판) 역할을 한다. Here, the substrate 100 is made of an insulator or the like, and serves as an insulation and heat sink (or heat sink) in the printed circuit board.

접지배선(130)은 기판(100) 상면에 형성된다. 접지배선(130)은 구리(Cu) 등의 금속으로 이루어지는 것이 바람직하다. 접지배선(130)은 본 발명의 다층인쇄회로기판이 임피던스 매칭될 수 있게 한다. The ground wiring 130 is formed on the upper surface of the substrate 100. The ground wiring 130 is preferably made of a metal such as copper (Cu). The ground wiring 130 enables the multilayer printed circuit board of the present invention to be impedance matched.

상기 접지배선보호층(160)은 상기 접지배선(130)을 보호 및 절연시키며, 상기 접지배선(130)의 상면에 형성된다. 또한, 상기 접지배선보호층(160)의 재료로는 에폭시, 폴이이미드 필름 등을 사용한다.The ground wiring protection layer 160 protects and insulates the ground wiring 130 and is formed on an upper surface of the ground wiring 130. In addition, an epoxy, a polyimide film, or the like is used as the material of the ground wiring protection layer 160.

상기 절연층(200)은 회로배선(310)과 접지배선(130) 사이에 위치한다. 또한, 상기 절연층(200)은 상기 회로배선(310) 및 접지배선(130) 들을 절연 및 접착한다. 그리고, 상기 절연층(200)의 재료는 에폭시 수지 및 유리 섬유(glass fiber) 등 이다. The insulating layer 200 is positioned between the circuit wiring 310 and the ground wiring 130. In addition, the insulating layer 200 insulates and bonds the circuit wiring 310 and the ground wiring 130. The material of the insulating layer 200 is an epoxy resin, glass fiber, or the like.

상기 회로배선(310)은 사용자가 형성하고자 하는 회로 설계에 따라 소정의 형상으로 형성된다. 또한, 상기 회로배선(310)의 재료로는 구리(Cu) 등의 금속 재료 등이 일반적으로 사용된다. The circuit wiring 310 is formed in a predetermined shape according to the circuit design to be formed by the user. As the material of the circuit wiring 310, a metal material such as copper (Cu) or the like is generally used.

상기 회로배선보호층(400)은 상기 절연층(200)에 형성된 회로배선(310)을 보호 및 절연시킨다. 상기 회로배선보호층(400)의 재료로는 에폭시수지와 감광성 개시제(initiator) 등을 사용한다. 또한, 산업용 잉크를 사용할 수도 있다. The circuit wiring protection layer 400 protects and insulates the circuit wiring 310 formed on the insulating layer 200. An epoxy resin, a photoinitiator, or the like is used as the material of the circuit wiring protection layer 400. It is also possible to use industrial ink.

도3은 다층 인쇄회로기판에 관한 것으로, 상기 도2의 인쇄회로기판을 다층으로 적층한 것이다. 즉, 도3의 다층 인쇄회로기판은 기판(100´)을 중심에 두고, 접지배선(130´) 및 접지배선보호층(160´), 상기 접지배선보호층(160´) 상면에 절연층(200a 내지 200e), 상기 절연층(200a 내지 200e) 상면에 회로배선(310a 내지 310e), 및 상기 회로배선(310a 내지 310e) 상면에 회로배선보호층(400a 내지 400e)을 적층한 다층 인쇄회로기판에 관한 것이다. 상기 다층 인쇄회로기판은 이하 설명되는 다양한 접지배선의 폭 및 형상으로 임피던스가 용이하게 매칭될 수 있다. 또한, 상기 회로배선 들은 접지배선으로 용이하게 변경될 수 있으며, 각 회로배선 들은 접지배선과 비아(via) 등으로 연결된다. 여기서, L03´은 접지배선을 나타낸 것으로, 상기 L03´를 제외한 모든 L01´,L02´ 및 L04´ 내지 L06´ 층은 회로배선을 나타낸다. 또한, 상기 L03´을 제외한 L01´,L02´ 및 L04´ 내지 L06´ 층은 용이하게 접지배선으로도 변환될 수 있다.3 is a multilayer printed circuit board, and the printed circuit board of FIG. In other words, the multilayer printed circuit board of FIG. 3 has an insulating layer on the upper surface of the ground wiring 130 'and the ground wiring protection layer 160' and the ground wiring protection layer 160 'with the substrate 100' as the center. 200a to 200e), a circuit printed circuit board 310a to 310e formed on the insulating layer 200a to 200e, and a circuit printed circuit board protective layer 400a to 400e stacked on the top surface of the circuit wiring 310a to 310e. It is about. The multilayer printed circuit board may be easily matched with impedances in the width and shape of various ground wires described below. In addition, the circuit wirings can be easily changed to the ground wiring, and each circuit wiring is connected to the ground wiring and vias. Here, L03 'represents a ground wiring, and all L01', L02 ', and L04' to L06 'layers except L03' represent circuit wiring. In addition, the layers L01 ', L02' and L04 'to L06' except for L03 'can be easily converted to ground wiring.

이하 도4 내지 도8a,b를 참조하여, 본 발명의 일 실시예로서 격자(Grid) 형상의 접지배선(130)에 대하여 설명한다.Hereinafter, a grid-type ground wiring 130 will be described as an embodiment of the present invention with reference to FIGS. 4 to 8a and b.

도4는 제1방향 및 제2 방향으로 서로 교차하도록 형성된 격자 형상의 접지배선(130) 및 절연층(200)을 나타낸 것이다. 상기 격자 형상 접지배선(130)은 상기 임피던스 매칭을 위하여, 기판(100) 상면에 일정한 규칙 형상으로 제1방향 및 제2 방향으로 서로 교차한다.4 illustrates a grating-shaped ground line 130 and an insulating layer 200 formed to cross each other in a first direction and a second direction. The grid-shaped ground wires 130 cross each other in the first direction and the second direction in a regular shape on the upper surface of the substrate 100 for the impedance matching.

다층 인쇄회로기판의 임피던스는 주로 배선의 폭에 따라 변화를 한다. 따라서, 상기 격자 형상의 접지배선 폭은 상기 다층 인쇄회로기판의 임피던스에 영향을 미친다. 즉, 본 발명의 일 실시예인 상기 격자 형상의 접지배선폭 등을 변화시켜, 상기 회로배선의 폭 변화 등이 없이 임피던스 매칭이 가능하게 된다. 이하, 이러한 본 발명의 일실시예에 따른 임피던스 매칭에 대하여 자세히 설명한다.The impedance of a multilayer printed circuit board varies mainly with the width of the wiring. Thus, the grid-shaped ground wiring width affects the impedance of the multilayer printed circuit board. In other words, impedance matching is possible without changing the width of the circuit wiring by changing the grid wiring width, which is an embodiment of the present invention. Hereinafter, the impedance matching according to an embodiment of the present invention will be described in detail.

도5 내지 도10a,b 및 하기 표1 내지 표4는 접지배선(130) 폭 또는 회로배선(310) 형상의 폭에 따라 변하는 임피던스에 대한 것이다.5 to 10a and b and Tables 1 to 4 below refer to impedances that vary according to the width of the ground wiring 130 or the width of the circuit wiring 310.

도5, 도6a,b 및 표1은 접지배선 폭을 9mil 내지 11mil로 변화시키고, 회로배선 폭을 3mil 내지 8mil로 변화시켰을 때 임피던스 변화를 측정한 것이다.5, 6A, B, and Table 1 measure impedance changes when the ground wiring width is changed to 9 mils to 11 mils and the circuit wiring width is changed to 3 mils to 8 mils.

<표 1>TABLE 1

Figure 112005078194929-pat00001
Figure 112005078194929-pat00001

( 피치폭 = 접지배선폭+스페이스폭, 회로폭 : 회로배선 폭, 임피던스 단위 : Ω)(Pitch width = ground wiring width + space width, circuit width: circuit wiring width, impedance unit: Ω)

상기 표1은 피치폭을 0mil에서 11mil로 변화시키고, 회로배선폭을 3mil 내지 8mil로 변화시킨 경우의 임피던스 변화를 나타낸 표이다. 상기 단위 1mil은 25㎛를 나타낸다. 이하 같다. Table 1 shows the impedance change when the pitch width is changed from 0 mil to 11 mil and the circuit wiring width is changed to 3 mil to 8 mil. The unit 1 mil represents 25 μm. Same as below.

도5는 상기 표1의 그래프이고, 도6a,b는 표1의 실험 시료의 현미경 사진이다. 여기서, 도6a은 접지배선(130)과 기판(100)의 상측면도를 나타낸다. 그리고, 도6b는 접지배선의 피치폭이 9mil 내지 11mil로 변하였을 때, 회로배선(310)을 포함하는 신호배선부와 접지배선(130)을 포함하는 접지배선부의 현미경 사진이다.5 is a graph of Table 1, Figure 6a, b is a micrograph of the experimental sample of Table 1. 6A shows an upper side view of the ground wiring 130 and the substrate 100. 6B is a micrograph of a signal wiring part including the circuit wiring 310 and a ground wiring part including the ground wiring 130 when the pitch width of the ground wiring is changed to 9 mils to 11 mils.

상기 표1의 실험 조건은 양면 에프피시(FPC;flexible printed circuit)에서, 상기 접지배선(130) 폭을 5mil로 고정하였다. 또한, 상기 접지배선(130) 및 회로배 선(310)의 두께는 25㎛로 하였다. 그리고, 절연층(200) 재질은 폴리이미드이고 그 두께는 25㎛로 하였다. 상기 실험에서 접지 배선 피치폭에 대한 영향은, 종래의 회로배선을 이용한 임피던스 매칭 기술과 비교할 때, 피치폭이 9mil의 경우 약 10% 임피던스가 증가되고, 피치폭이 11mil의 경우 15%의 임피던스가 증가됨을 확인할 수 있었다. Experimental conditions of Table 1, in the double-sided FPC (flexible printed circuit), the width of the ground wiring 130 was fixed to 5mil. In addition, the thickness of the ground wiring 130 and the circuit wiring 310 is 25㎛. And the material of the insulating layer 200 was polyimide, and the thickness was 25 micrometers. In the above experiments, the effect on the ground wiring pitch width is about 10% impedance increase when the pitch width is 9 mil, and 15% when the pitch width is 11 mil, compared with the conventional impedance matching technique using the circuit wiring. It could be confirmed that the increase.

상기 도5 및 표1의 실험 결과로, 회로배선 폭이 넓을수록 접지배선 피치폭 변화에 대한 임피던스의 증가폭은 감소된다는 것을 확인할 수 있다.As a result of the experiment of FIG. 5 and Table 1, it can be seen that the wider the circuit wiring width, the smaller the increase in impedance with respect to the ground wiring pitch width change.

또한, 상기 표1의 결과에서 볼 수 있듯이, 약 2배 증가된 임피던스 값을 얻기 위해서는 접지배선 피치를 20mil 이상으로 조절할 필요성이 있다. 따라서, 이하 도7 및 표2에서는 10mil 내지 60mil로 피치폭을 조정하여 실험하였다.In addition, as can be seen from the results of Table 1, it is necessary to adjust the ground wiring pitch to 20 mil or more in order to obtain an impedance value that is approximately doubled. Therefore, in the following Figure 7 and Table 2, the experiment was performed by adjusting the pitch width from 10mil to 60mil.

<표 2> TABLE 2

Figure 112005078194929-pat00002
Figure 112005078194929-pat00002

(피치폭 = 접지배선폭+스페이스폭, 임피던스 단위 : Ω, 배선폭 : 접지배선폭)(Pitch width = ground wiring width + space width, impedance unit: Ω, wiring width: ground wiring width)

상기 표2 및 도7은 회로폭은 5mil로 고정하고, 기준이 되는 격자 접지배선(130)의 폭(WL) 0 mil 과 상기 폭을 10 mil 내지 60 mil로 증가시켰을 때를 비교한 것이다. 또한, 도8a는 접지배선(130), 절연층(200), 회로배선(310)을 상세히 나타낸 것이다. 그리고, 도8b는 상기 격자 형상의 현미경 사진이다. 또한, 상기 표2의 실험조건은 상기 표1의 조건과 동일하다. Table 2 and FIG. 7 show that the circuit width is fixed at 5 mils, and the width (W L ) 0 mil of the reference grid grounding line 130 is increased and the width is increased from 10 mils to 60 mils. 8A illustrates the ground wiring 130, the insulation layer 200, and the circuit wiring 310 in detail. 8B is a photomicrograph of the lattice shape. In addition, the experimental conditions of Table 2 are the same as the conditions of Table 1.

결과를 보면, 상기 실험은 접지배선 피치폭 조절 만으로도 상기 종래의 기술에 비하여 1.2배~3배에 해당하는 임피던스 값을 얻을 수 있었다. 즉, 제한된 절연층두께 및 목표하는 임피던스 매칭을 위해 구현해야하는 회로폭이 미세하여, 일반적인 인쇄회로기판 제조공정상의 회로 배선 형성 기술 문제로 대응 불가능할 경우에, 본 발명의 표1 및 표2와 같은 접지배선 피치폭 조절만으로 대응 가능하다. As a result, the experiment was able to obtain the impedance value corresponding to 1.2 times to 3 times compared to the conventional technology only by adjusting the ground wiring pitch width. That is, when the circuit width to be implemented for the limited insulation layer thickness and the target impedance matching is minute, and it is impossible to cope with the problem of circuit wiring formation in the general printed circuit board manufacturing process, the grounding as shown in Table 1 and Table 2 of the present invention Only by adjusting wiring pitch width

다음으로, 표 3 및 도9를 참조하여, 본 발명의 일 실시예인 경성 및 연성 인쇄회로기판에서 격자 접지배선(130)의 폭에 따른 임피던스의 변화를 살펴본다. Next, with reference to Table 3 and Figure 9, it looks at the change of the impedance according to the width of the grid ground wiring 130 in the rigid and flexible printed circuit board of an embodiment of the present invention.

<표 3>TABLE 3

Figure 112005078194929-pat00003
Figure 112005078194929-pat00003

(임피던스 단위 : Ω) (Impedance unit: Ω)

상기 표3은 다층 인쇄회로기판 중 특히, 도9에 도시되어 있는 경성 및 연성 다층 인쇄회로기판의 임피던스 값에 관한 것이다. 표3 및 도9에서 L01 내지 L06은 각각 경성 회로기판의 회로배선 및 접지배선을 나타낸다. 즉, L01, L03, L04,및 L06은 회로배선 층이고, L02 및 L05은 접지배선 층이다. 여기서, 임피던스는 연성 회로기판이 아닌 경성 회로기판에서만 측정하였다. 또한, 상기 표3의 실험조건은 다층인 경성 및 연성 회로기판인 것을 제외하고, 상기 표2의 조건과 동일하다. Table 3 relates to impedance values of the multi-layer printed circuit board, in particular, the rigid and flexible multi-layer printed circuit board shown in FIG. In Table 3 and FIG. 9, L01 to L06 indicate circuit wiring and ground wiring of the hard circuit board, respectively. That is, L01, L03, L04, and L06 are circuit wiring layers, and L02 and L05 are ground wiring layers. Here, impedance was measured only on the rigid circuit board, not on the flexible circuit board. In addition, the experimental conditions of Table 3 are the same as those of Table 2, except that the multilayer rigid and flexible circuit board.

이하 도9를 참조하여, 본 발명의 일 실시예로서 경성 및 연성 다층 인쇄회로기판에 대하여 설명한다.9, a description will be given of a rigid and flexible multilayer printed circuit board as an embodiment of the present invention.

도9에는 2개의 경성 인쇄회로기판(rigid PCB) (A, A´) 사이에 1개의 연성 인쇄회로기판(flexible PCB)(B)으로 구성된 상기 경성 및 연성 다층 인쇄회로기판이 개시되어 있으나, 이에 한정되는 것은 아니다. 즉, 다수개의 경성 및 연성 다층 인쇄회로기판이 형성될 수 있다.FIG. 9 discloses such a rigid and flexible multilayered printed circuit board composed of one flexible PCB B between two rigid PCBs A and A ', It is not limited. That is, a plurality of rigid and flexible multilayer printed circuit boards can be formed.

경성 다층회로기판 (A, A´)은 접지배선(140,140´), 제1절연층(210), 제2절연층(220), 제3절연층(220´), 제4절연층(210´), 회로배선(320,320´),및 보호층(420,420´), 폴리이미드(polyimide)층(500),및 상기 폴리이미드층(500)에 부착된 회로배선(330) 등을 포함한다. The rigid multilayer circuit boards A and A 'may include ground wirings 140 and 140', a first insulating layer 210, a second insulating layer 220, a third insulating layer 220 'and a fourth insulating layer 210'. ), Circuit wirings 320 and 320 ', and protective layers 420 and 420', a polyimide layer 500, a circuit wiring 330 attached to the polyimide layer 500, and the like.

상기 연성 다층회로기판 (B)의 접지배선 (150), 회로배선(340), 보호층(430),및 폴리이미드층(500) 등을 포함한다.And a ground wiring 150, a circuit wiring 340, a protective layer 430, and a polyimide layer 500 of the flexible multilayer circuit board B.

경성 다층회로기판 (A, A´)의 접지배선(140,140´), 각 절연층(210,220,210´,220´), 회로배선(320,320´),및 보호층(420,420´)과, 상기 연성 다층회로기판 (B)의 접지배선 (150), 회로배선(340), 보호층(430)은 상기 도2에서 설명한 회로기판의 구성요소 들과 동일한 재료 및 역할을 한다. 따라서, 이하 경성 다층회로기판 (A, A´)과 연성 다층회로기판 (B)의 특징적인 부분인 폴리이미드층(500) 등을 설명한다. The ground wirings 140 and 140 'of the rigid multilayer circuit boards A and A', the insulating layers 210, 220, 210 'and 220', the circuit wiring 320 and 320 'and the protective layers 420 and 420', and the flexible multilayer circuit board The ground wiring 150, the circuit wiring 340, and the protection layer 430 of (B) have the same material and role as the components of the circuit board described with reference to FIG. 2. Therefore, the polyimide layer 500 and the like which are characteristic portions of the rigid multilayer circuit boards A and A 'and the flexible multilayer circuit board B will be described below.

상기 회로배선(330) 및 상기 폴리이미드층(500)은 연성동박적층판(FCCL)으로 대체될 수 있다. 여기서, 상기 폴리이미드층(500)은 상기 연성동박적층판이 굴곡특성을 갖도록 하는 고분자 수지 역할을 한다.The circuit wiring 330 and the polyimide layer 500 may be replaced with a flexible copper clad laminate (FCCL). Here, the polyimide layer 500 serves as a polymer resin to allow the flexible copper clad laminate to have a bending characteristic.

또한, 상기 폴리이미드층(500)은 굴곡 특성을 갖고 있어, 상기 경성 다층회로기판(A,A´)이 상기 연성 다층회로기판(B)을 중심으로 구불어질 수도 있다. 그리고, 상기 연성 다층회로기판(B)의 보호층(600)은 상기 연성 다층회로기판의 접지층(150) 및 회로배선(340)의 보호 및 절연하는 역할을 하며, 코버레이 포토마스크(coverlay film) 등으로 대체할 수 있다. 여기서, 상기 코버레이 포토마스크는 굴곡특성을 갖는 폴리이미드 및 접착특성을 갖는 어드히시브(adhesive) 등을 재료로 사용한다.In addition, since the polyimide layer 500 has a bending characteristic, the rigid multilayer circuit boards A and A 'may be bent around the flexible multilayer circuit board B. FIG. In addition, the protective layer 600 of the flexible multilayer circuit board B serves to protect and insulate the ground layer 150 and the circuit wiring 340 of the flexible multilayer circuit board, and a Coberlay photomask ), Etc. Here, the Coberlay photomask is made of a polyimide having a bending property and an adhesive having an adhesive property as a material.

상기 연성회로기판(B)은 인쇄회로기판의 작업성 문제로 부분 가접(weld) 형태로 제작된 것이다. 상기 부분 가접 형태는 상기 각 경성회로기판(A,A´)의 내층부의 일부분을 덮는 방식이다. The flexible circuit board B is manufactured in a partially welded form due to workability problems of the printed circuit board. The partial contact form covers a portion of the inner layer portion of each of the rigid circuit boards A and A '.

그리고, 상기 경성 및 연성 회로기판은 기판(100)의 접지배선(140,150)에 임피던스 매칭을 위한 형상을 형성한다. The rigid and flexible circuit boards form a shape for impedance matching on the ground wires 140 and 150 of the substrate 100.

<표 4>TABLE 4

Figure 112005078194929-pat00004
Figure 112005078194929-pat00004

(임피던스 단위 : Ω, 외층 : L01´,L06´ 층, 내층 : L03´,L04´ 층)(Impedance unit: Ω, outer layer: L01´, L06´ layer, inner layer: L03´, L04´ layer)

표4 및 도10a,b는 실제 도3의 다층 인쇄회로기판에서 임피던스가 어떻게 변하는지 실험한 임피던스 데이터 및 상세 도면이다. 도10a는 회로배선(310)이 형성되고, 접지배선(130)이 직각으로 형성된 것을 나타낸다. 도10b는 접지배선(130)의 피치폭이 12mil 및 20mil이고, 직각 및 대각으로 형성되었을 때를 나타낸다. 그리고, #1 내지 #10은 임피던스를 측정한 위치를 나타낸다. 또한, L01´ 및 L06´층은 상기 다층 인쇄회로기판의 최상층 및 최하층의 회로배선 층을 나타내고 L03´ 및 L04´층은 내층의 회로배선 층을 나타낸다. 이 때, 표4는 상기 L01´,L06´층 및 L03´,L04´ 층의 임피던스를 측정한 것이다. 여기서, L02´, L05´층은 회로배선층으로서, 임피던스를 측정한 상기 층과 유사한 임피던스 측정치를 나타내어 표4에 서는 생략하였다. Table 4 and FIGS. 10A and B are detailed diagrams of impedance data and experiments on how impedance changes in the multilayered printed circuit board of FIG. 3. 10A shows that the circuit wiring 310 is formed and the ground wiring 130 is formed at right angles. FIG. 10B shows the pitch widths of the ground wiring 130 being 12 mils and 20 mils, and formed at right angles and diagonals. And, # 1 to # 10 represent positions where impedance is measured. In addition, the L01 'and L06' layers represent the circuit wiring layers of the uppermost layer and the lower layer of the multilayer printed circuit board, and the L03 'and L04' layers represent the circuit wiring layers of the inner layer. In this case, Table 4 measures the impedances of the L01 ', L06' layers and the L03 ', L04' layers. In this case, the L02 'and L05' layers are circuit wiring layers, and impedance measurements similar to those of the layers on which the impedance is measured are omitted in Table 4.

또한, 상기 L01´ 내지 L06´층이 각각 접지배선으로 교체되더라도 임피던스의 특성 상 상기 표4와 유사한 결과가 나올 것으로 쉽게 예측할 수 있다.In addition, even if the layers L01 'to L06' are replaced with ground wires, it can be easily predicted that results similar to those of Table 4 will be obtained due to the characteristics of impedance.

표4는 가로 1m 및 세로 1m 이고, 피치폭이 12mil 및 20mil일 경우, 각각 직각외층, 직각내층, 대각외층, 대각외층에서 3개씩의 기판으로 테스트한 평균값이다. 상기 직각외층은 다층 인쇄회로기판의 외층에 접지배선(130)이 기판에 대하여 직각으로 형성된 것이고, 직각내층은 다층 인쇄회로기판의 내층에 접지배선(130)이 기판에 대하여 직각으로 형성된 것이고, 대각외층은 다층 인쇄회로기판의 외층에 접지배선(130)이 기판에 대하여 대각으로 형성된 것이고, 대각내층은 다층 인쇄회로기판의 내층에 접지배선(130)이 기판에 대하여 대각으로 형성된 것이다. 즉, 상기 다층 인쇄회로기판에는 각각 회로배선과 상기 회로배선(310) 상에 직각으로 형성된 접지배선(130)과 대각으로 형성된 접지배선(130)이 형성된다. 따라서, 직각과 대각선으로 형성된 접지배선(130)을 통하여 여러 형상의 접지배선(130) 형태에 따른 임피던스 변화를 예측할 수 있다. 상기 실험에서 측정된 임피던스 중 20mil의 직각외층은 임피던스의 최대값과 최소값의 차이가 13.56로 나타났다. 따라서, 이 경우, 양산자가 실질적인 제조과정에서 사용자가 원하는 최대값과 최소값의 차이가 ±5Ω의 스펙(specification) 이내인 경우에만 용이한 임피던스 매칭을 할 수 있다.Table 4 is an average of three substrates tested at right angle outer layer, right angle inner layer, diagonal outer layer, and diagonal outer layer when the width is 1m and 1m and the pitch width is 12mil and 20mil, respectively. The right outer layer is a ground wiring 130 formed on the outer layer of the multilayer printed circuit board at a right angle to the substrate, the right inner layer is a ground wiring 130 formed on the inner layer of the multilayer printed circuit board at a right angle to the substrate, the diagonal In the outer layer, the ground wiring 130 is formed diagonally with respect to the substrate on the outer layer of the multilayer printed circuit board, and in the diagonal inner layer, the ground wiring 130 is formed diagonally with respect to the substrate in the inner layer of the multilayer printed circuit board. That is, each of the multilayer printed circuit boards has a circuit wiring and a ground wiring 130 formed diagonally with the ground wiring 130 formed at right angles on the circuit wiring 310. Therefore, the impedance change according to the shape of the ground wire 130 having various shapes can be predicted through the ground wire 130 formed at right angles and diagonal lines. Among the measured impedances in the experiment, the 20 mil right-angle outer layer showed a difference of 13.56 between the maximum value and the minimum value of the impedance. Therefore, in this case, the impedance can be easily matched only if the mass producer has a difference between the maximum value and the minimum value desired by the user within the actual manufacturing process within a specification of ± 5Ω.

종합적으로 볼 때, 표1,2의 양면 에프피시(FPC), 표3의 경성 및 연성 회로기 판, 및 표4의 다층 인쇄회로기판에서, 접지배선(130)의 피치폭 영향은 목표값 대비 접지배선의 피치를 9 내지 60mil 범위에서 조절할 경우 ±5Ω 스펙에 맞게 구현될 수 있다. Overall, in the double-sided FPC of Tables 1 and 2, the rigid and flexible circuit boards of Table 3, and the multilayer printed circuit board of Table 4, the pitch width effect of the ground wiring 130 is compared to the target value. If the pitch of the ground wire is adjusted from 9 to 60 mils, it can be implemented to ± 5Ω specifications.

따라서, 표1 내지 표4를 분석하면, 가로폭 및 세로폭이 각각 1m인 기판에서 접지배선(130)이 차지하는 비율이 경성회로기판(A,A´)의 경우 12.8 내지 60퍼센트이고, 연성회로기판(B)의 경우 0.8 내지 60 퍼센트인 경우인 것이 바람직한 것으로 나타났다. 즉, 상기 표3 또는 표4에서 경성회로기판(A,A´)의 경우, 상기 임피던스 매칭 형상의 스페이스 폭이 4mil(피치폭 9mil)인 경우 전체 넓이에서 차지하는 비율이 약 60 퍼센트이고, 상기 다층 인쇄회로기판의 임피던스 매칭 형상의 스페이스 폭이 13mil(피치폭18mil)인 경우 전체 넓이에서 차지하는 비율이 12.8 퍼센트이다. 또한, 상기 표1 내지 표3에서 연성회로기판(B)의 경우, 상기 임피던스 매칭 형상의 스페이스 폭이 4mil(피치폭 9mil)인 경우 전체 넓이에서 차지하는 비율이 약 60 퍼센트이고, 상기 다층 인쇄회로기판의 임피던스 매칭 형상의 스페이스 폭이 55mil(피치폭60mil)인 경우 전체 넓이에서 차지하는 비율이 0.8 퍼센트이다.Therefore, when Tables 1 to 4 are analyzed, the ratio of the ground wiring 130 to the substrates having a width of 1 m and a width of 1 m, respectively, is 12.8 to 60 percent for the flexible circuit boards A and A ', and the flexible circuit In the case of the substrate B, it was found that the case was 0.8 to 60 percent. That is, in the case of the rigid circuit boards A and A ′ in Table 3 or Table 4, when the space width of the impedance matching shape is 4 mils (pitch width 9 mils), the ratio of the total area is about 60 percent, and the multilayer When the space width of the impedance matching shape of the printed circuit board is 13 mils (pitch width 18 mils), the ratio of the total width is 12.8 percent. In addition, in the flexible circuit board B in Tables 1 to 3, when the space width of the impedance matching shape is 4 mils (pitch width 9 mils), the ratio occupies about 60 percent of the total area, and the multilayer printed circuit board For a space width of 55 mils (pitch width 60 mils) of the impedance-matching shape, the proportion of the total area is 0.8 percent.

따라서, 경성 또는 연성 회로기판에서, 상기 형상의 폭(WL)의 넓이 합은, 전체 상기 접지배선(130)의 넓이에서 차지하는 비율이 0.8 퍼센트 이하인 경우 상기 임피던스 편차가 커져 바람직하지 못하고, 60 퍼센트 이상인 경우 양산자가 원하는 임피던스 스펙을 초과하므로 바람직하지 못하다. Therefore, in the rigid or flexible circuit board, the sum of the widths of the widths W L of the shape is not preferable because the impedance deviation becomes large when the ratio of the total width of the ground wiring 130 is 0.8 percent or less, and is 60 percent. In this case, it is not preferable because the mass producer exceeds the desired impedance specification.

이하 도11 내지 도16을 참조하여, 본 발명의 일 실시예에 따른 또 다른 임피던스 매칭 방법으로서, 상기 접지배선(130)의 단순 형상 및 복합 형상에 대하여 설명하고자 한다.Hereinafter, referring to FIGS. 11 to 16, a simple shape and a complex shape of the ground line 130 will be described as another impedance matching method according to an embodiment of the present invention.

도11은 본 발명의 일 실시예에 따른 다이아몬드 접지배선(130)의 단순 형상에 대한 것이다. 도11의 접지배선(130)은 도4의 접지배선(130)의 형상과 다르게 모서리 부분 만이 연결된 다이아몬드 형상의 접지배선(130)을 나타낸다. 그리고, 도11의 접지배선(130)으로 임피던스 매칭 실험을 하였다. 여기서, 접지배선 폭(WL1,WL2) 및 스페이스 폭(WS1,WS2)을 조절하여, 전체 넓이에서 접지배선(130)이 차지하는 비율을 0.8 내지 60 퍼센트로 맞출 경우, 도11의 다이아몬드 접지배선을 적용한 다층인쇄회로기판은 상기 임피던스 매칭 스펙인 최대값과 최소값의 차이가 ±5Ω에 맞는 것으로 확인되었다. 11 illustrates a simple shape of the diamond ground wire 130 according to an embodiment of the present invention. The ground wire 130 of FIG. 11 shows a diamond-shaped ground wire 130 connected only to an edge part, unlike the shape of the ground wire 130 of FIG. 4. Then, the impedance matching experiment was performed with the ground wiring 130 of FIG. Here, when the ground wiring width (W L1 , W L2 ) and the space width (W S1 , W S2 ) is adjusted to match the ratio of the ground wiring 130 to 0.8 to 60 percent of the overall width, the diamond of Figure 11 In the multilayer printed circuit board to which the ground wiring is applied, it is confirmed that the difference between the maximum value and the minimum value, which is the impedance matching specification, is within ± 5Ω.

본 발명의 다른 실시예로서, 복합 형상인 이중 다이아몬드 형상은 도12에 나타나있다. 여기서, 도13은 상기 도12의 다이아몬드 형상에서 임피던스 매칭에 영향을 미치는 접지배선 폭(WL) 및 스페이스폭(WS)에 대한 도시이다. 상기 이중 다이아몬드 형상은 외부 형상 내에 내부 형상이 포함되어 있다. 이러한 이유로, 상기 이중 다이아몬드 형상은 외부의 다이아몬드 형상 및 내부 다이아몬드 형상이 전기적으로 분리되어 있다. 일반적인 실험으로, 상기 전기적으로 분리된 상황에서도 고주파 환경에서는 상기 접지배선(130)이 그 위를 지나는 회로와 상호 영향을 미친다. 즉, 인쇄회로기판 상에 실장되는 부품(메모리 반도체, IC칩등)의 집적도가 높고, 신호처리 속도가 고속인 사양에 적용된다. 따라서, 상기 임피던스는 상기 다아아몬드 형상의 라인폭(WL), 스페이스폭(WS)과 상기 각각의 외부 및 내부의 형상이 분리된 폭(미도시)에 따라 변화한다. As another embodiment of the present invention, a double diamond shape which is a composite shape is shown in FIG. FIG. 13 is a diagram showing a ground wiring width W L and a space width W S that influence impedance matching in the diamond shape of FIG. 12. The double diamond shape includes an internal shape within an external shape. For this reason, the double diamond shape is electrically separated from the outer diamond shape and the inner diamond shape. In a general experiment, even in the electrically separated situation, the ground wiring 130 mutually influences the circuit passing thereon in a high frequency environment. That is, the present invention is applied to a specification in which the degree of integration of components (memory semiconductor, IC chip, etc.) mounted on a printed circuit board is high and the signal processing speed is high. Therefore, the impedance changes according to the diamond width of the line width (W L ), the space width (W S ) and the width (not shown) in which the respective outer and inner shapes are separated.

도14 내지 도15는 본 발명에 따른 또 다른 복합 형상에 대한 일 실시예다. 상기 복합 형상은 도12의 다이아몬드 형상 내부를 이용하여, 또다른 다아아몬드 형상을 입체적으로 구성한 것이다. 또한, 임피던스 매칭을 위해 사용자는 도15의 이중층 다이아몬드의 하층 두께(T1)와 상층 두께(T2)를 다르게 할 수 있다. 이러한 두께의 변화로 임피던스 매칭이 용이함은 당연하다.14-15 illustrate one embodiment of another composite shape in accordance with the present invention. The composite shape is a three-dimensional structure of another diamond shape using the diamond-shaped interior shown in FIG. Also, for impedance matching, the user may change the lower layer thickness T1 and the upper layer thickness T2 of the double layer diamond of FIG. 15. It is natural that impedance matching is easy due to this change in thickness.

도16은 본 발명의 또 다른 실시예로서의 불규칙 형상에 대한 것이다. 상기 도면에 도시되어 있는 형상은 빔(Beam)형 형상이다. 즉, 상기 빔형 형상은 상기 접지배선(130)의 형상을 불규칙적으로 형상화 한 것이다. 따라서, 각 빔형 형상의 폭(WL), 스페이스 폭(WS1,WS2) 등에 의해 상기 임피던스는 변화된다. 그리고, 도14 내지 도16은 제1방향 및 제2 방향 및 제3방향으로 서로 연속적으로 교차하도록 형성된 접지배선 형상에 대한 것이다. 여기서 제3방향의 접지배선 형상은 소정의 방향 및 형상을 가질 수 있다.Figure 16 illustrates an irregular shape as another embodiment of the present invention. The shape shown in this figure is a beam shape. That is, the beam shape is an irregular shape of the shape of the ground wiring 130. Therefore, the impedance varies depending on the width W L , the space width W S1 , W S2 , and the like of each beam shape. 14 to 16 illustrate a ground wiring shape formed to continuously cross each other in a first direction, a second direction, and a third direction. Here, the ground wiring shape in the third direction may have a predetermined direction and shape.

이러한 형상 이외에 다양한 규칙 형상의 모임들이 불규칙적으로 배치되어 상기 임피던스 매칭에 이용될 수 있다.In addition to this shape, various regular shape collections may be irregularly arranged to be used for the impedance matching.

또한, 상기 규칙 형상 및 불규칙 형상은 그 모서리 부분이 곡선형으로 된 것이 바람직하다. 왜냐하면, 상기 규칙 형상 및 불규칙 형상의 모서리 부분은 곡선형 이 아닌 경우 초고주파 환경에서 전자파 누설 등이 심해져 상기 임피던스 매칭에 악영향을 미칠 수 있기 때문이다. In addition, it is preferable that the corner shape of the regular shape and the irregular shape is curved. This is because the corner portions of the regular shape and the irregular shape may have a bad influence on the impedance matching due to severe leakage of electromagnetic waves in an ultrahigh frequency environment when the corner portions of the regular shape and the irregular shape are not curved.

이하 도17a 내지 도17j를 참조하여, 본 발명의 일 실시예에 따른 다층인쇄회로기판의 제조 방법에 대하여 설명한다. 상기 다층인쇄회로기판의 제조방법은 크게 접지배선(130)을 형성하는 방법과 회로배선(310)을 형성하는 방법으로 나뉘어 진다. Hereinafter, a method of manufacturing a multilayer printed circuit board according to an exemplary embodiment of the present invention will be described with reference to FIGS. 17A to 17J. The manufacturing method of the multilayer printed circuit board is largely divided into a method of forming the ground wiring 130 and a method of forming the circuit wiring 310.

먼저, 이하 접지배선(130)의 형성 방법에 대하여 설명한다.First, a method of forming the ground wiring 130 will be described below.

도17a는 본 발명의 일 실시예에 따른 기판(100)의 단면도 및 상기 기판(100) 상면에 동박층(110)을 적층한 것을 나타낸 것이다. 상기 동박층(110)은 상기 도3과 같은 단일 다이아몬드 형상을 만들기 위해서 단일층을 적층한 것이다.FIG. 17A illustrates a cross-sectional view of a substrate 100 and a copper foil layer 110 stacked on an upper surface of the substrate 100 according to an embodiment of the present invention. The copper foil layer 110 is a laminated single layer to make a single diamond shape as shown in FIG.

도17b는 상기 동박층(110) 상면에 포토레지스트(115)를 적층한 것을 나타낸 것이다. 상기 포토레지스트(115)는 주로 감광성 고분자 등이 사용된다.FIG. 17B shows the photoresist 115 stacked on the upper surface of the copper foil layer 110. The photoresist 115 is mainly used a photosensitive polymer.

도17c는 상기 포토레지스트(115) 상면에 포토마스크(120)를 적층한 것을 나타낸 것이다. 이 때, 다양한 형상의 접지배선(130) 형상을 지닌 포토마스크(120)를 사용할 수 있다. FIG. 17C illustrates a photomask 120 stacked on the top surface of the photoresist 115. In this case, a photomask 120 having a variety of shapes of the ground wiring 130 may be used.

도17d는 상기 포토마스크(120) 상면에서 노광을 한 것을 나타낸 것이다. 이 때, 접지배선(130) 형상 하면에 있는 부분만이 노광을 받는다. FIG. 17D shows the exposure on the upper surface of the photomask 120. At this time, only a portion of the bottom surface of the ground wiring 130 is exposed to light.

도17e는 상기 노광 후 상기 접지배선(130)을 제외한 부분(포토레지스트 등)을 식각한 것을 나타낸 것이다. 상기 식각 공정에 의하여 상기 포토마스크(120)의 회로부분에 해당하는 곳만 남아 있게 되며, 정밀한 식각을 위해 여러 번 식각 공정 이 반복될 수도 있다.FIG. 17E shows etching of portions (photoresist, etc.) except for the ground wiring 130 after the exposure. Only the portion corresponding to the circuit portion of the photomask 120 remains by the etching process, and the etching process may be repeated several times for precise etching.

도17f는 상기 기판(100) 상면에 있는 접지배선(130) 상면에 보호층(160)을 적층한다.FIG. 17F illustrates a protective layer 160 stacked on an upper surface of the ground line 130 on the upper surface of the substrate 100.

상기 방법 들로 접지배선(130)이 형성된 후 회로배선(310)이 형성된다. 따라서, 이하 회로배선(310)의 제조 방법에 대해 설명한다.After the ground wiring 130 is formed by the above methods, the circuit wiring 310 is formed. Therefore, the manufacturing method of the circuit wiring 310 is demonstrated below.

도17g와 같이, 상기 보호층(160) 상면에 절연층(200)을 적층한다. 그리고, 도17h와 같이, 상기 절연층(200) 상면에 동박층(110)을 적층한다. 그리고, 도17i와 같이, 상기 동박층(110) 상면에 상기 포토레지스트(115) 및 포토마스크(120)를 적층한다. 그리고, 도17j와 같이, 상기 회로배선(310)를 제외한 부분을 노광 및 식각한다. 그리고, 도17k와 같이, 상기 회로배선(310)에 보호층(400)을 적층한다.As shown in FIG. 17G, the insulating layer 200 is stacked on the protective layer 160. 17H, the copper foil layer 110 is laminated on the upper surface of the insulating layer 200. 17I, the photoresist 115 and the photomask 120 are stacked on the upper surface of the copper foil layer 110. 17J, portions except for the circuit wiring 310 are exposed and etched. As shown in FIG. 17K, the protective layer 400 is stacked on the circuit wiring 310.

이러한 본 발명의 다층인쇄회로기판을 제조하기 위해 사용되는 상기 접지배선(130) 및 회로배선(310) 형성 방법에 사용되는 노광 및 식각 기술 등은 일반적으로 사용되는 기술을 채용할 수 있다. 따라서, 이러한 일반적 제조 방법의 자세한 설명은 생략한다. The exposure and etching techniques used in the method of forming the ground wiring 130 and the circuit wiring 310 used to manufacture the multilayer printed circuit board of the present invention may employ a technique generally used. Therefore, detailed description of this general manufacturing method is omitted.

이상과 같이 구성된 본 발명의 임피던스 매칭 및 방법으로 인해 다음과 같은 효과가 있다.Due to the impedance matching and method of the present invention configured as described above has the following effects.

첫째, 다층인쇄회로기판의 접지배선에 임피던스 매칭 형상을 포함시켜 회로 배선 폭의 조절 없이 용이한 임피던스 매칭이 이루어진다.First, the impedance matching is included in the ground wiring of the multilayer printed circuit board, so that impedance matching is easily performed without adjusting the width of the circuit wiring.

둘째, 다층인쇄회로기판의 접지배선에 임피던스 매칭 형상을 포함시켜 회로배선의 회로폭에 관계없이 불량 없고, 생산성이 높은 임피던스 매칭이 이루어진다.Second, by including an impedance matching shape in the ground wiring of the multilayer printed circuit board, impedance matching is achieved without defects and high productivity regardless of the circuit width of the circuit wiring.

셋째, 접지배선의 형상을 반복시켜 미세한 임피던스를 매칭시킬 수 있다.Third, it is possible to match the fine impedance by repeating the shape of the ground wiring.

넷째, 접지배선의 일정한 형상이나 복합 형상 내부에 또 다른 형상을 포함시켜 임피던스 매칭의 용이성을 극대화 시킨다.Fourth, to maximize the ease of impedance matching by including another shape in the constant shape or complex shape of the grounding wiring.

다섯째, 접지배선의 임피던스 매칭 회로 형상의 모서리 부분을 곡선화하여 좀 더 효율적인 임피던스 매칭을 할 수 있다.Fifth, the edge portion of the shape of the impedance matching circuit of the ground line is curved to allow more efficient impedance matching.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명 되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications belong to the appended claims.

Claims (15)

기판;Board; 상기 기판 상면에 제1방향 및 제2 방향으로 서로 교차하도록 형성되며, 그 피치폭이 9 mil 내지 60 mil 인 접지 배선; A ground wire formed on the upper surface of the substrate so as to cross each other in a first direction and a second direction and having a pitch width of 9 mil to 60 mil; 상기 접지 배선 상부에 형성되는 절연층;An insulating layer formed on the ground wiring; 상기 절연층 상부에 형성되며, 금속 재료로 형성되는 회로 배선; 및A circuit wiring formed on the insulating layer and formed of a metal material; And 상기 회로 배선 상부에 형성되는 회로 배선 보호층;A circuit wiring protection layer formed on the circuit wiring; 을 포함하는 다층 인쇄 회로 기판. Multilayer printed circuit board comprising a. 제1항에 있어서, The method of claim 1, 상기 접지 배선의 넓이는 상기 기판 넓이의 0.8% 내지 60 %에 대응하는 상기 다층 인쇄회로기판. And the width of the ground wire corresponds to 0.8% to 60% of the width of the substrate. 기판;Board; 그 피치폭이 9 mil 내지 60 mil 으로 이루어지는 하나 이상의 소정의 형상이 제1 방향 및 제2방향 및 제3방향으로 연속적으로 배열되어 형성되는 접지 배선; A ground wire having one or more predetermined shapes having a pitch width of 9 mils to 60 mils continuously arranged in a first direction, a second direction, and a third direction; 상기 접지 배선 상부에 형성되는 절연층;An insulating layer formed on the ground wiring; 상기 절연층 상부에 형성되며, 금속 재료로 형성되는 회로 배선; 및A circuit wiring formed on the insulating layer and formed of a metal material; And 상기 회로 배선 상부에 형성되는 회로 배선 보호층;A circuit wiring protection layer formed on the circuit wiring; 을 포함하는 다층 인쇄 회로 기판. Multilayer printed circuit board comprising a. 제3항에 있어서, The method of claim 3, 상기 접지 배선의 넓이는 상기 기판 넓이의 0.8% 내지 60 %에 대응하는 상기 다층 인쇄 회로 기판. And the width of the ground wiring corresponds to 0.8% to 60% of the width of the substrate. 제1항 내지 제4항 중 어느 한 항의 다층 인쇄 회로 기판을 둘 이상 포함하되, 5 or more multilayer printed circuit board of any one of claims 1 to 4, 폴리 이미드 층;Polyimide layer; 상기 폴리 이미드 층 상부 또는 하부에 형성되는 접지 배선;및A ground wire formed on or below the polyimide layer; and 상기 접지 배선 상부에 형성되는 보호층;A protective layer formed on the ground wiring; 을 포함하며 상기 둘 이상의 다층 인쇄 회로 기판 사이를 연결하는 연성 기판;A flexible substrate including a connection between the two or more multilayer printed circuit boards; 을 더 포함하는 복합 다층 인쇄 회로 기판.Composite multilayer printed circuit board further comprising. 제5항에 있어서,The method of claim 5, 상기 접지배선은 그 피치폭이 9 mil 내지 60 mil 인 것을 특징으로 하는 상기 복합 다층 인쇄 회로 기판.And said ground wiring has a pitch width of 9 mils to 60 mils. 제5항에 있어서,The method of claim 5, 상기 접지배선의 넓이는 상기 기판 넓이의 0.8% 내지 60 %에 대응하는 상기 복합 다층 인쇄 회로 기판.And the width of the ground wiring corresponds to 0.8% to 60% of the width of the substrate. 기판;Board; 상기 기판 상면에 제1방향 및 제2 방향으로 서로 교차하도록 형성되며, 그 피치폭이 9 mil 내지 60 mil 인 접지 배선; A ground wire formed on the upper surface of the substrate so as to cross each other in a first direction and a second direction and having a pitch width of 9 mil to 60 mil; 상기 접지 배선 상부에 형성되는 제1절연층;A first insulating layer formed on the ground wiring; 상기 제1 절연층 상부에 형성되며, 금속 재료로 형성되는 제1 회로 배선; A first circuit wire formed on the first insulating layer and formed of a metal material; 상기 제1 회로 배선 상부에 형성되는 제2 절연층;및A second insulating layer formed on the first circuit wiring; and 상기 제2 절연층 상부에 형성되며, 금속 재료로 형성되는 제2 회로 배선;A second circuit wire formed on the second insulating layer and formed of a metal material; 을 포함하는 다층 인쇄 회로 기판. Multilayer printed circuit board comprising a. 제8항에 있어서, The method of claim 8, 상기 접지 배선 하부에 형성되는 제3절연층;A third insulating layer formed under the ground wiring; 상기 제4 절연층 하부에 형성되며, 금속 재료로 형성되는 제3 회로 배선; A third circuit wire formed under the fourth insulating layer and formed of a metal material; 상기 제4 회로 배선 하부에 형성되는 제4 절연층; A fourth insulating layer formed under the fourth circuit wiring line; 상기 제5 절연층 하부에 형성되며, 금속 재료로 형성되는 제4 회로 배선; A fourth circuit wire formed under the fifth insulating layer and formed of a metal material; 상기 제5 회로 배선 하부에 형성되는 제5 절연층; 및A fifth insulating layer formed under the fifth circuit wiring line; And 상기 제6 절연층 하부에 형성되며, 금속 재료로 형성되는 제5 회로 배선;A fifth circuit wire formed under the sixth insulating layer and formed of a metal material; 을 더 포함하는 상기 다층 인쇄 회로 기판. The multilayer printed circuit board further comprising. 제8항에 있어서,The method of claim 8, 상기 접지배선은 그 피치폭이 9 mil 내지 60 mil 인 것을 특징으로 하는 상기 다층 인쇄 회로 기판.And said ground wiring has a pitch width of 9 mils to 60 mils. 제8항에 있어서,The method of claim 8, 상기 접지 배선의 넓이는 상기 기판 넓이의 0.8% 내지 60 %에 대응하는 상기 다층 인쇄 회로 기판. And the width of the ground wiring corresponds to 0.8% to 60% of the width of the substrate. 다층 인쇄 회로 기판의 제조 방법에 있어서, In the manufacturing method of a multilayer printed circuit board, 기판 상면에 금속 층을 형성하는 단계;Forming a metal layer on the upper surface of the substrate; 상기 금속 층을 식각하여, 제1방향 및 제2 방향으로 서로 교차하도록 형성되며, 그 피치폭이 9 mil 내지 60 mil 이 되도록 접지 배선을 형성하는 단계; Etching the metal layer so as to cross each other in a first direction and a second direction, and forming a ground line such that a pitch width thereof is 9 mil to 60 mil; 상기 회로 배선에 절연층을 형성하는 단계;Forming an insulating layer on the circuit wiring; 상기 절연층 상부에 금속 재료로 회로 배선을 형성하는 단계; 및 Forming circuit wiring on the insulating layer using a metal material; And 상기 회로 배선 상부에 회로 배선 보호층을 형성하는 단계;Forming a circuit wiring protection layer on the circuit wiring; 를 포함하는 다층 인쇄 회로 기판의 제조 방법. Method of manufacturing a multilayer printed circuit board comprising a. 제12항에 있어서, The method of claim 12, 상기 접지 배선의 넓이는 상기 기판 넓이의 0.8% 내지 60 %에 대응하도록 형성하는 단계;를 포함하는 상기 다층 인쇄 회로 기판의 제조 방법. And forming a width of the ground line to correspond to 0.8% to 60% of the width of the substrate. 다층 인쇄 회로 기판의 제조 방법에 있어서, In the manufacturing method of a multilayer printed circuit board, 기판 상면에 금속 층을 형성하는 단계;Forming a metal layer on the upper surface of the substrate; 상기 금속 층을 식각하여, 하나 이상의 소정의 형상이 제1 방향 및 제2방향으로 연속적으로 배열되어 형성되며, 그 피치폭이 9 mil 내지 60 mil 이 되도록 접지 배선을 형성하는 단계; Etching the metal layer to form one or more predetermined shapes continuously arranged in a first direction and a second direction, the ground wires having a pitch width of 9 mils to 60 mils; 상기 회로 배선에 절연층을 형성하는 단계;Forming an insulating layer on the circuit wiring; 상기 절연층 상부에 금속 재료로 회로 배선을 형성하는 단계; 및 Forming circuit wiring on the insulating layer using a metal material; And 상기 회로 배선 상부에 회로 배선 보호층을 형성하는 단계;Forming a circuit wiring protection layer on the circuit wiring; 를 포함하는 다층 인쇄 회로 기판의 제조 방법. Method of manufacturing a multilayer printed circuit board comprising a. 제14항에 있어서, The method of claim 14, 상기 접지 배선의 넓이는 상기 기판 넓이의 0.8% 내지 60 %에 대응하도록 형성하는 상기 다층 인쇄 회로 기판의 제조 방법. And the width of the ground wiring is formed to correspond to 0.8% to 60% of the width of the substrate.
KR1020050134725A 2005-12-30 2005-12-30 Multi layers printed circuit board and the method for producing the same KR100744082B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134725A KR100744082B1 (en) 2005-12-30 2005-12-30 Multi layers printed circuit board and the method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134725A KR100744082B1 (en) 2005-12-30 2005-12-30 Multi layers printed circuit board and the method for producing the same

Publications (2)

Publication Number Publication Date
KR20070071358A KR20070071358A (en) 2007-07-04
KR100744082B1 true KR100744082B1 (en) 2007-08-01

Family

ID=38506499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134725A KR100744082B1 (en) 2005-12-30 2005-12-30 Multi layers printed circuit board and the method for producing the same

Country Status (1)

Country Link
KR (1) KR100744082B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332044B1 (en) * 2011-08-30 2013-11-22 삼성전기주식회사 Apparatus for matching impedance
KR101349602B1 (en) * 2012-04-25 2014-01-09 엘지이노텍 주식회사 Transmission cable, patable device including the same and method for manufacturing same
CN108738228B (en) * 2018-07-23 2021-10-29 维沃移动通信有限公司 Circuit board assembly and terminal

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168313A (en) 1997-08-11 1999-03-09 Hitachi Cable Ltd Printed wiring board
JPH11112142A (en) 1997-10-01 1999-04-23 Kyocera Corp Multilayered wiring board
JPH11298149A (en) 1998-04-09 1999-10-29 Sumitomo Metal Ind Ltd Multiplayered wiring board
JP2003234550A (en) 2002-02-08 2003-08-22 Mitsumi Electric Co Ltd Flexible printed circuit
JP2003289184A (en) 2002-03-28 2003-10-10 Canon Inc Multilayered printed wiring board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168313A (en) 1997-08-11 1999-03-09 Hitachi Cable Ltd Printed wiring board
JPH11112142A (en) 1997-10-01 1999-04-23 Kyocera Corp Multilayered wiring board
JPH11298149A (en) 1998-04-09 1999-10-29 Sumitomo Metal Ind Ltd Multiplayered wiring board
JP2003234550A (en) 2002-02-08 2003-08-22 Mitsumi Electric Co Ltd Flexible printed circuit
JP2003289184A (en) 2002-03-28 2003-10-10 Canon Inc Multilayered printed wiring board

Also Published As

Publication number Publication date
KR20070071358A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
US10674610B1 (en) Multilayer rigid flexible printed circuit board and method for manufacturing the same
TWI615065B (en) Flexible circuit board and method for manufacturing same
US6444922B1 (en) Zero cross-talk signal line design
US11089674B2 (en) Wiring substrate and method for manufacturing wiring substrate
WO2014174882A1 (en) Printed wire board and printed wire board manufacturing method
TWI778189B (en) High-frequency printed circuit board
JP2018504776A (en) High speed interconnects for printed circuit boards
US20090032285A1 (en) Multi-layer circuit substrate manufacturing method and multi-layer circuit substrate
JP5607710B2 (en) Printed circuit board and printed circuit board manufacturing method
WO2009028108A1 (en) Multi-layer substrate
CN101983544A (en) Flex-rigid wiring board and method for manufacturing the same
US20120318563A1 (en) Printed circuit board and method of manufacturing the same
JP6379453B2 (en) Wiring board and electronic device
KR100744082B1 (en) Multi layers printed circuit board and the method for producing the same
US20050251777A1 (en) Method and structure for implementing enhanced electronic packaging and PCB layout with diagonal vias
US8841561B1 (en) High performance PCB
JP4779409B2 (en) Wiring board
JP2003218535A (en) Electric wiring board
JP2008235697A (en) Wiring circuit board and manufacturing method thereof
KR102104185B1 (en) Multilayer wiring board and its manufacturing method
JP2022178380A (en) Electronic component built-in substrate
KR101395904B1 (en) Manufacturing multilayer flexible printed circuit board
JPH04306506A (en) Flat cable
JP2005129619A (en) Resonance suppressing multilayer printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160615

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180611

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 13