KR100742177B1 - Semiconductor package, method of fabricating the same and semiconductor package module for image sensor - Google Patents

Semiconductor package, method of fabricating the same and semiconductor package module for image sensor Download PDF

Info

Publication number
KR100742177B1
KR100742177B1 KR1020060010626A KR20060010626A KR100742177B1 KR 100742177 B1 KR100742177 B1 KR 100742177B1 KR 1020060010626 A KR1020060010626 A KR 1020060010626A KR 20060010626 A KR20060010626 A KR 20060010626A KR 100742177 B1 KR100742177 B1 KR 100742177B1
Authority
KR
South Korea
Prior art keywords
leads
semiconductor chip
package
semiconductor
semiconductor package
Prior art date
Application number
KR1020060010626A
Other languages
Korean (ko)
Other versions
KR20060016134A (en
Inventor
최현규
코초홍
Original Assignee
최현규
코초홍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최현규, 코초홍 filed Critical 최현규
Publication of KR20060016134A publication Critical patent/KR20060016134A/en
Priority to JP2008547114A priority Critical patent/JP2009521798A/en
Priority to PCT/KR2006/005654 priority patent/WO2007075007A1/en
Priority to US12/091,285 priority patent/US20080283952A1/en
Application granted granted Critical
Publication of KR100742177B1 publication Critical patent/KR100742177B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

경박 단소화되며, 공정이 단순화될 수 있는 반도체 패키지가 제공되며, 본 발명의 반도체 패키지는, 상부면 상에 탑재되는 반도체 칩을 지지해주는 탑재부와, 가장자리를 따라 복수 개의 본딩 패드들이 형성되며, 상기 탑재부 상에 접착되는 반도체 칩을 포함한다. 또한 상기 반도체 칩의 측벽으로부터 이격 배치되며 상기 반도체 칩의 높이 보다 큰 높이를 갖는 복수개의 리드들과, 상기 탑재부와 상기 도전성 리드들을 고정시키는 동시에 상기 리드들의 상부면 및 하부면을 노출시키면서 패키지의 바닥 및 측벽을 밀봉하는 봉지재를 포함한다. 상기 반도체 칩의 본딩 패드들과 상기 리드들의 노출된 상부면들을 연결하는 본딩 와이어들을 구비하며, 상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 접착된 투명 판을 포함한다. The semiconductor package of the present invention is provided with a semiconductor package, which is light and short and can be simplified. The semiconductor package of the present invention includes a mounting portion for supporting a semiconductor chip mounted on an upper surface, and a plurality of bonding pads are formed along an edge thereof. And a semiconductor chip bonded onto the mounting portion. In addition, a plurality of leads spaced apart from sidewalls of the semiconductor chip and having a height greater than the height of the semiconductor chip, the mounting portion and the conductive leads are fixed, and the top and bottom surfaces of the leads are exposed while the bottom of the package is exposed. And an encapsulant for sealing the side wall. Bonding wires that connect the bonding pads of the semiconductor chip and the exposed upper surfaces of the leads, and comprises a transparent plate bonded to the leads forming a predetermined space between the semiconductor chip.

패키지, 리드, EMC, 싱귤레이션, 탑재부 Packages, Leads, EMC, Singulation, Mounts

Description

반도체 패키지, 그 제조방법 및 이미지 센서용 반도체 패키지 모듈{Semiconductor package, method of fabricating the same and semiconductor package module for image sensor}Semiconductor package, method of fabricating the same and semiconductor package module for image sensor

도 1은 종래의 세라믹 반도체 패키지의 일 예를 나타내는 단면도이다.1 is a cross-sectional view showing an example of a conventional ceramic semiconductor package.

도 2는 종래의 플라스틱 반도체 패키지의 다른 예를 나타내는 단면도이다.2 is a cross-sectional view showing another example of a conventional plastic semiconductor package.

도 3a, 3b 및 3c는 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 단면도, 평면도 및 저면도이다. 3A, 3B, and 3C are cross-sectional views, top views, and bottom views illustrating a semiconductor package according to an embodiment of the present invention.

도 3d는 도 3a에 대응하는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타내는 단면도이다.3D is a cross-sectional view illustrating a semiconductor package according to another exemplary embodiment of the inventive concept corresponding to FIG. 3A.

도 4a, 4b 및 4c는 본 발명의 다른 실시 예에 따른 반도체 패키지를 나타내는 단면도, 평면도 및 저면도이다. 4A, 4B, and 4C are cross-sectional views, top views, and bottom views illustrating a semiconductor package according to another embodiment of the present invention.

도 4d는 도 4a에 대응하는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타내는 단면도이다.FIG. 4D is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention corresponding to FIG. 4A.

도 5a 및 5b는 본 발명의 또다른 실시 예에 따른 반도체 패키지를 나타내는 단면도 및 평면도이다. 5A and 5B are cross-sectional views and a plan view illustrating a semiconductor package according to still another embodiment of the inventive concept.

도 6은 본 발명의 또다른 실시예에 따른 반도체 패키지를 나타내는 단면도이다.6 is a cross-sectional view illustrating a semiconductor package according to another embodiment of the present invention.

도 7은 본 발명의 또다른 실시 예에 따른 반도체 패키지와 카메라 홀더가 결합된 것을 나타내는 단면도이다. 7 is a cross-sectional view illustrating that a semiconductor package and a camera holder are coupled according to another exemplary embodiment.

도 8은 도 3a의 반도체 패키지를 인쇄회로기판에 실장한 것을 나타내는 단면도이다. FIG. 8 is a cross-sectional view illustrating the semiconductor package of FIG. 3A mounted on a printed circuit board.

도 9a는 도 3a의 반도체 패키지를 제조하기 위한 리드 프레임의 평면도이며, 도 9b 내지 도 9k는 도 3a의 반도체 패키지를 제조하는 일 예의 과정을 도 9a의 A-A'선을 따라 절단하여 나타낸 단면도들이다.FIG. 9A is a plan view of a lead frame for manufacturing the semiconductor package of FIG. 3A, and FIGS. 9B to 9K are cross-sectional views illustrating an example process of manufacturing the semiconductor package of FIG. 3A, taken along line AA ′ of FIG. 9A. admit.

도 10a 내지 도 10c는 도 3a의 반도체 패키지를 제조하는 다른 예의 과정을 도 8a의 A-A'선을 따라 절단하여 나타낸 단면도들이다.10A through 10C are cross-sectional views illustrating another example of manufacturing the semiconductor package of FIG. 3A taken along line AA ′ of FIG. 8A.

도 11은 도 3a에 대응하는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타내는 단면도이다.FIG. 11 is a cross-sectional view illustrating a semiconductor package according to another exemplary embodiment of the inventive concept corresponding to FIG. 3A.

도 12는 도 3a에 대응하는 본 발명의 또다른 실시예에 따른 반도체 패키지를 나타내는 단면도이다.FIG. 12 is a cross-sectional view illustrating a semiconductor package in accordance with still another embodiment of the inventive concept corresponding to FIG. 3A.

* 도면의 주요 부분에 부호의 설명* Explanation of symbols on the main parts of the drawings

30 ; 공간 31 ; 봉지재 30; Space 31; Encapsulant

32 ; 반도체 칩 32a ; 본딩 패드 32; Semiconductor chip 32a; Bonding pads

33 ; 본딩 와이어 34, 90' ; 투명 판 33; Bonding wires 34, 90 '; Transparent plate

35 ; 리드 프레임 리드 35a ; 리드 프레임 패드35; Lead frame lead 35a; Lead frame pad

35b ; 리드 프레임 연결바 31a ; 봉지재 돌출부35b; Lead frame connecting bar 31a; Encapsulant protrusion

31b ; 봉지재 36 ; 접착제 31b; Encapsulant 36; glue

37 ; 하부 도금층 38 ; 상부 도금층 37; Lower plating layer 38; Upper plating layer

39 ; 접착제 60 ; 카메라 홀더39; Adhesive 60; Camera holder

61 ; 접착제 62 ; 카메라 렌즈 61; Adhesive 62; Camera lens

70 ; 인쇄회로기판 71 ; 솔더 페이스트70; Printed circuit board 71; Solder paste

81; 리드 프레임 82 ; 리드 프레임 단위 유니트81; Lead frame 82; Lead Frame Unit

90 ; 투명판 31c ; 봉지재 돌출턱 90; Transparent plate 31c; Encapsulant Jaw

30a ; 투명물질30a; Transparent material

본 발명은 반도체 패키지에 관한 것이다. 보다 상세하게는 이미지 센서용 반도체 칩을 포함하는 반도체 패키지, 그의 제조방법 및 이미지 센서용 반도체 패키지 모듈에 관한 것이다.The present invention relates to a semiconductor package. More particularly, the present invention relates to a semiconductor package including a semiconductor chip for an image sensor, a method of manufacturing the same, and a semiconductor package module for an image sensor.

최근 급성장하고 있는 핸드폰용 카메라나 CCD(Charge Coupled Device) 카메라용으로 널리 사용되는 광검출소자인 CIS(CMOS Image Sensor)용 반도체 칩을 탑재한 패키지를 인쇄회로기판(PCB) 위에 실장하는 데 있어서 소비자들의 욕구가 점차 고기능화 및 경박 단소화되는 추세에 따라 칩 사이즈 패키지로서 적합한 반도체 패키지에 대한 연구가 이루어지고 있다.In mounting a package containing a semiconductor chip for a CMOS image sensor (CIS), a photodetector device widely used for a mobile phone camera or a CCD (Charge Coupled Device) camera, which has recently grown rapidly, As demands are gradually increased in functionality and light weight, the research on semiconductor packages suitable as chip size packages is being conducted.

이러한 이미지 센서용 칩 사이즈 패키지로서 종래에는 세라믹 패키지 및 플라스틱 패키지를 주로 사용하였다.As the chip size package for such an image sensor, a ceramic package and a plastic package are mainly used.

도 1은 종래의 이미지 센서용 세라믹 패키지의 일 예를 나타내는 단면도이다.1 is a cross-sectional view showing an example of a ceramic package for a conventional image sensor.

도 1을 참조하면, 세라믹 재료로 된 패키지 바닥부(11a) 상에 반도체 칩(12)이 에폭시계 접착제(16)에 의해 탑재되어 있다. 반도체 칩(12)의 상부면 가장자리를 따라 복수개의 본딩 패드(12a)들이 형성되어 있다. 패키지 바닥부(11a)에는 복수개의 외부 리드(15)와 내부 리드(17)들이 형성되어 있다. 상기 외부 리드(15)들은 인쇄회로기판(도시 안됨)의 특정 회로와 전기적으로 연결될 수 있는 접촉부 역할을 하며, 내부 리드(17)들은 반도체 칩(12)의 상부 가장자리를 따라 형성된 복수개의 본딩 패드(12a)와 본딩 와이어(13)에 의해 전기적으로 연결될 수 있는 접촉부 역할을 한다. 반도체 칩(12)으로부터 이격되면서 세라믹 재료로 된 패키지 벽체부(11b)가 형성되며, 패키지 벽체부(11b)의 상측으로는 그라스 등과 같은 투명 판(14)이 형성되어 있다. Referring to Fig. 1, a semiconductor chip 12 is mounted on the package bottom portion 11a made of a ceramic material by an epoxy adhesive 16. A plurality of bonding pads 12a are formed along the upper edge of the semiconductor chip 12. A plurality of outer leads 15 and inner leads 17 are formed on the package bottom portion 11a. The external leads 15 serve as a contact portion that may be electrically connected to a specific circuit of a printed circuit board (not shown), and the internal leads 17 may include a plurality of bonding pads formed along an upper edge of the semiconductor chip 12. 12a) and a contact portion that can be electrically connected by the bonding wire 13. A package wall portion 11b made of ceramic material is formed while being spaced apart from the semiconductor chip 12, and a transparent plate 14 such as glass or the like is formed above the package wall portion 11b.

그러나 상기와 같은 종래의 세라믹 패키지는 그 구조적으로 복잡하기 때문에 경박 단소화를 구현하는 데 한계가 있으며, 세라믹 패키지의 가격이 고가이며, 단품 단위의 생산으로 제조비용이 높다는 한계가 있다.However, the conventional ceramic package as described above has a limitation in implementing a light and thin shortening because of its structural complexity, the price of the ceramic package is expensive, there is a limitation that the manufacturing cost is high due to the production of a single unit.

도 2는 종래의 이미지 센서용 플라스틱 패키지의 일 예를 나타내는 단면도이다.2 is a cross-sectional view showing an example of a conventional plastic package for an image sensor.

도 2를 참조하면, 외부 리드(25)를 갖는 EMC(Epoxy Molding Compound) 봉지재(21)의 중앙 평탄면 상에 반도체 칩(22)이 접착제(26)에 의해 탑재되어 있다. 반도체 칩(22)의 상부면 가장자리를 따라 복수개의 본딩 패드(22a)들이 형성되어 있 다. 상기 외부 리드(25)는 상기 봉지재(21)을 관통하여 패키지의 내부 공간에 노출되어 내부 리드 단부(27)를 형성하며, 본딩 와이어(23)에 의해 내부 리드 단부(27)와 반도체 칩(22) 상의 본딩 패드(22a)가 전기적으로 연결된다. 한편, 반도체 칩(22)으로부터 이격되면서 봉지재(21) 내벽의 턱진 부분상에 그라스 등과 같은 투명 판(24)이 형성되어 있다. Referring to FIG. 2, the semiconductor chip 22 is mounted by an adhesive 26 on the central flat surface of the epoxy molding compound (EMC) encapsulant 21 having an external lead 25. A plurality of bonding pads 22a are formed along the upper edge of the semiconductor chip 22. The outer lead 25 penetrates the encapsulant 21 and is exposed to an inner space of the package to form an inner lead end 27. The inner lead end 27 and the semiconductor chip (B) are bonded by a bonding wire 23. Bonding pads 22a on 22 are electrically connected. On the other hand, a transparent plate 24 such as glass or the like is formed on the tucked portion of the inner wall of the encapsulant 21 while being spaced apart from the semiconductor chip 22.

그러나 상기와 같은 종래의 이미지 센서용 플라스틱 패키지도 그 구조적으로 복잡하기 때문에 경박 단소화를 구현하는 데 한계가 있다.However, since the plastic package for the conventional image sensor is also structurally complicated, there is a limit in implementing light and thin reduction.

따라서, 종래의 이미지 센서용 반도체 패키지에 비하여 보다 경박 단소화되며, 제조 공정이 단순화되고, 대량 생산에 유리하며, 생산 원가를 절감할 수 있는 이미지 센서용 반도체 패키지가 요구되고 있다.Accordingly, there is a demand for an image sensor semiconductor package that is lighter and shorter than the conventional image sensor semiconductor package, which simplifies the manufacturing process, is advantageous for mass production, and can reduce the production cost.

본 발명이 이루고자 하는 기술적 과제는, 상기 종래 기술의 문제점을 감안하여 경박 단소화된 반도체 패키지를 제공하는 데 있다.DISCLOSURE OF THE INVENTION Technical problem to be solved by the present invention is to provide a light and thin semiconductor package in view of the problems of the prior art.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기 경박 단소화된 본 발명의 반도체 패키지를 단순하고 저가격으로 제조할 수 있는 반도체 패키지 제조방법을 제공하는 데 있다.Another technical problem to be achieved by the present invention is to provide a semiconductor package manufacturing method capable of manufacturing the above-mentioned thin and simple semiconductor package of the present invention in a simple and low cost.

본 발명이 이루고자 하는 또다른 기술적 과제는, 상기 경박 단소화된 본 발명의 반도체 패키지를 이용한 이미지 센서용 반도체 패키지 모듈을 제공하는 데 있다.Another object of the present invention is to provide a semiconductor package module for an image sensor using the semiconductor package of the present invention, which is light and thin.

상기 본 발명의 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 반도체 패키지는, 상부면 상에 탑재되는 반도체 칩을 지지해주는 탑재부와, 가장자리를 따라 복수 개의 본딩 패드들이 형성되며, 상기 탑재부 상에 접착되는 반도체 칩을 포함한다. 또한 상기 반도체 칩의 측벽으로부터 이격 배치된 복수개의 리드들과, 상기 탑재부와 상기 도전성 리드들을 고정시키는 동시에 상기 리드들의 상부면 및 하부면을 노출시키면서 패키지의 바닥 및 측벽을 밀봉하는 봉지재를 포함한다. 상기 반도체 칩의 본딩 패드들과 상기 리드들의 노출된 상부면들을 연결하는 본딩 와이어들을 구비한다.The semiconductor package of one embodiment of the present invention for achieving the technical problem of the present invention, the mounting portion for supporting the semiconductor chip mounted on the upper surface, a plurality of bonding pads are formed along the edge, on the mounting portion And a semiconductor chip to be bonded. The semiconductor device may further include a plurality of leads spaced apart from the sidewalls of the semiconductor chip, and an encapsulant that seals the bottom and sidewalls of the package while exposing the upper and lower surfaces of the leads while fixing the mounting portion and the conductive leads. . Bonding wires connecting bonding pads of the semiconductor chip and exposed upper surfaces of the leads.

한편, 상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 접착된 투명 판을 포함할 수 있으며, 상기 일정한 공간 내에 투명물질, 예를 들어 투명 에폭시가 충전되어 반도체 칩을 밀봉할 수도 있다. 반도체 칩 위로 투명물질이 충전된 경우 투명 판을 형성하거나 또는 형성하지 않을 수도 있다. On the other hand, it may include a transparent plate formed to form a predetermined space between the semiconductor chip and bonded to the leads, the transparent material, for example transparent epoxy may be filled in the predetermined space to seal the semiconductor chip. . When the transparent material is filled on the semiconductor chip, the transparent plate may or may not be formed.

상기 탑재부는 상기 봉지재와 동일한 물질, 예를 들어 EMC로 일체화된 것일 수 있으며, 상기 리드들과 동일한 물질, 예를 들어 리드 프레임 패드로 이루어지며, 상기 리드들과 분리된 것일 수 있다.The mounting part may be integrated with the same material as the encapsulant, for example, EMC, and may be made of the same material as the leads, for example, a lead frame pad, and may be separated from the leads.

상기 리드들의 노출된 상부면 및 하부면 상에는 도금층들이 더 형성되며, 상기 본딩 와이어들이 상기 상부면에 형성된 도금층과 연결될 수 있으며, 상기 도금층은 상기 리드들의 상부면의 전체 또는 일부분에만 형성될 수 있다. Plating layers may be further formed on the exposed upper and lower surfaces of the leads, the bonding wires may be connected to the plating layer formed on the upper surface, and the plating layer may be formed only on all or part of the upper surfaces of the leads.

상기 리드들을 제외한 부분 또는 상기 도금층이 형성되지 않은 상기 리드들의 상부면 위로 상기 봉지재가 연장된 형태로 돌출부가 형성될 수 있다. 상기 리드 들 상부면 일부에만 형성된 도금층은 본딩 와이어와의 연결이 용이하도록 상기 리드들의 상부면 상에서 상기 반도체 칩에 인접하는 부분에 형성되는 것이 바람직하며, 상기 봉지재의 돌출부가 상기 상부면 상에 형성된 상기 도금층들을 덮도록 연장될 수도 있다.Protrusions may be formed in a form in which the encapsulant extends over portions except for the leads or upper surfaces of the leads on which the plating layer is not formed. The plating layer formed only on a portion of the upper surface of the leads may be formed at a portion adjacent to the semiconductor chip on the upper surface of the leads to facilitate connection with a bonding wire, wherein the protrusion of the encapsulant is formed on the upper surface. It may extend to cover the plating layers.

한편, 상기 반도체 칩은 상기 탑재부의 상부면 상에 접착제에 의해 접착되며, 상기 반도체 칩의 주변을 따라 상기 접착제가 상기 리드들을 향하여 오버플로우되는 것을 방지하기 위해 상기 봉지재의 돌출턱이 더 형성될 수도 있다.On the other hand, the semiconductor chip is adhered by an adhesive on the upper surface of the mounting portion, protruding jaw of the encapsulant may be further formed to prevent the adhesive from overflowing toward the leads along the periphery of the semiconductor chip. have.

한편, 상기 본 발명의 다른 기술적 과제를 달성하기 위한 본 발명의 다른 형태에 따른 반도체 패키지 제조방법은, 내측의 공간을 향하여 돌출된 복수개의 리드를 포함하는 단위 유니트가 복수개 형성된 리드 프레임을 준비하는 단계와 상기 각 단위 유니트에서 상기 리드들의 상부면 및 바닥면을 노출되시키면서 패키지의 측벽들 및 바닥을 밀봉하도록 봉지재로 몰딩하는 단계를 포함한다. 이어서, 상기 리드들 사이의 상기 패키지의 바닥 상에 복수개의 본딩 패드들이 형성된 반도체 칩을 접착하고, 상기 리드들과 상기 반도체 칩의 본딩 패드들을 사이를 와이어 본딩한 후, 상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 투명 판을 접착하는 단계를 포함한다. 이어서, 싱귤레이션 공정을 수행하여 상기 각 단위 유니트 별로 패키지를 형성하게 된다. Meanwhile, according to another aspect of the present invention, there is provided a method of manufacturing a semiconductor package, the method including: preparing a lead frame in which a plurality of unit units including a plurality of leads protruding toward an inner space are formed; And molding the encapsulant to seal the sidewalls and the bottom of the package while exposing the top and bottom surfaces of the leads in each unit unit. Subsequently, a semiconductor chip having a plurality of bonding pads formed on the bottom of the package between the leads is bonded to each other, and wire bonds are formed between the leads and the bonding pads of the semiconductor chip. Bonding a transparent plate over the leads to form a predetermined space. Subsequently, a singulation process is performed to form a package for each unit unit.

한편, 상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 접착된 투명 판을 접착하는 대신에, 상기 일정한 공간 내에 투명물질, 예를 들어 투명 에폭시를 충전하여 반도체 칩을 밀봉할 수도 있다. 반도체 칩 위로 투명물질 이 충전된 경우 투명 판을 형성하거나 또는 형성하지 않을 수도 있다. Meanwhile, instead of adhering a transparent plate bonded to the leads while forming a predetermined space between the semiconductor chips, a transparent material, for example, transparent epoxy, may be filled in the predetermined space to seal the semiconductor chip. . When the transparent material is filled on the semiconductor chip, the transparent plate may or may not be formed.

상기 리드 프레임은 상기 리드들과 분리되며, 상기 리드들 사이에 배치되는 리드 프레임 패드를 포함할 수 있으며, 이때 상기 반도체 칩은 상기 리드 프레임 패드 상에 접착되며, 리드 프레임 패드를 포함하지 않는 경우에는 몰딩 공정 과정에서 형성되는 봉지재의 바닥의 평탄면 상에 접착될 수 있다.The lead frame may include a lead frame pad that is separated from the leads and disposed between the leads, wherein the semiconductor chip is bonded onto the lead frame pad and does not include a lead frame pad. It may be adhered to the flat surface of the bottom of the encapsulant formed during the molding process.

상기 몰딩하는 단계 이후, 상기 반도체 칩을 접착하는 단계 이전에 상기 리드의 노출된 상부면에 본딩력을 강화하기 위해 도금층을 형성하는 단계를 더 포함할 수 있다. 또한, 상기 투평 판을 접착한 후 상기 리드의 노출된 하부면상에 솔더 도금층을 형성하는 단계를 더 포함할 수 있다.After the molding, the method may further include forming a plating layer on the exposed upper surface of the lead to strengthen the bonding force before the bonding of the semiconductor chip. The method may further include forming a solder plating layer on the exposed lower surface of the lead after adhering the flat plate.

또 다른 방법으로 상기 몰딩하는 단계 이후, 상기 반도체 칩을 접착하는 단계 이전에 상기 리드의 노출된 상부면과 하부면에 동시에 도금층(예를 들어, 니켈/파라듐/금 등과 같은 층을 가지는)을 형성할 수도 있다.Alternatively, after the molding step, prior to the step of bonding the semiconductor chip, at the same time the plating layer (for example, having a layer such as nickel / palladium / gold) on the exposed upper and lower surfaces of the lead It may be formed.

상기 투명 판은 상기 각 단위 유니트 별로 분리된 것을 접착하거나, 상기 리드 프레임의 전체에 대하여 분리되지 않은 투명 판을 접착한 후 상기 싱귤레이션 공정 동안에 각 단위 유니트 별로 분리할 수도 있다.The transparent plate may be bonded to each separated unit, or may be separated to each unit unit during the singulation process after adhering a transparent plate not separated to the entire lead frame.

한편, 본 발명의 상기 기술적 과제를 달성하기 위한 본 발명의 또다른 형태에 따른 이미지 센서용 반도체 패키지 모듈은 인쇄회로기판, 상기 인쇄회로기판 상에 탑재된 이미지 센서용 반도체 패키지 및 상기 반도체 패키지의 상측에 배치되는 렌즈 홀더를 포함한다. 여기서 상기 반도체 패키지는, 상부면 상에 탑재되는 반도체 칩을 지지해주는 탑재부와, 가장자리를 따라 복수 개의 본딩 패드들이 형성되 며, 상기 탑재부 상에 접착되는 반도체 칩을 포함한다. 상기 반도체 칩의 측벽으로부터 이격 배치된 복수개의 리드들이 포함되며, 상기 탑재부와 상기 도전성 리드들을 고정시키는 동시에 상기 리드들의 상부면 및 하부면을 노출시키면서 패키지의 바닥 및 측벽을 밀봉하는 봉지재를 포함하고, 상기 반도체 칩의 본딩 패드들과 상기 리드들의 노출된 상부면들을 연결하는 본딩 와이어들을 포함하며, 상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 접착된 투명 판을 포함한다. On the other hand, the semiconductor package module for an image sensor according to another aspect of the present invention for achieving the technical problem of the present invention is a printed circuit board, a semiconductor package for an image sensor mounted on the printed circuit board and an upper side of the semiconductor package. It includes a lens holder disposed in. The semiconductor package may include a mounting portion supporting a semiconductor chip mounted on an upper surface thereof, and a plurality of bonding pads formed along edges thereof and bonded to the mounting portion. A plurality of leads spaced apart from the sidewalls of the semiconductor chip, the encapsulant sealing the bottom and sidewalls of the package while fixing the mounting portion and the conductive leads and exposing the top and bottom surfaces of the leads; And bonding wires connecting the bonding pads of the semiconductor chip and the exposed upper surfaces of the leads to form a predetermined space between the semiconductor chips and a transparent plate bonded to the leads.

한편, 상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 접착된 투명 판을 포함하는 대신에, 상기 일정한 공간 내에 투명물질, 예를 들어 투명 에폭시가 충전되어 반도체 칩을 밀봉할 수도 있다. 반도체 칩 위로 투명물질이 충전된 경우 투명 판을 형성하거나 형성하지 않을 수도 있다. Meanwhile, instead of including a transparent plate formed with a predetermined space between the semiconductor chip and bonded to the leads, a transparent material, for example, a transparent epoxy, may be filled in the predetermined space to seal the semiconductor chip. . When the transparent material is filled on the semiconductor chip, the transparent plate may or may not be formed.

상기 렌즈 홀더는 상기 반도체 패키지의 상기 리드들의 상부면 위로 접착되거나 상기 인쇄회로기판상에 직접 탑재될 수 있다.The lens holder may be bonded onto the upper surface of the leads of the semiconductor package or mounted directly on the printed circuit board.

이하, 첨부 도면을 참조하면서 본 발명의 바람직한 실시예들을 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

다음에 설명되는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예를 설명하는 도면에 있어서, 어떤 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것으로, 도면상의 동일한 부 호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재되어 질 수도 있다.The embodiments described below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings illustrating embodiments of the present invention, the thicknesses of certain layers or regions are exaggerated for clarity of specification, and like reference numerals in the drawings refer to like elements. In addition, where a layer is described as being on the "top" of another layer or substrate, the layer may be directly on top of the other layer or substrate, with a third layer intervening therebetween.

도 3a, 3b 및 3c는 본 발명의 일 실시 예에 따른 이미지 센서용 반도체 패키지를 나타내는 단면도, 평면도 및 저면도이다. 도 3b는 도 3a에서 투명 판(34)을 접착하기 전 또는 상부 도금층(38)을 형성하기 전의 평면도를 나타내며, 도 3c는 패키지의 바닥면 또는 하부 도금층(37)을 형성하기 전을 나타내는 저면도이다. 기본적으로 상부 도금층(38) 및 하부 도금층(37)은 리드(35)의 노출된 부분상에 도금된다. 3A, 3B, and 3C are cross-sectional views, top views, and bottom views illustrating a semiconductor package for an image sensor according to an embodiment of the present invention. FIG. 3B shows a plan view before attaching the transparent plate 34 or before forming the upper plating layer 38 in FIG. 3A, and FIG. 3C shows a bottom view showing the bottom surface of the package or before forming the lower plating layer 37. to be. Basically, the upper plating layer 38 and the lower plating layer 37 are plated on the exposed portion of the lead 35.

도 3a 내지 도 3c를 참조하면, 패키지의 바닥부는 일정한 두께와 평탄한 상부면을 갖는 봉지재(31)로 구성된다. 패키지의 측벽부는 패키지의 바닥부의 각 변들로부터 일정한 높이로 형성된다. 상기 패키지의 측벽부는 일정한 높이를 갖는 복수개의 리드(35)들과, 이들 리드(35)들을 고정하는 봉지재(31)로 구성된다. 패키지의 바닥부를 구성하는 봉지재(31)와 측벽부를 구성하는 봉지재(31)는 일체로 형성되어 있으며, 예를 들어 에폭시 몰딩 컴파운드(EMC) 물질을 이용하여 패키지의 바닥부와 측벽부를 밀봉하는 형태로 구성된다. 봉지재(31)에 의해 밀봉, 고정되는 리드(35)들의 상부면 및 하부면은 봉지재(31)에 의해 밀봉되지 않고 노출된다. 패키지의 바닥부를 구성하는 봉지재(31)는 탑재부 역할을 하며, 그의 상부면 상에는 반도체 칩(32)이 접착제(36)를 사용하여 탑재되어 있다. 상기 접착제(36)로서는 예를 들어, 에폭시계 접착제를 사용한다. Referring to Figures 3a to 3c, the bottom of the package consists of an encapsulant 31 having a constant thickness and a flat top surface. The side wall portion of the package is formed at a constant height from each side of the bottom portion of the package. The side wall portion of the package includes a plurality of leads 35 having a constant height and an encapsulant 31 for fixing the leads 35. The encapsulant 31 constituting the bottom of the package and the encapsulant 31 constituting the sidewall are integrally formed. For example, an epoxy molding compound (EMC) material is used to seal the bottom and the sidewall of the package. Form. The upper and lower surfaces of the leads 35 sealed and fixed by the encapsulant 31 are exposed without being sealed by the encapsulant 31. The encapsulant 31 constituting the bottom of the package serves as a mounting portion, and the semiconductor chip 32 is mounted on the upper surface thereof using the adhesive 36. As the adhesive 36, for example, an epoxy adhesive is used.

한편, 상기 반도체 칩(32) 주위로 이격되어 배치되는 상기 리드(35)의 높이는 적어도 상기 반도체 칩(32)의 높이 보다 큰 것이 바람직하며, 보다 바람직하게는 상기 반도체 칩(32)의 높이에 대응하여 상기 리드(35)의 상부면의 높이가 상기 탑재부 상에 탑재되는 반도체 칩(32)의 상부면의 높이 보다 높은 위치에 있도록 상기 리드(35)의 높이 및/또는 상기 탑재부의 높이를 적절히 선택하여 사용할 수 있다. On the other hand, the height of the lead 35 which is spaced apart around the semiconductor chip 32 is preferably at least greater than the height of the semiconductor chip 32, more preferably corresponds to the height of the semiconductor chip 32 So that the height of the lid 35 and / or the height of the mounting portion is appropriately selected so that the height of the upper surface of the lid 35 is higher than the height of the upper surface of the semiconductor chip 32 mounted on the mounting portion. Can be used.

상기 반도체 칩(32)은 핸드폰용 카메라나 CCD용 카메라에서 사용되는 광검출소자인 CMOS 이미지 센서가 형성되어 있다. 반도체 칩(32)의 상부면에는 가장자리를 따라 외부 회로와 전기적으로 연결될 수 있는 복수개의 본딩 패드(32a)들이 형성되어 있다. 상기 복수개의 본딩 패드(32a)는 본딩 와이어(33)에 의해 상기 노출된 리드(35)들의 상부면과 전기적으로 연결된다. 본 발명에서는 알루미늄, 금 등으로 된 본딩 와이어(33)와의 본딩력을 향상시키기 위해 금, 은 등의 금속으로 된 상부 도금층(38)을 리드(35)들의 노출된 상부면 상에 형성한다. 도 3b에서 도면 부호 "35(38)"은 리드(35)들 상에 상부 도금층(38)이 형성된 경우를 나타낸다. 한편, 리드(35)들의 노출된 하부면 상에는 솔더 페이스트층(도 8의 71)과 솔더 접착력을 향상시키기 위해 예를 들어 SnPb 솔더 도금층으로 된 하부 도금층(37)이 형성된다. 한편, 상부 도금층(38)으로서 상기 금, 은 등의 금속 대신에 Ni, Pd, Au 등의 금속층으로 층이 구성된 PPF(Pre-Plated Frame) 도금층을 사용하고, 하부 도금층(37)으로서 SnPb 솔더 도금층 대신에 Ni, Pd, Au 등의 금속층으로 층이 구성된 PPF 도금층을 사용할 수도 있다. The semiconductor chip 32 is provided with a CMOS image sensor, which is a photodetecting device used in a mobile phone camera or a CCD camera. The upper surface of the semiconductor chip 32 is formed with a plurality of bonding pads 32a that can be electrically connected to an external circuit along the edge. The plurality of bonding pads 32a are electrically connected to upper surfaces of the exposed leads 35 by bonding wires 33. In the present invention, in order to improve the bonding force with the bonding wire 33 made of aluminum, gold, or the like, an upper plating layer 38 made of metal such as gold or silver is formed on the exposed upper surfaces of the leads 35. In FIG. 3B, reference numeral 35 (38) indicates a case in which the upper plating layer 38 is formed on the leads 35. On the other hand, on the exposed lower surfaces of the leads 35, a lower plating layer 37 made of, for example, a SnPb solder plating layer is formed to improve solder adhesion with the solder paste layer (71 in FIG. 8). Meanwhile, instead of the metals such as gold and silver, the upper plating layer 38 uses a pre-plated frame (PPF) plating layer composed of metal layers such as Ni, Pd, and Au, and the SnPb solder plating layer as the lower plating layer 37. Instead, a PPF plated layer composed of a metal layer such as Ni, Pd or Au may be used.

상부 도금층(38) 상에 접착제(39)에 의해 빛이 투과될 수 있는 그라스 등의 투명 판(34)이 접착됨으로써 내부에 밀봉된 일정한 공간(30)을 갖는 이미지 센서용 리드리스(leadless) 반도체 패키지가 형성된다. A leadless semiconductor for an image sensor having a constant space 30 sealed therein by adhering a transparent plate 34 such as glass, through which the light can be transmitted by the adhesive 39 on the upper plating layer 38. The package is formed.

도 11은 도 3a에 대응하는 본 발명의 다른 실시 예에 따른 이미지 센서용 반도체 패키지를 나타내는 도면이다.FIG. 11 illustrates a semiconductor package for an image sensor according to another exemplary embodiment of the inventive concept corresponding to FIG. 3A.

도 11을 참조하면, 도 3a와 비교하여 투명 판(34)이 존재하지 않고, 투명 판(34)과 리드(35) 및 반도체 칩(32)에 의해 둘러싸인 공간(30)이 투명물질(30a), 예를 들어 빛이 투과할 수 있는 투명 에폭시로 충전되어 반도체 칩(32)을 밀봉하고 있는 것을 나타낸다. 이때 투명 판(34)이 존재하지 않기 때문에 상부 도금층(38)상에 형성되는 접착제(39)는 필요하지 않게 되며, 상부 도금층(38) 표면상에 형성되는 본딩 와이어(33)를 충분히 밀봉하기 위해 투명물질(30a)은 상부 도금층(38) 위로 일정한 두께 만큼 유지되도록 형성하는 것이 바람직하다. Referring to FIG. 11, the transparent plate 34 does not exist in comparison with FIG. 3A, and the space 30 surrounded by the transparent plate 34, the lid 35, and the semiconductor chip 32 is formed of the transparent material 30a. For example, it shows that the semiconductor chip 32 is sealed by being filled with the transparent epoxy which can permeate | transmit light. At this time, since the transparent plate 34 does not exist, the adhesive 39 formed on the upper plating layer 38 is not necessary, and in order to sufficiently seal the bonding wire 33 formed on the surface of the upper plating layer 38. The transparent material 30a may be formed to be maintained on the upper plating layer 38 by a predetermined thickness.

도 12는 도 3a에 대응하는 본 발명의 또다른 실시 예에 따른 이미지 센서용 반도체 패키지를 나타내는 도면이다.FIG. 12 illustrates a semiconductor package for an image sensor according to another exemplary embodiment of the inventive concept corresponding to FIG. 3A.

도 12를 참조하면, 도 3a와 비교하여 투명 판(34)과 리드(35) 및 반도체 칩(32)에 의해 둘러싸인 공간(30)이 투명물질(30a), 예를 들어 빛이 투과할 수 있는 투명 에폭시로 충전되어 반도체 칩(32)을 밀봉하고 있는 것을 나타낸다. Referring to FIG. 12, the space 30 surrounded by the transparent plate 34, the lead 35, and the semiconductor chip 32 may pass through the transparent material 30a, for example, light, as compared with FIG. 3A. It shows that it is filled with the transparent epoxy and the semiconductor chip 32 is sealed.

도 3d는 도 3a에 대응하는 본 발명의 다른 실시 예에 따른 이미지 센서용 반도체 패키지를 나타내는 단면도이다.3D is a cross-sectional view illustrating a semiconductor package for an image sensor according to another exemplary embodiment of the inventive concept corresponding to FIG. 3A.

도 3d를 참조하면, 도 3a와 비교하여 전체적으로 유사하지만, 반도체 칩(32) 이 탑재되는 봉지재(31) 바닥부의 상부면 가장자리를 따라 봉지재 돌출턱(31c)이 형성되어 있다는 점에서 상이하다. 상기 돌출턱(31c)은 반도체 칩(32)을 봉지재(31)의 바닥부 상부면에 접착시킬 때 접착제(36)가 Ag 에폭시계 등의 도전성 접착제인 경우 오버플로되어 인접한 리드(35)와 접촉 연결되어 전기적인 쇼트가 발생할 수 있다는 것을 방지하기 위한 것이다. Referring to FIG. 3D, it is generally similar to that of FIG. 3A, but differs in that an encapsulant protruding jaw 31c is formed along the upper edge of the bottom surface of the encapsulant 31 on which the semiconductor chip 32 is mounted. . The protruding jaw 31c overflows with the adjacent lead 35 when the adhesive 36 is a conductive adhesive such as Ag epoxy, when the semiconductor chip 32 is adhered to the bottom upper surface of the encapsulant 31. This is to prevent electrical short from occurring by contact connection.

한편, 본 실시예에 대하여도 도 11 및 도 12에 도시된 바와 같이 투명 판(34)과 리드(35) 및 반도체 칩(32)에 의해 둘러싸인 공간(30)이 투명물질(30a), 예를 들어 빛이 투과할 수 있는 투명 에폭시로 충전되어 반도체 칩(32)을 밀봉할 수 있으며, 이때 투명물질(30a) 상에 투명 판(34)을 형성하거나 형성하지 않을 수도 있다. 11 and 12, the space 30 enclosed by the transparent plate 34, the lid 35, and the semiconductor chip 32 is also referred to as a transparent material 30a, for example. For example, the semiconductor chip 32 may be sealed by being filled with a transparent epoxy through which light may pass. In this case, the transparent plate 34 may or may not be formed on the transparent material 30a.

도 4a, 4b 및 4c는 본 발명의 다른 실시 예에 따른 반도체 패키지를 나타내는 단면도, 평면도 및 저면도이다. 도 4b는 도 4a에서 투명 판(34)을 접착하기 전 또는 상부 도금층(38)을 형성하기 전의 평면도를 나타내며, 도 4c는 패키지의 바닥면을 나타내는 저면도이다. 도 3a 내지 도 3d에서와 동일한 구성요소는 동일한 도면부호를 사용하였으며, 동일한 구성요소에 대한 상세한 설명은 일부 생략된다. 4A, 4B, and 4C are cross-sectional views, top views, and bottom views illustrating a semiconductor package according to another embodiment of the present invention. FIG. 4B shows a plan view before bonding the transparent plate 34 or before forming the upper plating layer 38 in FIG. 4A, and FIG. 4C is a bottom view showing the bottom surface of the package. The same components as in FIGS. 3A to 3D have the same reference numerals, and detailed descriptions of the same components will be omitted.

도 4a 내지 도 4c를 참조하면, 패키지의 바닥부 중앙에는 일정한 두께와 평탄한 상부면을 갖는 리드 프레임 패드(35a)가 형성된다. 상기 리드 프레임 패드(35a)는 상기 리드(35)와 동일한 재질로 구성되며, 반도체 칩(32)을 안전하게 탑재하며 반도체 패키지의 경박단소화를 위해 상기 리드(35)의 높이 보다 낮아지도록 하프에칭(half etching) 된다. 패드(35a)의 각 모서리 부분에는 리드 프레임의 본 체에 연결하기 위한 리드 프레임 연결바(35b)가 형성되어 있다. 패키지의 측벽부는 패키지의 바닥부의 각 변들로부터 일정한 높이로 형성된다. 상기 패키지의 측벽부는 일정한 높이를 갖는 복수개의 리드(35)들과, 이들 리드(35)들을 고정하는 봉지재(31)로 구성된다. 패키지의 바닥부와 측벽부는 상기 패드(35a), 연결바(35b) 및 리드(35)를 고정시키면서 밀봉시키는 봉지재(31)에 의해 일체로 형성된다. 봉지재(31)에 의해 밀봉, 고정되는 리드(35)의 상부면 및 하부면은 봉지재(31)에 의해 밀봉되지 않고 노출된다. 패키지의 바닥부에서 패드(35a)는 반도체 칩(32)의 탑재부 역할을 하며, 탑재부를 도전성의 패드(35a)로 형성함으로써 반도체 칩(32)에 대한 지지가 견고해지는 동시에 반도체 칩(32)의 동작 과정에서 발생하는 열을 외부로 효율적으로 방출하는 데 유리하다. 4A to 4C, a lead frame pad 35a having a constant thickness and a flat top surface is formed at the center of the bottom of the package. The lead frame pad 35a is made of the same material as the lead 35, and safely mounts the semiconductor chip 32 and is half-etched so as to be lower than the height of the lead 35 to reduce the thickness of the semiconductor package. half etching). Each corner portion of the pad 35a is formed with a lead frame connecting bar 35b for connecting to the body of the lead frame. The side wall portion of the package is formed at a constant height from each side of the bottom portion of the package. The side wall portion of the package includes a plurality of leads 35 having a constant height and an encapsulant 31 for fixing the leads 35. The bottom portion and sidewall portion of the package are integrally formed by an encapsulant 31 which seals the pad 35a, the connection bar 35b, and the lid 35 while being fixed. The upper and lower surfaces of the lid 35 sealed and fixed by the sealing material 31 are exposed without being sealed by the sealing material 31. At the bottom of the package, the pad 35a serves as a mounting portion of the semiconductor chip 32, and by forming the mounting portion as a conductive pad 35a, the support for the semiconductor chip 32 is firm and at the same time, It is advantageous for efficiently dissipating heat generated during operation to the outside.

한편, 리드(35)들의 노출된 하부면 상에는 솔더 페이스트층(도 8의 71)과의 솔더 접착력을 향상시키기 위해 예를 들어 SnPb 솔더 도금층으로 된 하부 도금층(37)이 형성되며, 동시에 리드 프레임 패드(35a)의 노출된 바닥에도 하부 도금층(37)이 형성된다. On the other hand, on the exposed lower surface of the leads 35, a lower plating layer 37 made of, for example, a SnPb solder plating layer is formed to improve solder adhesion with the solder paste layer (71 in FIG. 8), and at the same time lead frame pads The lower plating layer 37 is also formed on the exposed bottom of 35a.

한편, 본 실시예에 대하여도 도 11 및 도 12에 도시된 바와 같이 투명 판(34)과 리드(35) 및 반도체 칩(32)에 의해 둘러싸인 공간(30)이 투명물질(30a), 예를 들어 빛이 투과할 수 있는 투명 에폭시로 충전되어 반도체 칩(32)을 밀봉할 수 있으며, 이때 투명물질(30a) 상에 투명 판(34)을 형성하거나 형성하지 않을 수도 있다. 11 and 12, the space 30 enclosed by the transparent plate 34, the lid 35, and the semiconductor chip 32 is also referred to as a transparent material 30a, for example. For example, the semiconductor chip 32 may be sealed by being filled with a transparent epoxy through which light may pass. In this case, the transparent plate 34 may or may not be formed on the transparent material 30a.

도 4d는 도 4a에 대응하는 본 발명의 다른 실시 예에 따른 이미지 센서용 반 도체 패키지를 나타내는 단면도이다.FIG. 4D is a cross-sectional view illustrating a semiconductor package for an image sensor according to another embodiment of the present invention corresponding to FIG. 4A.

도 4d를 참조하면, 도 4a와 비교하여 전체적으로 유사하지만, 반도체 칩(32)이 탑재되는 패드(35a)의 상부면 가장자리를 따라 패드(35a)의 상부면 보다 높은 봉지재 돌출턱(31d)이 형성되어 있다는 점에서 상이하다. 상기 돌출턱(31d)은 반도체 칩(32)을 패드(35a)의 상부면에 접착시킬 때 접착제(36)가 Ag 에폭시계 등의 도전성 접착제인 경우 오버플로되어 인접한 리드(35)와 접촉 연결되어 전기적인 쇼트가 발생할 수 있다는 것을 예방하기 위한 것이다. Referring to FIG. 4D, an encapsulant projection jaw 31d is generally similar to that of FIG. 4A, but higher than the top surface of the pad 35a along the edge of the top surface of the pad 35a on which the semiconductor chip 32 is mounted. It is different in that it is formed. The protruding jaw 31d overflows when the adhesive 36 is a conductive adhesive such as Ag epoxy, when the semiconductor chip 32 is attached to the upper surface of the pad 35a, and is in contact with the adjacent lead 35. This is to prevent an electrical short from occurring.

한편, 본 실시예에 대하여도 도 11 및 도 12에 도시된 바와 같이 투명 판(34)과 리드(35) 및 반도체 칩(32)에 의해 둘러싸인 공간(30)이 투명물질(30a), 예를 들어 빛이 투과할 수 있는 투명 에폭시로 충전되어 반도체 칩(32)을 밀봉할 수 있으며, 이때 투명물질(30a) 상에 투명 판(34)을 형성하거나 형성하지 않을 수도 있다. 11 and 12, the space 30 enclosed by the transparent plate 34, the lid 35, and the semiconductor chip 32 is also referred to as a transparent material 30a, for example. For example, the semiconductor chip 32 may be sealed by being filled with a transparent epoxy through which light may pass. In this case, the transparent plate 34 may or may not be formed on the transparent material 30a.

도 5a 및 5b는 본 발명의 또다른 실시 예에 따른 반도체 패키지를 나타내는 단면도 및 평면도이다. 도 5b는 도 5a에서 투명 판(34)을 접착하기 전의 평면도를 나타낸다.도 3a 내지 도 3d에서와 동일한 도면 부호는 동일한 구성요소를 나타내며, 동일한 구성요소에 대한 구체적인 설명은 명세서의 간이화를 위해 일부 생략한다. 5A and 5B are cross-sectional views and a plan view illustrating a semiconductor package according to still another embodiment of the inventive concept. FIG. 5B shows a plan view before adhering the transparent plate 34 in FIG. 5A. Like reference numerals denote like elements in FIGS. 3A to 3D, and detailed descriptions of the same elements are given for clarity of the specification. Omit.

도 5a 및 도 5b를 참조하면, 패키지의 바닥부 및 측벽부는 전술한 도 3a에서와 유사하다. 다만 본 실시 예에서는 리드(35)들의 노출된 상부면의 일부에만 상부 도금층(38)이 형성되며, 상부 도금층(38)이 형성되지 않은 부분에는 봉지재(31)가 연장된 봉지재 돌출부(31a)가 형성되며, 접착제(39)가 봉지재 돌출부(31a)의 상부면상에만 형성된다. 본딩 와이어(33)에 의한 와이어 본딩 공정이 용이하게 이루어질 수 있도록 상기 상부 도금층(38)은 반도체 칩(32)에 인접한 쪽으로 상기 리드(35)의 상부면 상에 형성된다. 따라서 상부 도금층(38) 상에는 접착제(39)가 형성되지 않기 때문에 본딩 와이어(33)가 상부 도금층(38)에 양호하게 본딩되었는 지 여부를 용이하게 검사할 수 있다는 장점이 있다. 5A and 5B, the bottom and sidewall portions of the package are similar to those in FIG. 3A described above. However, in the present exemplary embodiment, the upper plating layer 38 is formed only on a part of the exposed upper surfaces of the leads 35, and the encapsulant protrusion 31a in which the encapsulant 31 extends is formed in a portion where the upper plating layer 38 is not formed. ) Is formed, and the adhesive 39 is formed only on the upper surface of the encapsulant protrusion 31a. The upper plating layer 38 is formed on the upper surface of the lead 35 toward the semiconductor chip 32 so that the wire bonding process by the bonding wire 33 can be easily performed. Therefore, since the adhesive 39 is not formed on the upper plating layer 38, it is easy to check whether the bonding wire 33 is well bonded to the upper plating layer 38.

리드(35)들의 노출된 하부면 상에는 솔더 접착력을 향상시키기 위해 예를 들어 SnPb 솔더 도금층으로 된 하부 도금층(37)이 형성된다. On the exposed lower surface of the leads 35, a lower plating layer 37 of, for example, a SnPb solder plating layer is formed to improve solder adhesion.

한편, 도 5a에는 도시되지 않았지만, 접착제(36)의 오버플로우에 따른 전기적 쇼트를 방지하기 위해 전술한 도 3d에서와 같이 반도체 칩(32)이 탑재되는 봉지재(31)의 탑재부 가장자리를 따라 탑재부의 상부면으로부터 일정한 높이로 돌출된 봉지재 돌출턱이 더 형성될 수 있다. On the other hand, although not shown in Figure 5a, in order to prevent the electrical short due to the overflow of the adhesive 36, as shown in Figure 3d described above, the mounting portion along the mounting edge of the encapsulant 31 on which the semiconductor chip 32 is mounted An encapsulant protruding jaw protruding from the upper surface of the substrate at a predetermined height may be further formed.

한편, 본 실시예에 대하여도 도 11 및 도 12에 도시된 바와 같이 투명 판(34)과 리드(35) 및 반도체 칩(32)에 의해 둘러싸인 공간(30)이 투명물질(30a), 예를 들어 빛이 투과할 수 있는 투명 에폭시로 충전되어 반도체 칩(32)을 밀봉할 수 있으며, 이때 투명물질(30a) 상에 투명 판(34)을 형성하거나 형성하지 않을 수도 있다. 11 and 12, the space 30 enclosed by the transparent plate 34, the lid 35, and the semiconductor chip 32 is also referred to as a transparent material 30a, for example. For example, the semiconductor chip 32 may be sealed by being filled with a transparent epoxy through which light may pass. In this case, the transparent plate 34 may or may not be formed on the transparent material 30a.

도 6는 본 발명의 또다른 실시 예에 따른 반도체 패키지를 나타내는 단면도이다. 도 6을 참조하면, 도 3a와 비교하여 상부 도금층(38) 상에 새로운 봉지재(31b)가 더 형성되어 있다. 6 is a cross-sectional view illustrating a semiconductor package according to still another embodiment of the inventive concept. Referring to FIG. 6, a new encapsulant 31b is further formed on the upper plating layer 38 as compared with FIG. 3A.

한편, 본 실시예에 대하여도 도 11 및 도 12에 도시된 바와 같이 투명 판(34)과 리드(35) 및 반도체 칩(32)에 의해 둘러싸인 공간(30)이 투명물질(30a), 예를 들어 빛이 투과할 수 있는 투명 에폭시로 충전되어 반도체 칩(32)을 밀봉할 수 있으며, 이때 투명물질(30a) 상에 투명 판(34)을 형성하거나 형성하지 않을 수도 있다. 11 and 12, the space 30 enclosed by the transparent plate 34, the lid 35, and the semiconductor chip 32 is also referred to as a transparent material 30a, for example. For example, the semiconductor chip 32 may be sealed by being filled with a transparent epoxy through which light may pass. In this case, the transparent plate 34 may or may not be formed on the transparent material 30a.

도 7은 본 발명의 또다른 실시 예에 따른 반도체 패키지와 카메라 홀더가 결합된 것을 나타내는 단면도이다. 7 is a cross-sectional view illustrating that a semiconductor package and a camera holder are coupled according to another exemplary embodiment.

도 7을 참조하면, 패키지의 바닥부 및 측벽부는 전술한 도 3a에서와 유사하다. 비록 도시하지 않았지만, 패키지의 바닥부는 전술한 도 4a에서와 같이 반도체 칩(32) 탑재부로서 리드 프레임 패드(35a)를 사용할 수도 있다. 한편, 본 실시 예에서는 리드(35)들의 노출된 상부면의 일부에만 상부 도금층(38)이 형성되고, 상부 도금층(38) 상에 접착제(39)가 형성되어 투명 판(34)을 접착한다. 상부 도금층(38)이 형성되지 않은 리드(35) 상부면 부분에는 접착제(61)가 형성되고 렌즈 홀더(60)가 접착된다. 렌즈 홀더(60)에는 카메라용 렌즈(62)가 결합되어 있다. 상기와 같이 렌즈 홀더(60)가 결합된 반도체 패키지는 후술하는 바와 같이 솔더 페이스트(도 8의 71)를 매개로 인쇄회로기판 상에 탑재될 수 있다. Referring to FIG. 7, the bottom and sidewall portions of the package are similar to those in FIG. 3A described above. Although not shown, the bottom portion of the package may use the lead frame pad 35a as the semiconductor chip 32 mounting portion as in FIG. 4A described above. Meanwhile, in the present exemplary embodiment, the upper plating layer 38 is formed only on a part of the exposed upper surfaces of the leads 35, and the adhesive 39 is formed on the upper plating layer 38 to adhere the transparent plate 34. An adhesive 61 is formed on the upper surface portion of the lid 35 where the upper plating layer 38 is not formed, and the lens holder 60 is bonded. The lens 62 for the camera is coupled to the lens holder 60. As described above, the semiconductor package to which the lens holder 60 is coupled may be mounted on the printed circuit board through the solder paste (71 of FIG. 8) as described below.

한편, 본 실시예에 대하여도 도 11 및 도 12에 도시된 바와 같이 투명 판(34)과 리드(35) 및 반도체 칩(32)에 의해 둘러싸인 공간(30)이 투명물질(30a), 예를 들어 빛이 투과할 수 있는 투명 에폭시로 충전되어 반도체 칩(32)을 밀봉할 수 있으며, 이때 투명물질(30a) 상에 투명 판(34)을 형성하거나 형성하지 않을 수도 있다. 11 and 12, the space 30 enclosed by the transparent plate 34, the lid 35, and the semiconductor chip 32 is also referred to as a transparent material 30a, for example. For example, the semiconductor chip 32 may be sealed by being filled with a transparent epoxy through which light may pass. In this case, the transparent plate 34 may or may not be formed on the transparent material 30a.

도 8은 도 3a의 반도체 패키지를 인쇄회로기판(70) 상에 실장한 것을 나타내는 단면도이다. 즉, 하부 도금층(37) 상에 솔더 페이스트(71)를 형성한 후 인쇄회로기판(70) 상에 탑재한다.8 is a cross-sectional view illustrating the semiconductor package of FIG. 3A mounted on a printed circuit board 70. That is, the solder paste 71 is formed on the lower plating layer 37 and then mounted on the printed circuit board 70.

도 9a는 도 3a의 반도체 패키지를 제조하기 위한 리드 프레임의 평면도이며, 도 9b 내지 도 9k는 도 3a의 반도체 패키지를 제조하는 일 예의 과정을 도 9a의 A-A'선을 따라 절단하여 나타낸 단면도들이다. 도 9a 내지 도 9k를 참조하여 본 발명의 일 실시예에 따른 반도체 패키지를 제조하는 과정에 대하여 구체적으로 살펴본다.FIG. 9A is a plan view of a lead frame for manufacturing the semiconductor package of FIG. 3A, and FIGS. 9B to 9K are cross-sectional views illustrating an example process of manufacturing the semiconductor package of FIG. 3A, taken along line AA ′ of FIG. 9A. admit. A process of manufacturing a semiconductor package according to an embodiment of the present invention will be described in detail with reference to FIGS. 9A to 9K.

도 9a 및 9b를 참조하며, 복수개의 단위 유니트(82)가 배치된 리드 프레임(81)이 준비된다. 리드 프레임은 구리, 구리 또는 구리와 기타 철, 니켈 화합물을 사용할 수 있다. 단위 유니트(82)에는 중앙의 공간(30)을 향하여 일정한 길이 만큼 연장된 복수개의 리드 프레임 리드(35)들이 형성되어 있다. 본 발명의 리드 프레임(81)의 두께, 즉 리드(35)의 두께는 도 3a에서 알 수 있는 바와 같이 반도체 칩(32)의 두께 보다 큰 것이 바람직하며 수십 내지 수백 ㎛ 이상이 될 수 있다.9A and 9B, a lead frame 81 in which a plurality of unit units 82 are arranged is prepared. The lead frame may use copper, copper or copper and other iron and nickel compounds. The unit unit 82 is provided with a plurality of lead frame leads 35 extending by a predetermined length toward the center space 30. The thickness of the lead frame 81 of the present invention, that is, the thickness of the lead 35 is preferably larger than the thickness of the semiconductor chip 32, as can be seen in Figure 3a and may be several tens to several hundred micrometers or more.

도 9b를 참조하면, 에폭시 몰딩 공정을 수행하여 EMC로 된 봉지재(31)를 형성한다. 상기 봉지재(31)는 각 단위 유니트(82)에서 리드(35)들 사이의 공간(30) 하부에서 패키지의 바닥부를 형성해주면서 동시에 각 리드(35) 사이에도 충전되어 리드(35)들을 고정시키면서 패키지의 측벽부를 형성해준다. Referring to FIG. 9B, an epoxy molding process is performed to form an encapsulant 31 made of EMC. The encapsulant 31 forms a bottom portion of the package in the lower portion of the space 30 between the leads 35 in each unit unit 82, and is also filled between the leads 35 while fixing the leads 35. Form sidewalls of the package.

도 9d를 참조하면, 봉지재(31)로부터 노출된 리드(35)의 상부면 상에만 선택 적으로 상부 도금층(38)을 형성한다. Referring to FIG. 9D, the upper plating layer 38 is selectively formed only on the upper surface of the lead 35 exposed from the encapsulant 31.

도 9e를 참조하면, 패키지의 바닥부인 상기 봉지재(31)의 상부면 상에 접착제(36)를 선택적을 형성한다. Referring to FIG. 9E, an adhesive 36 is optionally formed on the top surface of the encapsulant 31, which is the bottom of the package.

도 9f를 참조하면, 봉지재(31) 상에 형성된 상기 접착제(36) 상에 반도체 칩(32)을 다이 본딩한다. 상기 반도체 칩(32)은 이미지 센서용 칩으로서 상부면 가장자리를 따라 복수개의 본딩 패드(32a)들이 형성된 것을 사용한다.Referring to FIG. 9F, the semiconductor chip 32 is die bonded on the adhesive 36 formed on the encapsulant 31. The semiconductor chip 32 uses an image sensor chip in which a plurality of bonding pads 32a are formed along an upper surface edge.

도 9g를 참조하면, 알루미늄 또는 금과 같은 본딩 와이어(33)로 상기 봉지재(31)로부터 노출된 리드(35)의 상부면과 상기 본딩 패드(32a) 사이를 와이어 본딩한다. Referring to FIG. 9G, wire bonding is performed between the upper surface of the lead 35 exposed from the encapsulant 31 and the bonding pad 32a with a bonding wire 33 such as aluminum or gold.

도 9h를 참조하면, 상부 도금층(38)의 상부면 상에 접착제(39)를 도포한다.Referring to FIG. 9H, an adhesive 39 is applied on the upper surface of the upper plating layer 38.

한편, 상기 접착제(39)를 도포하는 대신에 도 11 및 도 12에 도시된 바와 같이 투명 판(34)과 리드(35) 및 반도체 칩(32)에 의해 둘러싸인 공간(30)을 투명물질(30a), 예를 들어 빛이 투과할 수 있는 투명 에폭시로 충전하여 반도체 칩(32)을 밀봉할 수 있다. Meanwhile, instead of applying the adhesive 39, the space 30 surrounded by the transparent plate 34, the lid 35, and the semiconductor chip 32 is filled with the transparent material 30a as shown in FIGS. 11 and 12. For example, the semiconductor chip 32 may be sealed by filling with a transparent epoxy through which light can pass.

도 9i를 참조하면, 상기 각 단위 유니트(82) 별로 상기 접착제(39) 상에 그라스 등의 투명 판(34)을 탑재한다. 한편, 도 11의 실시예와 같은 경우에는 투명물질(30a)상에 투명 판(34)을 탑재하는 공정을 생략할 수 있다. Referring to FIG. 9I, a transparent plate 34 such as glass is mounted on the adhesive 39 for each unit unit 82. Meanwhile, in the case of the embodiment of FIG. 11, the process of mounting the transparent plate 34 on the transparent material 30a may be omitted.

도 9j를 참조하면, 봉지재((31)로부터 노출된 리드(35)의 하부면 상에 하부 도금층(37)을 형성한다. 9J, the lower plating layer 37 is formed on the lower surface of the lead 35 exposed from the encapsulant 31.

도 9k를 참조하면, 싱귤레이션 공정을 통하여 리드 프레임으로부터 각 단위 패키지를 분리하여, 도 3a와 같은 반도체 패키지 제조를 완료한다. Referring to FIG. 9K, each unit package is separated from the lead frame through a singulation process to complete the semiconductor package manufacturing as illustrated in FIG. 3A.

도 10a 내지 도 10c는 도 3a의 반도체 패키지를 제조하는 다른 예의 과정을 도 9a의 A-A'선을 따라 절단하여 나타낸 단면도들이다. 전술한 도 9h의 단계까지는 동일한 방법으로 형성된다.10A through 10C are cross-sectional views illustrating another example of manufacturing the semiconductor package of FIG. 3A taken along the line AA ′ of FIG. 9A. The steps up to FIG. 9H described above are formed in the same manner.

도 10a를 참조하면, 상부 도금층(38) 상에 접착제(39)를 형성한 후, 투명 판(90)을 접착한다. 도 9i에서와 달리 리드 프레임(31)의 전체에 걸쳐 하나의 투명 판(90)이 접착된다.Referring to FIG. 10A, after the adhesive 39 is formed on the upper plating layer 38, the transparent plate 90 is bonded. Unlike in FIG. 9I, one transparent plate 90 is bonded over the entire lead frame 31.

도 10b를 참조하면, 봉지재(31)로부터 노출된 리드(35)의 하부면 상에만 선택적으로 하부 도금층(37)을 형성한다. Referring to FIG. 10B, the lower plating layer 37 is selectively formed only on the lower surface of the lid 35 exposed from the encapsulant 31.

도 10c를 참조하면, 싱귤레이션 공정을 통하여 리드 프레임(81)으로부터 단위 패키지들을 분리하여 반도체 패키지의 제조 공정을 완료한다. Referring to FIG. 10C, a unit package is separated from the lead frame 81 through a singulation process to complete a process of manufacturing a semiconductor package.

이상에서 살펴본 바와 같이, 본 발명에 따르면, 경박 단소화된 반도체 패키지를 실현할 수 있으며, 공정이 매우 단순하면서도 대량 생산에 유리하다. As described above, according to the present invention, it is possible to realize a light and small-sized semiconductor package, the process is very simple and advantageous for mass production.

Claims (27)

상부면 상에 탑재되는 반도체 칩을 지지해주는 탑재부;A mounting part supporting a semiconductor chip mounted on an upper surface; 가장자리를 따라 복수 개의 본딩 패드들이 형성되며, 상기 탑재부 상에 접착되는 반도체 칩;A plurality of bonding pads formed along edges and bonded to the mounting portion; 상기 반도체 칩의 측벽으로부터 이격 배치되며, 상기 반도체 칩의 높이보다 높은 높이를 갖는 복수개의 도전성 리드들;A plurality of conductive leads spaced apart from sidewalls of the semiconductor chip and having a height higher than that of the semiconductor chip; 상기 탑재부와 상기 도전성 리드들을 고정시키는 동시에 상기 리드들의 상부면 및 하부면을 노출시키면서 패키지의 바닥 및 측벽을 밀봉하는 봉지재; 및An encapsulant that fixes the mounting portion and the conductive leads and simultaneously seals the bottom and sidewalls of the package while exposing top and bottom surfaces of the leads; And 상기 반도체 칩의 본딩 패드들과 상기 리드들의 노출된 상부면들을 연결하는 본딩 와이어들을 포함하며,Bonding wires connecting bonding pads of the semiconductor chip and exposed upper surfaces of the leads; 상기 반도체 칩의 높이보다 상기 도전성 리드들의 높이가 높음으로써 상기 본딩 와이어들이 상기 반도체 칩의 본딩 패드와 연결되는 위치보다 상기 본딩 와이어들이 상기 도전성 리드들의 상부면과 연결되는 위치가 높으며, 상기 탑재부는 상기 리드들과 동일한 물질로 이루어지며, 상기 리드들과 분리된 것을 특징으로 하는 반도체 패키지.  Since the height of the conductive leads is higher than the height of the semiconductor chip, the positions where the bonding wires are connected to the upper surfaces of the conductive leads are higher than the positions where the bonding wires are connected to the bonding pads of the semiconductor chip, and the mounting portion is A semiconductor package comprising the same material as the leads and separated from the leads. 삭제delete 삭제delete 제1항에 있어서, 상기 리드들의 노출된 상부면 및 하부면 상에는 도금층들이 더 형성되며, 상기 본딩 와이어들이 상기 상부면에 형성된 도금층과 연결되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein plating layers are further formed on the exposed upper and lower surfaces of the leads, and the bonding wires are connected to the plating layers formed on the upper surface. 제4항에 있어서, 상기 리드들의 노출된 상부면 상에는 도금층들이 상부면의 일부분에만 형성된 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 4, wherein plating layers are formed only on a portion of the upper surface on the exposed upper surfaces of the leads. 제5항에 있어서, 상기 도금층이 형성되지 않은 상기 리드들의 상부면 위로 상기 봉지재가 연장된 돌출부가 형성된 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 5, wherein the protrusion extending from the encapsulant is formed on upper surfaces of the leads on which the plating layer is not formed. 제4항에 있어서, 상기 도금층의 상부면에 봉지재가 더 형성되어 있는 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 4, wherein an encapsulant is further formed on an upper surface of the plating layer. 제1항에 있어서, 상기 반도체 칩은 상기 탑재부의 상부면 상에 접착제에 의해 접착되며, 상기 접착제가 상기 리드들을 향하여 오버플로우되는 것을 방지하기 위해 상기 반도체 칩의 주변을 따라 상기 봉지재의 돌출턱이 더 형성된 것을 특징으로 하는 반도체 패키지.The semiconductor chip of claim 1, wherein the semiconductor chip is bonded by an adhesive on an upper surface of the mounting portion, and the protrusion of the encapsulant along the periphery of the semiconductor chip is prevented to prevent the adhesive from overflowing toward the leads. A semiconductor package, characterized in that further formed. 제1항에 있어서, 상기 리드들의 외측벽이 노출된 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the outer walls of the leads are exposed. 제1항에 있어서, 상기 리드들 사이의 상기 반도체 칩 상에 투명물질이 충전되어 상기 반도체 칩을 밀봉하는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein a transparent material is filled on the semiconductor chip between the leads to seal the semiconductor chip. 제1항 또는 제10항에 있어서, 상기 반도체 칩 위에서 상기 리드들 위로 접착된 투명 판을 더 포함하는 반도체 패키지. The semiconductor package of claim 1, further comprising a transparent plate bonded over the leads on the semiconductor chip. 내측의 공간을 향하여 돌출된 복수개의 리드를 포함하는 단위 유니트가 복수개 형성된 리드 프레임을 준비하는 단계;Preparing a lead frame in which a plurality of unit units including a plurality of leads protruding toward an inner space are formed; 상기 각 단위 유니트에서 상기 리드들의 상부면 및 바닥면을 노출시키면서 패키지의 측벽들 및 바닥을 밀봉하도록 봉지재로 몰딩하는 단계;Molding each of the unit units with an encapsulant to seal the sidewalls and the bottom of the package while exposing the top and bottom surfaces of the leads; 상기 리드들 사이의 상기 패키지의 바닥 상에 복수개의 본딩 패드들이 형성된 반도체 칩을 접착하는 단계;Bonding a semiconductor chip having a plurality of bonding pads formed on a bottom of the package between the leads; 상기 리드들과 상기 반도체 칩의 본딩 패드들 사이를 와이어 본딩하는 단계; Wire bonding between the leads and bonding pads of the semiconductor chip; 상기 반도체 칩을 밀봉하는 단계; 및Sealing the semiconductor chip; And 싱귤레이션 공정을 수행하여 상기 각 단위 유니트 별로 패키지를 형성하는 단계;를 포함하는 반도체 패키지 제조방법. Forming a package for each unit unit by performing a singulation process. 제12항에 있어서, 상기 리드 프레임은 상기 리드들과 분리되며, 상기 리드들 사이에 배치되는 리드 프레임 패드를 포함하며, 상기 반도체 칩은 상기 리드 프레 임 패드 상에 접착되는 것을 특징으로 하는 반도체 패키지 제조방법.The semiconductor package of claim 12, wherein the lead frame is separated from the leads and includes a lead frame pad disposed between the leads, wherein the semiconductor chip is bonded onto the lead frame pad. Manufacturing method. 제12항에 있어서, 상기 몰딩하는 단계 이후, 상기 반도체 칩을 접착하는 단계 이전에 상기 리드의 노출된 상부면에 도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.The method of claim 12, further comprising forming a plating layer on an exposed upper surface of the lead after the molding step and before the bonding the semiconductor chip. 제14항에 있어서, 상기 리드 상부면에 도금층을 형성하는 단계에서는, 상기 도금층이 상기 리드 상부면의 일부분에만 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.The method of claim 14, wherein in the forming of the plating layer on the upper surface of the lead, the plating layer is formed only on a portion of the upper surface of the lead. 제14항에 있어서, 상기 도금층 상에 봉지재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.The method of claim 14, further comprising forming an encapsulant on the plating layer. 제14항에 있어서, 상기 리드의 상부면에 도금층을 형성하는 단계에서, 동시에 상기 리드의 노출된 하부면 상에도 도금층을 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.15. The method of claim 14, wherein in the step of forming a plating layer on the upper surface of the lead, the plating layer is also formed on the exposed lower surface of the lead at the same time. 제12항에 있어서, 상기 반도체 칩을 밀봉하는 단계는, 상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 투명 판을 접착하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법. The method of claim 12, wherein the sealing of the semiconductor chip comprises forming a predetermined space between the semiconductor chip and adhering a transparent plate over the leads. 제18항에 있어서, 상기 투명 판을 접착한 후 상기 리드의 노출된 하부면 상에 솔더 도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.19. The method of claim 18, further comprising forming a solder plating layer on the exposed lower surface of the lead after adhering the transparent plate. 제12항에 있어서, 상기 반도체 칩을 밀봉하는 단계는, 상기 리드들 사이의 상기 반도체 칩 위로 투명물질을 충전하여 밀봉하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법. The method of claim 12, wherein the sealing of the semiconductor chip comprises filling and sealing a transparent material over the semiconductor chip between the leads. 제19항에 있어서, 상기 투명 판은 상기 각 단위 유니트 별로 접착되는 것을 특징으로 하는 반도체 패키지 제조방법.The method of claim 19, wherein the transparent plate is bonded to each unit unit. 제19항에 있어서, 상기 투명 판은 상기 리드 프레임의 전체에 대하여 접착된 후 상기 싱귤레이션 공정 동안에 각 단위 유니트 별로 분리되는 것을 특징으로 하는 반도체 패키지 제조방법.20. The method of claim 19, wherein the transparent plate is bonded to the entire lead frame and separated for each unit unit during the singulation process. 제13항에 있어서, 상기 리드 프레임 패드 상에 적어도 상기 반도체 칩을 접착하기 전에 상기 리드 프레임 패드를 하프 에칭(half etching)하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.15. The method of claim 13, further comprising half etching the lead frame pads prior to adhering at least the semiconductor chip onto the lead frame pads. 인쇄회로기판;Printed circuit board; 상기 인쇄회로기판 상에 탑재된 이미지 센서용 반도체 패키지; 및A semiconductor package for an image sensor mounted on the printed circuit board; And 상기 반도체 패키지의 상측에 배치되는 렌즈 홀더;를 포함하는 이미지 센서용 반도체 패키지 모듈에 있어서,In the semiconductor package module for an image sensor comprising: a lens holder disposed on the upper side of the semiconductor package, 상기 반도체 패키지는,The semiconductor package, 상부면 상에 탑재되는 반도체 칩을 지지해주는 탑재부;A mounting part supporting a semiconductor chip mounted on an upper surface; 가장자리를 따라 복수 개의 본딩 패드들이 형성되며, 상기 탑재부 상에 접착되는 반도체 칩;A plurality of bonding pads formed along edges and bonded to the mounting portion; 상기 반도체 칩의 측벽으로부터 이격 배치되며, 상기 반도체 칩의 높이 보다 높은 높이를 갖는 복수개의 도전성 리드들;A plurality of conductive leads spaced apart from sidewalls of the semiconductor chip and having a height higher than that of the semiconductor chip; 상기 탑재부와 상기 도전성 리드들을 고정시키는 동시에 상기 리드들의 상부면 및 하부면을 노출시키면서 패키지의 바닥 및 측벽을 밀봉하는 봉지재; 및An encapsulant that fixes the mounting portion and the conductive leads and simultaneously seals the bottom and sidewalls of the package while exposing top and bottom surfaces of the leads; And 상기 반도체 칩의 본딩 패드들과 상기 리드들의 노출된 상부면들을 연결하는 본딩 와이어들을 포함하며,Bonding wires connecting bonding pads of the semiconductor chip and exposed upper surfaces of the leads; 상기 반도체 칩의 높이보다 상기 도전성 리드들의 높이가 높음으로써 상기 본딩 와이어들이 상기 반도체 칩의 본딩 패드와 연결되는 위치보다 상기 본딩 와이어들이 상기 도전성 리드들의 상부면과 연결되는 위치가 높으며, 상기 렌즈 홀더는 상기 반도체 패키지의 상기 리드들의 상부면 상에 접착되는 것을 특징으로 하는 이미지 센서용 반도체 패키지 모듈. Since the height of the conductive leads is higher than the height of the semiconductor chip, the position where the bonding wires are connected to the top surface of the conductive leads is higher than the position where the bonding wires are connected to the bonding pad of the semiconductor chip, and the lens holder is The semiconductor package module for an image sensor, characterized in that bonded to the upper surface of the leads of the semiconductor package. 제24항에 있어서, 상기 리드들 사이의 상기 반도체 칩 위로 상기 반도체 칩을 밀봉하는 투명물질이 더 포함되는 것을 특징으로 하는 이미지 센서용 반도체 패키지 모듈.25. The semiconductor package module of claim 24, further comprising a transparent material sealing the semiconductor chip over the semiconductor chip between the leads. 제24항에 있어서, 상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 접착된 투명 판을 더 포함하는 것을 특징으로 하는 이미지 센서용 반도체 패키지 모듈.25. The semiconductor package module of claim 24, further comprising a transparent plate bonded to the leads and forming a predetermined space between the semiconductor chips. 삭제delete
KR1020060010626A 2005-12-24 2006-02-03 Semiconductor package, method of fabricating the same and semiconductor package module for image sensor KR100742177B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008547114A JP2009521798A (en) 2005-12-24 2006-12-22 Semiconductor package, manufacturing method thereof, and semiconductor package module for image sensor
PCT/KR2006/005654 WO2007075007A1 (en) 2005-12-24 2006-12-22 Semiconductor package, method of fabricating the same and semiconductor package module for image sensor
US12/091,285 US20080283952A1 (en) 2005-12-24 2006-12-22 Semiconductor Package, Method of Fabricating the Same and Semiconductor Package Module For Image Sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050129182 2005-12-24
KR1020050129182A KR20060004885A (en) 2005-12-24 2005-12-24 Semiconductor package, method of fabricating the same and semiconductor package module for image sensor

Publications (2)

Publication Number Publication Date
KR20060016134A KR20060016134A (en) 2006-02-21
KR100742177B1 true KR100742177B1 (en) 2007-07-24

Family

ID=37117061

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050129182A KR20060004885A (en) 2005-12-24 2005-12-24 Semiconductor package, method of fabricating the same and semiconductor package module for image sensor
KR1020060010626A KR100742177B1 (en) 2005-12-24 2006-02-03 Semiconductor package, method of fabricating the same and semiconductor package module for image sensor

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050129182A KR20060004885A (en) 2005-12-24 2005-12-24 Semiconductor package, method of fabricating the same and semiconductor package module for image sensor

Country Status (2)

Country Link
KR (2) KR20060004885A (en)
CN (1) CN101297404A (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885505B1 (en) * 2007-09-28 2009-02-26 삼성전기주식회사 Camera module and manufacturing method thereof
KR100947971B1 (en) * 2008-07-18 2010-03-15 삼성전기주식회사 Camera module for mobile device
CN103166104A (en) * 2011-12-13 2013-06-19 鸿富锦精密工业（深圳）有限公司 Chip packaging structure and packaging method thereof
JP2014170893A (en) * 2013-03-05 2014-09-18 Taiyo Yuden Co Ltd Camera module
CN104016296B (en) * 2014-06-14 2016-04-06 山东华芯半导体有限公司 The method for packing of a kind of encapsulating structure and this encapsulating structure
US9865528B2 (en) * 2015-12-11 2018-01-09 Ubotic Company Limited High power and high frequency plastic pre-molded cavity package
CN106252289B (en) * 2016-09-29 2019-02-01 山东盛品电子技术有限公司 A kind of plastic package envelope product and preparation method improving air-tightness
JP6553587B2 (en) 2016-12-20 2019-07-31 Ｎｉｓｓｈａ株式会社 Gas sensor module and method of manufacturing the same
CN108933151B (en) * 2018-07-26 2024-02-13 苏州晶方半导体科技股份有限公司 Packaging structure and packaging method of image sensing chip
CN109037083A (en) * 2018-07-27 2018-12-18 星科金朋半导体（江阴）有限公司 A kind of packaging method of QFN fingerprint recognition chip
CN112151563A (en) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 Stack-up image sensor package structure and package method
CN112151564A (en) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 Laminated packaging structure and packaging method applied to image sensor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086917A (en) * 1998-05-30 1999-12-15 김영환 Column lead type semiconductor package and manufacturing method thereof
KR20000050478A (en) * 1999-01-11 2000-08-05 윤종용 CCD image sensor module and manufacturing method thereof
KR20020012058A (en) * 2000-08-05 2002-02-15 이수남 Stack package
KR20050019056A (en) * 2003-08-14 2005-02-28 마쯔시다덴기산교 가부시키가이샤 Method for manufacturing solid-state imaging devices
WO2005022591A2 (en) * 2003-08-26 2005-03-10 Advanced Interconnect Technologies Limited Reversible leadless package and methods of making and using same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086917A (en) * 1998-05-30 1999-12-15 김영환 Column lead type semiconductor package and manufacturing method thereof
KR20000050478A (en) * 1999-01-11 2000-08-05 윤종용 CCD image sensor module and manufacturing method thereof
KR20020012058A (en) * 2000-08-05 2002-02-15 이수남 Stack package
KR20050019056A (en) * 2003-08-14 2005-02-28 마쯔시다덴기산교 가부시키가이샤 Method for manufacturing solid-state imaging devices
WO2005022591A2 (en) * 2003-08-26 2005-03-10 Advanced Interconnect Technologies Limited Reversible leadless package and methods of making and using same

Also Published As

Publication number Publication date
KR20060004885A (en) 2006-01-16
KR20060016134A (en) 2006-02-21
CN101297404A (en) 2008-10-29

Similar Documents

Publication Publication Date Title
KR100742177B1 (en) Semiconductor package, method of fabricating the same and semiconductor package module for image sensor
US7274094B2 (en) Leadless packaging for image sensor devices
US10008533B2 (en) Semiconductor package
US8164676B2 (en) Camera module providing reliable long term adherence
US7745897B2 (en) Methods for packaging an image sensor and a packaged image sensor
TW200834938A (en) Image sensor package with die receiving opening and method of the same
US20080090336A1 (en) Method for fabricating heat dissipating package structure
US20090256222A1 (en) Packaging method of image sensing device
JP2001185657A (en) Semiconductor package and manufacturing method therefor
JP2002134640A (en) Thin photosensitive semiconductor device
US20080283952A1 (en) Semiconductor Package, Method of Fabricating the Same and Semiconductor Package Module For Image Sensor
US20090166831A1 (en) Sensor semiconductor package and method for fabricating the same
US20060255253A1 (en) Method for packaging an image sensor die and a package thereof
GB2396963A (en) Semiconductor packaging structure
CN111969000B (en) Image sensor packaging method, auxiliary die and image sensor
KR100820913B1 (en) Semiconductor package, method of fabricating the same and semiconductor package module for image sensor
JP4697789B2 (en) Semiconductor device and manufacturing method thereof
TWI663692B (en) Pressure sensor package structure
KR20050120142A (en) Camera module and method of fabricating the same using epoxy
US20040036151A1 (en) Double leadframe-based packaging structure and manufacturing process thereof
WO2007075007A1 (en) Semiconductor package, method of fabricating the same and semiconductor package module for image sensor
JP2008124160A (en) Semiconductor device, its manufacturing method and camera module with the same
JP2004063764A (en) Optically coupled semiconductor device and manufacturing method thereof
TWM460401U (en) Sensor package module
CN107994039B (en) Wafer level packaging method of CMOS image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee