KR100741587B1 - Dummy pattern placing method for copper metallization - Google Patents

Dummy pattern placing method for copper metallization Download PDF

Info

Publication number
KR100741587B1
KR100741587B1 KR1020050123564A KR20050123564A KR100741587B1 KR 100741587 B1 KR100741587 B1 KR 100741587B1 KR 1020050123564 A KR1020050123564 A KR 1020050123564A KR 20050123564 A KR20050123564 A KR 20050123564A KR 100741587 B1 KR100741587 B1 KR 100741587B1
Authority
KR
South Korea
Prior art keywords
dummy pattern
metal wiring
copper
copper metal
wiring
Prior art date
Application number
KR1020050123564A
Other languages
Korean (ko)
Other versions
KR20070063617A (en
Inventor
최재영
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050123564A priority Critical patent/KR100741587B1/en
Publication of KR20070063617A publication Critical patent/KR20070063617A/en
Application granted granted Critical
Publication of KR100741587B1 publication Critical patent/KR100741587B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Abstract

본 발명은 구리 금속배선의 더미 패턴 삽입방법에 관한 것으로, 더욱 상세하게는 상감법을 사용하여 구리 금속배선을 형성하는 과정에서 CMP에 의하여 금속 배선의 표면에 디싱현상을 방지할 수 있는 구리 금속배선의 더미 패턴 삽입방법에 관한 것이다.The present invention relates to a method of inserting a dummy pattern of a copper metal wiring, and more particularly, to a copper metal wiring which can prevent dishing on the surface of a metal wiring by CMP in the process of forming a copper metal wiring using the inlay method. It relates to a method of inserting a dummy pattern.

본 발명의 구리 금속배선의 더미 패턴 삽입방법은 구리금속 배선의 내부에 더미 패턴을 형성하는 방법에 있어서, 상기 구리급속 배선의 폭은 15 ㎛ 이상인 것을 특징으로 한다.The dummy pattern insertion method of the copper metal wiring of the present invention is a method of forming a dummy pattern inside the copper metal wiring, wherein the width of the copper rapid wiring is 15 µm or more.

본 발명에 따른 구리 금속배선의 더미 패턴 삽입방법에 의하면 상감법을 사용하여 구리 금속배선을 형성하는 과정에서 와이드 메탈의 내부에 더미 패턴을 형성하는 방법을 제공함으로써 CMP에 의하여 금속 배선의 표면에 디싱 현상을 방지하여 반도체 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.According to the method of inserting a dummy pattern of a copper metal wiring according to the present invention, a dish is formed on a surface of a metal wiring by CMP by providing a method of forming a dummy pattern inside a wide metal in the process of forming a copper metal wiring using an inlay method. There is an effect that can prevent the phenomenon to improve the reliability of the semiconductor device.

구리 금속배선, 상감법, CMP, EM Copper metal wiring, inlay method, CMP, EM

Description

구리 금속배선의 더미 패턴 삽입방법{Dummy pattern placing method for copper metallization}Dummy pattern placing method for copper metallization

도 1은 종래의 이중상감법에 따른 구리 배선 형성과정을 나타내는 반도체 기판의 단면사시도,1 is a cross-sectional perspective view of a semiconductor substrate showing a process of forming a copper wiring according to a conventional double damascene method;

도 2는 종래의 기술에 따른 구리배선 표면의 형상을 보여주는 그래프,Figure 2 is a graph showing the shape of the copper wiring surface according to the prior art,

도 3은 본 발명의 일실시예에 따른 구리 금속배선의 더미 패턴 삽입방법을 설명하기 위한 와이드 메탈의 평면도.3 is a plan view of a wide metal for explaining a method of inserting a dummy pattern of a copper metal wire according to an embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Explanation of symbols for main parts of drawings *

10 : 웨이퍼 20 : 하부 금속배선10: wafer 20: lower metal wiring

30 : 확산 방지막 40 : 층간 절연막30 diffusion barrier film 40 interlayer insulation film

50 : 비아 콘택홀 60 : 금속배선 패턴50: via contact hole 60: metal wiring pattern

70 : 금속 배리어막 80 : 구리막70 metal barrier film 80 copper film

본 발명은 구리 금속배선의 더미 패턴 삽입방법에 관한 것으로, 더욱 상세하게는 상감법을 사용하여 구리 금속배선을 형성하는 과정에서 CMP에 의하여 금속 배선의 표면에 디싱현상을 방지할 수 있는 구리 금속배선의 더미 패턴 삽입방법에 관한 것이다.The present invention relates to a method of inserting a dummy pattern of a copper metal wiring, and more particularly, to a copper metal wiring which can prevent dishing on the surface of a metal wiring by CMP in the process of forming a copper metal wiring using the inlay method. It relates to a method of inserting a dummy pattern.

일반적으로 반도체 소자의 동작속도는 주로 게이트 지연시간(gate delay time)과 저항 커패시턴스 지연시간(resistance capicitance delay time, 이하 'RC 지연시간'라 한다.)에 의존한다.In general, the operation speed of a semiconductor device mainly depends on a gate delay time and a resistance capacitance delay time (hereinafter, referred to as an 'RC delay time').

반도체 소자의 집적화가 진행됨에 따라 RC 지연시간의 비중이 커지고 있으며, 이를 극복하기 위해 기존의 알루미늄 금속배선보다 저항이 낮은 구리배선(copper metalization)을 사용하여 배선 저항을 감소시키고 저유전율(low dielectric constant)의 층간 절연막의 적용을 시도하고 있다.As the integration of semiconductor devices progresses, the proportion of RC delay time is increasing. To overcome this problem, copper metalization, which has lower resistance than that of conventional aluminum metal wiring, is used to reduce wiring resistance and provide low dielectric constant. Is applied to the interlayer insulating film.

구리배선은 기존의 건식식각 방법으로 식각을 진행하기 어렵기 때문에 단일상감법(single damascene) 또는 이중상감법(dual damascene)에 의하여 패터닝되는 것이 일반적이다. 상감법은 금속배선의 절연을 위한 층간 절연막에 금속배선 또는 콘택홀의 패턴을 먼저 형성한 후 금속층을 증착하여 이를 CMP(chemical mechanical polish) 등의 방법에 의하여 제거함으로써 배선을 형성하는 방법을 말한다.Copper wiring is generally patterned by single damascene or dual damascene because it is difficult to etch using conventional dry etching. The inlay method refers to a method of forming a wiring by first forming a pattern of a metal wiring or a contact hole in an interlayer insulating film for insulating the metal wiring, then depositing a metal layer and removing the same by a method such as chemical mechanical polish (CMP).

이중상감법은 층간 절연막에 금속배선 및 콘택홀의 위한 패터닝을 함께 진행한 후에 배선을 위한 금속층을 상기 패턴된 부분에 매립하고 불필요한 부분의 금속층을 제거하는 공정을 말하며, 공정의 단순화 및 비용절감의 장점이 있어 최근 많이 적용되는 금속배선 형성방식이다.The double damascene method refers to a process of embedding a metal layer for wiring in the patterned portion and removing a metal layer of an unnecessary portion after the patterning of the metal wiring and the contact hole together in the interlayer insulating film, and the advantages of simplification and cost reduction There is a metal wiring forming method that is applied a lot recently.

도 1은 종래의 이중상감법에 따른 구리 배선 형성과정을 나타내는 반도체 기판의 단면사시도이다.1 is a cross-sectional perspective view of a semiconductor substrate illustrating a process of forming a copper wiring according to a conventional double damascene method.

첨부된 도 1에 도시한 바와 같이 먼저 하부 구리금속배선(20) 및 확산방지막(30)이 형성된 웨이퍼(10)상에 층간절연막(40)을 증착하고, 사진/식각 공정을 진행하여 상기 웨이퍼 상에 비아 콘택홀(50) 및 금속배선 패턴(60)을 형성한다.(도 1a)As shown in FIG. 1, first, an interlayer insulating film 40 is deposited on the wafer 10 on which the lower copper metal wiring 20 and the diffusion barrier layer 30 are formed, and a photo / etch process is performed on the wafer 10. The via contact hole 50 and the metallization pattern 60 are formed in (Fig. 1A).

이후 금속 배리어막(barrier metal layer, 70)과 시드 구리막(seed copper layer)을 증착하고나서, 상기 웨이퍼를 전기화학적도금(electrochemical plating, 이하 'ECP'라 한다.) 방식에 의하여 구리막(80)을 형성한다.(도 1b)Then, after depositing a barrier metal layer 70 and a seed copper layer, the wafer is subjected to electrochemical plating (hereinafter referred to as 'ECP'). ) (FIG. 1B).

상기 구리막(80)이 형성된 웨이퍼를 CMP(chemical mechanical polish, 이하 'CMP'라 한다.) 공정에 의하여 금속 배선형성부위 이외의 구리막(80) 및 금속 배리어막(70)을 제거함으로써 구리금속배선을 형성하는 것이다.(도 1c)The wafer on which the copper film 80 is formed is removed by removing the copper film 80 and the metal barrier film 70 other than the metal wiring forming portion by a chemical mechanical polish (CMP) process. It forms wiring. (FIG. 1C)

그러나 첨부한 도 2에 도시한 바와 같이 금속배선의 폭이 넓은 금속라인(선폭이 15 ㎛ 이상인 금속배선, 이하 '와이드 메탈'이라 한다.)에서 금속 라인의 가운데 부분이 오목하게 패이는 현상(이하 '디싱 현상'이라 한다.)이 생긴다.However, as shown in FIG. 2, the central portion of the metal line is concave in a metal line having a wide width of the metal line (a metal line having a line width of 15 μm or more, hereinafter referred to as a 'wide metal'). 'Dishing phenomenon' occurs).

도 2는 종래의 기술에 따른 구리배선 표면의 형상을 보여주는 그래프로서, 90 ㎛ 선폭을 갖는 구리 배선에서 약 500Å 정도의 디싱 현상을 보여주고 있다.Figure 2 is a graph showing the shape of the surface of the copper wiring according to the prior art, showing a dishing phenomenon of about 500 kHz in the copper wiring having a 90 ㎛ line width.

이러한 디싱 현상은 금속배선의 면저항(sheet resistance)의 증가를 가져오며, 특히 정확하고 일정한 저항값이 요구되는 아날로그 소자의 경우 동작전압이나 접지전압과 연결되는 와이드 메탈에서의 면저항의 증가는 소자의 특성에 심각한 악영향을 미치게 된다. This dishing phenomenon results in an increase in sheet resistance of the metal wiring, and especially in an analog device requiring accurate and constant resistance, an increase in sheet resistance in a wide metal connected to an operating voltage or a ground voltage is characteristic of the device. Serious adverse effects on the

또한 디싱 현상에 의하여 국부적인 전류밀도(local current density)가 증가함에 따라 EM(electromigration)특성의 열화를 가져옴에 따라 신뢰성이 저하되는 문제점이 있다.In addition, there is a problem in that reliability decreases as the local current density increases due to dishing phenomenon, resulting in deterioration of the EM (electromigration) characteristic.

따라서 본 발명은 상술한 제반 문제점을 해결하고자 안출된 것으로, 상감법을 사용하여 구리 금속배선을 형성하는 과정에서 CMP에 의하여 금속 배선의 표면에 디싱현상을 방지하여 반도체 소자의 신뢰성을 향상시킬 수 있는 구리 금속배선의 더미 패턴 삽입방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned problems, it is possible to improve the reliability of the semiconductor device by preventing dishing on the surface of the metal wiring by the CMP in the process of forming copper metal wiring using the inlay method It is an object of the present invention to provide a method of inserting a dummy pattern of copper metal wiring.

상술한 바와 같은 목적을 구현하기 위한 본 발명의 구리 금속배선의 더미 패턴 삽입방법은 구리금속 배선의 내부에 더미 패턴을 형성하는 방법에 있어서, 상기 구리급속 배선의 폭은 15 ㎛ 이상인 것을 특징으로 한다.In the method of inserting a dummy pattern of a copper metal wire according to the present invention for realizing the object as described above, in the method of forming a dummy pattern inside a copper metal wire, the width of the copper rapid wire is 15 μm or more. .

또한, 상기 더미 패턴은 상기 구리 금속배선의 일단으로부터 3 ~ 10 ㎛ 의 거리를 두는 것을 특징으로 한다.In addition, the dummy pattern is characterized in that a distance of 3 ~ 10 ㎛ from one end of the copper metal wiring.

또한, 상기 더미 패턴은 상기 구리 금속배선의 상면 또는 하면에 형성되는 비아콘택으로부터 0.5 ~ 3 ㎛ 의 거리를 두는 것을 특징으로 한다.In addition, the dummy pattern is characterized in that a distance of 0.5 ~ 3 ㎛ from the via contact formed on the upper or lower surface of the copper metal wiring.

또한, 상기 더미 패턴은 상기 구리 금속배선의 병목부위로부터 6 ~ 20 ㎛ 의 거리를 두는 것을 특징으로 한다.In addition, the dummy pattern is characterized in that a distance of 6 ~ 20 ㎛ from the bottleneck of the copper metal wiring.

또한, 상기 더미 패턴의 면적은 상기 구리 금속배선의 면적의 10% 이하로 형성하는 것을 특징으로 한다.In addition, the area of the dummy pattern is characterized in that formed in less than 10% of the area of the copper metal wiring.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.Hereinafter, the configuration and operation of the preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일실시예에 따른 구리 금속배선의 더미 패턴 삽입방법을 설명하기 위한 와이드 메탈의 평면도이다.3 is a plan view of a wide metal for explaining a method of inserting a dummy pattern of a copper metal wire according to an embodiment of the present invention.

첨부한 도 3에 도시한 바와 같이 본 발명에 의한 더미 패턴 삽입방법은 상기 더미 패턴이 삽입되는 구리금속 배선의 폭이 15 ㎛ 이상인 것을 특징으로 한다.(W) 즉 와이드 메탈 라인 내부에 더미 패턴을 삽입함으로써 후속되는 구리 CMP 공정에 의한 디싱 현상을 방지하는 역할을 하는 것이다.3, the dummy pattern insertion method according to the present invention is characterized in that the width of the copper metal wire into which the dummy pattern is inserted is 15 µm or more. By inserting it serves to prevent dishing by the subsequent copper CMP process.

또한, 상기 더미 패턴은 상기 구리 금속배선의 일단으로부터 3 ~ 10 ㎛ 의 거리를 두는 것이 바람직하다.(E) 그 이유는 상기 더미 패턴이 와이드 메탈의 일단과 가까워지면 배선 저항이 급격하게 증가하기 때문이다.In addition, the dummy pattern is preferably placed at a distance of 3 to 10 μm from one end of the copper metal wiring. (E) The reason is that the wiring resistance rapidly increases when the dummy pattern approaches one end of the wide metal. to be.

또한, 상기 더미 패턴은 상기 구리 금속배선의 상면 또는 하면에 형성되는 비아콘택으로부터 0.5 ~ 3 ㎛ 의 거리를 두는 것이 바람직하다.(V) 그 이유는 상기 와이드 메탈 레이어(layer)와 연결되는 상부의 비아 콘택 래이어 또는 하부의 비아 콘택 래이어와의 정렬오차(misalignment)에 대하여 여유도(margin)를 갖는 것이다.In addition, the dummy pattern is preferably set at a distance of 0.5 to 3 μm from the via contact formed on the upper or lower surface of the copper metal wire. (V) The reason is that the dummy pattern has an upper portion connected to the wide metal layer. It has margin for misalignment with the via contact layer or the underlying via contact layer.

또한, 상기 더미 패턴은 상기 구리 금속배선의 병목부위로부터 6 ~ 20 ㎛ 의 거리를 두는 것이 바람직하다.(B) 그 이유는 상기 병목부위는 전류집중(current crowding)이 발생하는 곳으로서, 상기 부위에 더미 패턴을 형성하는 것은 전류밀도의 증가로 인하여 EM 특성을 열화시키기 때문이다.In addition, the dummy pattern is preferably placed at a distance of 6 to 20 ㎛ from the bottleneck of the copper metal wiring. (B) The reason is that the bottleneck is a place where current crowding occurs. The reason for forming a dummy pattern on the substrate is to deteriorate EM characteristics due to an increase in current density.

또한, 상기 더미 패턴의 면적은 상기 구리 금속배선의 면적의 10% 이하로 형 성하는 것이 바람직하다. 그 이유는 과다한 삽입시 구리배선 라인 저항이 증가하기 때문이다.In addition, the area of the dummy pattern is preferably formed to 10% or less of the area of the copper metal wiring. This is because copper wiring line resistance increases with excessive insertion.

본 발명은 상기 실시 예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정/변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.It will be apparent to those skilled in the art that the present invention is not limited to the above embodiments and can be practiced in various ways within the scope not departing from the technical gist of the present invention. will be.

이상에서 상세히 설명한 바와 같이, 본 발명에 따른 구리 금속배선의 더미 패턴 삽입방법에 의하면 상감법을 사용하여 구리 금속배선을 형성하는 과정에서 와이드 메탈의 내부에 더미 패턴을 형성하는 방법을 제공함으로써 CMP에 의하여 금속 배선의 표면에 디싱 현상을 방지하여 반도체 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.As described in detail above, according to the dummy pattern insertion method of the copper metal wiring according to the present invention, a method of forming a dummy pattern in the wide metal in the process of forming the copper metal wiring by using the damascene method is provided to the CMP. As a result, dishing may be prevented on the surface of the metal wiring to improve the reliability of the semiconductor device.

Claims (5)

구리금속 배선의 내부에 더미 패턴을 형성하는 방법에 있어서, 상기 구리금속 배선의 폭은 15 ㎛ 이상이고 상기 더미 패턴은 상기 구리 금속배선의 일단으로부터 3 ~ 10 ㎛ 의 거리를 두는 것을 특징으로 하는 구리 금속배선의 더미 패턴 삽입방법.A method of forming a dummy pattern in a copper metal wire, wherein the width of the copper metal wire is 15 μm or more and the dummy pattern is 3 to 10 μm away from one end of the copper metal wire. How to insert a dummy pattern of metal wiring. 삭제delete 제1항에 있어서, 상기 더미 패턴은 상기 구리 금속배선의 상면 또는 하면에 형성되는 비아콘택으로부터 0.5 ~ 3 ㎛ 의 거리를 두는 것을 특징으로 하는 구리 금속배선의 더미 패턴 삽입방법.The method of claim 1, wherein the dummy pattern has a distance of 0.5 to 3 μm from a via contact formed on an upper surface or a lower surface of the copper metal wiring. 제1항에 있어서, 상기 더미 패턴은 상기 구리 금속배선의 병목부위로부터 6 ~ 20 ㎛ 의 거리를 두는 것을 특징으로 하는 구리 금속배선의 더미 패턴 삽입방법.The method of claim 1, wherein the dummy pattern has a distance of 6 to 20 μm from a bottleneck portion of the copper metal wire. 제1항에 있어서, 상기 더미 패턴의 면적은 상기 구리 금속배선의 면적의 10% 이하로 형성하는 것을 특징으로 하는 구리 금속배선의 더미 패턴 삽입방법.The method of claim 1, wherein the area of the dummy pattern is less than or equal to 10% of the area of the copper metal wire.
KR1020050123564A 2005-12-15 2005-12-15 Dummy pattern placing method for copper metallization KR100741587B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123564A KR100741587B1 (en) 2005-12-15 2005-12-15 Dummy pattern placing method for copper metallization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123564A KR100741587B1 (en) 2005-12-15 2005-12-15 Dummy pattern placing method for copper metallization

Publications (2)

Publication Number Publication Date
KR20070063617A KR20070063617A (en) 2007-06-20
KR100741587B1 true KR100741587B1 (en) 2007-07-20

Family

ID=38363488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123564A KR100741587B1 (en) 2005-12-15 2005-12-15 Dummy pattern placing method for copper metallization

Country Status (1)

Country Link
KR (1) KR100741587B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101487370B1 (en) * 2008-07-07 2015-01-30 삼성전자주식회사 Method of forming a mask layout and mask layout

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020054682A (en) * 2000-12-28 2002-07-08 박종섭 A method for forming a metal line of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020054682A (en) * 2000-12-28 2002-07-08 박종섭 A method for forming a metal line of semiconductor device

Also Published As

Publication number Publication date
KR20070063617A (en) 2007-06-20

Similar Documents

Publication Publication Date Title
KR100387255B1 (en) Method of forming a metal wiring in a semiconductor device
US6239021B1 (en) Dual barrier and conductor deposition in a dual damascene process for semiconductors
US6498092B2 (en) Method of making a semiconductor device having dual damascene line structure using a patterned etching stopper
US20090286396A1 (en) Method for manufacturing a semiconductor device having a stepped through-hole
US20070194448A1 (en) Semiconductor interconnection line and method of forming the same
KR100939773B1 (en) Metal line of semiconductor device and method for manufacturing the same
US20040121584A1 (en) Method of manufacturing a semiconductor device
KR100752174B1 (en) Method for forming copper metallization layer in semiconductor device using two seed layers
KR100741587B1 (en) Dummy pattern placing method for copper metallization
KR20100109173A (en) Method for fabricating dual damascene line in semiconductor device
KR100571407B1 (en) Wiring manufacturing method of semiconductor element
US7452802B2 (en) Method of forming metal wiring for high voltage element
KR19980056165A (en) Metal wiring formation method of semiconductor device
US6444573B1 (en) Method of making a slot via filled dual damascene structure with a middle stop layer
KR20080061168A (en) Method of manufacturing a metal line in semiconductor device
KR100678003B1 (en) Methord for manufacturing dual damascene pattern
KR100497165B1 (en) Method of forming metal line in semiconductor device
KR20060074417A (en) Method of forming interconnection line for semiconductor device
KR20070052071A (en) Method of manufacturing a metal line in a semiconductor device
KR100548527B1 (en) Method for forming interconnection
KR100772719B1 (en) A method for metal wire using dual damascene process
US20110248402A1 (en) Semiconductor device and method for manufacturing the same
KR100641484B1 (en) Method for forming a metal line of semiconductor device
KR20050090913A (en) Manufacturing method for metal line on semiconductor device
KR100941821B1 (en) Method of forming a metal wire in a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee