KR100741535B1 - 액정표시장치 및 그 제조방법 - Google Patents
액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100741535B1 KR100741535B1 KR1020010012558A KR20010012558A KR100741535B1 KR 100741535 B1 KR100741535 B1 KR 100741535B1 KR 1020010012558 A KR1020010012558 A KR 1020010012558A KR 20010012558 A KR20010012558 A KR 20010012558A KR 100741535 B1 KR100741535 B1 KR 100741535B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- substrate
- scan
- contact layer
- liquid crystal
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 9
- 238000005984 hydrogenation reaction Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 47
- 239000010409 thin film Substances 0.000 abstract description 22
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 11
- 239000011159 matrix material Substances 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 238000009832 plasma treatment Methods 0.000 description 13
- 238000002161 passivation Methods 0.000 description 9
- 239000011521 glass Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
박막 트랜지스터를 스위칭소자로서 탑재한 액티브 매트릭스형 액정표시장치 및 그 제조방법에 관한 것으로서, TFT 어레이기판 제조에 있어서 플라즈마 CVD공정의 회수를 삭감하는 것에 의해 저가격화 및 고생산성을 도모하기 위해, 투명절연성 기판과, 투명절연성 기판상에 형성된 주사전극, 보조용량전극 및 주사선과, 주사전극, 보조용량전극 및 주사선상에 형성된 절연막과, 절연막을 통하여 주사전극상에 형성된 반도체층 및 콘택트층과, 반도체층 및 콘택트층과 함께 반도체소자를 구성하는 제1 전극과 제2 전극 및 제1 전극과 접속된 신호선과, 제2 전극과 전기적으로 접속된 화소전극을 갖는 제1 기판 및, 제1 기판과 함께 액정재료를 끼워유지하는 제2 기판을 구비하고, 제1 기판에 형성된 반도체 소자상에는 보호막이 형성되어 있지 않은 구성으로 하였다.
이러한 구성으로 하는 것에 의해, TFT의 전기 특성을 저하시키지 않고 제조비용의 저감 및 생산성의 향상을 도모할 수 있으며, 표시품위가 높은 액정표시장치를 저가로 얻을 수 있다는 효과가 얻어진다.
투명절연성 기판, 게이트전극, 게이트절연막, 옴콘택트층, 화소전극
Description
도 1은 본 발명의 실시예1에 의한 액정표시장치의 TFT 어레이기판 제조공정 도중의 상태를 도시한 단면도,
도 2는 본 발명의 실시예1에 의한 액정표시장치의 TFT 어레이기판의 주요부를 도시한 단면도,
도 3은 본 발명의 실시예1에 의한 TFT의 전기 특성을 도시한 도면,
도 4는 종래 이러한 종류의 액정표시장치의 TFT 어레이기판의 주요부를 도시한 단면도,
도 5는 종래의 다른 액정표시장치의 TFT 어레이기판의 주요부를 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
1 투명절연성 기판, 2 게이트전극, 3 게이트절연막, 4 반도체층,
5 옴콘택트층, 6 화소전극, 7 소스전극, 8 드레인전극.
본 발명은 박막 트랜지스터(이하, TFT라고 한다)를 스위칭소자로서 탑재한 액티브 매트릭스형 액정표시장치 및 그 제조방법에 관한 것이다.
최근, 유리 등의 투명절연성 기판상에 TFT를 매트릭스형상으로 배치하는 것에 의해 구성된 TFT 어레이기판, 대향전극을 구비한 컬러필터기판 및 액정을 조합한 액티브 매트릭스형 액정표시장치는 화상표시장치의 평면화에 대한 기대와 함께 플랫 디스플레이로서 상품화도 진행되고, 노트북형 퍼스널컴퓨터나 OA모니터용으로서도 큰 시장을 개척할 것으로 유망시되고 있다.
종래의 TFT에서는 비교적 저온에서 대면적에 퇴적이 가능한 비정질 실리콘을 반도체층으로 사용하는 경우가 많고, 그 일예로서 도 4에 비정질 실리콘을 반도체층으로서 사용한 TFT어레이기판의 주요부의 단면도를 도시하고, 그 제조방법을 이하에 설명한다. 도 4에 있어서, (1)은 유리기판 등의 투명절연성 기판, (2)는 절연성기판(1)상에 형성된 게이트전극, (3)은 게이트전극(2)를 덮도록 형성된 게이트절연막, (4)는 게이트절연막(3)을 통하여 게이트전극(2)상에 형성된 a-Si:H(수소원자가 첨가된 비정질 실리콘)막으로 이루어지는 반도체층, (5)는 반도체층(4)상에 형성된 n+a-Si:H막으로 이루어지는 옴콘택트층, (6)은 화소전극, (7), (8)은 옴콘택트층(5)상에 형성된 쌍을 이루는 소스전극과 드레인전극, (9)는 패시베이션막이다.
다음에, 도 4에 도시한 TFT 어레이기판의 제조방법을 설명한다. 우선, 투명절연성 기판(1)상에 제1 도전성박막을 성막한 후, 제1 사진제판공정에 의해 제1 도전성박막을 패터닝해서 게이트전극(2), 게이트배선(도시하지 않음) 및 보조용량전극(도시하지 않음)을 형성한다.
다음에, 플라즈마CVD법에 의해 게이트절연막(3), a-Si:H막, N+a-Si:H막을 연속해서 성막한 후, 제2 사진제판공정에 의해 패터닝해서 반도체층(4) 및 옴콘택트층(5)를 형성한다.
다음에, 제2 도전성박막을 성막한 후, 제3 사진제판공정에 의해 제2 도전성박막을 패터닝해서 화소전극(6)을 형성한다. 다음에, 제4 사진제판공정에 의해 게이트절연막(3)을 패터닝해서 단자부를 구성하기 위한 콘택트홀(도시하지 않음)을 형성한다.
다음에, Cr 등으로 이루어지는 제3 도전성박막을 성막한 후, 제5 사진제판공정에 의해 제3 도전성박막을 패터닝해서 소스전극(7), 드레인전극(8) 및 소스배선(도시하지 않음)을 형성한다. 계속해서, 소스전극(7) 및 드레인전극(8)을 마스크로 해서 옴콘택트층(5)를 에칭하여 TFT를 형성한다.
다음에, 플라즈마 CVD 법 등에 의해 TFT를 보호하기 위한 패시베이션막(9)를 형성한 후, 제6 사진제판공정에 의해 패시베이션막(9)를 패터닝해서 TCP를 접속하기 위한 콘택트홀(도시하지 않음)을 형성한다. 이상의 공정에 의해, TFT가 매트릭스형상으로 배열형성된 TFT어레이기판이 형성된다.
상기 예에 있어서는 6회의 사진제판공정에 의해 TFT어레이기판을 형성하는 일예에 대해서 설명했지만, 5회의 사진제판공정에 의해 TFT어레이기판을 형성하는 방법도 나타나 있고, 도 5에 5회의 사진제판공정에 의해 형성된 TFT어레이기판의 주요부의 단면도를 도시하고, 그 제조방법을 이하에 설명한다. 도면에 있어서, (10)은 화소전극(6)과 드레인전극(8)을 전기적으로 접속하기 위해 패시베이션막(9)에 형성된 콘택트홀이다. 또한, 도 4와 동일부분에는 동일 부호를 붙이고 설명을 생략한다.
우선, 투명절연성 기판(1)상에 제1 도전성박막을 성막한 후, 제1 사진제판공정에 의해 제1 도전성박막을 패터닝해서 게이트전극(2), 게이트배선(도시하지 않음) 및 보조용량전극(도시하지 않음)을 형성한다.
다음에, 플라즈마 CVD법에 의해 게이트절연막(3), a-Si:H막, n+a-Si:H막을 연속해서 성막한 후, 제2 사진제판공정에 의해 패터닝해서 반도체층(4) 및 옴콘택트층(5)를 형성한다.
다음에, Cr 등으로 이루어지는 제2 도전성박막을 성막한 후, 제3 사진제판공정에 의해 제2 도전성박막을 패터닝해서 소스전극(7) 및 드레인전극(8)을 형성한다. 계속해서 소스전극(7), 드레인전극(8) 및 소스배선(도시하지 않음)을 마스크로 해서 옴콘택트층(5)를 에칭해서 TFT를 형성한다.
다음에, 플라즈마 CVD법 등에 의해 패시베이션막(9)를 성막한 후, 제4 사진제판공정에 의해 패시베이션막(9)를 패터닝하고, 드레인전극(8)과 후에 형성하는 제3 도전성박막으로 이루어지는 화소전극(6)을 전기적으로 접속하기 위한 콘택트홀(10) 및 TCP를 접속하기 위한 콘택트홀(도시하지 않음)을 형성한다.
다음에, ITO 등으로 이루어지는 제3 도전성박막을 성막한 후, 제5 사진제판공정에 의해 제3 도전성박막을 패터닝해서 화소전극(6)을 형성한다. 이상의 공정에 의해, TFT가 매트릭스형상으로 배열형성된 TFT 어레이기판이 5회의 사진제판공정에 의해 형성된다.
종래의 TFT어레이기판은 이상과 같이 구성되어 있고, 게이트절연막(3), 반도체층(4)를 구성하는 a-Si:H막, 옴콘택트층(5)를 구성하는 n+a-Si:H막 및 패시베이션막(9)는 플라즈마CVD법에 의해 성막되므로, TFT어레이기판 제조공정에 있어서 차지하는 플라즈마 CVD프로세스의 부하가 크고, 플라즈마 CVD장치의 생산능력이 TFT 어레이기판의 생산능력을 결정하고 있다고 해도 과언이 아니며, 액정표시장치의 생산성을 저하시킨다는 문제가 있었다.
본 발명의 목적은 상기한 바와 같은 문제점을 해결하기 위해 이루어진 것으로서, TFT 어레이기판 제조에 있어서, 플라즈마 CVD프로세스의 회수를 삭감하는 것에 의해, 저가격화 또한 생산성이 높은 액정표시장치 및 그 제조방법을 제공하는 것이다.
본 발명에 관한 액정표시장치는 투명절연성 기판과, 투명절연성 기판상에 형성된 주사전극, 보조용량전극 및 주사선과, 주사전극, 보조용량전극 및 주사선상에 형성된 절연막과, 절연막을 통하여 주사전극상에 형성된 반도체층 및 콘택트층과, 반도체층 및 콘택트층과 함께 반도체소자를 구성하는 제1 전극과 제2 전극 및 제1 전극과 접속된 신호선과, 제2 전극과 전기적으로 접속된 화소전극을 갖는 제1 기판 및, 제1 기판과 함께 액정재료를 끼워유지하는 제2 기판을 구비하고, 제1 기판에 형성된 반도체 소자상에는 보호막이 형성되어 있지 않은 것이다.
또, 본 발명의 제조방법은 적어도 어느 한쪽에는 전극이 형성되어 있는 2매의 투명절연성 기판을 대향시켜 접착함과 동시에 2매의 투명절연성 기판 사이에 액정재료를 끼워유지하여 이루어지는 액정표시장치의 제조방법에 있어서, 2매의 투명절연성 기판의 한쪽에 주사전극, 보조용량전극 및 주사선을 형성하는 공정과, 주사전극, 보조용량전극 및 주사선상에 절연막을 형성하는 공정과, 절연막을 통하여 주사전극상에 반도체층 및 콘택트층을 형성하는 공정과, 반도체층 및 콘택트층상에 제1 전극, 제2 전극 및 제1 전극과 접속된 신호선을 형성하는 공정과, 제1 전극과 제2 전극을 마스크로 해서 콘택트층을 백 채널 에칭하는 공정과, 백 채널 에칭후의 기판에 수소화처리를 실시하는 공정 및, 제2 전극과 전기적으로 접속된 화소전극을 형성하는 공정을 포함하고, 주사전극, 절연막, 반도체층, 콘택트층, 제1 전극 및 제2 전극으로 구성되는 반도체 소자상에는 보호막이 형성되어 있지 않은 것이다.
또, 적어도 어느 한쪽에는 전극이 형성되어 있는 2매의 투명절연성 기판을 대향시켜 접착함과 동시에 2매의 투명절연성 기판 사이에 액정재료를 끼워유지하여 이루어지는 액정표시장치의 제조방법에 있어서, 2매의 투명절연성 기판의 한쪽에 주사전극, 보조용량전극 및 주사선을 형성하는 공정과, 주사전극, 보조용량전극 및 주사선상에 절연막을 형성하는 공정과, 절연막을 통하여 주사전극상에 반도체층 및 콘택트층을 형성하는 공정과, 반도체층 및 콘택트층상에 제1 전극, 제2 전극 및 제1 전극과 접속된 신호선을 형성하는 공정과, 제1 전극과 제2 전극을 마스크로 해서 콘택트층을 백 채널 에칭하는 공정과, 제2 전극과 전기적으로 접속된 화소전극을 형성하는 공정 및, 화소전극 형성후의 기판에 수소화처리를 실시하는 공정을 포함하고, 주사전극, 절연막, 반도체층, 콘택트층, 제1 전극 및 제2 전극으로 구성되는 반도체 소자상에는 보호막이 형성되어 있지 않은 것이다.
또, 수소화처리는 수소를 함유하는 가스에 의한 전기적 방전현상을 사용하는 것이다.
[발명의 실시예]
<실시예 1>
이하, 본 발명의 1실시예인 액정표시장치를 도면을 사용해서 설명한다. 도 1은 본 발명의 실시예1에 의한 액정표시장치에 있어서의 TFT 어레이기판의 제조공정 도중의 상태를 도시한 단면도, 도 2는 실시예1에 의한 액정표시장치에 있어서의 TFT 어레이기판의 주요부를 도시한 단면도이다.
도면에 있어서, (1)은 유리(glass)기판 등의 투명절연성 기판, (2)는 절연성 기판(1)상에 형성된 주사전극(본 실시예에서는 게이트전극), (3)은 게이트전극(2)를 덮도록 형성된 절연막(본 실시예에서는 게이트 절연막), (4)는 게이트 절연막(3)을 통하여 게이트전극(2)상에 형성된 a-Si:H(수소원자가 첨가된 비정질 실리콘)막으로 이루어지는 반도체층, (5)는 반도체층(4)상에 형성된 n+a-Si:H막으로 이루어지는 옴콘택트층, (6)은 화소전극, (7), (8)은 옴콘택트층(5)상에 형성된 쌍을 이루는 제1 전극과 제2 전극(본 실시예에서는 소스전극과 드레인전극)을 각각 나타내고 있다.
다음에, 본 실시예에 의한 액정표시장치의 TFT 어레이기판의 제조방법에 대해서 설명한다. 본 실시예에서는 5회의 사진제판공정에 의해 TFT 어레이기판을 형성하는 방법을 사용한다.
우선, 투명절연성 기판(1)상에 제1 도전성박막을 성막한 후, 제1 사진제판공정에 의해 제1 도전성박막을 패터닝하여 게이트전극(2), 게이트배선(주사선) 및 보조용량전극(도시하지 않음)을 형성한다.
다음에, 플라즈마 CVD법에 의해 게이트 절연막(3), a-Si:H막, n+a-Si:H막을 연속하여 성막한 후, 제2 사진제판공정에 의해 패터닝하여 반도체층(4) 및 옴콘택트층(5)를 형성한다.
다음에, Cr 등으로 이루어지는 제2 도전성박막을 성막한 후, 제3 사진제판공정에 의해 제2 도전성박막을 패터닝하여 소스전극(7) 및 드레인전극(8)과 소스배선(신호선)을 형성한다. 계속해서, 소스전극(7) 및 드레인전극(8)을 마스크로 해서 옴콘택트층(5)을 백 채널 에칭하여 TFT를 형성한다(도 1).
옴콘택트층(5)를 백 채널 에칭한 후, 드라이에칭(건식에칭) 장치에 의해 H2가스를 유량 400sccm, 압력 1. 5mbar, RF 파워 50W의 조건하에서 30초∼2분간 수소화처리를 실시한다.
다음에, 제4 사진제판공정에 의해 게이트 절연막(3)을 패터닝하여 게이트전극(2)와 나중에 형성하는 제3 도전성박막으로 이루어지는 ITO전극(도시하지 않음)을 전기적으로 접속하여 게이트전극(2)측 단자부(도시하지 않음)를 구성하기 위한 콘택트홀을 형성한다.
마지막으로, ITO 등으로 이루어지는 제3 도전성박막을 성막한 후, 제5 사진제판공정에 의해 제3 도전성박막을 패터닝하여 화소전극(6) 및 ITO 전극(도시하지 않음)을 형성하고, TFT가 매트릭스형상으로 배열형성된 TFT 어레이기판을 형성한다(도 2).
이상의 공정에 의해 형성된 TFT 어레이기판(제1 기판)과 대향전극을 구비한 컬러필터기판(제2 기판)을 대향시키고, 이 사이에 액정을 끼워유지하는 것에 의해 액정표시소자를 구성한다.
다음에, 본 실시예에 의한 TFT상에 보호막(종래예에서는 패시베이션막)을 갖지 않는 TFT의 전기 특성을 측정하고, 그 결과를 도 3에 도시한다. 또한, 비교를 위해, 수소화처리(H2 플라즈마 처리) 대신에 O2 플라즈마 처리 또는 N2 플라즈마 처리를 실시한 경우 및 H2 플라즈마 처리를 실시하지 않는 경우의 결과도 동시에 도시한다.
전기 특성은 소스전극(7)과 드레인전극(8) 사이의 전압을 20V로 하고, 게이트전극(2)에 인가하는 전압을 -20V∼20V까지 변화시켰을 때의 소스전극(7)에서 드레인전극(8)로 흐르는 전류값을 측정하였다.
도 3에 도시한 측정결과에 의하면, O2 플라즈마 처리 또는 N2 플라즈마 처리를 실시한 TFT 및 플라즈마처리를 실시하지 않는 TFT에서는 게이트전압(2)가 -5V일 때의 소스전극(7)에서 드레인전극(8)로 흐르는 전류값이 1. 00E-09A 이상인데 반해, H2 플라즈마 처리를 실시한 TFT에서는 소스전극(7)에서 드레인전극(8)로 흐르는 전류값이 1. 00E-11A로 저감되어 있고, H2 플라즈마 처리를 실시하는 것에 의해 TFT의 오프전류가 저감되고 있는 것이 나타나 있다.
본 실시예에 의하면, TFT를 형성후에 H2 플라즈마 처리를 실시하는 것에 의해, TFT상의 보호막을 형성하지 않는 경우에 있어서도 TFT의 전기 특성의 저하(오프전류의 상승)를 발생시키지 않는다.
<실시예 2>
실시예 1에서는 TFT를 형성한 후에 H2 플라즈마 처리를 실시하였지만, 화소전극을 형성하여 TFT 어레이기판을 형성한 후에 H2 플라즈마 처리를 실시해도 좋고, 실시예 1과 동일한 효과가 얻어진다.
이상과 같이, 본 발명에 의하면, TFT를 스위칭소자로서 탑재한 액정표시장치에 있어서, TFT 형성 후에 H2 플라즈마 처리를 실시하는 것에 의해, 종래 필요하였던 TFT를 보호하기 위한 패시베이션막이 불필요하게 되어 TFT 어레이기판 제조공정에 있어서의 플라즈마 CVD 프로세스를 1회 삭감할 수 있고, TFT의 전기 특성을 저 하시키지 않고 제조비용의 저감 및 생산성의 향상을 도모할 수 있으며, 표시품위가 높은 액정표시장치를 저가로 얻을 수 있다.
Claims (4)
- 투명절연성 기판과,상기 투명절연성 기판상에 형성된 주사전극, 보조용량전극 및 주사선과,상기 주사전극, 보조용량전극 및 주사선상에 형성된 절연막과,상기 절연막을 통하여 상기 주사전극상에 형성된 반도체층 및 콘택트층과,상기 반도체층 및 콘택트층과 더불어 반도체소자를 구성하는 제1 전극과 제2 전극 및 제1 전극과 접속된 신호선과,상기 제2 전극과 전기적으로 접속된 화소전극을 갖는 제1 기판 및,상기 제1 기판과 함께 액정재료를 끼워유지하는 제2 기판을 구비하고,상기 콘택층은, 상기 제1,2 전극을 마스크로서 한 백채널에칭이 실시되고,상기 반도체소자에는, 상기 백채널에칭 후에 수소화처리가 실시되며,상기 제1 기판에 형성된 상기 반도체 소자상에는 보호막이 형성되어 있지 않은 것을 특징으로 하는 액정표시장치.
- 적어도 어느 한쪽에는 전극이 형성되어 있는 2매의 투명절연성 기판을 대향시켜 접착함과 동시에 상기 2매의 투명절연성 기판 사이에 액정재료를 끼워유지하여 이루어지는 액정표시장치의 제조방법에 있어서,상기 2매의 투명절연성 기판의 한쪽에 주사전극, 보조용량전극 및 주사선을 형성하는 공정과,상기 주사전극, 보조용량전극 및 주사선상에 절연막을 형성하는 공정과,상기 절연막을 통하여 상기 주사전극상에 반도체층 및 콘택트층을 형성하는 공정과,상기 반도체층 및 콘택트층상에 제1 전극, 제2 전극 및 제1 전극과 접속된 신호선을 형성하는 공정과,상기 제1 전극과 제2 전극을 마스크로 하여 상기 콘택트층을 백채널에칭하는 공정과,상기 백채널에칭 후 기판에 수소화처리를 실시하는 공정 및,상기 제2 전극과 전기적으로 접속된 화소전극을 형성하는 공정을 포함하고,상기 주사전극, 절연막, 반도체층, 콘택트층, 제1 전극 및 제2 전극으로 구성되는 반도체 소자상에는 보호막이 형성되어 있지 않은 것을 특징으로 하는 액정표시장치의 제조방법.
- 적어도 어느 한쪽에는 전극이 형성되어 있는 2매의 투명절연성 기판을 대향시켜 접착함과 동시에 상기 2매의 투명절연성 기판 사이에 액정재료를 끼워유지하여 이루어지는 액정표시장치의 제조방법에 있어서,상기 2매의 투명절연성 기판의 한쪽에 주사전극, 보조용량전극 및 주사선을 형성하는 공정과,상기 주사전극, 보조용량전극 및 주사선상에 절연막을 형성하는 공정과,상기 절연막을 통하여 상기 주사전극상에 반도체층 및 콘택트층을 형성하는 공정과,상기 반도체층 및 콘택트층상에 제1 전극, 제2 전극 및 제1 전극과 접속된 신호선을 형성하는 공정과,상기 제1 전극과 제2 전극을 마스크로 하여 상기 콘택트층을 백채널에칭하는 공정과,상기 백채널에칭 후에, 상기 제2 전극과 전기적으로 접속된 화소전극을 형성하는 공정 및,상기 화소전극 형성 후 기판에 수소화처리를 실시하는 공정을 포함하고,상기 주사전극, 절연막, 반도체층, 콘택트층, 제1 전극 및 제2 전극으로 구성되는 반도체 소자상에는 보호막이 형성되어 있지 않은 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 2 항 또는 제 3 항에 있어서,상기 수소화처리는 수소를 함유하는 가스에 의한 전기적 방전현상을 사용하는 것을 특징으로 하는 액정표시장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000100968A JP4435368B2 (ja) | 2000-04-03 | 2000-04-03 | 液晶表示装置の製造方法 |
| JP2000-100968 | 2000-04-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010094968A KR20010094968A (ko) | 2001-11-03 |
| KR100741535B1 true KR100741535B1 (ko) | 2007-07-20 |
Family
ID=18615099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010012558A KR100741535B1 (ko) | 2000-04-03 | 2001-03-12 | 액정표시장치 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4435368B2 (ko) |
| KR (1) | KR100741535B1 (ko) |
| TW (1) | TW515927B (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007025611A (ja) * | 2005-06-17 | 2007-02-01 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09121060A (ja) * | 1996-11-13 | 1997-05-06 | Mitsubishi Electric Corp | 薄膜トランジスタの製造方法 |
| KR970048847A (ko) * | 1995-12-29 | 1997-07-29 | 김광호 | CrOx 블랙매트릭스를 사용한 반사형 TFT- LCD와 그 제조방법 |
| JP2001217426A (ja) * | 2000-02-04 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |
-
2000
- 2000-04-03 JP JP2000100968A patent/JP4435368B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-12 KR KR1020010012558A patent/KR100741535B1/ko not_active IP Right Cessation
- 2001-04-03 TW TW090107948A patent/TW515927B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970048847A (ko) * | 1995-12-29 | 1997-07-29 | 김광호 | CrOx 블랙매트릭스를 사용한 반사형 TFT- LCD와 그 제조방법 |
| JPH09121060A (ja) * | 1996-11-13 | 1997-05-06 | Mitsubishi Electric Corp | 薄膜トランジスタの製造方法 |
| JP2001217426A (ja) * | 2000-02-04 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001281699A (ja) | 2001-10-10 |
| JP4435368B2 (ja) | 2010-03-17 |
| TW515927B (en) | 2003-01-01 |
| KR20010094968A (ko) | 2001-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE39211E1 (en) | Method for manufacturing a liquid crystal display | |
| US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
| US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
| US7259035B2 (en) | Methods of forming thin-film transistor display devices | |
| US7602452B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US7400365B2 (en) | Method for manufacturing a thin film transistor array substrate for a liquid crystal display device | |
| US6831318B2 (en) | Thin film transistor array | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| JP2001196371A (ja) | 銅配線基板及びその製造方法並びに液晶表示装置 | |
| JP2780673B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| US8093595B2 (en) | Thin film array panel and manufacturing method thereof | |
| US7872698B2 (en) | Liquid crystal display with structure resistant to exfoliation during fabrication | |
| US6236062B1 (en) | Liquid crystal display and thin film transistor with capacitive electrode structure | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US7619695B2 (en) | Liquid crystal display and manufacturing method therefor | |
| KR100741535B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US20020047948A1 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| JP2004013003A (ja) | 液晶表示装置 | |
| JPH05323375A (ja) | 液晶表示装置 | |
| JPH0982976A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
| JPH08262492A (ja) | 液晶表示装置 | |
| JPH11194361A (ja) | 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置 | |
| KR20040046384A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100375734B1 (ko) | 티에프티 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20130621 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140626 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150619 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |