KR100740028B1 - 플라즈마 처리 장치 및 처리 방법 - Google Patents

플라즈마 처리 장치 및 처리 방법 Download PDF

Info

Publication number
KR100740028B1
KR100740028B1 KR1020000059670A KR20000059670A KR100740028B1 KR 100740028 B1 KR100740028 B1 KR 100740028B1 KR 1020000059670 A KR1020000059670 A KR 1020000059670A KR 20000059670 A KR20000059670 A KR 20000059670A KR 100740028 B1 KR100740028 B1 KR 100740028B1
Authority
KR
South Korea
Prior art keywords
plasma
etching
high frequency
processing chamber
antenna
Prior art date
Application number
KR1020000059670A
Other languages
English (en)
Other versions
KR20010050947A (ko
Inventor
이자와마사루
요꼬가와게네쯔
네기시노부유끼
모모노이요시노리
다찌신이찌
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20010050947A publication Critical patent/KR20010050947A/ko
Application granted granted Critical
Publication of KR100740028B1 publication Critical patent/KR100740028B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3266Magnetic control means
    • H01J37/32678Electron cyclotron resonance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422Arrangement for selecting ions or species in the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma Technology (AREA)

Abstract

반도체 제조에 있어서의 절연막 가공에 있어서, 미세 가공 형상, 특히 보잉이 적은 수직 가공 형상이 얻어지는 에칭 방법을 제공한다.
에칭 초기에 과도해지는 O, F 혹은 N 래디컬 입사량을 가스 유량 혹은 O, F 및 N을 내벽면에서의 소비량을 에칭 시간과 함께 제어하고, 과도한 O, F 및 N을 억제한다. 또한, 안정된 에칭 형상이 얻어지도록 에칭 중의 플라즈마 계측 결과를 기초로, 상기 유량 혹은 소비량을 제어한다.
에칭 속도 및 선택성을 유지하여 절연막의 홀 및 유기막의 가공에 있어서 보잉을 저감할 수 있기 때문에, 보다 미세한 반도체 디바이스 제조가 용이하게 된다.
에칭 속도, 보잉, 반도체, 플라즈마 계측, 절연막

Description

플라즈마 처리 장치 및 처리 방법{PLASMA TREATMENT APPARATUS AND PLASMA TREATMENT METHOD}
도 1은 본 발명에서 이용하는 홀 측면에 부착 혹은 반응하는 래디컬량의 홀 어스펙트비에 대한 의존성을 나타내는 개념도.
도 2는 본 발명에 이용하는 치수 시프트의 홀 어스펙트비 의존성을 나타내는도면.
도 3은 본 발명에서 이용하는 드라이 에칭 장치의 단면 및 제어 컴퓨터와의 접속을 나타내는 도면.
도 4는 본 발명에서 이용하는 피처리물 상의 산화막 홀의 가공 전과 가공 후의 형상의 단면도.
도 5는 본 발명에서 이용하는 다른 드라이 에칭 장치의 단면 및 제어 컴퓨터와의 접속을 나타내는 도면.
도 6은 본 발명에서 이용하는 피처리물 상의 유기막 홀의 가공 전과 가공 후의 형상의 단면도.
도 7은 본 발명에서 이용하는 다른 드라이 에칭 장치의 단면도.
도 8은 본 발명에서 이용하는 다른 드라이 에칭 장치의 단면도.
도 9는 본 발명에서 이용하는 다른 드라이 에칭 장치의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 플라즈마 처리실
2 : 마이크로파 발생기
3 : 도파관
4 : 솔레노이드 코일
5 : 처리대
6 : 피처리물
7 : 배기 펌프
8 : 배기 밸브
9 : 컨덕텐스 밸브
10 : 가스 유량 컨트롤러
11 : 가스 도입구가 형성된 유전체
12 : 처리대용의 고주파 전원
13 : 석영의 진공 용기
14 : 알루미나의 서스셉터
16 : 반송용 게이트 밸브
17 : 고주파 전원
18 : 스터브 튜너
19 : 고주파 필터
20 : 제3 고주파 전원
21 : 요크
22 : 알루마이트 처리한 Al 내부 통
23 : 평판 안테나
24 : 가스 도입구
25 : Si 포커스 링
26 : 컨덴서
27 : 피처리물에 고주파를 인가하기 위해 설치된 Al 전극
28 : 안테나 유전체
29 : 안테나 접지
30 : 금속의 진공 용기
31 : 고주파 도입창
32 : 공동 공진기
33 : 석영판
34 : 대기 안테나
35 : 제어용 컴퓨터
36 : 광 파이버용의 창
37 : 분광기의 신호선
38 : 안테나 바이어스 제어용의 신호선
39 : 가스 유량 제어용의 신호선
40 : 분광기
41 : 광 파이버 케이블
42 : 고주파 분배기의 제어용 신호선
43 : 고주파 분배기
101 : F와 O의 홀 측면에 있어서의 반응량의 합을 나타내는 곡선
102 : C의 홀 측면에 있어서의 부착량을 나타내는 곡선
103 : CF2의 홀 측면에 있어서의 부착량을 나타내는 곡선
201 : 종래 프로세스에 의한 홀 치수 시프트량을 나타내는 곡선
202 : 본 발명에 의한 홀 치수 시프트량을 나타내는 곡선
401 : 노광 처리한 레지스트 마스크
402 : 반사 방지막
403 : 산화막
404 : 게이트 산화막
405 : 게이트 전극
406 : 불순물 도핑한 실리콘 웨이퍼
407 : 가공 전의 웨이퍼의 단면도
408 : 종래 프로세스에 의한 가공 후의 웨이퍼 단면도
409 : 본 발명에 의한 가공 후의 웨이퍼 단면도
601 : 노광 처리한 레지스트 마스크
602 : 반사 방지막
603 : 제1 산화막
604 : 제1 유기 박막
605 : 제2 산화막
606 : 제2 유기 박막
607 : 제3 산화막
608 : Cu막
609 : 가공 전의 피처리물의 단면도
610 : 본 발명에 의한 가공 후의 피처리물의 단면도
61 : 제1 고주파 전원
62 : 제2 고주파 전원
63 : 제1 링 안테나
64 : 제2 링 안테나
65 : 세라믹 재료
66 : 가스 도입구
본 발명은 반도체 장치의 미세 가공에 이용하는 드라이 에칭 장치 및 드라이 에칭 방법에 관한 것으로, 특히 절연막의 고정밀도 드라이 에칭 가공을 실현하는 드라이 에칭 장치 및 드라이 에칭 방법에 관한 것이다.
반도체 장치에 있어서, 웨이퍼 상에 형성된 트랜지스터와 메탈 배선간 및 메탈 배선간을 전기적으로 접속하기 위해서, 트랜지스터 구조 상 및 배선간에 형성된 절연막(SiO2를 주성분으로 하는 박막, 이후, 산화막으로 부름)에, 드라이 에칭 방법으로 컨택트홀을 형성하고, 컨택트홀 내에 전기 전도체를 충전한다. 드라이 에칭으로는 에칭 가스를 진공 용기에 도입하고, 이 가스에 고주파 바이어스 혹은 μ파를 인가하여 플라즈마를 발생시키고, 플라즈마 중에서 생성한 활성종 및 이온에 의해서 산화막을 선택적으로 에칭하여, 컨택트홀을 형성한다. 이 에칭에 있어서, 홀 패턴을 전사한 레지스트 박막이 산화막 상에 형성되어 있다. 이 컨택트홀 가공에서는 레지스트막, 컨택트홀의 하부에 있는 배선층, 혹은 피에칭막과는 다른 절연막, 혹은 트랜지스터를 형성하고 있는 실리콘에 대하여 선택적으로 산화막을 에칭할 필요가 있다.
상기 컨택트홀의 가공은 에칭 장치 내에 CF4, CHF3, C4F8, C 4F6 C5F8 등의 플루오르 카본 가스 및 Ar 가스를 도입하고, 0.5Pa로부터 10Pa의 가스 압력 조건으로 고주파 플라즈마를 방전하여, 웨이퍼에 0.5로부터 2.0㎸의 Vpp 전압이 인가되는 조건으로 에칭을 행하고 있다. 배선 층간의 산화막이 두껍고, 컨택트홀의 어스펙트비 (깊이/직경)가 높은 경우에는, 홀 개구성을 높이기 위해서 산소 가스 및 CO 가스의 첨가, CO 가스의 첨가로는 또한 레지스트 및 질화막에 대한 선택성을 높이는 효과가 있다.
최근, 반도체 디바이스의 고속화를 위해서, 배선 재료로서 Cu가 이용되고, 배선간의 절연막으로서 유기 절연막, 유기 산화 규소막 등의 검토가 진행되고 있다. 유기 절연에서는 질소를 포함하는 가스가 이용되고, 유기 산화 규소막에서는 산화막과 거의 동일한 가스가 이용된다.
또한, 유기막에 대해 높은 어스펙트비의 컨택트홀을 다결정 Si를 마스크로서 형성하는 기술이 Jpn. J. Appl. Phys. Vol.36(1997) pp2470-2476에 개시되어 있다.
그러나, 종래의 에칭 장치로 어스펙트비가 높은 컨택트홀의 가공을 행하는 경우, 에칭이 정지하여 비개구가 되는 문제를 피하기 위해서, 지나치게 산소 가스나 CO 가스를 첨가할 필요가 있었다. CO가 산소 래디컬의 공급원이 되기 때문에, 산소 래디컬이 과도한 조건에서의 에칭이 되고 있었다. 그러나, 산소 래디컬이 과도해지면 홀 상부에서는 측면에 피착막이 형성되지 않고, 마스크 등으로 산란된 이온의 입사에 의해, 홀 가공 형상이 확대되어 있었다. 이 홀의 확대는 홀 개구부(상부)보다 약간 깊은 위치에서 발생한다. 상세하게는, 홀 개구부에 비해 홀 직경이 넓고, 홀 깊이가 깊어짐에 따라 홀 직경은 작아지는 형상이 된다. 즉, 홀 중간 정도에서 사이드 에칭이 발생한 가공 형상이 된다. 이와 같이 홀 직경이 넓어지는 현상을 보잉이라고 한다.
보잉이 발생하면, 홀 내에 다결정 실리콘이나 텅스텐 등의 전기 전도체를 충전할 때에 간격이 생기고, 반도체 디바이스의 불량의 원인이 된다. 이 보잉은 홀의 어스펙트비가 높아지면, 현재화하기 때문에, 반도체 디바이스의 미세화의 장해가 되어 왔다. 특히 산화막 에칭에서는 어스펙트비 6이상에서 보잉이 나타나고, 어스펙트비의 증가와 함께 보잉이 커진다. 반도체 디바이스의 미세화가 진행하여, 어스펙트비 10이상의 가공이 필요하게 되지만, 보잉 형상과의 트레이드 오프에 의해 미세화가 어려워지고 있다.
산화막 이외의 재료라도, 마찬가지로 이 보잉 현상은 발생하고, 특히 유기 절연막에서 현저하게 된다. 조건에도 의하지만, 유기 절연막 및 유기 산화 규소막에서는 어스펙트비 2.5 정도 이상에서 현재화한다. 이들의 박막은 배선간의 절연막으로서 이용되기 때문에, 홀 어스펙트비는 미세한 곳에서 5로부터 10정도이다.
보잉을 방지하기 위해서, 피착성 가스를 첨가하는 경우가 있지만, 에칭 속도가 저하되는 등의 부작용이 있다.
본 발명이 해결하고자 하는 과제는, 에칭 중에 보잉을 야기하는 래디컬을 억제함으로써, 보잉을 작게 하여 미세한 절연막 가공을 실현하는 것이다.
C4F8 가스와 CO 가스에 의한 산화막 에칭의 경우, 플라즈마 중에서의 해리에 의해 CF2, F, O 및 C가 주로 생긴다(이들 원자 분자의 명칭에 래디컬을 붙이는 경우가 있지만 동일한 것임). 이 이외에도, CF3, CF, C2F4, C3F 7 등도 발생하지만 여기서는 본 발명의 개략에 영향이 없기 때문에 생략하고 설명한다. CF2, F, O 및 C의 홀 측면에 있어서의 부착 계수 S는, SC>SF ≒ SO>SCF2로 되어 있다(SC, SP, SO, SCF2는 각각 C, F, O 및 CF2의 부착 계수임). 여기서, 편의상 F나 O 에 관해서도 부착 계수로 나타내었지만, 이 부착 계수는 피착막의 에칭 확률에 대응한다. 상기 부착 계수의 관계를 이용하여, Ar, C4F8, O2, CO 혼합 가스 프로세스에 있어서의 측면 부착량의 홀 어스펙트비 의존성을 구한 개념도를 도 1에 도시한다. 부착 계수의 관계에 의해, C는 마스크에 대한 보호막이 될 수 있지만, 곡선(102)으로 나타낸 바와 같이 홀의 어스펙트비가 높아지면, 홀 내에의 도달량은 격감한다. 한편, CF2는 곡선(103)으로 나타낸 바와 같이 홀의 어스펙트비가 높아지더라도 거의 감소하지 않는다. 이들에 대하여, F 및 O는 홀 상부에서 피착성 래디컬 C 및 CF2와 반응하기 때문에, 곡선(101)으로 나타낸 바와 같이 어스펙트비가 높은 홀인 경우 저면 부근에의 도달량이 적어진다.
어스펙트비가 높은 홀을 가공하기 위해서는, 과도한 CF2에 의한 에칭 정지를 억제하기 위해서, O 및 F 래디컬을 대량으로 공급할 필요가 있다. 이 때문에, 홀의 얕은 부분에서는 O 및 F 래디컬이 과도해지고, C 및 CF2에 의한 측벽 피착막이 거의 형성되지 않는다. 이 때문에, 홀 상부에서 산란된 이온이 홀 측면에 입사하면, SiO2막이 에칭(혹은 스퍼터)되어 보잉을 야기하는 것이다. C 및 CF2로 형성된 피착막이 2F 및 O로 에칭된다고 상정하는 경우, 도 2의 곡선(201)으로 나타낸 바와 같은 가공 형상의 치수 시프트가 생긴다. 여기서, 마이너스의 치수 시프트가 보잉이다. 보잉이 어스펙트비 3.5 정도에서 생긴다.
동일 조건으로 홀을 에칭(이후, 무제어 에칭으로 부름)하는 경우, 어스펙트비가 가장 높은 홀에 F 및 O 래디컬의 양을 맞출 필요가 있다. 그러나, 홀 어스펙 트비는 에칭의 진행에 따라 증가하기 때문에, 에칭 초기에서는 레지스트 막 두께를 더하더라도, 직경 0.2㎛ 이하의 어스펙트비 3정도이다. 이 초기 어스펙트비는 디바이스의 미세화가 진행되게 되면 레지스트 막 두께가 얇아지기 때문에, 반도체 디바이스의 세대에 따라 별로 변하지 않는다. 이와 같이, 초기의 어스펙트비가 작기 때문에, 무제어 에칭에서는 에칭 초기에는 F 및 O가 과도해져 있다.
이상과 같은 이유로부터, O2 유량 및 CO 유량을 에칭 시간의 진행과 함께 증가시키면, 보잉을 저감할 수 있다. O2를 유량 0㎖/min으로부터 8㎖/min으로, CO 유량을 50㎖/min으로부터 120㎖/min으로, 시간에 비례하여 증가시킨 경우의 가공 형상의 치수 시프트를 도 2 곡선(202)으로 나타낸다. 이와 같이, 과도한 O를 저감함으로써 보잉이 현저하게 저감한다.
그러나, 단순히 유량을 시간 변화시킨 것으로는, 장치의 상태에 의존한 에칭·정지의 발생, 유량의 응답이 느린 이유, 제어 방법이 배관의 길이, 유량 컨트롤러의 기종 등에 의존한다. 이들에 대응하는 수단으로서, 산화막 에칭의 진행을 모니터하고, 이 모니터 데이터를 기초로 유량을 제어하는 방법, 바이어스 인가 등의 응답 시간이 짧은 것을 이용하여 과도한 F 및 O를 제거하는 방법, 또한 이들을 조합한 수법 등이 유효하다. 에칭의 진행을 모니터하는 방법으로서는 플라즈마의 발광 스펙트럼, 광학적인 막 두께 측정기, 질량 분석기, 레이저 도입 발광 스펙트럼 등을 들 수 있다. 또한, 2개 이상의 전자 온도 영역을 제어할 수 있는 경우, 전자 온도 영역의 폭의 제어에 의해 F의 해리를 컨트롤하는 수단이 있다.
유기 규소막 및 유기 절연막에 있어서는, 과도한 O 혹은 F 혹은 Cl에 의해 보잉이 발생하는 것 외에, 과도한 N 래디컬에서도 마찬가지로 보잉이 발생한다. 따라서, O, F, Cl 및 N 중 어느 하나를 과도한 래디컬을 억제함으로써 보잉은 저감된다.
본 발명은 산화막 에칭에 있어서 에칭 시간의 진행과 함께, O 및 F 래디컬 입사량을 조정하고, 보잉을 억제하여 수직 또한 어스펙트비가 높은 가공 형상이 얻어지는 에칭 방법을 제공하는 것이다. 유기물을 포함하는 절연막의 에칭에 있어서는, 이 외, N 래디컬의 입사량을 조정함으로써, 보잉을 억제하여 수직 또한 어스펙트비가 높은 가공 형상이 얻어지는 에칭 방법을 제공하는 것이다.
(실시예 1)
도 3의 장치를 이용한 실시예에 관해서 설명한다. 이 장치에서는 플라즈마 처리실(1)의 내부에 안테나(23), 안테나 유전체(28), 및 처리대(5)가 설치되어 있다. 플라즈마 처리실(1)에 에칭 가스를 안테나(23)에 설치된 가스 도입구(24)로부터 도입하고, 고주파 전원(17)에 있어서 생성한 300MHz로부터 900MHz 간의 고주파를 안테나(23)로부터 플라즈마 처리실(35)에 도입하여 가스 플라즈마를 발생시킨다. 효율적으로 플라즈마 처리실에 효율적으로 고주파가 전파되도록, 안테나(23)와 안테나 접지(29) 간에서 고주파가 원하는 모드(여기서는, TM01)로 공명하도록 안테나의 외부 직경과 안테나 유전체(28)의 재질이 정해져 있다. 고주파는 안테나와 안테나 접지간에서 공명하고, 안테나 유전체의 주변부로부터 플라즈마 처리실에 전파된다. 고효율 방전을 위해 자장 발생용의 솔레노이드 코일(4)을 플라즈마 처리실 주변에 3개 배치하고, 0으로부터 320가우스 간의 자장이 처리대의 거의 바로 위에 오도록 2개의 코일 전류를 제어하고, 전자 사이클로트론 공명(ECR)을 이용하여 전자 밀도가 1011개/㎤ 이상의 고밀도 플라즈마를 발생시킨다. 플라즈마 처리실(1)에는 처리대(5)가 있고, 이 위에 피처리물(6)을 설치하여 가스 플라즈마에 의해 에칭 처리한다. 에칭 가스는 가스 유량 컨트롤러(10)를 통해서 플라즈마 처리실(1)에 도입되어, 배기 펌프(7)에 의해 플라즈마 처리실(1)의 밖으로 배기된다. 피처리물을 설치하는 처리대(5)에는 고주파 전원(12)을 구비하고, 400KHz로부터 13.56MHz까지의 고주파 바이어스를 인가할 수 있다. 처리대의 위치는 안테나로부터 거리가 20㎜으로부터 150㎜의 범위에서 고정할 수 있다. 처리대(5)의 주변에 폭 30㎜ 정도(5㎜ 이상 100㎜ 이하로 피처리물 주변의 F소비 효과가 있다)의 포커스 링(25)이 웨이퍼 주변부에 설치할 수 있는 구조로 되어 있고, 이 포커스 링으로 웨이퍼에 인가되는 고주파가 컨덴서(26)에서 분기하여 10%로부터 20% 정도 인가되도록 되어 있다. 이 포커스 링은 하부가 Al이고 상부가 결정 Si의 2층 구조로, 불순물 도핑된 Si나 SiC를 설치할 수도 있다. 안테나(23)에는 고주파 전원(17)과는 다른 주파수(10kHz로부터 27MHz)를 인가할 수 있도록, 필터 회로(19)에 고주파 전원(20)이 접속되어 있다. 안테나(23)의 재질은, 플라즈마 처리실측은 불순물 도핑된 Si이고, 그 반대측은 Al이다.
이 장치에 피처리물로서 도 4에 도시한 구조를 갖는 8인치 실리콘 웨이퍼를 반송한다. 실리콘 웨이퍼(406) 상에는 두께 4㎚의 게이트 산화막(405), 그 위의 일부에 다결정 Si와 W로 형성된 두께 200㎚ 폭 100㎚의 게이트 전극(404)이 형성되어 있다. 게이트 전극과 게이트 산화막 상에는, 두께(가장 두꺼운 부분에서) 2000㎚의 산화막(403 : SOG와 CVD 산화막)이 형성되어 있다. 그 상부에는, 두께 80㎚의 반사 방지막(402)과 직경 120㎚의 홀 패턴이 노광 현상된 레지스트 마스크(401)가 500㎚ 형성되어 있다. 게이트 전극간에 있는 산화막의 폭은 약 160㎚이다. 반사 방지막은 N2와 CF4 혼합 가스 플라즈마에 의해 이미 에칭되어 있다.
이 장치에, Ar 1250㎖/min, C5F8을 24㎖/min, O2를 30㎖/min을 가스 도입구로부터 플라즈마 처리실에 도입하고 가스 압력을 2.5Pa로 한다. 450MHz, 1.8㎾의 고주파에 의해 가스 플라즈마를 생성하고, 처리대에 800kHz, 2000W의 바이어스를 인가하여 산화막을 에칭한다. 웨이퍼 표면으로부터 웨이퍼 대향면인 안테나(23)까지의 거리(갭)가 50㎜로 되도록 처리대의 높이를 조정하고, 웨이퍼 중심의 바로 위 35㎜의 위치 및 웨이퍼 주변의 바로 위 40㎜의 위치에서 자장 강도가 160가우스, 그 위치에 있어서의 자장 경사가 8가우스/㎝로 되도록 코일 전류를 조정한다. 안테나에는 13.56MHz의 고주파 바이어스를 200W 인가한다.
이 조건으로, 120㎚ 직경의 홀의 산화막 에칭 속도는 약 700㎚/min이고, 레지스트에 대한 선택비는 8정도이다. 에칭은 약 170초로 저면의 Si에 도달하지만, 컨택트를 확실하게 하기 위해서, 토탈로 약 220초간 에칭을 행한다. 이 때의 가공 형상은 도 4의 가공 형상(408)이 되고, 홀 상부에서 산소 과잉에 의해 보잉이 발생 한다. 보잉 위치의 치수 시프트는 20㎚ 정도이다. O2 유량이 가공하는 홀의 어스펙트비에 의존하고, 어스펙트비 10에서는 에칭이 종료될 때까지 O2 유량을 초기 유량에 비해 60% 증가, 어스펙트비 20에서는 120% 정도 증가시킬 필요가 있다.
보잉을 저감하기 위해서, O2 유량을 에칭 개시시에 15㎖/min으로 하고, 에칭이 10초 진행할 때마다 0.8㎖/min의 O2 유량을 증가시켜, O2 유량 30㎖/min 이후는 일정해지도록 제어한다. 이 조건으로 에칭을 행하면, 에칭 초기에 과도한 산소가 적어지기 때문에, 보호막이 형성되어 보잉이 대폭 억제되고, 도 4의 가공 형상(409)과 같이 에칭된다. 에칭 중의 토탈의 O 래디컬 입사량도 적어지기 때문에, 레지스트 마스크의 잔막량도 30% 정도 많아진다.
상기, O2 유량의 제어는 에칭 정지를 하는데 O2 유량이 빠듯하기 때문에, 프로세스의 안정성이 염려된다. 프로세스의 안정성을 보다 확실하게 하기 위해서, 발광 스펙트럼을 측정하면서 O2 유량을 제어한다. 도 1의 장치에 발광 분광기(40)를 광 파이버(41)를 통해서 진공 처리실에 설치된 창(36)에 접속하고, 분광기(40)와 제어용 컴퓨터(35)를 데이터선(37)으로 접속한다. 발광 분광기에서는 산화막의 에칭제인 CF2(280㎚ 부근)와 반응 생성물 SiF(440㎚ 부근)의 발광을 관측한다. 에칭 정지가 발생하면, CF2가 증가하고, SiF가 감소한다. 정밀도를 향상시키기 위해서, SiF/CF2 발광비의 감소에 의해 에칭 속도의 저하를 안다. 비에칭 면적 5% 정도 에서는, 에칭의 유무에 의해 이 발광 강도비는 10% 정도 변화한다. 이 발광 강도비의 변화에 의해 O2 유량을 증가시킴으로써, 장치 상태가 다소 변화하더라도 에칭 정지의 문제가 없고, 안정되어 보잉이 적은 가공 형상을 얻을 수 있다. 여기서 말하는 장치 상태는 진공 처리실 내벽면의 피착물의 두께, 장시간 사용 후의 상태, 장치간의 미묘한 차 등이다.
도 3의 장치에 있어서 가스 유량 컨트롤러(10)를 제어용 컴퓨터(35)에 접속하고, O2 유량을 발광 강도비를 기초로 제어한다. 에칭 조건은 상기한 바와 같이 하고, O2 초기 유량을 15㎖/min으로 하고, 최대 O2 유량을 30㎖/min으로 한다.
상기 에칭 조건에 대하여, SiF/CF2 발광 강도비가 약 1초간에 0.5% 감소하면 O2 유량을 1㎖/min 증가하도록 제어 컴퓨터로 유량을 제어한다. O2 유량은 순차 증가하고, 최대 30㎖/min으로 된다. 이 제어를 이용하면 장치의 상태에 의존하지 않고 보잉이 적은 에칭 가공 형상을 얻을 수 있다. 동시에 레지스트 마스크의 잔막량도 증가한다.
발광 스펙트럼은 다른 파장의 CF2 및 SiF를 이용하여도 마찬가지의 제어가 가능하다. 발광 강도로서는, 이 외, C2의 변화로 제어하는 것도 가능하다. 또한, 유기 산화 규소의 경우, CO나 O의 발광 강도의 변화로 제어하여도 좋다.
O 래디컬의 입사량을 저감하는 방법으로서, 장치 내에 O 래디컬을 소비시키는 기구를 설치하는 수단이 있다. 도 3의 장치에서, 안테나(23)의 재질을 불순물 도핑한 SiC를 이용하면, 안테나 바이어스 인가에 의해 C와 O가 반응하여 O가 소비된다. 따라서, 안테나 바이어스를 조정하고, O입사량을 컨트롤할 수 있다. 특히, 이 경우, 웨이퍼와 안테나의 거리가 짧은 쪽이 안테나에서의 소비 효과가 크고, 웨이퍼와 안테나 표면의 거리를 130㎜ 이상으로 하면, 안테나의 반응 생성물이 재해리하여 O를 발생하기 때문에 바람직하지 못하다.
상술한 것과 같은 가스를 이용하여, Ar 1250㎖/min, C5F8을 24㎖/min로 O2 유량을 25㎖/min으로 한다. 안테나 바이어스 파워 이외의 조건은 상기와 동일하게 한다. 에칭 개시시에 안테나 바이어스 파워를 800W로 한다. 안테나 SiC의 삭감량은 안테나 바이어스 파워에 비례하기 때문에, O의 소비량도 거의 이에 비례한다. 안테나 바이어스를 800W로부터 10초마다 약 40W씩 100W가 될 때까지 저감한다. 이 안테나 바이어스의 조정에 의해 과도한 O 래디컬량은 억제되고, 보잉이 거의 생기지 않는다. 동시에 레지스트 마스크의 잔막량도 증가한다.
안테나 바이어스는 전원과 제어 컴퓨터를 접속함으로써, CF2/SiF 발광 강도비의 변화로 제어하는 경우, 마찬가지의 결과가 얻어짐과 동시에, 안정된 가공 형상이 얻어진다.
배기성을 확보하는(에칭 정지를 막음) 가스로서 O2 대신에, CF4, C2F6 , SiF4, SF6, CF3OF, CF2(OF)2, CF3I 등의 F함유 가스를 이용하여도 마찬가지의 결과가 얻어진다. F 래디컬로 배기성을 확보하는 경우, 안테나로서 SiC 대신에 Si를 이용하여도 마찬가지의 결과가 얻어진다. 이 외, CO 가스라도 마찬가지의 효과가 얻어진 다. N2 가스 첨가에 의해 배기성을 확보하는 경우, C 및 SiC의 안테나를 이용하여도 좋다.
안테나로 과잉 F 및 O를 제거하는 경우, 안테나재로서 C, 도전성 유기물 등이라도 마찬가지의 효과가 얻어진다. 바이어스가 인가되는 정도의 두께이면 안테나재로서 절연체를 이용하여도 좋고, 두께 2로부터 6㎜ 정도의 폴리이미드판, 폴리에틸이미드 기판 등의 유기물, 및 불순물이 적은 SiC판이라도 마찬가지의 효과가 얻어진다.
에칭 가스로서 C5F8에 한하지 않고, CHF3, C2F4, C3F6, C4F6, C4F8, C5F6 , C6 F6, C2F4H2, C2F5H, C3F6H2 , C3F7H를 이용하여도 마찬가지의 효과가 얻어진다. 희석 가스로서는 Ar에 한하지 않고, He, Ne, Kr 혹은 Xe 가스를 이용하여도 좋다.
F의 발생량을 제어하는 방법으로서, 플라즈마의 ECR 영역 이외의 전자 온도가 낮은 부분 F가 선택적으로 발생하기 때문에, ECR 영역의 자장 경사를 제어하여 F 래디컬의 양을 제어함으로써도 마찬가지의 효과가 얻어진다. ECR 영역의 확대는 자장 경사에 반비례하기 때문에, 에칭 초기는 자장 경사를 작게 하고, 에칭의 경과와 함께 자장 경사를 크게 하면 좋다. 이 때, 이온의 입사량이 자장 경사를 크게 하면 작아지기 때문에, 플라즈마를 생성하기 위한 고주파 파워를 동시에 크게 할 필요가 있다. 구체적으로는, 고주파(UHF)의 주파수가 450MHz인 경우, 웨이퍼 중심 상부의 자장 강도가 160G가 되는 위치에서의 자장 경사를 4G/㎝로부터 20G/㎝으로 시간 경과와 함께 증가시키고, 동시에 UHF 파워를 1.6㎾로부터 2.0㎾로 높게 하면 좋다. 자장 경사를 발광 스펙트럼으로 상기와 같이 컨트롤하여도 좋다.
웨이퍼와 웨이퍼 대항면(안테나)의 거리를 조절하여도 상기와 마찬가지의 결과가 얻어진다.
피에칭막이 유기 산화 규소막의 경우도 마찬가지의 효과가 얻어진다.
(실시예 2)
도 5의 장치를 이용한 다른 실시예에 관해서 설명한다. 이 장치에서는, 도 3의 장치에서 하부 전극의 고주파 전원(12)으로부터 파워 분배기(43)로 파워를 분할하여 위상을 조정하여 안테나에 바이어스를 인가할 수 있는 구조로 되어 있다.
이 장치에, 피처리물로서 도 6에 도시한 구조를 갖는 8인치 실리콘 웨이퍼를 반송한다. 도면에는 기재하고 있지 않지만, 실리콘 웨이퍼 상에는 트랜지스터 구조가 있고 그 위는 산화막층(607)으로 피복되어 있다. 산화막(607) 상에는, Cu 배선(608)이 형성되어 그 주변은 산화막(605) 및 유기 절연막(606)으로 피복되어 있다. Cu 배선의 상에는 두께 500㎚의 유기 절연막(604), 두께 50㎚의 산화막(603)이 형성되고, 유기 절연막의 상하부는 절연물의 접착제로 접합되어 있다. 또한 그 상부에는 두께 80㎚의 반사 방지막(602)과 직경 150㎚의 홀 패턴이 노광 현상된 레지스트 마스크(601)가 600㎚ 형성되어 있다. 반사 방지막은 N2와 O2의 혼합 가스 플라즈마에 의해 이미 에칭되어 있다.
이 장치에, Ar 500㎖/min, C4F8을 20㎖/min, O2를 10㎖/min을 가스 도입구로부터 플라즈마 처리실에 도입하고 가스 압력을 2.0Pa로서 산화막을 에칭한다. 다 음에 유기 절연막을 에칭하기 위해서, NH3 가스를 100㎖/min 도입하고, 가스 압력을 3Pa, 전원 주파수를 450MHz로 하고, 파워1.0㎾를 안테나로부터 도입하여 가스 플라즈마를 생성한다. 안테나에는 800kHz의 고주파 바이어스가 100W 인가되도록 분배기(43)의 컨덴서 및 코일을 조정한다. 웨이퍼 표면으로부터 웨이퍼 대향면인 안테나(23)까지의 거리(갭)가 70㎜가 되도록 처리대의 높이를 조정하고, 웨이퍼 중심의 바로 위 35㎜의 위치 및 웨이퍼 주변의 바로 위 50㎜의 위치에 있어서의 자장 강도가 160가우스, 웨이퍼 중심 상의 자장 강도 160가우스의 위치에서의 자장 경사가 12가우스/㎝가 되도록 코일 전류를 조정한다. 처리대에 400kHz, 300W의 바이어스를 인가하고, 유기막을 에칭한다.
이 조건으로, 150㎚ 직경의 홀의 산화막 에칭 속도는 약 500㎚/min이고, 레지스트에 대한 선택비는 1.3 정도이다. 에칭은 약 60초로 저면의 Cu에 도달하지만, 컨택트를 확실하게 하기 위해서, 약 80초 에칭한다. 이 때의 가공 형상은 홀 상부에서의 N 과잉에 의해, 보잉이 발생한다.
H는 N과 측면에서 반응하여 N을 제거하는 효과가 있기 때문에, 에칭 초기에 H2를 24㎖/min 첨가하고, 10초마다 4㎖/min씩 삭감한다. 도입하는 N의 양에 대하여, 에칭 초기에 5%로부터 50%의 H2를 첨가하면 효과가 있다. 에칭 초기의 과잉 N이 적어지고, 도 6의 가공 형상(610)으로 나타낸 바와 같이 보잉이 적은 가공 형상이 얻어진다. H2 대신에 CH4, C2H6, C2H2 , CH3OH 등을 이용하여도 마찬가지이고, 또한 이들의 첨가 가스가 가연성이기 때문에 Ar 등의 희가스로 희석하여도 마찬가지 의 결과가 얻어진다. 에칭 가스로서 NH3을 이용하였지만, N2와 H2의 혼합 가스라도 마찬가지로 H2 유량의 조정으로 거의 동일 효과가 얻어진다. 에칭 가스로서 N2와 O2를 이용하는 경우에는, O의 반응성이 크기 때문에, O2 유량의 조정으로 마찬가지의 효과가 얻어진다.
안테나재로서 C 혹은 SiC를 이용하는 경우, 안테나 바이어스의 조정에 의해, 상기 산화막 에칭의 경우와 마찬가지로 과잉 N 혹은 과잉 O를 억제함으로써, 보잉이 적은 가공 형상이 얻어진다.
발광 스펙트럼에 의해서 안테나 바이어스 혹은 가스 유량을 조정하는 경우, CN 발광 강도가 에칭 속도에 관련되기 때문에, CN의 발광 강도가 작아짐에 따라서, H2, CH4 등의 유량을 감소시키면 좋고, O2 유량의 경우 CN 발광 강도가 작아짐에 따라, 증가시키면 보잉이 작게 억제된다.
상기는 유기 절연막의 홀 가공에 적용하였지만, 홈 패턴의 가공에 있어서도 마찬가지로 보잉을 작게 할 수 있다.
(실시예 3)
다음에 도 7의 장치를 이용한 다른 실시예에 관해서 설명한다. 이 장치에서는 플라즈마 처리실(1)에 가스 도입구(66)로부터 에칭 가스를 도입하고, 제1 고주파 전원(61) 및 제2 고주파 전원(62)에 있어서 0.5-15MHz 간의 고주파를 발생시키고, 이 고주파를 링 안테나(혹은 루프 안테나 : 63, 64)로부터 각각 세라믹 재료(65)를 통해서 플라즈마 처리실(1)에 도입하여 가스 플라즈마를 발생시킨다. 플라즈마의 전자 밀도는 1011개/㎤ 이상의 고밀도 플라즈마로 된다. 플라즈마 처리실(1)에는 처리대(5)가 있고, 이 위에 피처리물(6)을 설치하여 가스 플라즈마에 의해 에칭 처리한다. 에칭 가스는 가스 유량 제어 장치를 통해서 플라즈마 처리실(1)에 도입되어, 배기 펌프(7)에 의해 플라즈마 처리실(1)의 밖으로 배기된다. 피처리물을 설치하는 처리대(5)에는 고주파 전원(12)을 구비하고, 400KHz로부터 13.56MHz까지의 고주파 바이어스를 인가할 수 있다. 웨이퍼 대향면은 불순물을 포함하는 Si와 SiC가 각각 약 30%와 약 70%의 세라믹 재료(65)로, 접지하고 있다. 웨이퍼와 세라믹 재료의 내면까지의 거리는 20㎜로부터 150㎜ 간에서 조정할 수 있도록 처리대(5)에 상하 기구가 설치되어 있다.
이 장치에, 피처리물로서 8인치 실리콘 웨이퍼를 반송한다. 이 실리콘 웨이퍼 상에는 두께 2㎛의 산화막이 형성되고, 그 상부에는 마스크 패턴을 전사한 레지스트 마스크가 형성되어 있다. 레지스트 마스크에는 150㎚ 직경의 홀이 형성되어 있다.
이 장치에, Ar 50㎖/min, C3F8을 20㎖/min, Si(OCH3)2F2 를 4㎖/min 가스 도입구로부터 처리실에 도입하고 가스 압력을 0.7Pa로 하고, 웨이퍼와 세라믹 재료 내벽면까지의 거리를 70㎖가 되도록 처리대를 조정한다. 1.8MHz의 1000W의 고주파를 제1 링 안테나(63)에 인가하고, 2.2MHz의 700W의 고주파를 제2 링 안테나(64)에 인가하여, 가스 플라즈마를 발생시키고, 처리대에 2MHz, 1200W의 바이어스를 인가하여 산화막을 에칭한다. 이 조건에서는 에칭 속도는 약 600㎚/min이지만, 보잉이 발생한다.
과도한 F를 저감하기 위해서, 에칭 중에 Si(OCH3)2F2 유량을 14㎖/min으로부터 4㎖/min으로 줄여 에칭을 행한다. 유량의 변화량은 20초마다 1㎖/min으로 하였다. 과도한 F가 Si 및 CH3으로 제거되기 때문에, 보잉은 대폭적으로 저감한다.
가스종으로서는 Si(OCH3)F2 외에, Si(CH3)2F2, Si(CH 3)2Cl2, Si(OCH3)2Cl2, Si(CH3)3H, Si(CH3)2H2, SiH4, Si2 H6, SiCl2H2 등이라도 좋다.
에칭 가스로서 C3F8에 한하지 않고, CHF3, C2F4, C3F6, C4F6, C4F8, C5F6 , C5F8, C6F6, C2F4H2, C2F5H, C 3F6H2, C3F7H를 이용하여, 홀 배기성을 확보하기 위해서 O2 첨가하는 경우라도 마찬가지의 효과가 얻어진다. 희석 가스로서는, Ar에 한하지 않고, He, Ne, Kr 혹은 Xe 가스를 이용하여도 좋다.
발광 스펙트럼의 측정 장치와 매스플로우 컨트롤러를 도 3에 도시한 것과 마찬가지로 접속하면, 발광 스펙트럼으로 유량을 제어하는 것도 가능하다.
에칭 가스로서는, 실시예 1에서 이용하는 가스를 이용하여도, 실시예 1과 마찬가지의 제어로 보잉을 저감할 수 있다.
실시예에서 이용한 장치 외에, 도 7에서 도시한 공동 공진기를 갖는 에칭 장치나, 도 8에 도시한 대기 안테나의 에칭 장치, 평행 평판형의 장치라도 마찬가지의 효과가 얻어진다. 도 7 및 도 8의 장치에는 플라즈마가 접촉하는 부분에 안테나 등의 전극이 없기 때문에, 플라즈마 처리실 내에 Si판, SiC판, C판 등을 설치하 고, 이것에 고주파 바이어스를 인가함으로써, 안테나와 마찬가지의 효과를 얻을 수 있다.
본 발명에 의해, 에칭 중의 F 및 O 래디컬 입사량이 적절하게 제어되기 때문에, 에칭 속도 및 선택성을 유지하여 보잉이 억제되기 때문에, 어스펙트비가 높은 컨택트홀 및 유기물을 포함하는 박막의 에칭에 있어서, 높은 수직 가공 형상이 얻어진다.
본 발명에 의해, 반도체 디바이스 미세 홀 가공 및 절연막의 홈 가공으로 수직성이 향상하기 때문에, 디바이스의 불량이 적어진다.

Claims (21)

  1. 플라즈마 처리 시스템으로서,
    진공 펌프에 의해 진공 상태로 유지되는 처리실,
    상기 처리실 내에 있고, 상기 처리실로 가스를 도입하기 위한 가스 도입 수단,
    도입된 가스를 상기 처리실 내에서 플라즈마로 변환하는 플라즈마 생성 수단,
    상기 플라즈마와 상기 플라즈마로 처리되는 피처리물이 접촉 또는 비접촉 상태가 되도록 하는, 상기 처리실 내의 상기 피처리물용 지지대를 포함하고,
    처리 시간과 함께 상기 플라즈마 중의 래디컬량을 변화시키는 것을 특징으로 하는 플라즈마 처리 시스템.
  2. 제1항에 있어서,
    제1 고주파를 상기 처리실로 도입하기 위해 배치된 전극 또는 안테나,
    제2 고주파를 상기 전극 또는 안테나에 인가하는 수단을 포함하고,
    상기 제2 고주파의 파워를 처리 시간과 함께 변화시킴으로써 플라즈마 중의 래디컬량을 변화시키는 것을 특징으로 하는 플라즈마 처리 시스템.
  3. 제1항에 있어서,
    가스 유량을 처리 시간과 함께 변화시킴으로써 플라즈마 중의 래디컬량을 변화시키는 것을 특징으로 하는 플라즈마 처리 시스템.
  4. 제1항에 있어서,
    상기 피처리물의 상태 또는 플라즈마 중의 래디컬을 계측하는 수단을 포함하고,
    상기 계측하는 수단과 동기하여 래디컬량을 변화시키는 것을 특징으로 하는 플라즈마 처리 시스템.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    변화될 래디컬이 O, F 또는 N인 것을 특징으로 하는 플라즈마 처리 시스템.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 피처리물 상에 형성된 절연막을 에칭하는 것을 특징으로 하는 플라즈마 처리 시스템.
  7. 제6항에 있어서,
    상기 피처리물 상에 형성된 절연막은 산화막이고, 플라즈마의 계측 수단은 발광 계측기로, SiF/CF2의 발광 강도비를 계측하는 것을 특징으로 하는 플라즈마 처리 시스템.
  8. 제6항에 있어서,
    상기 피처리물 상에 형성된 절연막은 유기막이고, 플라즈마의 계측 수단은 발광 계측기로, CN의 발광 강도를 측정하는 것을 특징으로 하는 플라즈마 처리 시스템.
  9. 제2항에 있어서,
    상기 제2 고주파를 인가하는 전극 혹은 안테나가 Si 또는 C를 포함하는 것을 특징으로 하는 플라즈마 처리 시스템.
  10. 제2항에 있어서,
    상기 제1 고주파의 주파수는 300MHz 내지 900MHz이고, 상기 제1 고주파를 진공 처리 실내에 설치된 평판 안테나를 이용하여 도입하고,
    상기 플라즈마 처리 시스템은,
    진공 처리실 주변에 설치되고, 자기장을 인가하여 전자 사이클로트론 공명에 의해 플라즈마를 생성하도록 배치된 솔레노이드 코일을 더 포함하고,
    상기 평판 안테나와 상기 피처리물 표면의 거리가 20㎜로부터 150㎜인 것을 특징으로 하는 플라즈마 처리 시스템.
  11. 플라즈마 처리 방법으로서,
    플라즈마 처리실에 제1 고주파를 도입하는 단계,
    도입된 상기 제1 고주파에 의해 처리실에 플라즈마를 생성하는 단계,
    피처리물을 플라즈마 처리하는 단계, 및
    처리 시간과 함께 플라즈마 중의 해리 래디컬량을 제어하는 단계
    를 포함하는 것을 특징으로 하는 플라즈마 처리 방법.
  12. 제11항에 있어서,
    전극 혹은 상기 제1 고주파를 도입하기 위해서 설치된 안테나에 제2 고주파 파워를 처리 시간과 함께 변화시켜 인가함으로써, 플라즈마 중의 래디컬량을 변화시키는 것을 특징으로 하는 플라즈마 처리 방법.
  13. 제11항에 있어서,
    가스 유량을 처리 시간과 함께 변화시킴으로써 플라즈마 중의 래디컬량을 변화시키는 것을 특징으로 하는 플라즈마 처리 방법.
  14. 제11항에 있어서,
    피처리물의 상태 혹은 플라즈마 중의 래디컬을 계측하는 수단과 동기하여 래디컬량을 변화시키는 것을 특징으로 하는 플라즈마 처리 방법.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서,
    변화시키는 래디컬이 O, F 또는 N인 것을 특징으로 하는 플라즈마 처리 방법.
  16. 제11항 내지 제14항 중 어느 한 항에 있어서,
    피처리물 상에 형성된 절연막을 에칭하는 것을 특징으로 하는 플라즈마 처리 방법.
  17. 제16항에 있어서,
    피처리물 상에 형성된 상기 절연막은 산화막이고, 플라즈마 중의 SiF/CF2의 발광 강도비에 동기하여 래디컬량을 변화시키는 것을 특징으로 하는 플라즈마 처리 방법.
  18. 제16항에 있어서,
    피처리물 상에 형성된 상기 절연막이 유기막이고, 플라즈마 중의 CN의 발광 강도에 동기하여 래디컬량을 변화시키는 것을 특징으로 하는 플라즈마 처리 방법.
  19. 제12항에 있어서,
    제2 고주파가 인가되는 전극 또는 안테나는 Si 또는 C를 포함하는 재료인 것을 특징으로 하는 플라즈마 처리 방법.
  20. 드라이 에칭 시스템으로서,
    플라즈마 분위기를 유지하는 플라즈마 처리실,
    상기 플라즈마 처리실 내의 위치에서 피처리물을 지지하기 위한 지지 부재,
    상기 플라즈마 처리실에 위치된 가스 도입구,
    상기 가스 도입구에 접속되고, 프로세스 가스를 제어하는 가스 유량 컨트롤러,
    상기 플라즈마 분위기의 반응 생성물 및 에칭제의 발광을 모니터하기 위한 발광 분광기, 및
    상기 발광 분광기 및 상기 가스 유량 컨트롤러에 전기적으로 접속된 컴퓨터를 포함하고,
    상기 가스 유량 컨트롤러는 상기 발광 분광기에 의해 계측된 발광 강도비에 기초하여 상기 컴퓨터에 의해 제어되는 것을 특징으로 하는 드라이 에칭 시스템.
  21. 제20항에 있어서,
    상기 발광 분광기는 상기 플라즈마 처리실에 설치된 창에 광 파이버를 통해 접속되는 것을 특징으로 하는 드라이 에칭 시스템.
KR1020000059670A 1999-10-12 2000-10-11 플라즈마 처리 장치 및 처리 방법 KR100740028B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28914899A JP2001110784A (ja) 1999-10-12 1999-10-12 プラズマ処理装置および処理方法
JP1999-289148 1999-10-12

Publications (2)

Publication Number Publication Date
KR20010050947A KR20010050947A (ko) 2001-06-25
KR100740028B1 true KR100740028B1 (ko) 2007-07-18

Family

ID=17739391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000059670A KR100740028B1 (ko) 1999-10-12 2000-10-11 플라즈마 처리 장치 및 처리 방법

Country Status (4)

Country Link
US (1) US6475918B1 (ko)
JP (1) JP2001110784A (ko)
KR (1) KR100740028B1 (ko)
TW (1) TW494485B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4381526B2 (ja) * 1999-10-26 2009-12-09 東京エレクトロン株式会社 プラズマエッチング方法
JP4566373B2 (ja) * 2000-09-21 2010-10-20 東京エレクトロン株式会社 酸化膜エッチング方法
JP2003017473A (ja) * 2001-06-29 2003-01-17 Toshiba Corp プラズマ処理装置とプラズマ処理方法および半導体装置の製造方法
US6914004B2 (en) * 2001-09-28 2005-07-05 Texas Instruments Incorporated Method for via etching in organo-silica-glass
US20030228768A1 (en) * 2002-06-05 2003-12-11 Applied Materials, Inc. Dielectric etching with reduced striation
US7547635B2 (en) 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
AU2003244166A1 (en) * 2002-06-27 2004-01-19 Tokyo Electron Limited Plasma processing method
KR20040019608A (ko) * 2002-08-28 2004-03-06 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마처리장치 및 플라즈마처리방법
JP4024636B2 (ja) 2002-09-20 2007-12-19 富士通株式会社 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
US7144521B2 (en) * 2003-08-22 2006-12-05 Lam Research Corporation High aspect ratio etch using modulation of RF powers of various frequencies
JP2006351887A (ja) * 2005-06-17 2006-12-28 Hitachi High-Technologies Corp プラズマ処理装置
US7544270B2 (en) * 2005-11-14 2009-06-09 Infineon Technologies Ag Apparatus for processing a substrate
JP5568209B2 (ja) * 2007-03-01 2014-08-06 ピーエスフォー ルクスコ エスエイアールエル 半導体デバイスの製造方法および製造装置
US8986561B2 (en) 2008-12-26 2015-03-24 Tokyo Electron Limited Substrate processing method and storage medium
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法
WO2011040147A1 (ja) * 2009-09-29 2011-04-07 株式会社 アルバック プラズマエッチング装置
JP5740246B2 (ja) 2011-08-15 2015-06-24 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
US10504738B2 (en) * 2017-05-31 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Focus ring for plasma etcher
JP6764383B2 (ja) * 2017-09-20 2020-09-30 株式会社日立ハイテク プラズマ処理装置
WO2023069410A1 (en) * 2021-10-18 2023-04-27 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Etching methods using silicon-containing hydrofluorocarbons

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015713A (ko) * 1994-10-14 1996-05-22 세끼자와 다다시 반도체 제조장치 및 방법
US5535906A (en) * 1995-01-30 1996-07-16 Advanced Energy Industries, Inc. Multi-phase DC plasma processing system
KR19980069409A (ko) * 1996-03-01 1998-10-26 가나이쯔도무 플라즈마 처리장치 및 플라즈마 처리방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69725245T2 (de) * 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015713A (ko) * 1994-10-14 1996-05-22 세끼자와 다다시 반도체 제조장치 및 방법
US5535906A (en) * 1995-01-30 1996-07-16 Advanced Energy Industries, Inc. Multi-phase DC plasma processing system
KR19980069409A (ko) * 1996-03-01 1998-10-26 가나이쯔도무 플라즈마 처리장치 및 플라즈마 처리방법

Also Published As

Publication number Publication date
KR20010050947A (ko) 2001-06-25
TW494485B (en) 2002-07-11
US6475918B1 (en) 2002-11-05
JP2001110784A (ja) 2001-04-20

Similar Documents

Publication Publication Date Title
KR100740028B1 (ko) 플라즈마 처리 장치 및 처리 방법
US5404079A (en) Plasma generating apparatus
US8809199B2 (en) Method of etching features in silicon nitride films
EP0047663B1 (en) Microwave plasma etching
US5897713A (en) Plasma generating apparatus
KR100381117B1 (ko) 플라즈마 처리방법 및 장치
US20130344702A1 (en) Method of etching silicon nitride films
JP3868925B2 (ja) プラズマ処理装置
US9111727B2 (en) Plasma tuning rods in microwave resonator plasma sources
Chen et al. Very uniform and high aspect ratio anisotropy SiO 2 etching process in magnetic neutral loop discharge plasma
US6815369B2 (en) Method for monitoring deposition reaction during processing the surface of a semiconductor substrate
JP2003168676A (ja) 有機絶縁膜のエッチング方法
JP4335441B2 (ja) 有機反射防止膜のエッチングプロセス
JP2761172B2 (ja) プラズマ発生装置
JP3172340B2 (ja) プラズマ処理装置
JP4128365B2 (ja) エッチング方法及びエッチング装置
JP4605940B2 (ja) プラズマエッチング装置、プラズマエッチング方法および半導体装置の製造方法
JP3555447B2 (ja) ドライエッチング装置
KR102660694B1 (ko) 플라스마 처리 방법
JP2001073150A (ja) マイクロ波供給器及びプラズマ処理装置並びに処理方法
US6432730B2 (en) Plasma processing method and apparatus
KR102580124B1 (ko) 플라스마 처리 방법
JP3373466B2 (ja) プラズマ処理装置及びプラズマ処理方法
JPH0896990A (ja) プラズマ処理装置およびプラズマ処理方法
JP3854019B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 13