KR100738818B1 - Plasma Display Apparatus and Driving Method thereof - Google Patents

Plasma Display Apparatus and Driving Method thereof Download PDF

Info

Publication number
KR100738818B1
KR100738818B1 KR1020050098343A KR20050098343A KR100738818B1 KR 100738818 B1 KR100738818 B1 KR 100738818B1 KR 1020050098343 A KR1020050098343 A KR 1020050098343A KR 20050098343 A KR20050098343 A KR 20050098343A KR 100738818 B1 KR100738818 B1 KR 100738818B1
Authority
KR
South Korea
Prior art keywords
sustain
period
sustain electrode
voltage
bias voltage
Prior art date
Application number
KR1020050098343A
Other languages
Korean (ko)
Other versions
KR20070042427A (en
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050098343A priority Critical patent/KR100738818B1/en
Priority to CNA2006101533437A priority patent/CN1917010A/en
Publication of KR20070042427A publication Critical patent/KR20070042427A/en
Application granted granted Critical
Publication of KR100738818B1 publication Critical patent/KR100738818B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치 및 그의 구동방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof.

본 발명에 따른 플라즈마 디스플레이 장치 및 그의 구동방법은 다수개의 서브필드가 리셋 기간, 어드레스 기간, 서스테인 기간으로 나뉘어 상기 어드레스 기간에 복수의 서스테인 전극을 복수개의 서스테인전극 그룹으로 나누고, 상기 리셋기간의 셋다운 기간과 어드레스 기간동안 바이어스 전압이 인가되는 상기 복수개의 서스테인전극 그룹 중 적어도 어느 한 서스테인 전극 그룹에 상기 바이어스 전압보다 낮은 전압을 소정 기간동안 인가하고, 상기 바이어스 전압보다 낮은 전압이 인가되는 소정기간은 상기 복수개의 서스테인전극 그룹 중 스캔이 나중에 이루어지는 스캔전극에 대응하는 후반부 서스테인 그룹에서의 셋다운 기간과 어드레스 기간의 전반부인 것을 특징으로 한다.In the plasma display apparatus and its driving method according to the present invention, a plurality of subfields are divided into a reset period, an address period, and a sustain period, and the plurality of sustain electrodes are divided into a plurality of sustain electrode groups in the address period, and the set-down period of the reset period is performed. And a voltage lower than the bias voltage is applied to at least one sustain electrode group of the plurality of sustain electrode groups to which a bias voltage is applied during a predetermined period, and a predetermined period of time to which a voltage lower than the bias voltage is applied is the plurality of sustain electrode groups. And the first half of the set-down period and the address period in the latter half sustain group corresponding to the scan electrode which is scanned later among the three sustain electrode groups.

Description

플라즈마 디스플레이 장치 및 그의 구동방법{Plasma Display Apparatus and Driving Method thereof}Plasma display device and driving method thereof {Plasma Display Apparatus and Driving Method}

도 1은 종래 매트릭스 형태로 배열된 방전셀 구조를 갖는 3전극 교류 면방전형 PDP의 구조를 나타낸 사시도. 1 is a perspective view showing the structure of a three-electrode AC surface discharge type PDP having a discharge cell structure arranged in a matrix form according to the related art.

도 2는 종래의 플라즈마 디스플레이 패널의 구동 방법에 따른 파형도. 2 is a waveform diagram according to a driving method of a conventional plasma display panel.

도 3은 종래의 플라즈마 표시패널의 구동 파형에 따른 벽전하의 상태를 나타낸 도. 3 is a view showing a state of wall charges according to a driving waveform of a conventional plasma display panel.

도 4는 본 발명에 따른 플라즈마 디스플레이 장치를 개략적으로 나타낸 도. 4 schematically illustrates a plasma display device according to the present invention;

도 5는 본 발명에 따른 플라즈마 디스플레이 장치의 제 1구동방법을 설명하기 위한 파형도와 벽전하 상태를 나타낸 도.5 is a view showing a waveform diagram and a wall charge state for explaining a first driving method of the plasma display device according to the present invention;

도 6은 본 발명에 따른 플라즈마 디스플레이 장치의 제 2구동방법을 설명하기 위한 파형도.6 is a waveform diagram illustrating a second driving method of the plasma display device according to the present invention;

도 7은 본 발명에 따른 플라즈마 디스플레이 장치의 제 3구동방법을 설명하기 위한 파형도.7 is a waveform diagram illustrating a third driving method of the plasma display device according to the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 플라즈마 디스플레이 패널 121: 타이밍 콘트롤부100: plasma display panel 121: timing control unit

122 : 데이터 구동부 123 : 스캔 구동부122: data driver 123: scan driver

124 : 서스테인 구동부 125: 구동 전압 발생부124: sustain driver 125: drive voltage generator

본 발명은 플라즈마 디스플레이 장치 및 그의 구동방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof.

일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. In general, a plasma display panel (hereinafter referred to as "PDP") displays an image including a character or a graphic by emitting phosphors by 147 nm ultraviolet rays generated when a He + Xe or Ne + Xe inert mixed gas is discharged. Done.

도 1은 종래 매트릭스 형태로 배열된 방전셀 구조를 갖는 3전극 교류 면방전형 PDP의 구조를 나타낸 사시도이다. 도 1을 참조하면, 3전극 교류 면방전형 PDP(100)는 상부기판(10) 상에 형성 되어진 스캔전극(11a) 및 서스테인전극(12a)과, 하부기판(20) 상에 형성되어진 어드레스전극(22)을 구비한다. 스캔전극(11a)과 서스테인전극(12a) 각각은 투명전극 예를 들면, 인듐틴옥사이드(Indium-Tin-Oxide: ITO)로 형성된다. 스캔전극(11a)과 서스테인전극(12a) 각각에는 저항을 줄이기 위한금속버스전극(11b,12b)이 형성된다. 스캔전극(11a)과 서스테인전극(12a)이 형성된 상부기판(10)에는 상부 유전체 층(13a)과 보호막(14)이 적층된다. 상부 유전체 층(13a)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(14)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체 층(13a)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(14)으로는 통상산화마그네슘(MgO)이 이용된다.1 is a perspective view showing the structure of a three-electrode AC surface discharge type PDP having a discharge cell structure arranged in a matrix form. Referring to FIG. 1, the three-electrode AC surface discharge type PDP 100 includes a scan electrode 11a and a sustain electrode 12a formed on the upper substrate 10, and an address electrode formed on the lower substrate 20. 22). Each of the scan electrode 11a and the sustain electrode 12a is formed of a transparent electrode, for example, indium tin oxide (ITO). Metal bus electrodes 11b and 12b for reducing resistance are formed on each of the scan electrode 11a and the sustain electrode 12a. An upper dielectric layer 13a and a passivation layer 14 are stacked on the upper substrate 10 on which the scan electrode 11a and the sustain electrode 12a are formed. Wall charges generated during plasma discharge are accumulated in the upper dielectric layer 13a. The protective layer 14 prevents damage to the upper dielectric layer 13a due to sputtering generated during plasma discharge, and increases emission efficiency of secondary electrons. As the protective film 14, magnesium oxide (MgO) is usually used.

한편, 어드레스전극(22)이 형성된 하부기판(20) 상에는 하부 유전체 층(13b), 격벽(21)이 형성되며, 하부 유전체 층(13b)과 격벽(21)의 표면에는 형광체 층(23)이 도포된다. 어드레스전극(22)은 스캔전극(11a) 및 서스테인전극(12a)과 교차되는 방향으로 형성된다. 격벽(21)은 어드레스전극(22)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(23)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광선을 발생하게 된다. 상부기판(10)과 하부기판(20)사이 격벽(21)에 의해 구획된 방전셀의 방전공간에는 방전을 위한 He+Xe 또는 Ne+Xe 등의 불활성 혼합가스가 주입된다. 이와 같은 구조를 갖는 종래 PDP의 구동방법을 살펴보면 다음 도 2와 같다.Meanwhile, the lower dielectric layer 13b and the partition wall 21 are formed on the lower substrate 20 on which the address electrode 22 is formed, and the phosphor layer 23 is formed on the surfaces of the lower dielectric layer 13b and the partition wall 21. Is applied. The address electrode 22 is formed in the direction crossing the scan electrode 11a and the sustain electrode 12a. The partition wall 21 is formed in parallel with the address electrode 22 to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 23 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red (R), green (G), and blue (B). An inert mixed gas such as He + Xe or Ne + Xe for discharging is injected into the discharge space of the discharge cell partitioned by the partition wall 21 between the upper substrate 10 and the lower substrate 20. Looking at the driving method of the conventional PDP having such a structure as shown in FIG.

도 2는 종래의 플라즈마 디스플레이 패널의 구동 방법에 따른 파형도이다. 도 2에 도시된 바와 같이 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 파형도는 리셋(reset) 구간, 어드레싱(addressing) 구간 및 서스테인(sustain) 구간으로 이루어지며, 리셋 구간은 셋업(set-up) 구간과 셋다운(set-down) 구간으로 이루어진다.2 is a waveform diagram according to a driving method of a conventional plasma display panel. As shown in FIG. 2, the waveform diagram of the conventional plasma display panel driving method includes a reset section, an addressing section, and a sustain section, and the reset section is a set-up section. And set-down intervals.

셋업 구간에서는 스캔(Y) 전극에 고압의 램프 업(rmap up) 펄스가 인가됨으로써 서스테인(Z) 전극 및 어드레스(X) 전극에는 양의 벽전하가 쌓이고, 스캔(Y) 전극에는 음의 벽전하가 쌓인다.In the setup section, a high-voltage rmap up pulse is applied to the scan (Y) electrode so that positive wall charges are accumulated on the sustain (Z) electrode and the address (X) electrode, and negative wall charges are applied to the scan (Y) electrode. Piles up.

셋다운 구간에서는 램프 다운(ramp down) 펄스의 인가로 인하여 고압의 램프 업 펄스에 의해 과도하게 쌓인 벽전하가 균일하게 일정 수준으로 줄어든다.In the set down period, the wall charges accumulated excessively by the high-pressure ramp up pulses are uniformly reduced to a certain level due to the application of a ramp down pulse.

어드레싱 구간에서는 스캔(Y) 전극의 스캔 펄스와 어드레스(X) 전극의 데이터 펄스에 의해 어드레싱 방전이 발생하며, 서스테인(Z) 전극에는 서스테인 전압(Vs)이 유지된다. 이 때, 서스테인(Z) 전극에 인가되는 바이어스 전압(Vs)은 스캔(Y) 전극에 인가되는 스캔 펄스와 방전을 일으키지 않을 만큼의 전압이 유지된다.In the addressing period, addressing discharge is generated by the scan pulse of the scan (Y) electrode and the data pulse of the address (X) electrode, and the sustain voltage (Vs) is maintained at the sustain (Z) electrode. At this time, the bias voltage Vs applied to the sustain (Z) electrode is maintained such that the scan pulse applied to the scan (Y) electrode and a voltage not causing discharge are maintained.

서스테인 구간에서는 스캔(Y) 전극 및 서스테인(Z) 전극에 교번되게 서스테인 펄스가 인가됨으로써 서스테인 방전이 이루어진다.In the sustain period, sustain discharge is performed by applying a sustain pulse to the scan (Y) electrode and the sustain (Z) electrode alternately.

도 3은 종래의 플라즈마 표시패널의 구동 파형에 따른 벽전하의 상태를 나타낸 것이다. 도 3의 (a)는 셋업 구간에서 고압의 램프 업 펄스에 의해 발생하는 셋업 방전으로 형성되는 벽전하의 상태를 나타낸 것이다. 고 전압의 램프 업 펄스에 의해 스캔(Y) 전극, 서스테인(Z) 전극 및 어드레스(X) 전극에 많은 벽전하가 형성된다는 것을알 수 있다. 3 illustrates a state of wall charges according to a driving waveform of a conventional plasma display panel. Figure 3 (a) shows the state of the wall charge formed by the setup discharge generated by the high-pressure ramp up pulse in the setup period. It can be seen that a large number of wall charges are formed on the scan (Y) electrode, the sustain (Z) electrode, and the address (X) electrode by the ramp-up pulse of the high voltage.

도 3의 (b)는 셋다운 구간에서램프 다운 펄스에 의한 방전과정에 따라 형성된 벽전하의 상태를 나타낸 것이다. 램프 다운펄스에 의해 과도하게 쌓인벽전하가 일정 수준으로 제거되면서 각 셀의 벽전하가 균일하게 된다.Figure 3 (b) shows the state of the wall charge formed by the discharge process by the lamp down pulse in the set down period. Excessive accumulated wall charges are removed to a certain level by the ramp down pulses, thereby making the wall charges of each cell uniform.

도 3의 (c)는 어드레싱 구간에서 스캔 펄스 및 데이터 펄스가 각각 스캔(Y) 전극 및 어드레스(X) 전극에 인가된 직후의 벽전하의 상태를 나타낸 것으로 도 3의 (b)의 벽전하 상태와 비교할 때 반전된 것을 알 수 있다.(C) of FIG. 3 shows the state of the wall charge immediately after the scan pulse and the data pulse are applied to the scan (Y) electrode and the address (X) electrode in the addressing period, respectively. It can be seen that when compared to the reversed.

도3의 (d)는 어드레싱 구간의 전반기에 이미 어드레싱 방전이 일어난 셀에서의 어드레싱 구간의 후반기 벽전하 상태를 나타낸 것으로, 도 3의 (c)에 비하여 벽 전하가 많이 소실되어 있음을 알 수 있다. 이와 같이 어드레싱 구간의 전반기에 어드레싱 방전에 의하여 형성된 셀의 벽전하 상태는 어드레싱 구간의 후반기까지 유지되어야 하나 도 3의 (d)와 같이 벽전하가 많이 손실되면 다음에 이어지는 서스테인 방전이 정상적으로 이루어지지 않는 문제점이 발생한다.3 (d) shows the wall charge state in the second half of the addressing section in the cell in which the addressing discharge has already occurred in the first half of the addressing section, and it can be seen that much of the wall charge is lost as compared with FIG. . As such, the wall charge state of the cell formed by the addressing discharge in the first half of the addressing period should be maintained until the second half of the addressing period. However, if much wall charge is lost as shown in FIG. A problem occurs.

특히, 도 3의 (d)와 같이 어드레스 방전이 이미 일어난 셀의 벽전하 상태가 어드레싱 구간의 후반기까지 유지되지 못하고 벽전하가 손실되는 이유는 다음과 같다. In particular, as shown in (d) of FIG. 3, the wall charge state of the cell in which the address discharge has already occurred cannot be maintained until the second half of the addressing period, and the wall charge is lost as follows.

즉, 플라즈마 표시 패널의 해상도가 높아질수록 어드레싱 기간이 길어지게 되므로 도 3의 (c)와 같이 초기 스캔 라인의 어드레싱 방전에 의해 형성된 벽전하는 도 3의 (d)와 같이 어드레싱 구간이 끝나는 시점까지 계속 같은 스캔(Y) 전극과 서스테인(Z) 전극의 전압 상태에 놓여있게 되므로 많은 시간이 경과한 후에는 전하들의 자연 결합에 의하여 벽전하 소실이 발생한다. That is, the higher the resolution of the plasma display panel, the longer the addressing period becomes. Thus, wall charges formed by the addressing discharge of the initial scan line as shown in FIG. 3C continue until the addressing period ends as shown in FIG. Since the same scan (Y) electrode and the sustain (Z) electrode are in the voltage state, wall charges are lost due to natural coupling of charges after a long time.

이와 같은 문제점을 해결하기 위한 본 발명은 고해상도 또는 고온 구동시 오방전 없이 안정적으로 방전을 발생시킬 수 있는 플라즈마 디스플레이 장치 및 그의 구동방법을 제공하는데 그 목적이 있다. The present invention for solving the above problems is to provide a plasma display device and a driving method thereof that can generate a stable discharge without erroneous discharge during high resolution or high temperature driving.

상술한 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 장치 및 그의 구동방법은 다수개의 서브필드가 리셋 기간, 어드레스 기간, 서스테인 기간으로 나뉘어 상기 어드레스 기간에 복수의 서스테인 전극을 복수개의 서스테인전극 그룹으로 나누고, 상기 리셋기간의 셋다운 기간과 어드레스 기간동안 바이어스 전압이 인가되는 상기복수개의 서스테인전극 그룹 중 적어도 어느 한 서스테인전극 그룹에 상기 바이어스 전압보다 낮은 전압을 소정 기간 동안 인가하는 것을 포함하고, 상기 바이어스 전압보다 낮은 전압이 인가되는 소정기간은 상기 복수개의 서스테인전극 그룹 중 스캔이 나중에 이루어지는 스캔전극에 대응하는 후반부 서스테인 그룹에서의 셋다운 기간과 어드레스 기간의 전반부인 것을 특징으로 한다.In order to achieve the above object, a plasma display device and a method of driving the same according to the present invention divide a plurality of sustain electrodes into a plurality of sustain electrode groups in the address period because a plurality of subfields are divided into a reset period, an address period, and a sustain period. And applying a voltage lower than the bias voltage to at least one sustain electrode group of the plurality of sustain electrode groups to which a bias voltage is applied during the setdown period and the address period of the reset period, for a predetermined period. The predetermined period during which the low voltage is applied is characterized in that the set-down period and the first half of the address period in the latter half sustain group corresponding to the scan electrode which is scanned later among the plurality of sustain electrode groups.

상기 바이어스 전압보다 낮은 전압은 정극성 전압인 것을 특징으로 한다.The voltage lower than the bias voltage is characterized in that the positive voltage.

상기 바이어스 전압보다 낮은 전압은 상기 바이어스 전압보다 작고 그라운드 레벨이상인 것을 특징으로 한다.A voltage lower than the bias voltage is smaller than the bias voltage and is above ground level.

상기 복수의 서스테인 전극 그룹의 수는 두개 이상인 것을 특징으로 한다.The number of the plurality of sustain electrode groups may be two or more.

상기 서스테인 전극 그룹의 수가 2개인 경우, 상기 서스테인 전극은 홀수번째와 짝수번째로 나뉘어 그룹핑되는 것을 특징으로 한다.When the number of the sustain electrode groups is two, the sustain electrodes may be divided into odd and even numbers.

상기 복수개의 서스테인 전극 그룹에 속한 서스테인 전극의 수는 모두 동일한 것을 특징으로 한다.The number of sustain electrodes belonging to the plurality of sustain electrode groups may be the same.

상기 복수개의 서스테인 전극 그룹에 속한 서스테인 전극의 수는 모두 상이한 것을 특징으로 한다.The number of sustain electrodes belonging to the plurality of sustain electrode groups is different.

이하 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치 및 그의 구동방법의 실시예를 상세히 설명한다.Hereinafter, an embodiment of a plasma display device and a driving method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 플라즈마 디스플레이 장치를 개략적으로 나타낸 도이다. 도 4에서 보는 바와 같이, 본 발명에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100)과, 플라즈마 디스플레이 패널(100)의 하부기판(미도시)에 형성된 어드레스전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(122)와, 스캔전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(123)와, 공통전극인 서스테인전극들(Z)을 구동하기 위한 서스테인 구동부(124)와, 플라즈마 디스플레이 패널 구동시 데이터 구동부(122), 스캔구동부(123), 서스테인 구동부(124)를 제어하기 위한 타이밍 콘트롤부(121)와, 각각의 구동부(122, 123, 124)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(125)를 포함한다.4 is a schematic view showing a plasma display device according to the present invention. As shown in FIG. 4, the plasma display apparatus according to the present invention supplies data to the plasma display panel 100 and the address electrodes X1 to Xm formed on the lower substrate (not shown) of the plasma display panel 100. A data driver 122 for driving, a scan driver 123 for driving the scan electrodes Y1 to Yn, a sustain driver 124 for driving the sustain electrodes Z which are common electrodes, and a plasma display For driving the panel, the timing controller 121 for controlling the data driver 122, the scan driver 123, and the sustain driver 124, and for supplying driving voltages to the respective driving units 122, 123, and 124. The driving voltage generator 125 is included.

플라즈마 디스플레이 패널(100)은 상부기판(미도시)과 하부기판(미도시)이 일정한 간격을 두고 합착되고, 상부기판에는 다수의 전극들 예를 들어, 스캔전극들(Y1 내지 Yn) 및 서스테인전극(Za,Zb)이 쌍을 이뤄 형성되고, 하부기판에는 스캔전극들(Y1 내지 Yn) 및 서스테인전극(Za,Zb)과 교차되게 어드레스전극들(X1 내지 Xm)이 형성된다. 상부기판에 형성된 서스테인 전극은 도시된 바와 같이, 전극 배열순서에 있어서, 홀수 번째(Za)들과 짝수 번째(Zb)들이 그룹핑 되어 서스테인 전극 그룹을 형성한다. 여기서 서스테인 전극 그룹을 홀수 번째들과 짝수 번째들을 그룹핑하여 제 1서스테인 전극그룹과 제 2서스테인 전극그룹의 두개의 서스테인 그룹으로 나누었지만, 서스테인 전극의 그룹 수를 두개 이상의 복수개로 나눌 수 있다. The plasma display panel 100 is bonded to an upper substrate (not shown) and a lower substrate (not shown) at regular intervals, and a plurality of electrodes, for example, scan electrodes Y1 to Yn and a sustain electrode, are attached to the upper substrate. Za and Zb are formed in pairs, and address electrodes X1 to Xm are formed on the lower substrate to intersect the scan electrodes Y1 to Yn and the sustain electrodes Za and Zb. As shown in the drawing, the sustain electrode formed on the upper substrate is grouped with odd-numbered Za and even-numbered Zb in the electrode arrangement order to form a sustain electrode group. Here, the sustain electrode group is divided into two sustain groups of the first sustain electrode group and the second sustain electrode group by grouping odd and even numbers, but the number of groups of the sustain electrodes may be divided into two or more.

또한, 복수개의 서스테인 전극 그룹에 속한 각 서스테인 전극의 수는 모두 동일 할 수 있고, 복수개의 서스테인 전극 그룹에 속한 서스테인 전극의 수는 적어도 어느 하나가 상이할 수 있다.In addition, the number of each of the sustain electrodes belonging to the plurality of sustain electrode groups may be the same, and at least one of the number of the sustain electrodes belonging to the plurality of sustain electrode groups may be different.

데이터 구동부(122)에는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마 보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다. 이러한 데이터 구동부(122)는 타이밍 콘트롤부(121)로부터의 타이밍제어신호(CTRX)에 응답하여 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스전극들(X1 내지 Xm)에 공급하게 된다.The data driver 122 is subjected to inverse gamma correction and error diffusion by an inverse gamma correction circuit, an error diffusion circuit, and the like, and then data mapped to each subfield is supplied by the subfield mapping circuit. The data driver 122 samples and latches data in response to the timing control signal CTRX from the timing controller 121, and then supplies the data to the address electrodes X1 to Xm.

스캔 구동부(123)는 타이밍 콘트롤부(121)의 제어 하에 리셋기간 동안 상승 램프파형(Ramp-up)과 하강 램프파형(Ramp-down)을 스캔전극들(Y1 내지 Yn)에 공급한다. 또한, 스캔 구동부(123)는 타이밍 콘트롤러(121)의 제어 하에 어드레스기간 동안 스캔 바이어스 전압(Vsc)으로 유지시키면서 스캔전압(-Vy)의 스캔펄스(Sp)를 스캔 전극들(Y1 내지 Yn)에 순차적으로 공급한다. The scan driver 123 supplies the rising ramp waveform Ramp-up and the falling ramp waveform Ramp-down to the scan electrodes Y1 to Yn during the reset period under the control of the timing controller 121. In addition, the scan driver 123 maintains the scan bias voltage Vsc during the address period under the control of the timing controller 121 while maintaining the scan pulse Sp of the scan voltage -Vy to the scan electrodes Y1 to Yn. Supply sequentially.

이 때, 스캔 구동부(123)는 플라즈마 디스플레이 패널에 형성된 복수의 스캔 전극들(Y1 내지 Yn) 중 홀수 번째 스캔 전극들(Y1, Y3, Y5,...) 을 먼저 스캔 하고, 이후 짝수 번째 스캔전극들(Y2, Y4, Y6,...) 을 스캔 한다. 즉, 스캔 구동부(123)는 홀수 번째와 짝수 번째로 나뉘어 그룹핑 된 서스테인 전극 그룹에 대응되는 스캔 전극들에 대하여 순차적으로 스캔 한다. 물론, 서스테인 전극 그룹의 수가 셋 이상일 경우 스캔 구동부(123)는 두 그룹으로 나뉜 서스테인 전극 그룹과 같이 대응되는 스캔전극들에 대하여 순차적으로 스캔한다. 이러한 스캔 구동부는 도시되 어 있진 않지만, 서스테인 전극 그룹 수에 따라 예를 들어, 홀수 번째 스캔 전극라인과 짝수 번째 스캔 전극라인을 각각 독립적으로 구동할 수 있도록 제 1스캔 구동부와 제 2스캔 구동부로 이루어질 수 있다. In this case, the scan driver 123 first scans the odd-numbered scan electrodes Y1, Y3, Y5,... Among the plurality of scan electrodes Y1 to Yn formed in the plasma display panel, and then even-numbered scans. The electrodes Y2, Y4, Y6, ... are scanned. That is, the scan driver 123 sequentially scans the scan electrodes corresponding to the sustain electrode group grouped into odd-numbered and even-numbered groups. Of course, when the number of sustain electrode groups is three or more, the scan driver 123 sequentially scans corresponding scan electrodes such as the sustain electrode group divided into two groups. Although not shown, the scan driver includes a first scan driver and a second scan driver to independently drive the odd-numbered scan electrode lines and the even-numbered scan electrode lines, respectively, according to the number of sustain electrode groups. Can be.

서스테인 구동부(124)는 타이밍 콘트롤부(121)의 제어 하에 하강 램프파형(Ramp-down)이 발생되는 셋 다운 기간과 어드레스기간 동안 정극성 전압의 바이어스전압을 서스테인 전극들(Za, Zb)에 공급한다. 이때, 서스테인 구동부(124)는 복수개로 나누어진 서스테인 전극 그룹 중 어느 한 서스테인 전극그룹에 셋다운 기간과 어드레스 기간 동안 정극성 바이어스 전압보다 낮은 전압을 소정기간 인가한다. 이에 대한 구체적인 구동방법에 대해서는 후술할 본 발명에 따른 플라즈마 디스플레이 장치의 구동방법에서 상세히 설명하기로 한다. 또한, 서스테인 구동부(124)는 서스테인 기간 동안 내부에 구비된 서스테인 구동회로가 스캔 구동부(123)에 구비된 서스테인 구동회로와 교대로 동작하여 서스테인 펄스(sus)를 서스테인 전극들(Z)에 공급하게 된다. The sustain driver 124 supplies the bias voltage of the positive voltage to the sustain electrodes Za and Zb during the set down period and the address period during which the ramp ramp is generated under the control of the timing controller 121. do. At this time, the sustain driver 124 applies a voltage lower than the positive bias voltage to the sustain electrode group of the plurality of sustain electrode groups for a predetermined period during the set down period and the address period. A detailed driving method thereof will be described in detail in the driving method of the plasma display apparatus according to the present invention. In addition, the sustain driver 124 causes the sustain driving circuit provided therein to alternately operate with the sustain driving circuit provided in the scan driver 123 to supply the sustain pulse su to the sustain electrodes Z during the sustain period. do.

타이밍 콘트롤부(121)는 수직/수평 동기신호와 클럭신호를 입력받고 리셋기간, 어드레스 기간, 서스테인 기간에서 각 구동부들(122, 123, 124)의 동작 타이밍과 동기화를 제어하기 위한 타이밍 제어신호들(CTRX, CTRY, CTRZ)를 발생하고 그 타이밍 제어신호들(CTRX, CTRY, CTRZ)를 해당 구동부들(122, 123, 124)에 공급함으로써 각 구동부(122, 123, 124)를 제어한다. The timing controller 121 receives the vertical / horizontal synchronization signal and the clock signal and receives timing control signals for controlling operation timing and synchronization of the driving units 122, 123, and 124 in the reset period, the address period, and the sustain period. Each of the driving units 122, 123, and 124 is controlled by generating (CTRX, CTRY, CTRZ) and supplying the timing control signals CTRX, CTRY, and CTRZ to the corresponding driving units 122, 123, and 124.

한편, 데이터 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링 클럭, 래치제어신호, 서스테인 구동회로와 구동 스위치소자의 온/오프타임을 제어하기 위 한 스위치제어신호가 포함된다. 스캔 제어신호(CTRY)에는 스캔 구동부(123) 내의 서스테인 구동회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함되고, 서스테인 제어신호(CTRZ)에는 서스테인구동부(124) 내의 서스테인 구동회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다.The data control signal CTRX includes a sampling clock for sampling data, a latch control signal, a switch control signal for controlling on / off time of the sustain driving circuit and the driving switch element. The scan control signal CTRY includes a switch control signal for controlling on / off time of the sustain driving circuit in the scan driver 123 and the driving switch element, and the sustain control signal CTRZ includes the sustain in the sustain driver 124. A switch control signal for controlling the on / off time of the driving circuit and the driving switch element is included.

구동전압 발생부(125)는 셋업전압(Vsetup), 스캔 공통전압(Vscan-com), 스캔전압(-Vy), 서스테인전압(Vs), 데이터전압(Vd) 등을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다. The driving voltage generator 125 generates a setup voltage Vsetup, a scan common voltage Vscan-com, a scan voltage -Vy, a sustain voltage Vs, a data voltage Vd, and the like. These driving voltages may vary depending on the composition of the discharge gas or the structure of the discharge cell.

이와 같은 구조를 갖는 본 발명의 플라즈마 디스플레이 장치에 따른 구동방법을 살펴보면 다음 도 5와 같다.Looking at the driving method according to the plasma display device of the present invention having such a structure as shown in FIG.

도 5는 본 발명에 따른 플라즈마 디스플레이 장치의 제 1구동방법을 설명하기 위한 파형도와 벽전하 상태를 나타낸 도이다. 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 장치의 제 1구동방법은 플라즈마 디스플레이 패널에 형성된 스캔전극들(Y1,Y2,Y3,...) 중 플라즈마 디스플레이 패널의 중심라인을 기준으로 상부와 하부로 나누어 구동할 수 있겠지만, 제 1서스테인 전극 그룹(Za)에 대응되는 홀수 번째 스캔전극(Y1,Y3,...)과 제 2서스테인 전극그룹(Zb)에 대응되는 짝수 번째 스캔전극(Y2,Y4,...)으로 나누어 구동한다. 5 is a view illustrating a waveform diagram and a wall charge state for explaining a first driving method of the plasma display apparatus according to the present invention. As shown, the first driving method of the plasma display apparatus according to the present invention is the top and bottom of the scan electrode (Y1, Y2, Y3, ...) formed on the plasma display panel with respect to the center line of the plasma display panel Although driving may be performed by dividing into, the odd-numbered scan electrodes Y1, Y3, ... corresponding to the first sustain electrode group Za and the even-numbered scan electrodes Y2, corresponding to the second sustain electrode group Zb Drive by dividing by Y4, ...).

설명의 편의를 위해, 홀수 번째 스캔전극을 전반부 스캔전극이라 하고 이에 대응되는 제 1서스테인 전극 그룹(Za) 역시 전반부 서스테인 전극 그룹이라 하며, 짝수 번째 스캔전극을 후반부 스캔전극이라 하고, 이에 대응되는 제 2서스테인 전 극 그룹(Zb)역시 후반부 서스테인 전극 그룹이라 한다. 여기서 전반부 스캔전극은 어드레스 기간에 플라즈마 디스플레이 패널에 형성된 스캔전극들 중 스캔순서를 기준으로 스캔을 먼저 하는 스캔전극을 의미하고, 후반부 스캔전극은 어드레스 기간에 스캔순서를 기준으로 스캔을 나중에 하는 스캔전극을 의미한다. For convenience of description, the odd-numbered scan electrode is referred to as the front half scan electrode, and the first sustain electrode group Za corresponding thereto is also referred to as the front half sustain electrode group, and the even-numbered scan electrode is referred to as the second half scan electrode and corresponds to the first scan electrode. The 2 sustain electrode group (Zb) is also referred to as the latter half sustain electrode group. Here, the first half scan electrode refers to a scan electrode that scans first based on the scan order among the scan electrodes formed on the plasma display panel in the address period, and the second half scan electrode later scans based on the scan order in the address period. Means.

이와 같이 두개의 그룹으로 나누어진 제 1서스테인 전극 그룹(Za)에 대응되는 전반부 스캔전극(Y1,Y3,...)과 제 2서스테인 전극 그룹(Zb)에 대응되는 후반부 스캔전극(Y2,Y4,...)에는 리셋기간 중 셋업기간(a)에 상승램프 펄스(Ramp-up)가 인가되고, 셋다운기간(b)에는 하강램프 펄스(Ramp-down)가 공급된다. 이때, 제 1서스테인 전극그룹(Za)과 제 2서스테인 전극 그룹(Zb)에는 정극성의 바이어스 전압(Vz)이 인가된다. 정극성 바이어스 전압(Vz)은 서스테인 기간에 인가되는 서스테인 펄스의 전압(Vs)의 크기와 동일 할 수 있다.The first half scan electrodes Y1, Y3, ... corresponding to the first sustain electrode group Za divided into two groups and the second half scan electrodes Y2, Y4 corresponding to the second sustain electrode group Zb In the reset period, the rising ramp pulse Ramp-up is applied in the setup period a, and the falling ramp pulse Ramp-down is supplied in the set-down period b. At this time, a positive bias voltage Vz is applied to the first sustain electrode group Za and the second sustain electrode group Zb. The positive bias voltage Vz may be equal to the magnitude of the voltage Vs of the sustain pulse applied in the sustain period.

이 후, 어드레스 기간에는 전반부 스캔전극들(Y1,Y3,...)과 후반부 스캔전극들(Y2,Y4,...)에 순차적으로 스캔펄스(Sp)가 인가된다. 이때, 전반부 서스테인 전극 그룹(Za)과 후반부 서스테인전극 그룹(Zb)은 다르게 구동된다. Thereafter, during the address period, the scan pulse Sp is sequentially applied to the first half scan electrodes Y1, Y3, ... and the second half scan electrodes Y2, Y4, .... In this case, the first half sustain electrode group Za and the second half sustain electrode group Zb are driven differently.

즉, 전반부 서스테인 전극 그룹(Za)은 어드레싱 기간의 전반부(c)부터 후반부(c')까지 계속하여 정극성 바이어스 전압(Vz)이 유지된다. 또한, 후반부 서스테인 전극 그룹(Zb)은 어드레스 기간의 전반부(c)에 정극성 바이어스 전압보다 낮은 전압(Vz')이 유지되고, 어드레스 기간의 후반부(c')에 정극성 바어이스 전압(Vz)이 유지된다. 이와 같이, 후반부 서스테인 전극 그룹(Zb)에 대해 어드레스 기간의 전반부(c)에 정극성 바이어스 전압보다 낮은 전압(Vz')을 유지하게 되면, 서스테인 전극에 정극성 전하를 유지할 수 있어 어드레싱 기간에 오방전을 방지할 수 있게 된다. 이때, 정극성 바이이스 전압보다 낮은 전압(Vz')은 점선으로 나타난 것과 같은 그라운드 레벨(GND)이 됨이 바람직하다. 또한, 전반부 서스테인 전극 그룹(Za)은 정극성 바이어스 전압이 유지되는데, 이는 어드레싱 방전 후 전반부 서스테인 전극 그룹(Za)에 쌓인 부극성 전하를 붙잡아 두어 후반부 서스테인 전극 그룹(Zb)이 어드레싱 방전을 안정적으로 할 수 있도록 하기 위함이다.That is, in the first half sustain electrode group Za, the positive bias voltage Vz is maintained from the first half c to the second half c 'of the addressing period. In the second half sustain electrode group Zb, a voltage Vz 'lower than the positive bias voltage is maintained in the first half c of the address period, and the positive bias voltage Vz is held in the second half c' of the address period. ) Is maintained. In this manner, when the voltage Vz 'lower than the positive bias voltage is maintained in the first half c of the address period with respect to the second half sustain electrode group Zb, the positive charge can be maintained at the sustain electrode, resulting in an error in the addressing period. Discharge can be prevented. At this time, the voltage Vz 'lower than the positive bias voltage is preferably the ground level GND as shown by the dotted line. In addition, the first sustain electrode group Za maintains the positive bias voltage, which holds the negative charge accumulated in the first sustain electrode group Za after the addressing discharge, so that the second sustain electrode group Zb stably addresses the addressing discharge. To do that.

도 6은 본 발명에 따른 플라즈마 디스플레이 장치의 제 2구동방법을 설명하기 위한 파형도이다.6 is a waveform diagram illustrating a second driving method of the plasma display device according to the present invention.

도 6을 살펴보면, 본 발명에 따른 플라즈마 디스플레이 장치의 제 2구동방법은 제 1구동방법과 동일하다. 다만, 후반부 서스테인 전극 그룹(Zb)은 어드레스 기간의 전반부(c) 뿐만 아니라 리셋기간의 셋다운 기간(b)에 정극성 바이어스 전압보다 낮은 전압(Vz')이 유지된다. 이때, 어드레스 기간의 전반부(c) 뿐만 아니라 리셋기간의 셋다운 기간(b)에 정극성 바이어스 전압보다 낮은 전압(Vz')은 그라운드 레벨(GND)이 될 수 있다.Referring to FIG. 6, the second driving method of the plasma display device according to the present invention is the same as the first driving method. However, in the latter half sustain electrode group Zb, the voltage Vz 'lower than the positive bias voltage is maintained not only in the first half c of the address period but also in the setdown period b of the reset period. At this time, the voltage Vz 'which is lower than the positive bias voltage in the set-down period b of the reset period as well as the first half c of the address period may be the ground level GND.

도 7은 본 발명에 따른 플라즈마 디스플레이 장치의 제 3구동방법을 설명하기 위한 파형도이다.7 is a waveform diagram illustrating a third driving method of the plasma display device according to the present invention.

도 7을 살펴보면, 본 발명에 따른 플라즈마 디스플레이 장치의 제 3구동방법은 서스테인 전극 그룹을 세 그룹(Za,Zb,Zc)으로 나누고, 세 개의 서스테인 전극 그룹 중 어드레스 기간에 스캔이 시간적으로 늦게 일어나는 스캔 전극에 대응하는 서스테인 전극 그룹(Zc)은 정극성 바이어스 전압(Vz)보다 낮은 전압(Vz')이 유지되 는 시간이 다른 서스테인 전극 그룹(Zb)에 비해 길게 구동된다. Referring to FIG. 7, in the third driving method of the plasma display apparatus according to the present invention, the sustain electrode group is divided into three groups (Za, Zb, and Zc), and a scan in which the scan is performed late in an address period among the three sustain electrode groups is performed in time. The sustain electrode group Zc corresponding to the electrode is driven longer than the other sustain electrode group Zb in which the voltage Vz 'lower than the positive bias voltage Vz is maintained.

즉, 첫 번째 서스테인 전극 그룹(Za)은 리셋기간의 셋다운 기간(b)과 대응되는 스캔전극(Y1,Y4,Y7,...)에 스캔 펄스(Sp)가 인가되는 어드레스 기간동안(c,d,e) 정극성 바이어스 전압(Vz)이 유지되고, That is, the first sustain electrode group Za is applied during the address period in which the scan pulse Sp is applied to the scan electrodes Y1, Y4, Y7, ... corresponding to the set-down period b of the reset period (c, d, e) the positive bias voltage Vz is maintained,

두 번째 서스테인 전극 그룹(Zb)은 리셋기간의 셋다운 기간(b)동안은 정극성 바이어스 전압(Vz)이 유지되고, 어드레스 기간의 초기(c)에는 정극성 바이어스 전압(Vz)보다 낮은 전압(Vz')이 유지되다 대응되는 스캔전극(Y2,Y5,Y8,...)에 스캔 펄스(Sp)가 인가시(d,e) 정극성 바이어스 전압(Vz)이 유지된다. The second sustain electrode group Zb maintains the positive bias voltage Vz during the set-down period b of the reset period, and the voltage Vz lower than the positive bias voltage Vz in the initial period c of the address period. ') Is maintained When the scan pulse Sp is applied to the corresponding scan electrodes Y2, Y5, Y8, ..., the positive bias voltage Vz is maintained.

마지막으로 세 번째 서스테인 전극 그룹(Zc)은 두 번째 서스테인 전극 그룹과 같이 리셋기간의 셋다운 기간(b)동안은 정극성 바이어스 전압(Vz)이 유지되고, 어드레스 기간의 초기(c)와 중기(d)에는 정극성 바이어스 전압(Vz)보다 낮은 전압(Vz')이 유지되다 대응되는 스캔전극(Y3,Y6,Y9,...)에 스캔 펄스(Sp)가 인가시(e) 정극성 바이어스 전압(Vz)이 유지된다.Lastly, like the second sustain electrode group, the third sustain electrode group Zc maintains the positive bias voltage Vz during the set-down period b of the reset period, and the initial period c and the middle period d of the address period. Is maintained at a lower voltage (Vz ') than the positive bias voltage (Vz). When a scan pulse (Sp) is applied to the corresponding scan electrodes (Y3, Y6, Y9, ...) (e) (Vz) is maintained.

이상에서와 같이, 본 발명에 따른 플라즈마 디스플레이 장치의 구동방법은 리셋기간의 셋다운 기간 및 어드레스 기간에 정극성 바이스 전압을 서스테인 전극에 인가시 서스테인 전극을 복수개의 그룹으로 나누고, 각 서스테인 전극 그룹에 바이어스 전압의 인가시간을 조절함으로써 벽전하의 손실을 방지 할 수 있어 안정된 방전을 구현할 있게 된다. 또한, 어드레싱 구간에서 구동조건의 불안정으로 나타나는 방전지연현상을 억제시킬 수 있게 된다.As described above, the driving method of the plasma display apparatus according to the present invention divides the sustain electrodes into a plurality of groups when the positive bias voltage is applied to the sustain electrodes in the set-down period and the address period of the reset period, and biases each sustain electrode group. By controlling the voltage application time, it is possible to prevent the loss of wall charges and to achieve stable discharge. In addition, it is possible to suppress the discharge delay phenomenon caused by the instability of the driving conditions in the addressing section.

특히, 이러한 구동방법은 고온의 환경이나 고해상도를 갖는 플라즈마 디스플 레이 장치에서 안정된 방전 특성의 효과가 더 크게 나타난다.In particular, this driving method is more effective in the stable discharge characteristics in a high temperature environment or a plasma display device having a high resolution.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

상술한 바와 같이, 본 발명은 고온 환경이나 고해상도에 따라 벽전하 손실로 인한 오방전 방지할 있는 효과가 있다.As described above, the present invention has the effect of preventing erroneous discharge due to wall charge loss in a high temperature environment or high resolution.

또한 본 발명은 어드레싱 구동조건을 안정시킬 수 있음으로 어드레스 기간에 방전지연 현상을 억제할 할 수 있는 효과가 있다.In addition, the present invention can stabilize the addressing driving conditions, thereby reducing the discharge delay phenomenon in the address period.

Claims (18)

복수의 서스테인 전극이 형성된 플라즈마 디스플레이 패널;A plasma display panel having a plurality of sustain electrodes formed thereon; 상기 서스테인 전극을 구동하기 위한 서스테인 전극 구동부; 및A sustain electrode driver for driving the sustain electrode; And 상기 복수의 서스테인 전극을 복수개의 서스테인 전극 그룹으로 나누고, 상기 서스테인 전극 구동부가 셋다운 기간 및 어드레스 기간동안 바이어스 전압이 인가되는 상기 복수개의 서스테인 전극 그룹 중 적어도 어느 한 서스테인 전극 그룹에 상기 바이어스 전압보다 낮은 전압을 소정 기간동안 인가하도록 상기 서스테인 전극 구동부를 제어하는 타이밍 콘트롤부;를 포함하고,A voltage lower than the bias voltage is applied to at least one sustain electrode group of the plurality of sustain electrode groups to which the plurality of sustain electrodes are divided into a plurality of sustain electrode groups, and the sustain electrode driver is applied with a bias voltage during a set down period and an address period. And a timing controller for controlling the sustain electrode driver to apply the voltage for a predetermined period of time. 상기 바이어스 전압보다 낮은 전압이 인가되는 소정기간은The predetermined period during which a voltage lower than the bias voltage is applied 상기 복수개의 서스테인 전극 그룹 중 스캔이 나중에 이루어지는 스캔전극에 대응하는 후반부 서스테인 그룹에서의 셋다운 기간과 전반부 어드레스 기간인 것을 특징으로 하는 플라즈마 디스플레이 장치. And a set-down period and a first half address period in a second half sustain group corresponding to a scan electrode to be scanned later among the plurality of sustain electrode groups. 삭제delete 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 바이어스 전압보다 낮은 전압은 정극성 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치.And a voltage lower than the bias voltage is a positive voltage. 제 4 항에 있어서,The method of claim 4, wherein 상기 바이어스 전압보다 낮은 전압은 상기 바이어스 전압보다 작고 그라운드 레벨이상인 것을 특징으로 하는 플라즈마 디스플레이 장치.And a voltage lower than the bias voltage is smaller than the bias voltage and above a ground level. 제 1 항에 있어서,The method of claim 1, 상기 복수의 서스테인 전극 그룹의 수는 두개이상인 것을 특징으로 하는 플라즈마 디스플레이 장치. And the number of the plurality of sustain electrode groups is two or more. 제 6 항에 있어서,The method of claim 6, 상기 서스테인 전극 그룹의 수가 2개인 경우, 상기 서스테인 전극은 홀수 번째와 짝수 번째로 나뉘어 그룹핑되는 것을 특징으로 하는 플라즈마 디스플레이 장치. And when the number of the sustain electrode groups is two, the sustain electrodes are divided into odd-numbered and even-numbered groups. 제 1항에 있어서,The method of claim 1, 상기 복수개의 서스테인 전극 그룹에 속한 서스테인 전극의 수는 모두 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치. And the number of sustain electrodes belonging to the plurality of sustain electrode groups is the same. 제 1항에 있어서,The method of claim 1, 상기 복수개의 서스테인 전극 그룹에 속한 서스테인 전극의 수는 적어도 어느 하나가 상이한 것을 특징으로 하는 플라즈마 디스플레이 장치. And at least one of the number of sustain electrodes belonging to the plurality of sustain electrode groups is different. 다수개 서브필드가 리셋 기간, 어드레스 기간, 서스테인 기간으로 나뉘어 구동되는 플라즈마 디스플레이 장치의 구동방법에 있어서, A driving method of a plasma display apparatus in which a plurality of subfields are driven by being divided into a reset period, an address period, and a sustain period. 상기 어드레스 기간에 복수의 서스테인 전극을 복수개의 서스테인전극 그룹으로 나누고, 상기 리셋기간의 셋다운 기간과 어드레스 기간동안 바이어스 전압이 인가되는 상기 복수개의 서스테인전극 그룹 중 적어도 어느 한 서스테인전극 그룹에 상기 바이어스 전압보다 낮은 전압을 소정 기간 동안 인가하는 것을 포함하고,The plurality of sustain electrodes are divided into a plurality of sustain electrode groups in the address period, and at least one of the plurality of sustain electrode groups to which a bias voltage is applied during the set down period and the address period of the reset period is less than the bias voltage. Applying a low voltage for a period of time, 상기 바이어스 전압과 다른 전압이 인가되는 소정기간은 The predetermined period during which the voltage different from the bias voltage is applied 상기 복수개의 서스테인전극 그룹 중 스캔이 나중에 이루어지는 스캔전극에 대응하는 후반부 서스테인 그룹에서의 셋다운 기간과 전반부의 어드레스 기간인 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법. And a set-down period and an address period of the first half in the latter half sustain group corresponding to the scan electrodes which are scanned later among the plurality of sustain electrode groups. 삭제delete 삭제delete 제 10 항에 있어서, The method of claim 10, 상기 바이어스 전압보다 낮은 전압은 정극성 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.And a voltage lower than the bias voltage is a positive voltage. 제 13 항에 있어서,The method of claim 13, 상기 바이어스 전압보다 낮은 전압은 상기 바이어스 전압보다 작고 그라운드 레벨이상인 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.And a voltage lower than the bias voltage is smaller than the bias voltage and above a ground level. 제 10 항에 있어서,The method of claim 10, 상기 복수의 서스테인 전극 그룹의 수는 두개 이상인 것을 특징으로 하는플라즈마 디스플레이 장치의 구동방법. And the number of the plurality of sustain electrode groups is two or more. 제 15 항에 있어서,The method of claim 15, 상기 서스테인 전극 그룹의 수가 2개인 경우, 상기 서스테인 전극은 홀수번째와 짝수번째로 나뉘어 그룹핑되는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법. And when the number of the sustain electrode groups is two, the sustain electrodes are divided into odd-numbered and even-numbered groups. 제 10항에 있어서,The method of claim 10, 상기 복수개의 서스테인 전극 그룹에 속한 서스테인 전극의 수는 모두 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법. And the number of sustain electrodes belonging to the plurality of sustain electrode groups is the same. 제 10항에 있어서,The method of claim 10, 상기 복수개의 서스테인 전극 그룹에 속한 서스테인 전극의 수는 적어도 어느 하나가 상이한 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법. And at least one of the number of sustain electrodes belonging to the plurality of sustain electrode groups is different.
KR1020050098343A 2005-10-18 2005-10-18 Plasma Display Apparatus and Driving Method thereof KR100738818B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050098343A KR100738818B1 (en) 2005-10-18 2005-10-18 Plasma Display Apparatus and Driving Method thereof
CNA2006101533437A CN1917010A (en) 2005-10-18 2006-09-12 Plasma display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050098343A KR100738818B1 (en) 2005-10-18 2005-10-18 Plasma Display Apparatus and Driving Method thereof

Publications (2)

Publication Number Publication Date
KR20070042427A KR20070042427A (en) 2007-04-23
KR100738818B1 true KR100738818B1 (en) 2007-07-12

Family

ID=37737998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050098343A KR100738818B1 (en) 2005-10-18 2005-10-18 Plasma Display Apparatus and Driving Method thereof

Country Status (2)

Country Link
KR (1) KR100738818B1 (en)
CN (1) CN1917010A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010091869A (en) * 2000-03-13 2001-10-23 아끼구사 나오유끼 Ac type pdp driving method and device tehreof
JP2002132207A (en) * 2000-10-26 2002-05-09 Nec Corp Driving method for plasma display panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010091869A (en) * 2000-03-13 2001-10-23 아끼구사 나오유끼 Ac type pdp driving method and device tehreof
JP2002132207A (en) * 2000-10-26 2002-05-09 Nec Corp Driving method for plasma display panel

Also Published As

Publication number Publication date
KR20070042427A (en) 2007-04-23
CN1917010A (en) 2007-02-21

Similar Documents

Publication Publication Date Title
US8184073B2 (en) Plasma display apparatus and method of driving the same
KR100604275B1 (en) Method of driving plasma display panel
KR100589248B1 (en) Method and apparatus for driving plasma display panel
JP2006189847A (en) Plasma display apparatus and driving method thereof
KR100330033B1 (en) Method for Driving Plasma Display Panel
KR100359021B1 (en) Method of Driving Plasma Display Panel
KR100645791B1 (en) Method of Driving Plasma Display Panel
KR100738818B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100577765B1 (en) Driving Method of Plasma Display Panel
KR100640053B1 (en) Method of driving plasma display panel
EP1775698A1 (en) Plasma display apparatus and driving method thereof
KR100634689B1 (en) Plasma Display Panel and Driving Method thereof
KR100746569B1 (en) Method for driving plasma display panel
KR100323972B1 (en) Plasma Display Panel And Driving Method Thereof
JP2006189829A (en) Plasma display apparatus and driving method thereof
KR100482349B1 (en) Method And Apparatus Of Driving Plasma Display Panel
KR100525734B1 (en) Method for Driving Plasma Display Panel
KR100681034B1 (en) Plasma display apparatus and driving method there of
KR100646319B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100493617B1 (en) Method of driving plasma display panel
KR20090033755A (en) Plasma display apparatus
KR20080055334A (en) Plasma display panel
KR20100039129A (en) Plasma display apparatus
KR20070117412A (en) Plasma display apparatus and driving method there of
KR20080032689A (en) Plasma display apparatus and driving method there of

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee