KR100737633B1 - Thin film transistor lcd - Google Patents

Thin film transistor lcd Download PDF

Info

Publication number
KR100737633B1
KR100737633B1 KR1020010026919A KR20010026919A KR100737633B1 KR 100737633 B1 KR100737633 B1 KR 100737633B1 KR 1020010026919 A KR1020010026919 A KR 1020010026919A KR 20010026919 A KR20010026919 A KR 20010026919A KR 100737633 B1 KR100737633 B1 KR 100737633B1
Authority
KR
South Korea
Prior art keywords
bus line
thin film
film transistor
disposed
gate bus
Prior art date
Application number
KR1020010026919A
Other languages
Korean (ko)
Other versions
KR20020088462A (en
Inventor
김철하
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020010026919A priority Critical patent/KR100737633B1/en
Publication of KR20020088462A publication Critical patent/KR20020088462A/en
Application granted granted Critical
Publication of KR100737633B1 publication Critical patent/KR100737633B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0247Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects

Abstract

본 발명은 액정표시장치의 화면상에 발생하는 플리커와 잔상을 제거할 수 있는 박막 트랜지스터 액정표시장치를 개시한다. 개시된 본 발명은 기판; 상기 기판 상에 일방향으로 연장하게 배치되는 다수개의 게이트 버스 라인; 상기 게이트 버스 라인과 수직으로 교차 배치되어, 단위 화소 영역을 한정하는 다수개의 데이터 버스 라인; 상기 게이트 버스 라인과 데이타 버스 라인의 교차부에 배치되는 박막 트랜지스터; 상기 게이트 버스 라인과 평행하게, 단위 화소 영역들의 중앙부에 배치되는 공통 버스 라인; 및 상기 단위 화소 영역 상에 배치되는 화소 전극을 포함하며, 상기 화소 전극은 상기 공통 버스 라인의 소정부분과 각각 오버랩되면서 단위 화소 영역 내에서 상기 공통 버스 라인의 양측으로 배치되는 제 1화소 전극과 제 2화소 전극으로 구성되며, 상기 박막 트랜지스터는 상기 데이타 버스 라인으로부터 상기 게이트 버스 라인의 상부로 인출되는 두개의 드레인 전극과, 상기 드레인 전극들 사이에 배치되는 하나의 소오스 전극으로 구성되며, 상기 각 드레인 전극은 인접한 제 1 및 제 2 화소 전극과 각각 콘택된 것을 특징으로 한다.The present invention discloses a thin film transistor liquid crystal display device capable of removing flicker and residual images generated on a screen of a liquid crystal display device. The present invention disclosed is a substrate; A plurality of gate bus lines arranged to extend in one direction on the substrate; A plurality of data bus lines arranged perpendicular to the gate bus lines to define a unit pixel area; A thin film transistor disposed at an intersection of the gate bus line and the data bus line; A common bus line disposed in the center of the unit pixel areas in parallel with the gate bus line; And a pixel electrode disposed on the unit pixel region, wherein the pixel electrode overlaps with a predetermined portion of the common bus line, respectively, and includes a first pixel electrode disposed on both sides of the common bus line in the unit pixel region. The thin film transistor includes two drain electrodes drawn from the data bus line to an upper portion of the gate bus line, and one source electrode disposed between the drain electrodes. The electrodes are in contact with adjacent first and second pixel electrodes, respectively.

Description

박막 트랜지스터 액정표시장치{THIN FILM TRANSISTOR LCD}Thin Film Transistor Liquid Crystal Display {THIN FILM TRANSISTOR LCD}

도 1은 종래 기술에 따른 박막 트래지스터 액정표시장치에서의 박막 트랜지스터를 도시한 평면도.1 is a plan view showing a thin film transistor in a thin film transistor liquid crystal display device according to the prior art.

도 2는 상기 도 1의 A-A'부분을 수직 절단한 단면도.FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1.

도 3은 본 발명에 따른 박막 트랜지스터 액정표시장치를 도시한 평면도.3 is a plan view showing a thin film transistor liquid crystal display device according to the present invention;

도 4a는 본 발명에 따른 박막 트랜지스터 액정표시장치에서의 박막 트랜지스터를 도시한 평면도.4A is a plan view showing a thin film transistor in a thin film transistor liquid crystal display device according to the present invention;

도 4b는 상기 도 4a의 B-B' 부분을 수직 절단한 단면도.4B is a cross-sectional view taken along the line BB ′ in FIG. 4A;

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

21: 데이타 버스 라인 22: 박막 트랜지스터(TFT)21: data bus line 22: thin film transistor (TFT)

23: 게이트 버스 라인 29a: 제 1 화소 전극23: gate bus line 29a: first pixel electrode

29b: 제 2화소 전극 31: 공통 버스 라인29b: second pixel electrode 31: common bus line

본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는, 디스플레이시의 플리커와 잔상을 제거하여 화면 품위를 향상 시킨 박막 트랜지스터 액정표시장 치(Thin Film Transistor Liquid Crystal Display)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a thin film transistor liquid crystal display device having improved flicker and afterimage during display to improve screen quality.

일반적으로 박막 트랜지스터 액정표시장치는 TFT를 구동소자로하여 화소 전극에 데이타 버스 라인을 따라 인가되는 그래픽 신호를 디스플레이하는 장치이다.In general, a thin film transistor liquid crystal display device is a device that displays a graphic signal applied along a data bus line to a pixel electrode using a TFT as a driving element.

도 1은 종래 기술에 따른 박막 트랜지스터 액정표시장치에서의 박막 트랜지스터를 도시한 평면도로서, 도시한 바와 같이, 게이트 버스 라인(3)과 데이타 버스 라인(1)이 교차하는 상기 게이트 버스 라인(3) 상에 채널층(5)이 형성되어 있다. 상기 채널층(5) 가장자리 양측에서는 상기 데이타 버스 라인(1)과 콘택된 소오스 전극(7a)이 배치되어 있고, 도면에서는 도시하지 않았지만, 화소 전극과 콘택되는 드레인 전극(7b)이 배치되어 있다.FIG. 1 is a plan view showing a thin film transistor in a thin film transistor liquid crystal display according to the related art. As shown, the gate bus line 3 where the gate bus line 3 and the data bus line 1 intersect each other is shown. The channel layer 5 is formed on it. Source electrodes 7a in contact with the data bus line 1 are disposed on both sides of the edge of the channel layer 5, and although not shown in the figure, drain electrodes 7b in contact with the pixel electrodes are disposed.

도 2는 상기 도 1의 A-A'부분을 수직 절단한 단면도로서, 도시한 바와 같이, 투명성 절연 기판(10) 상에 게이트 전극(3)이 형성되어 있고, 상기 게이트 전극(3)상에는 게이트 절연막(11)과 채널층(5)이 형성되어 있다. 또한, 상기 소오스/드레인 전극(7a, 7b)은 도핑된 비정질 실리콘막으로된 오믹 콘택층(13)을 사이에두고 형성되어 있다.FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1, as shown in FIG. 1, wherein a gate electrode 3 is formed on the transparent insulating substrate 10, and a gate is formed on the gate electrode 3. The insulating film 11 and the channel layer 5 are formed. The source / drain electrodes 7a and 7b are formed with an ohmic contact layer 13 made of a doped amorphous silicon film therebetween.

그런데, 액정표시장치가 대형화 및 고화질화되면서 큰 전류로 구동되는 박막 트랜지스터가 필요하게 되었는데, 박막 트래지스터가 큰 전류로 동작하기 위해서는 소오스/드레인 전극간 거리 대 채널층의 폭이 커야하지만, 채널층의 폭이 커지려면 소오스/드레인 전극 폭이 커져야 하므로, 이 경우에는 개구율과 휘도 저하가 발생하는 문제가 있다. However, as the liquid crystal display becomes larger and higher in quality, a thin film transistor driven with a large current is required. In order for the thin film transistor to operate with a large current, the distance between the source / drain electrodes and the width of the channel layer must be large. Since the width of the source / drain electrodes must be large to increase the width, in this case, there is a problem that aperture ratio and luminance decrease.                         

또한, 큰 화면의 박막 트랜지스터 액정표시장치는 통상 분할 노광 공정을 통해 제작하고 있는데, 제작하는 과정에서 도 2에 도시된 게이트 전극과 소오스 및 드레인 전극들 간의 오버랩되는 길이 L1, L2가 노광되는 영역 별로 일치하지 않게 되며, 이로 인하여, 박막 트랜지스터가 액정표시장치를 구동시킬때 인가되는 구동신호가 게이트와 소오스및 드레인 전극간의 오버랩되는 부분의 기생용량의 차이에 의하여 화소 전압의 전압강하(ΔVp)의 차이를 유발하게 된다. 그런데, 이러한 현상은 액정표시장치가 디스플레이될때 플리커 및 잔상으로 나타나게되어 화면 품위를 심각하게 떨어뜨리게 된다.In addition, a large screen thin film transistor liquid crystal display device is usually manufactured through a split exposure process, and overlapping lengths L 1 and L 2 between the gate electrode and the source and drain electrodes shown in FIG. 2 are exposed during the manufacturing process. As a result, the voltage drop of the pixel voltage (ΔV p) is caused by the difference in parasitic capacitance of the overlapping portion between the gate, the source, and the drain electrode when the thin film transistor drives the liquid crystal display. ) Will cause a difference. However, this phenomenon appears as flicker and afterimages when the liquid crystal display is displayed, which seriously degrades the screen quality.

따라서, 본 발명은 상기한 문제점을 해결할 뿐만 아니라, 큰 전류로 구동 가능한 박막 트랜지스터를 갖는 박막 트랜지스터 액정표시장치를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to solve the above problems and to provide a thin film transistor liquid crystal display device having a thin film transistor capable of driving with a large current.

또한, 본 발명은 플리커및 잔상 방지를 통해 화면 품위를 높일 수 있는 박막 트랜지스터 액정표시장치를 제공하는데 그 다른 목적이 있다.In addition, another object of the present invention is to provide a thin film transistor liquid crystal display device which can improve screen quality through flicker and afterimage prevention.

상기한 목적을 달성하기 위한, 본 발명은 기판; 상기 기판 상에 일방향으로 연장하게 배치되는 다수개의 게이트 버스 라인; 상기 게이트 버스 라인과 수직으로 교차 배치되어, 단위 화소 영역을 한정하는 다수개의 데이터 버스 라인; 상기 게이트 버스 라인과 데이타 버스 라인의 교차부에 배치되는 박막 트랜지스터; 상기 게이트 버스 라인과 평행하게, 단위 화소 영역들의 중앙부에 배치되는 공통 버스 라 인; 및 상기 단위 화소 영역 상에 배치되는 화소 전극을 포함하며, 상기 화소 전극은 상기 공통 버스 라인의 소정부분과 각각 오버랩되면서 단위 화소 영역 내에서 상기 공통 버스 라인의 양측으로 배치되는 제 1화소 전극과 제 2화소 전극으로 구성되며, 상기 박막 트랜지스터는 상기 데이타 버스 라인으로부터 상기 게이트 버스 라인의 상부로 인출되는 두개의 드레인 전극과, 상기 드레인 전극들 사이에 배치되는 하나의 소오스 전극으로 구성되며, 상기 각 드레인 전극은 인접한 제 1 및 제 2 화소 전극과 각각 콘택된 것을 특징으로 한다.To achieve the above object, the present invention is a substrate; A plurality of gate bus lines arranged to extend in one direction on the substrate; A plurality of data bus lines arranged perpendicular to the gate bus lines to define a unit pixel area; A thin film transistor disposed at an intersection of the gate bus line and the data bus line; A common bus line disposed in the center of the unit pixel areas in parallel with the gate bus line; And a pixel electrode disposed on the unit pixel region, wherein the pixel electrode overlaps with a predetermined portion of the common bus line, respectively, and includes a first pixel electrode disposed on both sides of the common bus line in the unit pixel region. The thin film transistor includes two drain electrodes drawn from the data bus line to an upper portion of the gate bus line, and one source electrode disposed between the drain electrodes. The electrodes are in contact with adjacent first and second pixel electrodes, respectively.

본 발명에 의하면, 박막 트랜지스터의 드레인 전극을 두개로 형성함으로써, 액정표시장치의 고해상도에 필요한 많은 전류를 공급할 수 있다.According to the present invention, by forming two drain electrodes of the thin film transistor, it is possible to supply a large amount of current necessary for high resolution of the liquid crystal display device.

(실시예)(Example)

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 박막 트랜지스터 액정표시장치를 도시한 평면도로서, 도시한 바와 같이, 다수개의 데이타 버스 라인(21)과 게이트 버스 라인(23)이 수직으로 교차 배치되어, 단위 화소 영역을 한정하고 있고, 상기 단위 화소 영역들의 중심에는 상기 게이트 버스 라인(23)과 평행한 공통 버스 라인(31)이 배치되어 있다. 상기 공통 버스 라인(31)의 소정 부분과 각각 오버랩되도록 단위 화소 영역내에는 제 1 화소 전극(29a)과 제 2 화소 전극(29b)이 배치되어 있다. 상기 데이타 버스 라인(21)과 게이트 버스 라인(23)이 교차하는 영역 상의 상기 게이트 버스 라인(23) 상에는 스위칭 역할을 하는 박막 트랜지스터(22)가 배치되어 있다. 3 is a plan view illustrating a thin film transistor liquid crystal display device according to an exemplary embodiment of the present invention. As illustrated, a plurality of data bus lines 21 and gate bus lines 23 are vertically disposed to define a unit pixel area. The common bus line 31 parallel to the gate bus line 23 is disposed at the center of the unit pixel areas. The first pixel electrode 29a and the second pixel electrode 29b are disposed in the unit pixel area so as to overlap the predetermined portions of the common bus line 31, respectively. The thin film transistor 22 serving as a switching is disposed on the gate bus line 23 on the region where the data bus line 21 and the gate bus line 23 cross each other.                     

상기 박막 트랜지스터(22)는 두 개의 드레인 전극을 갖는데 각각의 드레인 전극은 단위 화소 내의 분할된 화소 전극과 인접한 단위 화소 영역내의 화소 전극에 각각 콘택되어 있다.The thin film transistor 22 has two drain electrodes, each drain electrode being in contact with a pixel electrode in a unit pixel region adjacent to a divided pixel electrode in a unit pixel.

도 4a는 본 발명에 따른 박막 트랜지스터 액정표시장치에서의 박막 트랜지스터를 도시한 평면도로서, 상기 게이트 버스 라인(23) 상에는 채널층(25)이 형성되어 있고, 상기 채널층(25)의 양측 가장자리에는 각각 드레인 전극(28a, 28b)이 배치되어 있다. 상기 채널층(25)의 중심부에서는 상기 데이타 버스 라인(21)과 콘택된 소오스 전극(27)이 배치되어 있다.4A is a plan view illustrating a thin film transistor in a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention, wherein a channel layer 25 is formed on the gate bus line 23, and both edges of the channel layer 25 are formed on the gate bus line 23. Drain electrodes 28a and 28b are disposed, respectively. The source electrode 27 in contact with the data bus line 21 is disposed at the center of the channel layer 25.

도 4b는 상기 도 4a의 B-B' 부분을 수직 절단한 단면도로서, 도시한 바와 같이, 투명성 절연 기판(30) 상에는 게이트 전극 역할을 하는 게이트 버스 라인(23)이 형성되어 있고, 상기 게이트 버스 라인(23) 상에는 게이트 절연막(21)이 형성되어 있다. 상기 게이트 절연막(21) 상에는 채널층(25)과 소오스 전극(27)및 두개의 드레인 전극(28a, 28b)이 오믹 콘택층(23)을 사이에 두고 각각 배치되어 있다.FIG. 4B is a cross-sectional view of a portion BB ′ of FIG. 4A being vertically cut. As illustrated, a gate bus line 23 serving as a gate electrode is formed on the transparent insulating substrate 30, and the gate bus line ( The gate insulating film 21 is formed on the 23. The channel layer 25, the source electrode 27, and the two drain electrodes 28a and 28b are disposed on the gate insulating layer 21 with the ohmic contact layer 23 interposed therebetween.

이와 같은 구조를 갖는 박막 트랜지스터는 다음과 같이 동작한다. 먼저 두개의 드레인 전극(28a, 28b)을 갖고 있으므로, 상기 중심부에 배치된 소오스 전극(27)과 같이 두개의 채널 영역을 형성하여 종래 박막 트랜지스터보다 두배의 전류를 얻을 수 있게 된다. 또한 게이트 전극(23)과 오버랩되는 두개의 드레인 전극의 길이 L3, L4는 각각 틀려질수 있으나, 전체적으로 오버랩되는 길이, 즉 L3 +L4는 일정하게되어 화소 전압의 강하(ΔVP)의 차이가 없다. 이러한 일정한 화소 전압의 강하(ΔVP)는 공통 버스 라인으로부터 인가되는 공통 전압을 플러스(+)와 마이너스(-) 교류전압으로 인가되는 화소의 교류전압의 합이 영(0)이 되도록 조절함으로써 화소에 직류가 인가되는 것을 막을 수 있다. 따라서, 직류 전압이 인가되는 것을 막음으로써 플리커와 잔상을 방지할 수 있다.The thin film transistor having such a structure operates as follows. First, since it has two drain electrodes 28a and 28b, two channel regions are formed like the source electrode 27 disposed in the center, thereby obtaining twice as much current as the conventional thin film transistor. In addition, the lengths L 3 and L 4 of the two drain electrodes overlapping the gate electrode 23 may be different from each other, but the overlapping lengths, that is, L 3 + L 4, are constant so that the drop of the pixel voltage (ΔV P ) is constant. No difference The constant drop of the pixel voltage ΔV P is controlled by adjusting the common voltage applied from the common bus line so that the sum of the AC voltages of the pixels applied as positive (+) and negative (−) AC voltages becomes zero (0). Direct current can be prevented from being applied. Therefore, the flicker and the afterimage can be prevented by preventing the DC voltage from being applied.

이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 두개의 드레인 전극을 형성하므로써 종래 박막 트랜지스터에 사용되는 전류의 두배로 박막 트랜지스터를 구동시킬 수 있으며, 이에 따라, 액정표시장치의 고해상도 디스플레이를 할수 있게되는 잇점이 있다.As described in detail above, according to the present invention, by forming two drain electrodes, the thin film transistor can be driven by twice the current used in the conventional thin film transistor, thereby enabling a high resolution display of the liquid crystal display device. There is an advantage.

또한, 두개의 드레인 전극과 게이트 전극이 오버랩되는 길이가 전체적으로 일정하므로, 화소 전압 강하가 일정하게되어 플리커와 잔상을 제거할 수 있으며, 그래서 화면 품위를 높일 수 있다.In addition, since the overlapping lengths of the two drain electrodes and the gate electrode are generally constant, the pixel voltage drop is constant so that flicker and afterimages can be removed, thereby improving screen quality.

본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 이 기술에 속하는 당업자에게 자명할 뿐만 아니라 용이하게 발명해낼 수 있다. 따라서 여기에 첨부된 청구 범위는 앞서 설명되 것에 한정하지 않고, 상기의 청구범위는 이 발명에 내제되어 있는 특허성 있는 신규한 모든 것을 포함하며, 아울러 이 발명이 속하는 기술 분야에서 통상의 지식을 가진자에 의해서 균등하게 처리되는 모든 특징을 포함한다.Various embodiments are obvious to those skilled in the art without departing from the spirit and spirit of the invention and can be easily invented. Thus, the claims appended hereto are not limited to those described above, and the claims are intended to cover all of the patented novelties inherent in this invention, and furthermore, having ordinary skill in the art to which this invention pertains. It includes all features processed evenly by the ruler.

Claims (1)

기판;Board; 상기 기판 상에 일방향으로 연장하게 배치되는 다수개의 게이트 버스 라인;A plurality of gate bus lines arranged to extend in one direction on the substrate; 상기 게이트 버스 라인과 수직으로 교차 배치되어, 단위 화소 영역을 한정하는 다수개의 데이터 버스 라인;A plurality of data bus lines arranged perpendicular to the gate bus lines to define a unit pixel area; 상기 게이트 버스 라인과 데이타 버스 라인의 교차부에 배치되는 박막 트랜지스터;A thin film transistor disposed at an intersection of the gate bus line and the data bus line; 상기 게이트 버스 라인과 평행하게, 단위 화소 영역들의 중앙부에 배치되는 공통 버스 라인; 및A common bus line disposed in the center of the unit pixel areas in parallel with the gate bus line; And 상기 단위 화소 영역 상에 배치되는 화소 전극을 포함하며, 상기 화소 전극은 상기 공통 버스 라인의 소정부분과 각각 오버랩되면서 단위 화소 영역 내에서 상기 공통 버스 라인의 양측으로 배치되는 제 1화소 전극과 제 2화소 전극으로 구성되며,A pixel electrode disposed on the unit pixel region, wherein the pixel electrode overlaps a predetermined portion of the common bus line and is disposed on both sides of the common bus line in the unit pixel region, respectively; Composed of pixel electrodes, 상기 박막 트랜지스터는 상기 데이타 버스 라인으로부터 상기 게이트 버스 라인의 상부로 인출되는 두개의 드레인 전극과, 상기 드레인 전극들 사이에 배치되는 하나의 소오스 전극으로 구성되며, 상기 각 드레인 전극은 인접한 제 1 및 제 2 화소 전극과 각각 콘택된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.The thin film transistor includes two drain electrodes drawn from the data bus line to an upper portion of the gate bus line, and one source electrode disposed between the drain electrodes, wherein each of the drain electrodes is adjacent to each other. A thin film transistor liquid crystal display device, which is in contact with each of the two pixel electrodes.
KR1020010026919A 2001-05-17 2001-05-17 Thin film transistor lcd KR100737633B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010026919A KR100737633B1 (en) 2001-05-17 2001-05-17 Thin film transistor lcd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010026919A KR100737633B1 (en) 2001-05-17 2001-05-17 Thin film transistor lcd

Publications (2)

Publication Number Publication Date
KR20020088462A KR20020088462A (en) 2002-11-29
KR100737633B1 true KR100737633B1 (en) 2007-07-10

Family

ID=27705235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010026919A KR100737633B1 (en) 2001-05-17 2001-05-17 Thin film transistor lcd

Country Status (1)

Country Link
KR (1) KR100737633B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572553A (en) * 1991-09-11 1993-03-26 Hitachi Ltd Liquid crystal display device and production thereof
JPH0669505A (en) * 1992-08-18 1994-03-11 Sharp Corp Thin-film transistor
JPH09265114A (en) * 1996-03-28 1997-10-07 Canon Inc Liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572553A (en) * 1991-09-11 1993-03-26 Hitachi Ltd Liquid crystal display device and production thereof
KR930006483A (en) * 1991-09-11 1993-04-21 카나이 쯔또무 LCD and its manufacturing method
JPH0669505A (en) * 1992-08-18 1994-03-11 Sharp Corp Thin-film transistor
JPH09265114A (en) * 1996-03-28 1997-10-07 Canon Inc Liquid crystal display device

Also Published As

Publication number Publication date
KR20020088462A (en) 2002-11-29

Similar Documents

Publication Publication Date Title
US6956633B2 (en) Active matrix type liquid crystal display apparatus
US7656372B2 (en) Method for driving liquid crystal display device having a display pixel region and a dummy pixel region
US20020158997A1 (en) Liquid crystal device
KR101211087B1 (en) Thin film transistor substrate and display device having the same
KR100359012B1 (en) Liquid crystal display
JP2006201343A (en) Liquid crystal display device
KR101310309B1 (en) Display panel
KR100959367B1 (en) In-Plane Switching mode Liquid Crystal Display Device
JP4850724B2 (en) Pixel structure
KR100593314B1 (en) liquid crystal display device
KR100223901B1 (en) Liquid crystal display device and manufacturing method
US7567324B2 (en) Liquid crystal display device and fabrication method thereof
JPH10319428A (en) Active matrix type liquid crystal display device
JP4682295B2 (en) Liquid crystal display
CN107065324B (en) Pixel structure
KR100310524B1 (en) Active matrix liquid crystal display apparatus
KR100737633B1 (en) Thin film transistor lcd
KR20070054809A (en) Thin film transistor for liquid crystal display and method for manufacturing the same
US20070296882A1 (en) Thin film transistor array
US11435638B2 (en) Liquid crystal display device
JPH05251700A (en) Thin film field effect type transistor
JP2004101615A (en) Active matrix substrate, liquid crystal device, electronic apparatus
KR101227133B1 (en) Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type
KR100885838B1 (en) Liquid crystal display
KR100905475B1 (en) Liquid crystal display panel

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 11