KR100736653B1 - 시스템온칩의 인터페이스 장치 - Google Patents

Abstract

본 발명은 시스템온칩의 인터페이스 장치에 관한 것으로서, 시스템온칩이 어플리케이션 장치와 접속할 때 비동기 SRAM 방식과 동기 SDRAM 방식으로 인터페이스 되도록 하여 적은 양의 제어신호는 비동기 SRAM 방식으로 전송되도록 하고 많은 양의 데이터는 동기 SDRAM 방식으로 전송되도록 하여 어플리케이션 장치와 데이터 병목없이 많은 양의 데이터를 고속으로 주고받을 수 있는 이점이 있다.

SoC, 시스템온칩, 프로세서, 인터페이스, SDRAM, SRAM, 동기, 비동기

Description

시스템온칩의 인터페이스 장치{INTERFACE APPARATUS OF SYSTEM ON CHIP}

도 1은 일반적인 시스템온칩의 인터페이스 장치를 통해 시스템온칩과 어플리케이션 프로세서가 서로 접속된 상태를 나타낸 블록구성도이다.

도 2는 본 발명에 의한 시스템온칩의 인터페이스 장치를 통해 시스템온칩과 어플리케이션 프로세서가 서로 접속된 상태를 나타낸 블록구성도이다.

도 3은 본 발명에 의한 시스템온칩의 인터페이스 장치를 구체적으로 나타낸 블록구성도이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : 어플리케이션 프로세서 20 : SRAM

30 : SDRAM 40 : 시스템온칩

41 : CPU 42 : AP인터페이스

42a : SoC 도메인 42b : SDRAM 도메인

43 : 내부메모리 44 : 마스터

45 : 주변기기 421 : SRAM 인터페이스

422 ; 동기화부 423 : AP인터페이스 레지스터

424 ; SDRAM 인터페이스 425 : 벌크 데이터 메모리

본 발명은 시스템온칩의 인터페이스 장치에 관한 것으로서, 보다 상세하게는 시스템온칩이 어플리케이션 장치와 접속할 때 비동기 SRAM 방식과 동기 SDRAM 방식으로 인터페이스 되도록 하여 적은 양의 제어신호는 비동기 SRAM 방식으로 전송되도록 하고 많은 양의 데이터는 동기 SDRAM 방식으로 전송되도록 하여 어플리케이션 장치와 데이터 병목없이 많은 양의 데이터를 고속으로 주고받을 수 있도록 하기 위한 시스템온칩의 인터페이스 장치에 관한 것이다.

최근의 ASIC(어플리케이션 스페시픽 집적 회로) 기술은 칩 세트를 기본으로 하던 것으로부터 임베디드 코어를 베이스로 한 시스템 온 칩(SoC)으로 이행되고 있다. SoC란 의도한 어플리케이션의 기능 전체를 실현하도록 단독 형식의 VLSI(코어)를 복수개 서로 연결한 IC로써 "코어"로 불리는 각종 어플리케이션을 실현하기 위한 복잡한 기능이 사전에 설계된 모델을 이용하여 구성되어 있다.

이들 코어는, 일반적으로, Verilog나 VHDL과 같은 고급 기술 언어(HDL)로 기술된 소프트 코어 형태로 제공되거나 또는 GDSII와 같은 트랜지스터 레벨의 레이아웃의 하드 코어 형태로 제공되며, 일반적인 SoC는 마이크로 프로세서, 대규모 메모 리 어레이, 음성이나 비디오의 컨트롤러, 모뎀, 2차원이나 3차원의 그래픽 컨트롤러, DSP 등으로서 칩 상에서 기능을 실현하기 위해 하드 코어와 소프트 코어가 조합되는 경우가 많다.

이러한 SoC를 이용하게 될 경우 모든 기본적인 하드웨어 구성요소들을 보드상에 조합하는 방법에 비해 시스템 크기가 작아질 뿐만 아니라 가격적인 면에서도 많은 장점이 있어 휴대용 전자 제품 등에 사용되어 진다.

이와 같이 시스템온칩에서 특별한 기능을 수행하도록 구성하여 어플리케이션 프로세서와 접속하여 데이터를 주고받으면서 특별한 기능에 대해서는 시스템온칩에서 처리하도록 함으로써 어플리케이션 프로세서의 기능을 확장하고 있다.

일반적으로 어플리케이션 프로세서와 시스템온칩이 접속되는 방식은 어플리케이션의 비동기 버스로 연결되어 시스템온칩을 SRAM과 같이 인식하여 데이터를 주고받을 수 있도록 접속된다.

도 1은 일반적인 시스템온칩의 인터페이스 장치를 통해 시스템온칩과 어플리케이션 프로세서가 서로 접속된 상태를 나타낸 블록구성도이다.

여기에 도시된 바와 같이 어플리케이션 프로세서(10)와 SRAM(20)이 비동기 램버스(Async)를 통해 서로 연결되고, 어플리케이션 프로세서(10)와 SDRAM(30)이 동기 램버스(Sync)를 통해 서로 연결된다. 그리고, 어플리케이션 프로세서(10)와 시스템온칩(40)이 비동기 램버스(Async)를 통해 서로 연결된다.

이때 시스템온칩(40)의 AP 인터페이스(42)는 어플리케이션 프로세서(10)에서 시스템온칩(40)을 SRAM과 같이 인식하도록 레지스터값을 제공하여 내부 시스템버스와 외부의 어플리케이션 프로세서(10)와 연결시켜 데이터를 주고받을 수 있도록 한다.

그리고, 시스템온칩(40)의 내부 시스템버스를 통해 CPU(41)와 내부메모리(43)와 주변기기(45)들이 연결되며 마스터(44)에 의해 내부메모리(43)와 주변기기(45)를 억세스할 수 있도록 한다.

이와 같이 어플리케이션 프로세서(10)와 시스템온칩(40)은 비동기 SRAM 방식으로 접속되어 데이터를 주고받으면서 시스템온칩(40)의 기능을 수행하도록 한다.

그러나, 최근에는 데이터 처리속도가 높아지면서 데이터의 처리량도 많아지게 됨에 따라 어플리케이션 프로세서(10)나 시스템온칩(40)이 처리해야할 데이터도 많아지게 된다.

그런데, 어플리케이션 프로세서(10)와 시스템온칩간(40)에 비동기 SRAM 방식으로 서로 인터페이스 되기 때문에 많은 양의 데이터를 고속으로 주고받을 수 없어 빠른 처리가 어려운 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 시스템온칩이 어플리케이션 장치와 접속할 때 비동기 SRAM 방식과 동기 SDRAM 방식으로 인터페이스 되도록 하여 적은 양의 제어신호는 비동기 SRAM 방식으로 전송되도록 하고 많은 양의 데이터는 동기 SDRAM 방식으로 전송되도록 하여 어 플리케이션 장치와 데이터 병목없이 많은 양의 데이터를 고속으로 주고받을 수 있도록 하기 위한 시스템온칩의 인터페이스 장치를 제공함에 있다.

상기와 같은 목적을 이루기 위한 본 발명은 AP 인터페이스를 통해 어플리케이션 프로세서와 시스템온칩을 서로 인터페이스하는 시스템온칩의 인터페이스 장치에 있어서, AP 인터페이스는 비동기 램버스를 통해 어플리케이션 프로세서와 인터페이스 하기 위한 SRAM 인터페이스와, SRAM 인터페이스를 시스템온칩 클럭 도메인으로 동기화 시켜 시스템버스와 연결시키기 위한 동기화부와, 인터페이스된 어플리케이션 프로세서에서 시스템온칩을 SRAM과 SDRAM으로 인식되도록 하기 위한 값 및 인터럽트를 발생시키는 AP 인터페이스 레지스터와, 동기 램버스를 통해 어플리케이션 프로세서와 인터페이스 하기 위한 SDRAM 인터페이스와, SDRAM 인터페이스를 통해 시스템버스와 접속되어 데이터를 주고받기 위한 데이터를 저장하기 위한 벌크 데이터 메모리를 포함하여 이루어진 것을 특징으로 한다.

삭제

본 발명은 AP 인터페이스 레지스터의 인터럽트는 어플리케이션 프로세서의 외부 인터럽트와 연결되는 것을 특징으로 한다.

이와 같이 이루어진 본 발명은 시스템온칩과 어플리케이션 프로세서가 서로 인터페이스 될 때 비동기 SRAM 방식과 동기 SDRAM 방식의 두 개의 영역으로 인터페이스 되도록 함으로써 동기 SDRAM 방식으로 많은 데이터를 고속으로 주고받을 수 있도록 한다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형이 가능할 것이다.

도 2는 본 발명에 의한 시스템온칩의 인터페이스 장치를 통해 시스템온칩과 어플리케이션 프로세서가 서로 접속된 상태를 나타낸 블록구성도이다.

여기에 도시된 바와 같이 AP 인터페이스(42)를 통해 어플리케이션 프로세서(10)와 시스템온칩(40)을 서로 인터페이스하기 위해 AP 인터페이스(42)를 비동기 SRAM 방식의 인터페이스와 동기 SDRAM 방식의 인터페이스로 구성하여 복수개의 인터페이스로 어플리케이션 프로세서(10)와 인터페이스 되도록 한다.

그리고, AP 인터페이스(42)는 도 3에 도시된 바와 같이 비동기 램버스(Async)를 통해 어플리케이션 프로세서(10)와 인터페이스 하기 위한 SRAM 인터페이스(421)와, SRAM 인터페이스(421)를 시스템온칩 클럭 도메인(42a)으로 동기화 시켜 시스템버스와 연결시키기 위한 동기화부(422)와, 인터페이스된 어플리케이션 프 로세서(10)에서 시스템온칩(40)을 SRAM과 SDRAM으로 인식되도록 하기 위한 값 및 인터럽트(INT)를 발생시키는 AP 인터페이스 레지스터(423)와, 동기 램버스(Sync)를 통해 어플리케이션 프로세서(10)와 인터페이스 하기 위한 SDRAM 인터페이스(424)와, SDRAM 인터페이스(424)를 통해 시스템버스와 접속되어 데이터를 주고받기 위한 데이터를 저장하기 위한 벌크 데이터 메모리(425)를 포함하여 이루어진다.

또한, AP 인터페이스 레지스터(423)에는 burst size, CAS latency 등과 같은 SDRAM 모드의 값을 갖게 되어 시스템온칩(40)이 SDRAM과 같이 동작되지만 동작 중 읽기/쓰기 이외의 MRS, auto refresh, self refresh 등과 같은 동작은 무시된다.

한편, AP 인터페이스 레지스터(423)의 인터럽트(INT)는 어플리케이션 프로세서(10)의 외부 인터럽트에 연결되어 AP 인터페이스(42)의 상태에 따라 발생된 인터럽트(INT)가 어플리케이션 프로세서(10)로 전달되도록 한다.

이와 같이 AP 인터페이스(42)를 시스템온칩 클럭 도메인(42a)의 SRAM과, SDRAM 클럭도메인(42b)의 SDRAM의 두 개의 영역으로 동작되도록 함으로써 어플리케이션 프로세서(10)에서 SRAM과 SDRAM 두 개가 접속된 것으로 인식하여 동작하면서 일반적인 명령어들은 SRAM 방식으로 전달하고, 많은 용량의 데이터는 SDRAM 방식으로 전달하여 많은 데이터를 고속으로 주고받을 수 있도록 한다.

상기한 바와 같이 본 발명은 시스템온칩이 어플리케이션 장치와 접속할 때 비동기 SRAM 방식과 동기 SDRAM 방식으로 인터페이스 되도록 하여 적은 양의 제어신호는 비동기 SRAM 방식으로 전송되도록 하고 많은 양의 데이터는 동기 SDRAM 방식으로 전송되도록 하여 어플리케이션 장치와 데이터 병목없이 많은 양의 데이터를 고속으로 주고받을 수 있는 이점이 있다.

Claims (3)

1. 삭제
2. AP 인터페이스를 통해 어플리케이션 프로세서와 시스템온칩을 서로 인터페이스하는 시스템온칩의 인터페이스 장치에 있어서,

   상기 AP 인터페이스는

   비동기 램버스를 통해 상기 어플리케이션 프로세서와 인터페이스 하기 위한 SRAM 인터페이스와,

   상기 SRAM 인터페이스를 상기 시스템온칩 클럭 도메인으로 동기화 시켜 시스템버스와 연결시키기 위한 동기화부와,

   인터페이스된 상기 어플리케이션 프로세서에서 상기 시스템온칩을 SRAM과 SDRAM으로 인식되도록 하기 위한 값 및 인터럽트를 발생시키는 AP 인터페이스 레지스터와,

   동기 램버스를 통해 상기 어플리케이션 프로세서와 인터페이스 하기 위한 SDRAM 인터페이스와,

   상기 SDRAM 인터페이스를 통해 상기 시스템버스와 접속되어 데이터를 주고받기 위한 데이터를 저장하기 위한 벌크 데이터 메모리

   를 포함하여 이루어진 것을 특징으로 하는 시스템온칩의 인터페이스 장치.
3. 제 2항에 있어서, 상기 AP 인터페이스 레지스터의 상기 인터럽트는 상기 어플리케이션 프로세서의 외부 인터럽트와 연결되는 것을 특징으로 하는 시스템온칩의 인터페이스 장치.

Images