KR100733457B1 - Method for gapfill of trench in semiconductor device - Google Patents

Method for gapfill of trench in semiconductor device Download PDF

Info

Publication number
KR100733457B1
KR100733457B1 KR1020040050138A KR20040050138A KR100733457B1 KR 100733457 B1 KR100733457 B1 KR 100733457B1 KR 1020040050138 A KR1020040050138 A KR 1020040050138A KR 20040050138 A KR20040050138 A KR 20040050138A KR 100733457 B1 KR100733457 B1 KR 100733457B1
Authority
KR
South Korea
Prior art keywords
trench
gap fill
film
oxide film
nitride film
Prior art date
Application number
KR1020040050138A
Other languages
Korean (ko)
Other versions
KR20060001110A (en
Inventor
권판기
한상엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040050138A priority Critical patent/KR100733457B1/en
Publication of KR20060001110A publication Critical patent/KR20060001110A/en
Application granted granted Critical
Publication of KR100733457B1 publication Critical patent/KR100733457B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은 HDP 방식을 이용하여 높은 종횡비를 갖는 트렌치를 보이드없이 갭필할 수 있는 반도체소자의 트렌치 갭필 방법을 제공하기 위한 것으로, 본 발명의 트렌치 갭필 방법은 실리콘기판 상에 패드산화막을 형성하는 단계, 상기 패드산화막 상에 소자분리마스크를 형성하는 단계, 상기 소자분리마스크를 식각배리어로 패드산화막을 식각하는 단계, 상기 소자분리마스크를 식각배리어로 상기 실리콘기판을 식각하여 트렌치를 형성하는 단계, 상기 소자분리마스크를 제거하는 단계, 적어도 상기 트렌치의 상부를 덮으면서 상기 패드산화막의 전면을 덮는 질화막을 형성하는 단계, 상기 트렌치를 채우도록 고밀도플라즈마방식을 이용하여 갭필절연막을 형성하는 단계 및 상기 질화막을 연마정지막으로 하여 상기 갭필절연막을 평탄화하는 단계를 포함하고, 이와 같이 패드질화막을 적용하지 않으므로써 갭필절연막 공정전의 갭필높이를 현저히 감소시켜 보이드발생없이 갭필절연막을 트렌치 내부에 갭필할 수 있다.The present invention provides a trench gapfill method for a semiconductor device capable of gaplessly filling a trench having a high aspect ratio using an HDP method. The trench gapfill method of the present invention includes forming a pad oxide film on a silicon substrate; Forming a device isolation mask on the pad oxide film, etching the pad oxide film using the device isolation mask as an etch barrier, and etching the silicon substrate using the device isolation mask as an etch barrier to form a trench; Removing the separation mask, forming a nitride film covering the entire surface of the pad oxide film while covering at least the upper portion of the trench, forming a gap fill insulating film by using a high density plasma method to fill the trench, and polishing the nitride film Planarizing the gap fill insulating film as a stop film; By not applying the pad nitride film in this manner, the gap fill height before the gap fill insulating film process is significantly reduced, and the gap fill insulating film can be gap filled in the trench without voids.

소자분리, 트렌치, 갭필높이, 보이드, HDP, 질화막, CMPIsolation, Trench, Gap Fill Height, Void, HDP, Nitride, CMP

Description

반도체소자의 트렌치 갭필 방법{METHOD FOR GAPFILL OF TRENCH IN SEMICONDUCTOR DEVICE} Trench gap fill method of semiconductor device {METHOD FOR GAPFILL OF TRENCH IN SEMICONDUCTOR DEVICE}             

도 1a 내지 도 1c는 종래기술에 따른 DED 방식을 이용한 트렌치 갭필 방법을 도시한 도면,1A to 1C illustrate a trench gapfill method using a DED method according to the prior art;

도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 반도체소자의 트렌치 갭필 방법을 도시한 공정 단면도,2A to 2E are cross-sectional views illustrating a trench gapfill method of a semiconductor device according to a first embodiment of the present invention;

도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 반도체소자의 트렌치 갭필 방법을 도시한 공정 단면도.
3A to 3E are cross-sectional views illustrating a trench gapfill method of a semiconductor device according to a second exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 실리콘 기판 22 : 패드산화막21 silicon substrate 22 pad oxide film

23 : 소자분리마스크 24 : 트렌치23: device isolation mask 24: trench

25 : 질화막 26 : HDP 산화막
25 nitride film 26 HDP oxide film

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 트렌치 갭필방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing techniques, and more particularly to a trench gap fill method for semiconductor devices.

반도체 소자가 고집적화되면서 디자인 룰(design rule)이 점점 작아지고 있다. 특히, 소자분리공정(Isolation) 중의 하나인 STI(Shallow Trench Isolation) 공정시에 트렌치를 갭필하는 경우에 있어서 점점 작아지는 CD(Critical Demension)로 인해 트렌치의 종횡비(aspect ratio)가 점점 커지고 있다. 이러한 높은 종횡비를 갖는 트렌치를 채우기 위한 다양한 갭필(gap-fill) 방법들과 물질들이 제안되고 있다. As semiconductor devices are highly integrated, design rules are becoming smaller. In particular, in the case of gap-filling the trench during the shallow trench isolation (STI) process, which is one of the device isolation processes, the aspect ratio of the trench is gradually increased due to the smaller CD (critical depth). Various gap-fill methods and materials have been proposed to fill these high aspect ratio trenches.

일반적으로 갭필에 사용되는 물질은 BPSG(Boron Phosphorus Silicate Glass), O3-TEOS USG(Tetra Ethyl Ortho Silicate Undoped Silicate Glass), 고밀도플라즈마산화막(HDP oxide) 등이 있다. 그러나, BPSG는 800℃ 이상의 고온 리플로우(reflow) 공정이 필요하며 습식 식각시 식각량이 많아서 작은 트렌치를 갭필하기에는 부적합하다. 그리고, O3-TEOS USG은 BPSG보다 적은 열부담(thermal budget)을 갖지만 갭필 특성이 불량하여 고집적 반도체 소자에는 적용할 수 없다.Generally, materials used for the gapfill include BPSG (Boron Phosphorus Silicate Glass), O 3 -TEOS USG (Tetra Ethyl Ortho Silicate Undoped Silicate Glass), and high density plasma oxide (HDP oxide). However, BPSG requires a high temperature reflow process of 800 ° C. or higher and is not suitable for gapfilling small trenches due to the large amount of etching during wet etching. In addition, the O 3 -TEOS USG has a less thermal budget than the BPSG, but the gap fill property is poor and thus cannot be applied to a highly integrated semiconductor device.

이러한 문제점을 해결하기 위해 도입된 것이 적은 열부담과 우수한 갭필 특성을 갖는 고밀도플라즈마산화막(이하, 'HDP 산화막'이라고 약칭)이다. In order to solve this problem, a high-density plasma oxide film (hereinafter referred to as 'HDP oxide film') having less heat load and excellent gap fill characteristics has been introduced.

상기한 HDP 산화막은 주로 헬륨베이스(He-base) HDP 산화막을 이용하는데, 헬륨베이스 HDP 산화막은 트렌치 갭필에 한계가 있다. 이는 셀크기 감소 및 소자분 리 높이가 증가함에 따라 종횡비(Aspect ratio)가 높아지기 때문이다.The HDP oxide film mainly uses a helium base (He-base) HDP oxide film, and the helium base HDP oxide film has a limitation in trench gap fill. This is because the aspect ratio increases as the cell size decreases and the device isolation height increases.

헬륨 가스를 이용한 트렌치 갭필 방법으로는 종횡비 기준 4∼5:1 수준까지 가능하나, 향후 고집적 소자에서는 종횡비가 7:1 이상이 요구되므로 어려움이 있다. The trench gap fill method using helium gas can be up to an aspect ratio of 4-5: 1. However, in the future, the aspect ratio is required to be 7: 1 or more in a high density device.

또한, DRAM 소자의 리프레시 개선을 위해 STI 공정시 라이너질화막 및 라이너산화막을 도입하고 있는데, 이처럼 라이너 물질을 도입하면 트렌치 갭필이 더욱 어려워진다.In addition, a liner nitride film and a liner oxide film are introduced during the STI process to improve the refresh of DRAM devices. The introduction of the liner material makes the trench gap fill more difficult.

그리고, 헬륨베이스 HDP 산화막은 증착특성상 트렌치 입구에 오버행(Over hang)이 형성되어 갭필이 불완전하게 되어 보이드(void)를 형성시키는 문제가 있다.In addition, the helium-based HDP oxide film has a problem in that an overhang is formed at the inlet of the trench due to the deposition characteristic, so that the gap fill is incomplete, thereby forming voids.

이러한 트렌치 갭필의 어려움을 해결하기 위해 식각기능이 있는 NF3 가스를 이용한 DED(Deposition-Etch-Deposition) 방식이나, NF3 베이스 HDP 산화막 등이 개발되어 평가중이다.In order to solve the difficulty of the trench gap fill, a DED (Deposition-Etch-Deposition) method using an NF 3 gas having an etching function or an NF 3 base HDP oxide film is being developed and evaluated.

도 1a 내지 도 1c는 종래기술에 따른 DED 방식을 이용한 트렌치 갭필 방법을 도시한 도면이다.1A to 1C are diagrams illustrating a trench gapfill method using a DED method according to the prior art.

도 1a에 도시된 바와 같이, 실리콘기판(11) 상에 패드산화막(12)과 패드질화막(13)의 순서로 적층된 패드패턴을 형성한 후, 패드패턴을 식각배리어로 실리콘기판(11)을 소정 깊이로 식각하여 트렌치(14)를 형성한다.As shown in FIG. 1A, after the pad patterns stacked on the silicon substrate 11 in the order of the pad oxide film 12 and the pad nitride film 13 are formed, the silicon substrate 11 is formed using the pad pattern as an etching barrier. The trench 14 is formed by etching to a predetermined depth.

다음으로, 고밀도플라즈마장비에서 제1HDP산화막(15)을 증착하여 트렌치(14) 를 일부 매립한다. 도시되지 않았지만, 제1HDP산화막(15) 증착전에 측벽산화막, 라이너질화막 및 라이너산화막이 형성될 수 있다.Next, a portion of the trench 14 is filled by depositing the first HDP oxide film 15 in the high density plasma equipment. Although not shown, a sidewall oxide film, a liner nitride film, and a liner oxide film may be formed before the deposition of the first HDP oxide film 15.

도 1b에 도시된 바와 같이, 세정 가스(Cleaning gas)로 사용되어 왔던 NF3 가스를 흘려주어 증착된 제1HDP산화막(15)을 일부 식각해주므로써 제1HDP산화막(15)의 형상을 후속 트렌치(14) 매립에 용이한 형상으로 만든다. 따라서, NF3 가스에 의해 후속 트렌치(14) 매립에 용이한 형상을 갖는 제1HDP산화막(15a)이 잔류한다.As shown in FIG. 1B, the first HDP oxide layer 15 is partially etched by flowing NF 3 gas which has been used as a cleaning gas to etch the first HDP oxide layer 15 to form a subsequent trench 14. ) Make the shape easy to bury. Therefore, the first HDP oxide film 15a having a shape that is easy to fill the subsequent trench 14 is left by NF 3 gas.

이후, 도 1c에 도시된 바와 같이, 제1HDP산화막(15a)을 포함한 전면에 제2HDP산화막(16)을 증착하여 트렌치(14)를 완전히 매립한다.Thereafter, as illustrated in FIG. 1C, the trench 14 is completely filled by depositing the second HDP oxide layer 16 on the entire surface including the first HDP oxide layer 15a.

상기한 종래기술은 제1HDP산화막을 이용한 증착(Deposition), NF3 가스를 이용한 식각(Etch), 제2HDP산화막을 이용한 증착(Deposition)의 순서로 이루어지는 DED 방식을 이용하여 트렌치를 갭필하므로써 보이드를 방지하고자 하였다.The above-described conventional technique prevents voids by gap-filling trenches using a DED method in which deposition is performed using a first HDP oxide film, etching using an NF 3 gas, and deposition using a second HDP oxide film. Was intended.

그러나, 상술한 종래기술은 높은 종횡비를 갖는 트렌치를 갭필하는데 여전히 한계가 있다. 예컨대, 종래기술은 소자가 집적화되면서 패드산화막(12)과 패드질화막(13)의 두께를 줄이지 못하기 때문에 갭필 공정이 이루어지는 트렌치(14)의 공간(space)이 좁아지면서 갭필높이(gapfill height)가 계속 높게 유지되어 DED 방식을 이용한다고 하더라도 보이드없이 트렌치를 갭필하기가 어려워지고 있다.
However, the aforementioned prior art still has a limitation in gapfilling trenches having a high aspect ratio. For example, in the prior art, since the thickness of the pad oxide film 12 and the pad nitride film 13 cannot be reduced while the devices are integrated, the gap fill height is increased while the space of the trench 14 in which the gap fill process is performed is narrowed. Even if it is kept high and uses the DED method, it is difficult to gapfill the trench without voids.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, HDP 방식을 이용하여 높은 종횡비를 갖는 트렌치를 보이드없이 갭필할 수 있는 반도체소자의 트렌치 갭필 방법을 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a trench gap fill method of a semiconductor device capable of gap filling trenches having a high aspect ratio without voids by using the HDP method.

상기 목적을 달성하기 위한 본 발명의 트렌치 갭필 방법은 실리콘기판 상에 패드산화막을 형성하는 단계, 상기 패드산화막 상에 소자분리마스크를 형성하는 단계, 상기 소자분리마스크를 식각배리어로 패드산화막을 식각하는 단계, 상기 소자분리마스크를 식각배리어로 상기 실리콘기판을 식각하여 트렌치를 형성하는 단계, 상기 소자분리마스크를 제거하는 단계, 적어도 상기 트렌치의 상부를 덮으면서 상기 패드산화막의 전면을 덮는 질화막을 형성하는 단계, 상기 트렌치를 채우도록 고밀도플라즈마방식을 이용하여 갭필절연막을 형성하는 단계 및 상기 질화막을 연마정지막으로 하여 상기 갭필절연막을 평탄화하는 단계를 포함하고, 상기 질화막과 갭필절연막은 고밀도플라즈마 장비에서 인시튜로 형성하는 것을 특징으로 한다.The trench gapfill method of the present invention for achieving the above object comprises the steps of forming a pad oxide film on a silicon substrate, forming a device isolation mask on the pad oxide film, etching the pad oxide film using the device isolation mask as an etching barrier. Forming a trench by etching the silicon substrate using the device isolation mask as an etch barrier, removing the device isolation mask, and forming a nitride film covering the entire surface of the pad oxide layer at least covering the upper portion of the trench And forming a gap fill insulating film using a high density plasma method to fill the trench, and planarizing the gap fill insulating film using the nitride film as an abrasive stop film, wherein the nitride film and the gap fill insulating film are identified in a high density plasma device. It is characterized by forming a tub.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 반도체소자의 트렌치 갭필 방법을 도시한 공정 단면도이다.2A to 2E are cross-sectional views illustrating a trench gapfill method of a semiconductor device according to a first embodiment of the present invention.

도 2a에 도시된 바와 같이, 실리콘기판(21) 상에 패드산화막(22)을 증착한 후, 패드산화막(22) 상에 포토레스트를 도포하고 노광 및 현상으로 패터닝하여 소자분리마스크(ISO mask, 23)를 형성한다. 여기서, 패드산화막(22)은 종래기술의 패드산화막과 동일한 두께로 형성하는데, 바람직하게 100Å∼150Å 정도로 형성한다.As shown in FIG. 2A, after the pad oxide film 22 is deposited on the silicon substrate 21, a photorest is coated on the pad oxide film 22, and patterned by exposure and development to obtain a device isolation mask (ISO mask, 23). Here, the pad oxide film 22 is formed to have the same thickness as the pad oxide film of the prior art, but is preferably formed at about 100 kPa to 150 kPa.

이어서, 소자분리마스크(23)를 식각배리어로 하여 패드산화막(22)을 식각하여 소자분리영역이 형성될 실리콘기판(21) 표면을 노출시키는 형태로 패터닝된 패드산화막(22)을 형성한다.Subsequently, the pad oxide film 22 is etched using the device isolation mask 23 as an etch barrier to form a patterned pad oxide film 22 to expose the surface of the silicon substrate 21 on which the device isolation region is to be formed.

계속해서, 소자분리마스크(23)를 식각배리어로 노출된 실리콘기판(21)을 소정깊이로 식각하여 트렌치(24)를 형성한다. 이때, 트렌치(24)의 깊이는 2000Å∼10000Å 정도가 바람직하다.Subsequently, the trench 24 is formed by etching the silicon substrate 21 having the device isolation mask 23 exposed as an etching barrier to a predetermined depth. At this time, the depth of the trench 24 is preferably about 2000 Pa to about 10,000 Pa.

이와 같이, 본 발명은 패드질화막을 도입하지 않으므로써 후속 HDP 공정시 갭필높이를 낮춘다.As such, the present invention lowers the gap fill height in subsequent HDP processes by not introducing a pad nitride film.

도 2b에 도시된 바와 같이, 공지된 방법, 예컨대 산소플라즈마를 이용하여 소자분리마스크(23)를 제거한다.As shown in FIG. 2B, the device isolation mask 23 is removed using a known method such as oxygen plasma.

위와 같은 소자분리마스크(23)를 제거한 후, 트렌치(24)의 갭필 높이는 패드질화막을 사용하지 않고 패드산화막(22)만을 사용하기 때문에 현저히 감소한다. 즉, 패드질화막을 사용하지 않으므로써 트렌치(24)의 종횡비 감소 효과를 얻는다.After removing the device isolation mask 23 as described above, the gap fill height of the trench 24 is significantly reduced because only the pad oxide film 22 is used without using the pad nitride film. That is, the aspect ratio reduction effect of the trench 24 is acquired by not using a pad nitride film.

예컨대, 패드질화막을 사용한 경우에 갭필높이가 'g2'라고 하면, 패드질화막을 사용하지 않는 본 발명은 갭필높이가 'g1'이 된다. 이러한 갭필높이 'g1'은 패드질화막 두께만큼 갭필높이가 감소한 것이다.For example, in the case where the pad nitride film is used and the gap fill height is 'g2', the gap fill height of the present invention without using the pad nitride film is 'g1'. The gap fill height 'g1' is a gap fill height reduced by the thickness of the pad nitride film.

다음으로, 고밀도플라즈마방식의 산화막을 증착하기에 앞서 고밀도플라즈마 장비의 증착챔버 내에서 인시튜(In-situ)로 질화막(Nitride, 25)을 증착하는 공정을 진행한다. 이때, 질화막(25)은 후속 갭필산화막의 CMP 공정시 연마정지막으로 사용될 것이다.Next, prior to depositing the oxide film of the high density plasma method, a process of depositing the nitride film 25 is performed in-situ in the deposition chamber of the high density plasma device. In this case, the nitride film 25 may be used as a polishing stop film in the subsequent CMP process of the gap fill oxide film.

질화막(25)의 증착에 대해 자세히 설명하면 다음과 같다.The deposition of the nitride film 25 is described in detail as follows.

먼저, 트렌치(24)가 형성된 실리콘기판(21)을 고밀도플라즈마장비의 증착챔버 내부로 로딩시킨 후, 증착챔버 내부에 NH3, SiH4 및 He를 흘려주어 질화막(25)을 증착한다. 이때, 소스파워는 1500W∼6000W의 범위내에서 사용하고, 바이어스파워는 노바이어스(No bias)를 사용한다. 이처럼, 바이어스파워를 노바이어스, 즉 바이어스파워를 사용하지 않으므로써 질화막(25)을 패드산화막(22)을 덮는 형태이면서 트렌치(24)의 상부만 덮는 형태로 형성한다.First, the silicon substrate 21 on which the trench 24 is formed is loaded into the deposition chamber of the high-density plasma equipment, and then the nitride film 25 is deposited by flowing NH 3 , SiH 4, and He into the deposition chamber. At this time, the source power is used in the range of 1500W to 6000W, and the bias power uses no bias. As described above, the bias power is formed in the form of covering the upper portion of the trench 24 while covering the pad oxide film 22 by using no bias, that is, no bias power.

상기한 질화막(25)은 SiH4와 NH3가 반응하여 형성된 Si3N4이고, SiH4와 He은 후속 HDP 산화막 증착을 위해 사용되는 공정가스들이다.The nitride film 25 is Si 3 N 4 formed by reaction of SiH 4 and NH 3 , and SiH 4 and He are process gases used for subsequent HDP oxide deposition.

그리고, 질화막(25)은 후속 HDP 산화막의 CMP 공정시 연마정지막 역할을 수행하는 두께를 만족하면 되므로, 그 두께는 50Å∼100Å이 바람직하다. 일반적으로 트렌치 식각공정시 사용되는 패드질화막은 식각공정시 하드마스크 역할 및 CMP 공정시 연마정지막 역할을 동시에 수행하도록 매우 두껍게 형성하지만, 본 발명에서는 질화막(25)이 연마정지막 역할만 수행하므로 두껍게 형성하지 않아도 된다. 이로써, HDP 산화막 증착전에 갭필높이를 감소시키는 효과를 얻는다.Since the nitride film 25 is required to satisfy the thickness of the polishing stop film during the CMP process of the subsequent HDP oxide film, the thickness thereof is preferably 50 kPa to 100 kPa. In general, the pad nitride layer used in the trench etching process is formed very thick to simultaneously serve as a hard mask during the etching process and a polishing stop layer during the CMP process, but in the present invention, the nitride layer 25 serves only as a polishing stop layer. It does not have to be formed. This obtains the effect of reducing the gap fill height before HDP oxide film deposition.

도 2c에 도시된 바와 같이, 질화막(25)이 형성된 상태에서 고밀도플라즈마장 비의 증착챔버 내부에 O2, SiH4 및 He를 흘려주어 갭필절연막인 HDP 산화막(26)을 증착하여 트렌치(24)를 갭필한다. 잘 알려진 바와 같이, 고밀도플라즈마방식의 증착 공정은 스퍼터(sputter) 식각과 실레인 산화막 증착(Deposition)이 동시에 수행되어 갭필 특성이 우수하다. 따라서, 스퍼터식각을 발생시키는 비활성 가스로 아르곤(Ar) 또는 헬륨(He)을 이용하며, 실레인 산화막 증착 가스로 실레인(SiH4)과 산소(O2) 가스를 이용한다.As illustrated in FIG. 2C, in the state where the nitride film 25 is formed, O 2 , SiH 4, and He are flowed into the deposition chamber of the high-density plasma device to deposit an HDP oxide film 26, which is a gap fill insulating film, to form a trench 24. Gap fill As is well known, in the high density plasma deposition process, sputter etching and silane oxide film deposition are performed at the same time, thereby providing excellent gap fill characteristics. Therefore, argon (Ar) or helium (He) is used as an inert gas for generating sputter etching, and silane (SiH 4 ) and oxygen (O 2 ) gas are used as the silane oxide film deposition gas.

자세히 살펴보면, 질화막(25) 형성을 위해 공급했던 NH3의 공급을 중단하고, O2를 SiH4, He과 함께 공급해주므로써 HDP 산화막(26)을 증착한다.In detail, the supply of NH 3 , which has been supplied to form the nitride film 25, is stopped, and the HDP oxide layer 26 is deposited by supplying O 2 together with SiH 4 and He.

도 2d에 도시된 바와 같이, 질화막(25)을 연마정지막으로 하는 CMP 공정을 진행하여 HDP 산화막(26)을 평탄화시킨다.As shown in FIG. 2D, the CMP process is performed in which the nitride film 25 is used as a polishing stop film to planarize the HDP oxide film 26.

도 2e에 도시된 바와 같이, 패드산화막(22) 상부의 질화막(25)을 선택적으로 제거한다. 이때, 질화막(25) 제거를 위해 인산(H3PO4) 용액을 이용하며, HDP 산화막(26)과 패드산화막(22)의 경계부분에 여전히 질화막(25)이 잔류한다.As shown in FIG. 2E, the nitride film 25 on the pad oxide film 22 is selectively removed. In this case, a phosphoric acid (H 3 PO 4 ) solution is used to remove the nitride layer 25, and the nitride layer 25 still remains at the boundary between the HDP oxide layer 26 and the pad oxide layer 22.

상술한 제1실시예에 따르면, 두꺼운 패드질화막을 사용하지 않고, 트렌치(24) 갭필전에 CMP 공정을 위한 질화막(25)을 얇게 형성하므로써 갭필높이의 감소를 가져와 보이드없이 HDP 산화막(26)을 트렌치(24) 내에 갭필할 수 있다.According to the first embodiment described above, the HDP oxide film 26 is trenched without voids by reducing the gap fill height by forming a thin nitride film 25 for the CMP process before the trench fill gap gap without using a thick pad nitride film. It can gap-fill in 24.

도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 반도체소자의 트렌치 갭필 방법을 도시한 공정 단면도이다. 3A to 3E are cross-sectional views illustrating a trench gapfill method of a semiconductor device according to a second exemplary embodiment of the present invention.                     

도 3a에 도시된 바와 같이, 실리콘기판(31) 상에 패드산화막(32)을 증착한 후, 패드산화막(32) 상에 포토레스트를 도포하고 노광 및 현상으로 패터닝하여 소자분리마스크(ISO mask, 33)를 형성한다. 여기서, 패드산화막(32)은 종래기술의 패드산화막과 동일한 두께로 형성하는데, 바람직하게 100Å∼150Å 정도로 형성한다.As shown in FIG. 3A, after the pad oxide film 32 is deposited on the silicon substrate 31, a photorest is coated on the pad oxide film 32, and patterned by exposure and development to obtain an ISO mask, 33). Here, the pad oxide film 32 is formed to have the same thickness as the pad oxide film of the prior art, but is preferably formed at about 100 kPa to 150 kPa.

이어서, 소자분리마스크(33)를 식각배리어로 하여 패드산화막(32)을 식각하여 소자분리영역이 형성될 실리콘기판(31) 표면을 노출시키는 형태로 패터닝된 패드산화막(32)을 형성한다.Subsequently, the pad oxide film 32 is etched using the device isolation mask 33 as an etch barrier to form a patterned pad oxide film 32 to expose the surface of the silicon substrate 31 on which the device isolation region is to be formed.

계속해서, 소자분리마스크(33)를 식각배리어로 노출된 실리콘기판(31)을 소정깊이로 식각하여 트렌치(34)를 형성한다. 이때, 트렌치(34)의 깊이는 2000Å∼10000Å 정도가 바람직하다.Subsequently, the trench 34 is formed by etching the silicon substrate 31 having the device isolation mask 33 exposed to the etch barrier to a predetermined depth. At this time, the depth of the trench 34 is preferably about 2000 Pa to about 10000 Pa.

이와 같이, 패드질화막을 도입하지 않으므로써 후속 HDP 공정시 갭필높이를 낮춘다.As such, the gap fill height is lowered during the subsequent HDP process by not introducing the pad nitride film.

도 3b에 도시된 바와 같이, 공지된 방법, 예컨대 산소플라즈마를 이용하여 소자분리마스크(33)를 제거한다.As shown in FIG. 3B, the device isolation mask 33 is removed using a known method such as oxygen plasma.

위와 같은 소자분리마스크(33)를 제거한 후, 트렌치(34)의 갭필 높이는 패드질화막을 사용하지 않고 패드산화막(32)만을 사용하기 때문에 현저히 감소한다. 즉, 패드질화막을 사용하지 않으므로써 트렌치(34)의 종횡비 감소 효과를 얻는다.After removing the device isolation mask 33 as described above, the gap fill height of the trench 34 is significantly reduced because only the pad oxide film 32 is used without using the pad nitride film. That is, the aspect ratio reduction effect of the trench 34 is obtained by not using the pad nitride film.

예컨대, 패드질화막을 사용한 경우에 갭필높이가 'g2'라고 하면, 패드질화막을 사용하지 않는 본 발명은 갭필높이가 'g1'이 된다. 이러한 갭필높이 'g1'은 패드질화막 두께만큼 갭필높이가 감소한 것이다. For example, in the case where the pad nitride film is used and the gap fill height is 'g2', the gap fill height of the present invention without using the pad nitride film is 'g1'. The gap fill height 'g1' is a gap fill height reduced by the thickness of the pad nitride film.                     

다음으로, 고밀도플라즈마방식의 산화막을 증착하기에 앞서 고밀도플라즈마장비의 증착챔버 내에서 인시튜(In-situ)로 질화막(Nitride, 35)을 증착하는 공정을 진행한다. 이때, 질화막(35)은 후속 갭필산화막의 CMP 공정시 연마정지막으로 사용될 것이다.Next, prior to depositing an oxide film of the high density plasma method, a process of depositing a nitride film 35 in-situ is performed in the deposition chamber of the high density plasma device. In this case, the nitride film 35 will be used as the polishing stop film in the subsequent CMP process of the gap fill oxide film.

질화막(35)의 증착에 대해 자세히 설명하면 다음과 같다.The deposition of the nitride film 35 will now be described in detail.

먼저, 트렌치(34)가 형성된 실리콘기판(31)을 고밀도플라즈마장비의 증착챔버 내부로 로딩시킨 후, 증착챔버 내부에 NH3, SiH4 및 He를 흘려주어 질화막(35)을 증착한다. 이때, 소스파워는 1500W∼6000W의 범위내에서 사용하고, 바이어스파워는 100W∼500W의 범위내에서 사용하여, 트렌치(34)의 바닥까지 덮는 질화막(35)을 형성한다. 이와 같이, 질화막(35)을 트렌치(34)의 바닥을 포함한 전면에 형성해주므로써 리프레시 특성을 향상시킬 수 있다.First, the silicon substrate 31 having the trench 34 formed thereon is loaded into the deposition chamber of the high-density plasma equipment, and then the nitride film 35 is deposited by flowing NH 3 , SiH 4 and He into the deposition chamber. At this time, the source power is used in the range of 1500W to 6000W, and the bias power is used in the range of 100W to 500W to form the nitride film 35 covering the bottom of the trench 34. In this way, the nitride film 35 is formed on the entire surface including the bottom of the trench 34 to improve the refresh characteristics.

상기한 질화막(35)은 SiH4와 NH3가 반응하여 형성된 Si3N4이고, SiH4와 He은 후속 HDP 산화막 증착을 위해 사용되는 공정가스들이다.The nitride film 35 is Si 3 N 4 formed by reacting SiH 4 and NH 3 , and SiH 4 and He are process gases used for subsequent HDP oxide deposition.

그리고, 질화막(35)은 후속 HDP 산화막의 CMP 공정시 연마정지막 역할을 수행하는 두께를 만족하면 되므로, 그 두께는 50Å∼100Å이 바람직하다. 일반적으로 트렌치 식각공정시 사용되는 패드질화막은 식각공정시 하드마스크 역할 및 CMP 공정시 연마정지막 역할을 동시에 수행하도록 매우 두껍게 형성하지만, 본 발명에서는 질화막(35)이 연마정지막 역할만 수행하므로 두껍게 형성하지 않아도 된다. 이로써, HDP 산화막 증착전에 갭필높이를 감소시키는 효과를 얻는다. Since the nitride film 35 is required to satisfy the thickness of the polishing stop film during the subsequent CMP process of the HDP oxide film, the thickness of the nitride film 35 is preferably 50 kPa to 100 kPa. In general, the pad nitride layer used in the trench etching process is formed very thick to simultaneously serve as a hard mask during the etching process and a polishing stop layer during the CMP process. It does not have to be formed. This obtains the effect of reducing the gap fill height before HDP oxide film deposition.                     

도 3c에 도시된 바와 같이, 질화막(35)이 형성된 상태에서 고밀도플라즈마장비의 증착챔버 내부에 O2, SiH4 및 He를 흘려주어 갭필절연막인 HDP 산화막(36)을 증착하여 트렌치(34)를 갭필한다. 잘 알려진 바와 같이, 고밀도플라즈마방식의 증착 공정은 스퍼터(sputter) 식각과 실레인 산화막 증착(Deposition)이 동시에 수행되어 갭필 특성이 우수하다. 따라서, 스퍼터식각을 발생시키는 비활성 가스로 아르곤(Ar) 또는 헬륨(He)을 이용하며, 실레인 산화막 증착 가스로 실레인(SiH4)과 산소(O2) 가스를 이용한다.As shown in FIG. 3C, in the state where the nitride film 35 is formed, O 2 , SiH 4, and He are flowed into the deposition chamber of the high-density plasma equipment to deposit an HDP oxide film 36, which is a gap fill insulating film, to form a trench 34. Gap fill. As is well known, in the high density plasma deposition process, sputter etching and silane oxide film deposition are performed at the same time, thereby providing excellent gap fill characteristics. Therefore, argon (Ar) or helium (He) is used as an inert gas for generating sputter etching, and silane (SiH 4 ) and oxygen (O 2 ) gas are used as the silane oxide film deposition gas.

자세히 살펴보면, 질화막(35) 형성을 위해 공급했던 NH3의 공급을 중단하고, O2를 SiH4, He과 함께 공급해주므로써 HDP 산화막(36)을 증착한다.In detail, the HDP oxide layer 36 is deposited by stopping the supply of NH 3 supplied to form the nitride layer 35 and supplying O 2 together with SiH 4 and He.

도 3d에 도시된 바와 같이, 질화막(35)을 연마정지막으로 하는 CMP 공정을 진행하여 HDP 산화막(36)을 평탄화시킨다.As shown in FIG. 3D, the HDP oxide film 36 is planarized by performing a CMP process in which the nitride film 35 is used as a polishing stop film.

도 3e에 도시된 바와 같이, 패드산화막(32) 상부의 질화막(35)을 선택적으로 제거한다. 이때, 질화막(35) 제거를 위해 인산(H3PO4) 용액을 이용하며, HDP 산화막(36)과 패드산화막(32)의 경계부분, 그리고 트렌치(34)의 표면에 여전히 질화막(35)이 잔류한다.As shown in FIG. 3E, the nitride film 35 on the pad oxide film 32 is selectively removed. In this case, a phosphoric acid (H 3 PO 4 ) solution is used to remove the nitride layer 35, and the nitride layer 35 is still present on the boundary between the HDP oxide layer 36 and the pad oxide layer 32 and the surface of the trench 34. Remaining.

상술한 제2실시예에 따르면, 두꺼운 패드질화막을 사용하지 않고, 트렌치(34) 갭필전에 CMP 공정을 위한 질화막(35)을 얇게 형성하므로써 갭필높이의 감소를 가져와 보이드없이 HDP 산화막(36)을 트렌치(34) 내에 갭필할 수 있다. 더 욱이, 제2실시예는 질화막(35)을 트렌치의 바닥 및 측벽에 걸쳐서 형성하므로 리프레시 특성을 개선시킨다.According to the second embodiment described above, the HDP oxide film 36 is trenched without voids by reducing the gap fill height by forming a thin nitride film 35 for the CMP process before the trench fill gap gap without using a thick pad nitride film. It can be gapfilled within (34). Furthermore, the second embodiment forms the nitride film 35 over the bottom and sidewalls of the trench, thereby improving the refresh characteristics.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 패드질화막 공정을 생략하므로 공정단순화를 얻을 수 있는 효과가 있다.Since the present invention described above omits the pad nitride film process, the process can be simplified.

또한, 본 발명은 트렌치 갭필높이를 낮추어 HDP 산화막을 보이드없이 증착할 수 있는 효과가 있다.

In addition, the present invention has the effect of lowering the trench gap fill height to deposit HDP oxide without voids.

Claims (7)

삭제delete 실리콘기판 상에 패드산화막을 형성하는 단계;Forming a pad oxide film on the silicon substrate; 상기 패드산화막 상에 소자분리마스크를 형성하는 단계;Forming a device isolation mask on the pad oxide film; 상기 소자분리마스크를 식각배리어로 패드산화막을 식각하는 단계;Etching the pad oxide layer using the device isolation mask as an etching barrier; 상기 소자분리마스크를 식각배리어로 상기 실리콘기판을 식각하여 트렌치를 형성하는 단계;Forming a trench by etching the silicon substrate using the device isolation mask as an etch barrier; 상기 소자분리마스크를 제거하는 단계;Removing the device isolation mask; 적어도 상기 트렌치의 상부를 덮으면서 상기 패드산화막의 전면을 덮는 질화막을 형성하는 단계; Forming a nitride film covering at least an upper portion of the trench and covering the entire surface of the pad oxide film; 상기 트렌치를 채우도록 고밀도플라즈마방식을 이용하여 갭필절연막을 형성하는 단계; 및Forming a gap fill insulating film using a high density plasma method to fill the trenches; And 상기 질화막을 연마정지막으로 하여 상기 갭필절연막을 평탄화하는 단계를 포함하고,Planarizing the gap fill insulating film by using the nitride film as a polishing stop film; 상기 질화막과 갭필절연막은 고밀도플라즈마 장비에서 인시튜로 형성하는 반도체소자의 트렌치 갭필 방법.The nitride film and the gap fill insulating film are trench gap fill method of a semiconductor device to be formed in-situ in high-density plasma equipment. 제2항에 있어서,The method of claim 2, 상기 질화막을 형성하는 단계는,Forming the nitride film, NH3, SiH4 및 He 가스를 이용하는 것을 특징으로 하는 반도체소자의 트렌치 갭필 방법.A trench gapfill method for a semiconductor device comprising NH 3 , SiH 4 and He gases. 제3항에 있어서,The method of claim 3, 상기 질화막을 형성하는 단계는,Forming the nitride film, 소스파워를 1500W∼6000W의 범위내에서 사용하고, 바이어스파워는 노바이어스를 사용하는 것을 특징으로 하는 반도체소자의 트렌치 갭필 방법.A trench gap fill method of a semiconductor device, characterized by using source power within a range of 1500W to 6000W, and bias power using no bias. 제3항에 있어서,The method of claim 3, 상기 질화막을 형성하는 단계는,Forming the nitride film, 소스파워를 1500W∼6000W의 범위내에서 사용하고, 바이어스파워를 100W∼ 500W로 사용하는 것을 특징으로 하는 반도체소자의 트렌치 갭필 방법.A trench gap fill method for a semiconductor device, characterized by using source power within a range of 1500W to 6000W and using bias power at 100W to 500W. 제3항에 있어서,The method of claim 3, 상기 질화막은, The nitride film, 50Å∼100Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 트렌치 갭필 방법.A trench gap fill method of a semiconductor device, characterized in that it is formed to a thickness of 50 ~ 100Å. 제2항에 있어서,The method of claim 2, 상기 갭필절연막을 형성하는 단계는,Forming the gap fill insulating film, SiH4, O2 및 He 가스를 이용하는 것을 특징으로 하는 반도체소자의 트렌치 갭필 방법.A trench gap fill method for a semiconductor device comprising SiH 4 , O 2 and He gases.
KR1020040050138A 2004-06-30 2004-06-30 Method for gapfill of trench in semiconductor device KR100733457B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050138A KR100733457B1 (en) 2004-06-30 2004-06-30 Method for gapfill of trench in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050138A KR100733457B1 (en) 2004-06-30 2004-06-30 Method for gapfill of trench in semiconductor device

Publications (2)

Publication Number Publication Date
KR20060001110A KR20060001110A (en) 2006-01-06
KR100733457B1 true KR100733457B1 (en) 2007-06-28

Family

ID=37104302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050138A KR100733457B1 (en) 2004-06-30 2004-06-30 Method for gapfill of trench in semiconductor device

Country Status (1)

Country Link
KR (1) KR100733457B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027128A (en) * 1998-10-27 2000-05-15 윤종용 Method for trench isolation
KR20040048458A (en) * 2002-12-03 2004-06-10 주식회사 하이닉스반도체 Method for forming isolation layer in semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027128A (en) * 1998-10-27 2000-05-15 윤종용 Method for trench isolation
KR20040048458A (en) * 2002-12-03 2004-06-10 주식회사 하이닉스반도체 Method for forming isolation layer in semiconductor device

Also Published As

Publication number Publication date
KR20060001110A (en) 2006-01-06

Similar Documents

Publication Publication Date Title
US7271464B2 (en) Liner for shallow trench isolation
TWI406359B (en) Method for forming isolation layer in semiconductor device
US7902037B2 (en) Isolation structure in memory device and method for fabricating the same
KR100746223B1 (en) Trench isolation methods of semiconductor device
KR100818711B1 (en) Method for fabricating isolation layer in semiconductor device
KR100545697B1 (en) Trench device isolation method for semiconductor devices
KR100831681B1 (en) Method for fabricating isolation layer in semiconductor device
US7018905B1 (en) Method of forming isolation film in semiconductor device
KR100733457B1 (en) Method for gapfill of trench in semiconductor device
KR20060011449A (en) Method for isolation in semiconductor device
KR100877257B1 (en) Method for gapfilling a trench in semiconductor device
KR100979711B1 (en) Method for gapfill in semiconductor device
KR100671661B1 (en) Method of forming isolation film in semiconductor device
KR100678481B1 (en) Trench isolation method of semiconductor device
KR100533966B1 (en) Isolation by trench type and method for manufacturing the same
KR101025730B1 (en) Method for isolation in semiconductor device
KR20060011416A (en) Method for gapfill of trench in semiconductor device
KR100619395B1 (en) Method for fabricating the semiconductor device
KR101039865B1 (en) Method for gapfill in semiconductor device
KR20020085576A (en) Method for forming a isolation layer of trench type
KR100869852B1 (en) Method for manufacturing isolation layer in semiconductor device
KR20080025859A (en) Method of filling patterns in semiconductor device
KR100637095B1 (en) Method of manufacturing semiconductor device
KR20130039067A (en) Method for fabricating an isolation structure in memory device
KR20090122680A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee