KR100733252B1 - Printed circuit board having high reliable terminals for surface mounting, and manufacturing method thereof - Google Patents
Printed circuit board having high reliable terminals for surface mounting, and manufacturing method thereof Download PDFInfo
- Publication number
- KR100733252B1 KR100733252B1 KR1020060072128A KR20060072128A KR100733252B1 KR 100733252 B1 KR100733252 B1 KR 100733252B1 KR 1020060072128 A KR1020060072128 A KR 1020060072128A KR 20060072128 A KR20060072128 A KR 20060072128A KR 100733252 B1 KR100733252 B1 KR 100733252B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nickel
- phosphorus
- circuit board
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
도 1은 전해 금속 도금을 위한 장치를 개략적으로 도시한 도면이다.1 is a schematic illustration of an apparatus for electrolytic metal plating.
도 2는 전해 금속 도금 시 실장단자와 도금 인입선과의 연결상태를 개략적으로 나타낸 단면도이다.2 is a cross-sectional view schematically illustrating a connection state between a mounting terminal and a plating lead wire during electrolytic metal plating.
도 3은 무전해 금속 도금 시 연결상태를 설명하기 위하여 실장단자의 단면을 개략적으로 나타낸 단면도이다.3 is a cross-sectional view schematically showing a cross section of the mounting terminal in order to explain the connection state during electroless metal plating.
도 4는 종래기술의 일 구체예에 따른 인쇄회로기판 표면실장단자의 층 구조를 개략적으로 나타낸 단면도이다.4 is a cross-sectional view schematically illustrating a layer structure of a printed circuit board surface mount terminal according to an exemplary embodiment of the prior art.
도 5는 종래기술의 다른 일 구체예에 따른 인쇄회로기판 표면실장단자의 층 구조를 개략적으로 나타낸 단면도이다.5 is a cross-sectional view schematically illustrating a layer structure of a printed circuit board surface mount terminal according to another exemplary embodiment of the prior art.
도 6은 종래기술의 또 다른 일 구체예에 따른 인쇄회로기판 표면실장단자의 층 구조를 개략적으로 나타낸 단면도이다.6 is a schematic cross-sectional view of a layer structure of a printed circuit board surface mount terminal according to another exemplary embodiment of the prior art.
도 7은 종래기술의 또 다른 일 구체예에 따른 인쇄회로기판 표면실장단자의 층 구조를 개략적으로 나타낸 단면도이다.7 is a schematic cross-sectional view of a layer structure of a printed circuit board surface mount terminal according to another exemplary embodiment of the prior art.
도 8은 종래기술의 또 다른 일 구체예에 따른 인쇄회로기판 표면실장단자의 층 구조를 개략적으로 나타낸 단면도이다.8 is a schematic cross-sectional view of a layer structure of a printed circuit board surface mount terminal according to another exemplary embodiment of the prior art.
도 9는 본 발명의 바람직한 일 구체예에 따른 인쇄회로기판 표면실장단자의 층 구조를 개략적으로 나타낸 단면도이다.9 is a schematic cross-sectional view illustrating a layer structure of a printed circuit board surface mounting terminal according to an exemplary embodiment of the present invention.
도 10은 본 발명의 바람직한 다른 일 구체예에 따른 인쇄회로기판 표면실장단자의 층 구조를 개략적으로 나타낸 단면도이다.10 is a schematic cross-sectional view of a layer structure of a printed circuit board surface mount terminal according to another exemplary embodiment of the present invention.
도 11은 본 발명의 바람직한 또 다른 일 구체예에 따른 인쇄회로기판 표면실장단자의 층 구조를 개략적으로 나타낸 단면도이다.11 is a schematic cross-sectional view of a layer structure of a printed circuit board surface mounting terminal according to another exemplary embodiment of the present invention.
※ 도면의 주요 부분에 대한 부호의 설명 ※※ Explanation of code about main part of drawing ※
1 : 도금조 2 : 양극1
3 : 전해액 4 : 기판(음극)3: electrolyte solution 4: substrate (cathode)
6 : 전원6: power
10 : 실장단자 20 : 도금 인입선10: mounting terminal 20: plating lead wire
110 : Au 도금층 120 : Ni 도금층110: Au plating layer 120: Ni plating layer
130 : Cu층 140 : 부식기공130: Cu layer 140: corrosion pores
150 : 솔더 160 : 블랙스팟150: solder 160: black spot
170 : 베리어층 180 : 저 P 함유 Ni 도금층170: barrier layer 180: low P-containing Ni plating layer
190 : 고 P 함유 Ni 도금층 200 : 순수 니켈층190: high P-containing Ni plating layer 200: pure nickel layer
210 : 본딩 와이어 220 : 금속간 화합물층210: bonding wire 220: intermetallic compound layer
본 발명은 고 신뢰성의 표면실장단자를 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다. 좀 더 구체적으로는, 본 발명은 구리층 및 니켈층을 포함하여 구성되는 표면실장단자에서, 니켈층을 서로 다른 인 함량을 갖는 3중층으로 구성함으로써 표면실장단자의 부식과 블랙스팟을 방지할 수 있고, 본딩 시 평활한 본딩면을 제공할 수 있으며 단자의 계면분리 현상을 방지할 수 있는 고 신뢰성의 표면실장단자를 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board having a high reliability surface mount terminal and a method of manufacturing the same. More specifically, in the surface mount terminal including the copper layer and the nickel layer, the nickel layer may be composed of triple layers having different phosphorus contents to prevent corrosion and black spots of the surface mount terminal. The present invention relates to a printed circuit board having a high reliability surface mount terminal capable of providing a smooth bonding surface at the time of bonding and preventing interfacial separation of terminals.
전자제품을 구동시키는 인쇄회로기판의 제조는 수많은 공정의 집합체이며 그 단계 또한 매우 복잡하다. 그 중 전자소자에 전류와 전압, 그리고 신호를 전달하기 위해 핵심적인 역할을 하는 것이 인쇄회로기판 위의 칩실장용 와이어 본딩 단자(wire bonding pad) 또는 솔더링 단자(solder joint pad)이다.Manufacturing printed circuit boards that drive electronics is a collection of numerous processes and the steps are very complex. Among them, a key role for delivering current, voltage, and signal to electronic devices is a wire bonding pad or solder joint pad for mounting a chip on a printed circuit board.
최근 인쇄회로기판은 경박단소의 경향으로 금속배선의 크기가 점점 작아지고 있어 도금 인입선이 필요한 전해 도금보다는 무전해 도금이 선호되고 있다. 또한, 이런 두 종류의 단자제조를 모두 만족하는 방법은 구리 단자 위에 니켈(Ni) 도금 후 금(Au) 도금하는 방법이 일반화된 방법이다.Recently, as printed circuit boards are becoming thin and thin, the size of metal wirings is getting smaller, and electroless plating is preferred to electrolytic plating requiring plating lead wire. In addition, a method of satisfying both types of terminal manufacturing is a method in which nickel (Au) plating after nickel (Ni) plating on copper terminals is common.
인쇄회로기판의 최외층 칩실장용 금속 도금 공정은 크게 다음의 두 가지로 나눌 수 있다. 먼저, 피도금체인 인쇄회로기판과 금속의 도금이온 공급원에 전극 을 걸어 도금하는 전해 도금방식과 금속이온을 수용액 상태에서 석출시키는 방법으로, 외부로부터 어떠한 전기를 사용하지 않고 자기 촉매 방법에 의해 목적된 피도금체에 원하는 금속을 도금하는 무전해 도금방식이 있다.The metal plating process for outermost chip mounting of a printed circuit board can be roughly divided into the following two types. First, the electroplating method in which an electrode is plated on a printed circuit board and a plated ion source of a metal to be plated, and a method of depositing metal ions in an aqueous solution state, is used by a self-catalytic method without using any electricity from the outside. There is an electroless plating method in which a desired metal is plated on a plated body.
상술한 전해 도금을 적용하기 위한 장치를 도 1에 개략적으로 나타내었다. An apparatus for applying the above-described electrolytic plating is schematically shown in FIG.
도 1을 참조하면, 도금조(1) 내에 전해액(3)이 채워져 있으며, 양극(2)과 도금을 목적으로 하는 음극인 기판(4)이 전원(6)으로 연결되어 있다. 이러한 방법을 사용한 경우에는 내부식성을 갖는 금속을 형성할 수 있는 장점이 있으나, 도 2에 나타낸 바와 같이 실장단자(10)를 도금하기 위해 도금 인입선(20)이 필요하게 되는 단점이 있다. 일반적으로 칩을 실장하기 위해 200∼400㎛ 직경의 실장단자가 사용된다. 또한, 폭 100㎛(c)의 도금인입선과 이온 마이그레이션을 방지하기 위해 실장단자와 100㎛(b)정도의 여유공간이 사용된다면 단자간의 거리(a)는 500㎛의 한계를 갖는다.Referring to FIG. 1, the electrolytic solution 3 is filled in the
한편, 무전해 도금은 도금되려는 금속이온이 피도금체의 금속과 치환반응에 의해 도금되는 치환도금 방식과 외부의 환원제를 사용하거나 또는 도금되려는 금속이온이 스스로 환원되어 도금되는 환원도금 방식으로 나눌 수 있다.On the other hand, electroless plating can be divided into a substitution plating method in which a metal ion to be plated is plated by a substitution reaction with a metal of a plated body and an external reducing agent, or a reduction plating method in which a metal ion to be plated is reduced and plated by itself. have.
상기 치환도금 방식은 무전해 금 도금에 주로 이용되며, 일례로서 도금조 내에서 하기 반응식 1 및 2에 각각 나타낸 바와 같은 산화반응과 환원반응이 일어난다.The substitution plating method is mainly used for electroless gold plating, and oxidation and reduction reactions as shown in
또한, 상기 환원도금 방식은 니켈 도금에 주로 이용되며, 일례로서 도금조 내에서 하기 반응식 3 및 4에 각각 나타낸 바와 같은 산화반응과 환원반응이 일어난다.In addition, the reduction plating method is mainly used for nickel plating, as an example, the oxidation reaction and the reduction reaction occur as shown in the
이때, 니켈의 환원제로는 소디움 하이포포스파이트(Sodium hypophosphite), 소디움 보로하이드라이드(Sodium borohydride), 하이드라진(Hydrazine) 등이 사용되며, 첫번째와 두번째 화학물을 일반적으로 많이 사용한다.At this time, as a reducing agent of nickel, sodium hypophosphite, sodium borohydride, hydrazine, etc. are used, and the first and second chemicals are generally used.
이와 같은 과정을 통해서 도금된 Ni층은 인(P)과 붕소(B) 등을 함유할 수 있는데, 붕소의 경우 미소 결정질과 강자성을 띄어 표면경도가 약하며, 전기적 특성이 좋지 않은 단점이 있다. 또한, 인을 사용한 경우에는 결정구조가 비정질이어서 표면경도가 강하게 된다. 이때 욕을 구성하는 성분이 알칼리성일 경우 산성인 경우보다 다공성이 커서 좋지 않다. 또한, pH에 따라 도금층의 인의 함량이 조절되 는데, 산성인 경우, 예를 들면 pH 4∼5인 경우 인의 함량이 많아지고, 염기성인 경우 pH 8 이상에서는 인의 함량이 줄어들게 된다. 이와 같이 조절되는 도금층의 인의 함량에 따라 경도가 달라지는데, 이는 이후 진행되는 금 도금의 치환반응 시 중요한 역할을 하며, 경도가 높을수록 니켈표면에 침식을 막을 수 있다.The Ni layer plated through this process may contain phosphorus (P) and boron (B). In the case of boron, microcrystalline and ferromagnetic materials exhibit weak surface hardness and poor electrical properties. In addition, when phosphorus is used, the crystal structure is amorphous and the surface hardness becomes strong. At this time, when the components constituting the bath is alkaline, the porosity is not good because it is acidic. In addition, the content of phosphorus in the plating layer is adjusted according to pH. In the case of acidic, for example, pH 4-5, the phosphorus content increases, and in the basic case, the phosphorus content decreases at pH 8 or higher. The hardness varies according to the phosphorus content of the plated layer controlled as described above, which plays an important role in the substitution reaction of the gold plating, which is subsequently carried out, and the higher the hardness, the better the erosion of the nickel surface.
한편, 무전해 도금방법으로 실장단자를 만들 경우 도 3에 나타낸 바와 같이 도금 인입선이 필요 없게 된다. 이 경우에는 단자의 직경이 200∼400㎛인 경우에도 단자와 단자사이의 거리가 300㎛(a)로 유지할 수 있어 많은 수의 I/O 연결이 가능하여 미세피치 실장이 가능하게 된다.On the other hand, when the mounting terminal is made by the electroless plating method, the plating lead wire is not required as shown in FIG. 3. In this case, even when the diameter of the terminal is 200 to 400㎛, the distance between the terminal and the terminal can be maintained at 300㎛ (a), so that a large number of I / O connections are possible, thereby enabling fine pitch mounting.
그러나, 도 4에 나타낸 바와 같이, 니켈층(120) 상에 금 도금 시 치환반응이 과하거나 니켈층의 경도가 크지 않게 되면 핀홀(pin hole)이라 불리는 부식기공(140)이 형성되게 된다. 이렇게 형성된 부식기공은 향후 전자소자 실장시 단자의 결합력을 약화시켜 분리되거나 전기적 특성을 저하시키는 원인이 되기도 한다. 이러한 부식기공의 발생원인은 니켈 도금층 내에 인의 함량이 낮을 경우 발생하게 된다.However, as shown in FIG. 4, if the substitution reaction is excessive during the gold plating on the
이와 달리, 도 5에 나타낸 바와 같이, 니켈층(120)의 경도를 높이기 위해 인의 함량을 높이게 되면 부품실장을 위한 납땜 시 니켈층(120) 외곽부위에 블랙스팟(black spot; 160)이라고 불리는 고 인층(P-rich layer)이 형성된다. 블랙스팟(160) 역시 실장단자의 결합력을 약화시키며, 기판의 전기적 특성을 저하시키게 된다. 또한 니켈 도금조에 인의 함량을 높이게 되면 금의 불균일한 치환반응에 의해 균일한 도금층을 얻을 수 없게 된다.On the contrary, as shown in FIG. 5, when the phosphorus content is increased to increase the hardness of the
이와 같은 문제를 해결하기 위하여, 도 6에 나타낸 바와 같이, 니켈층(120)과 금 도금층(110) 사이에 내식성이 강하고 다공성이 없는 베리어층(barrier layer; 170)을 사용하기도 한다.In order to solve such a problem, as shown in FIG. 6, a
베리어층(170)은 일례로서 팔라듐(Pd)과 주석(Sn)의 도금방법을 적용할 수 있다. 그러나, 주석의 경우 Ni과의 합금층 형성문제로 인해 사용이 제한되어 있고, 팔라듐의 경우 내식성과 저기공성(low porosity)의 재료 자체에 이점이 있으나 그 가격 변동이 심하며 고가라는 단점이 있다.For example, the
한편, 상술한 문제점을 해결하기 위하여 예를 들어, 일본 공개특허 평11-354685호에는 표면실장단자의 니켈층을 2중층으로 구성한 기술이 소개되어 있다.On the other hand, in order to solve the above-mentioned problems, for example, Japanese Patent Laid-Open No. 11-354685 discloses a technique in which a nickel layer of a surface mounting terminal is composed of a double layer.
즉, 도 7에 나타낸 바와 같이 인의 함량이 높은 Ni층(190) 위에 인의 함량이 낮은 Ni층(180)이 형성되는데, 이러한 경우에도 와이어 본딩용 두께 금 도금을 할 경우, 예를 들어 0.5㎛ 이상의 금 도금일 경우, 도 4에 나타낸 바와 같은 부식기공(140)을 피할 수는 없으며, 리플로우(reflow)가 2회 이상일 경우 도 5에 나타낸 바와 같은 블랙스팟(160)을 근원적으로 피할 수는 없다.That is, as shown in FIG. 7, a
또한, 도 8에 나타낸 바와 같이, 인의 함량이 낮은 Ni층(180) 위에 인의 함량이 높은 Ni층(190)이 형성된 경우, 인의 함량이 높은 경우에는 거친 도금층을 형성하므로 금 도금 계면이 불균일하게 되어 와이어 본딩 시 악영향을 미친다. 또한, 솔더를 녹이는 리플로우를 수 차례 거칠 경우 높은 인함유 층에서 인이 노출되어 블랙스팟(160)을 형성하게 되는 단점이 있다.In addition, as shown in FIG. 8, when the
이에 본 발명에서는 상술한 종래기술의 문제점을 해결하고, 본딩 또는 솔더링 단자의 제조과정이나 실장과정에서 발생할 수 있는 Ni 부식을 방지할 수 있는 인쇄회로기판의 표면실장단자 형성방법에 관하여 광범위한 연구를 거듭한 결과, Ni층 형성시 3중의 층을 형성함으로써 칩실장용 와이어 본딩 또는 납땜시 우수한 특성을 나타내는 패키지용 인쇄회로기판을 제작할 수 있었고, 본 발명은 이에 기초하여 완성되었다.Accordingly, the present invention solves the above-mentioned problems of the prior art, and has extensively researched a method for forming a surface mount terminal of a printed circuit board which can prevent Ni corrosion that may occur during the manufacturing or mounting process of a bonding or soldering terminal. As a result, by forming a triple layer when forming the Ni layer, a printed circuit board for a package exhibiting excellent characteristics during wire bonding or soldering for chip mounting was fabricated, and the present invention was completed based on this.
따라서, 본 발명의 제1측면은 표면실장단자의 부식과 블랙스팟을 방지할 수 있는 고 신뢰성의 표면실장단자를 갖는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.Accordingly, a first aspect of the present invention is to provide a printed circuit board having a highly reliable surface mount terminal capable of preventing corrosion and black spots of the surface mount terminal and a manufacturing method thereof.
본 발명의 제2측면은 본딩 시 평활한 본딩면을 제공할 수 있는 고 신뢰성의 표면실장단자를 갖는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.A second aspect of the present invention is to provide a printed circuit board having a high reliability surface mount terminal capable of providing a smooth bonding surface during bonding and a method of manufacturing the same.
본 발명의 제3측면은 단자의 계면분리 현상을 방지할 수 있는 고 신뢰성의 표면실장단자를 갖는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.A third aspect of the present invention is to provide a printed circuit board having a high reliability surface mount terminal capable of preventing the interface separation phenomenon of the terminal and a manufacturing method thereof.
본 발명의 바람직한 일 구체예에 따르면:According to one preferred embodiment of the invention:
반도체 실장을 위한 와이어본딩 단자 및 외부 부품과의 결합을 위한 솔더링 단자를 포함하는, 일정한 회로패턴이 형성된 인쇄회로기판에 있어서, In a printed circuit board having a predetermined circuit pattern, including a wire bonding terminal for semiconductor mounting and a soldering terminal for coupling with external components,
상기 와이어본딩 단자 및 솔더링 단자가: The wire bonding terminal and soldering terminal is:
금속층, 및 A metal layer, and
상기 금속층 상에 형성된 니켈층(Ni layer)을 포함하며, 상기 니켈층은 인(P) 함량이 서로 다른 3중층으로 이루어지는 것을 특징으로 하는 인쇄회로기판이 제공된다.A nickel layer is formed on the metal layer, and the nickel layer is provided with a printed circuit board comprising a triple layer having a different phosphorus (P) content.
여기서, 상기 니켈층은 바람직하게는 인을 함유하되 인 함량이 서로 다른 제1 및 제2의 니켈-인 합금층과, 상기 제1 및 제2의 니켈-인 합금층 사이에 형성되는, 인을 함유하지 않는 순수 니켈층으로 이루어진다.Here, the nickel layer preferably contains phosphorus, which is formed between the first and second nickel-phosphorus alloy layers containing phosphorus but having different phosphorus contents, and the first and second nickel-phosphorus alloy layers. It consists of a pure nickel layer that does not contain.
상기 니켈층은 바람직하게는 금속층 상에 제1 니켈-인 합금층, 인을 함유하지 않는 순수 니켈층, 제2 니켈-인 합금층이 순차적으로 형성되어 이루어지며, 상기 제1 니켈-인 합금층은 제2 니켈-인 합금층에 비하여 인 함유량이 더욱 높다.The nickel layer is preferably formed by sequentially forming a first nickel-phosphorus alloy layer, a pure nickel layer containing no phosphorus, and a second nickel-phosphorus alloy layer on the metal layer, and the first nickel-phosphorus alloy layer The phosphorus content is higher than the silver second nickel-phosphorus alloy layer.
좀 더 바람직하게는, 상기 제1 니켈-인 합금층은 10∼20중량%의 인을 함유하며, 상기 제2 니켈-인 합금층은 9∼20중량%의 인을 함유한다.More preferably, the first nickel-phosphorus alloy layer contains 10 to 20% by weight of phosphorus, and the second nickel-phosphorus alloy layer contains 9 to 20% by weight of phosphorus.
한편, 상기 제1 및 제2 니켈-인 합금층의 두께는 3∼10㎛이며, 상기 순수 니켈층의 두께는 1∼3㎛인 것이 바람직하다.On the other hand, it is preferable that the thickness of the said 1st and 2nd nickel- phosphorus alloy layer is 3-10 micrometers, and the thickness of the said pure nickel layer is 1-3 micrometers.
상기 순수 니켈층은 전해 도금층, 스퍼터 증착층, 또는 니켈 금속박(foil)인 것이 바람직하다. 한편, 상기 니켈-인 합금층은 무전해 도금층인 것이 바람직하다.The pure nickel layer is preferably an electrolytic plating layer, a sputter deposition layer, or a nickel metal foil. On the other hand, the nickel-phosphorus alloy layer is preferably an electroless plating layer.
바람직하게는, 상기 니켈층 상에 금 도금층을 더욱 포함할 수 있다.Preferably, it may further include a gold plating layer on the nickel layer.
본 발명의 바람직한 다른 구체예에 따르면:According to another preferred embodiment of the present invention:
(a) 반도체 실장을 위한 와이어본딩 단자 및 외부 부품과의 결합을 위한 솔 더링 단자를 포함하고, 일정한 회로패턴이 형성된 인쇄회로기판을 제공하는 단계;(a) providing a printed circuit board comprising a wire bonding terminal for semiconductor mounting and a soldering terminal for coupling with external components, the circuit board having a constant circuit pattern formed thereon;
(b) 상기 인쇄회로기판의 와이어본딩 단자 및 솔더링 단자를 제외한 부분에 포토솔더레지스트층을 형성하는 단계;(b) forming a photosolder layer on portions of the printed circuit board other than wire bonding terminals and soldering terminals;
(c) 상기 와이어본딩 단자 및 솔더링 단자에 제1 니켈층을 형성하는 단계; (c) forming a first nickel layer on the wire bonding terminal and the soldering terminal;
(d) 상기 제1 니켈층 상에 제2 니켈층을 형성하는 단계; 및 (d) forming a second nickel layer on the first nickel layer; And
(e) 상기 제2 니켈층 상에 제3 니켈층을 형성하는 단계; (e) forming a third nickel layer on the second nickel layer;
를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법이 제공된다.Provided is a method of manufacturing a printed circuit board comprising a.
이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
참고로, 도면에서 종래의 구성과 동일한 구성에 대해서는 동일명칭 및 동일부호를 부여하고, 그에 대한 상세한 설명은 생략한다.For reference, the same components and the same reference numerals are assigned to the same components as the conventional components in the drawings, and detailed description thereof will be omitted.
전술한 바와 같이, 본 발명에 따르면, 본딩 또는 솔더링 단자의 제조과정이나 실장과정에서 발생할 수 있는 Ni부식을 방지할 수 있는 고 신뢰성의 표면실장단자를 갖는 인쇄회로기판 및 그 제조방법이 제공된다.As described above, according to the present invention, there is provided a printed circuit board having a high reliability surface mount terminal that can prevent Ni corrosion that may occur during the manufacturing or mounting process of the bonding or soldering terminal.
본 발명은 Ni층 형성시 인함량이 서로 다른 3중의 층을 형성하는 것을 그 특징으로 한다. 특히, Ni층 내에 포함되어 있는 인(P)의 함량을 조절하면 니켈층의 경도 및 부피변화를 조절할 수 있으므로 실제로 본딩이 필요한 단자 근처나 납땜 단자 면에 내식성의 Ni층을 형성하게 되면 부식을 방지할 수 있다.The present invention is characterized in that a triple layer having a different phosphorus content is formed at the time of forming the Ni layer. In particular, by adjusting the content of phosphorus (P) contained in the Ni layer can control the change in hardness and volume of the nickel layer to prevent corrosion when forming a corrosion-resistant Ni layer near the terminal that actually requires bonding or on the solder terminal surface can do.
최근의 플립칩(flip chip) 실장용 패키징 기판은 다중의 납땜을 요구하기 때 문에 다량의 P함량 Ni층은 신뢰성의 저하요인인 블랙스팟(black spot)을 형성하기도 한다. 이에 본 발명에서는 내식성의 Ni층을 형성하기 위하여 서로 다른 인함량을 갖는 3중층을 형성함으로써, 좀 더 바람직하게는 인함량이 조절된 이중층 사이에 순수 Ni층을 삽입함으로써 칩실장용 와이어 본딩 또는 납땜시 우수한 특성을 나타내는 고 신뢰성의 표면실장단자를 갖는 인쇄회로기판을 제공할 수 있다.Since recent flip chip mounting packaging substrates require multiple soldering, a large amount of P-containing Ni layer also forms a black spot, which is a deterioration factor of reliability. Therefore, in the present invention, by forming a triple layer having a different phosphorus content to form a corrosion-resistant Ni layer, and more preferably, by inserting a pure Ni layer between the bilayers having a controlled phosphorus content when bonding or soldering for chip mounting A printed circuit board having a high reliability surface mount terminal showing excellent characteristics can be provided.
도 9에 본 발명의 바람직한 일 구체예에 따라, Cu층(130) 상에 고-P 함유 Ni 도금층(190), 순수 니켈층(200), 저-P 함유 Ni 도금층(180) 및 금 도금층(110)이 순차적으로 형성된 인쇄회로기판 표면실장단자의 층 구조를 개략적으로 나타내었다.9, the high-P-containing
도 9를 참조하면, 우선, 표면실장단자용 Cu층(130) 위에 P의 함량이 높은 Ni층(190)을 도금한다. P의 함량은 바람직하게는 10중량% 이상 20중량% 이하가 되도록 하여 경도를 높일 수 있게 하며, P의 함량 조절을 위해 바람직하게는 도금조의 pH를 4∼6 정도로 유지시킬 수 있다. 또한, Cu가 실장단자 표면으로 확산되는 것을 막기 위해 Ni층(190)의 두께는 3∼10㎛로 하는 것이 적합하다. 이렇게 준비된 Ni층의 표면은 높은 P의 함량으로 인해 표면의 조도가 거칠게 되고 이는 와이어 본딩을 위한 Au 도금시 좋지 않은 영향을 끼친다.Referring to FIG. 9, first, a
따라서, 상기 고 인함유 Ni층(190) 상에 순수 Ni층(200)을 도포한다. 도포하는 방법은 전해 도금에 의한 방법, 스퍼터링 증착에 의한 방법, 금속박막의 적층에 의한 방법 등이 있다. 순수 Ni층(200)의 두께는 1∼3㎛인 것이 솔더링시 인(P)층을 형성하지 않아 바람직하며, 와이어 본딩시에도 평활한 패드를 제공할 수 있어 바람직하다.Therefore, the
다음, 이렇게 얻어진 순수 Ni층(200) 위에 P가 상대적으로 소량 함유되어 있는 Ni층(180)을 도금한다. 이때 인의 함량은 6∼8중량% 정도로 유지하며, 이를 위해 조의 pH를 8 이상, 바람직하게는 8∼10으로 유지시키는 것이 바람직하다. 도금층(180)의 두께는 1∼3㎛가 적당하다.Next, the
Ni층의 P의 함량을 조절하기 위한 또 다른 방법으로는 도금조의 온도를 높여 주면 P 함량이 감소되고, 온도를 낮춰 주면 P함량이 증가한다. 일례로서 온도가 80℃에서 100℃로 증가하게 되면 pH는 4에서 6으로 증가하며 이로 인해 P의 함량은 1∼2% 정도 감소한다.As another method for controlling the P content of the Ni layer, increasing the temperature of the plating bath decreases the P content, and lowering the temperature increases the P content. As an example, as the temperature increases from 80 ° C. to 100 ° C., the pH increases from 4 to 6, which reduces the P content by 1 to 2%.
이렇게 형성된 Ni층(180)위에 Au층(110)을 도금한다. Au층(110)은 Ni의 부식을 막아 주며, 와이어 본딩시 평활한 접합면을 제공하며, 솔더납땜 시에는 젖음성을 향상시켜준다.The
도 10에 본 발명의 바람직한 다른 구체예에 따라 본딩 와이어(210)가 부착되어 Cu층(130) 상에 고-P 함유 Ni 도금층(190), 순수 니켈층(200), 저-P 함유 Ni 도금층(180), 금 도금층(110) 및 본딩 와이어(210)가 순차적으로 형성된 인쇄회로기판 표면실장단자의 층 구조를 개략적으로 나타내었다.According to another preferred embodiment of the present invention in FIG. 10, a
종래의 저 P함유 Ni 도금층을 사용한 단자의 경우에는 도 4에서와 같은 부식기공이 생성될 가능성이 높으며, 단일 고-P 함유 Ni 도금층을 사용할 경우에는 비정질(amorphous)의 조직 때문에 금 도금층과 니켈 도금층 사이에 분리현상(delamination)이 발생될 가능성이 높아진다. 또한, 도 7에 나타낸 바와 같은 층 구성의 경우 상부의 약한 경도를 갖는 저-P 함유 Ni 도금층으로 인해 부식기공이 생기며, 도 8에 나타낸 바와 같은 층 구성의 경우 상부에 고-P 함유 Ni 도금층이 도포된 경우에도 표면의 조도가 높아져 접합강도가 낮아지거나, 금 도금층과 Ni 도금층 사이에 분리현상이 발생될 수 있다.In the case of a conventional low P-containing Ni plated layer, corrosion pores are likely to be generated as shown in FIG. 4, and when a single high-P-containing Ni plated layer is used, a gold plated layer and a nickel plated layer are formed due to an amorphous structure. The likelihood of delamination occurring between them increases. In addition, in the case of the layer structure as shown in FIG. 7, the low-P-containing Ni plating layer having a weak hardness at the top causes corrosion pores, and in the case of the layer structure as shown in FIG. 8, the high-P-containing Ni plating layer is formed at the top. Even when applied, the surface roughness may be increased to lower the bonding strength, or separation may occur between the gold plating layer and the Ni plating layer.
이에 본 발명의 바람직한 구체예에서 제공하는 구조는 저-P 함유 니켈 도금층(180)과 고-P 함유 니케 도금층(190) 사이에 경도가 높고 표면조도가 없는 순수 니켈층(200)을 제공하여 부식을 방지할 수 있으며, 인의 함량변화로 인해 발생하는 계면분리 현상을 순수 니켈층을 사이에 두어 막을 수 있다.Thus, the structure provided in the preferred embodiment of the present invention provides a
도 11에 본 발명의 바람직한 또 다른 구체예에 따라 솔더 납땜 시 Cu층(130) 상에 고-P 함유 Ni 도금층(190), 순수 니켈층(200), 저-P 함유 Ni 도금층(180), 금속간 화합물층(220) 및 솔더(150)가 순차적으로 형성되는 인쇄회로기판 표면실장단자의 층 구조를 개략적으로 나타내었다.11, the high-P-containing
일반적으로 솔더 물질의 경우 주석(Sn)과 은(Ag), 그리고 구리(Cu) 및 비스무드(Bi) 등의 혼합재료로 구성될 수 있다. 솔더를 도포한 후 리플로우(reflow) 시 금 도금층은 솔더로 확산이 되고 솔더는 니켈층과 금속간화합물(Intermetallic compound)을 형성하게 된다. 이때에도 저-P 함유 Ni 도금층의 경우 니켈이 솔더와의 빠른 화학반응에 의해 고-P Ni층 형성으로 블랙스팟을 형성하거나 커켄달 보이드(Kirkendal void)로 불리우는 부식기공이 형성될 가능성이 높다. 한편, 고-P 함유 Ni 도금층의 경우 표면조도가 좋지 않으며, 금 도금의 불균일한 치환반응에 의해 표면부식의 불량이 발생할 가능성이 높다. 또한, 저-P 함유 Ni 도금층과 고-P 함유 Ni 도금층의 이중층으로 구성된 경우에도 P의 함유로 인해 블랙스팟의 발생 및 내부 응력의 차이로 계면분리 현상을 막을 수는 없다.In general, the solder material may be composed of a mixed material such as tin (Sn) and silver (Ag), and copper (Cu) and bismuth (Bi). When the solder is applied and reflowed, the gold plated layer diffuses into the solder, and the solder forms a nickel layer and an intermetallic compound. In this case, in the case of the low-P-containing Ni plating layer, it is highly likely that nickel forms a black spot by forming a high-P Ni layer due to a rapid chemical reaction with the solder, or a corrosion hole called a Kirkendal void is formed. On the other hand, in the case of the high-P-containing Ni plating layer, the surface roughness is not good, and there is a high possibility of a poor surface corrosion due to the uneven substitution reaction of the gold plating. In addition, even when the double-layer of the low-P-containing Ni plating layer and the high-P-containing Ni plating layer is formed, the interfacial separation may not be prevented due to the occurrence of black spots and a difference in internal stress due to the P content.
반면, 본 발명에서 도 11에 제시한 층 구조의 경우 통상적인 리플로우 온도 220∼260℃에서 2∼10분 사이에 합금화가 진행될 때 상부의 1∼3㎛의 저-P 함유 Ni 도금층(180)의 일부는 상부에 형성되어 있던 금 도금층과 함께 금속간 화합물(220)이 되며, 그 이후 남아있는 경도가 높은 얇은 순수 Ni층(200)은 부식 방지 베리어 역할을 하게 된다. 또한, 순수 니켈층(200)은 인이 함유되지 않아 리플로우가 계속 진행되거나 이후의 열처리에도 블랙스팟이 발생하지 않게 된다. 또한, 내식성과 경도가 저-P 함유 Ni 도금층(180)과의 접속을 도와주는 역할도 하게 되어 계면분리를 막을 수 있는 장점이 있다.On the other hand, in the case of the layer structure shown in FIG. 11 in the present invention, when the alloying proceeds at a conventional reflow temperature of 220 to 260 ° C. for 2 to 10 minutes, the low-P-containing
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 고 신뢰성의 표면실장단자를 갖는 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.Although the present invention has been described in detail with reference to specific embodiments, this is for explaining the present invention in detail, and a printed circuit board having a high reliability surface mount terminal according to the present invention and a manufacturing method thereof are not limited thereto. It is apparent that modifications and improvements are possible by those skilled in the art within the technical idea of the present invention.
전술한 바와 같이, 본 발명에 따르면, 인쇄회로기판의 표면실장단자에서 Ni층을 인함량이 서로 다른 3중층으로 구성함으로써 부식과 블랙스팟의 발생을 막을 수 있으며, 와이어 본딩 시 평활한 본딩면을 제공할 수 있다.As described above, according to the present invention, since the Ni layer is composed of triple layers having different phosphorus contents in the surface mount terminal of the printed circuit board, corrosion and black spots can be prevented, and a smooth bonding surface is provided during wire bonding. can do.
또한, 본 발명의 3중 Ni층 구조는 종래의 2중 Ni층 구조에서 발생할 수 있는 금층과 Ni층 또는 Ni층들 사이에서 발생할 수 있는 계면분리 현상을 막을 수 있는 이점이 있다.In addition, the triple Ni layer structure of the present invention has the advantage of preventing the interfacial separation that may occur between the gold layer and Ni layer or Ni layers that can occur in the conventional double Ni layer structure.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060072128A KR100733252B1 (en) | 2006-07-31 | 2006-07-31 | Printed circuit board having high reliable terminals for surface mounting, and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060072128A KR100733252B1 (en) | 2006-07-31 | 2006-07-31 | Printed circuit board having high reliable terminals for surface mounting, and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100733252B1 true KR100733252B1 (en) | 2007-06-28 |
Family
ID=38373683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060072128A KR100733252B1 (en) | 2006-07-31 | 2006-07-31 | Printed circuit board having high reliable terminals for surface mounting, and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100733252B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101241639B1 (en) * | 2010-10-19 | 2013-03-11 | 엘지이노텍 주식회사 | The printed circuit board and the method for manufacturing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541542A (en) * | 1991-08-07 | 1993-02-19 | Stanley Electric Co Ltd | Manufacture of semiconductor device substrate |
JPH077243A (en) * | 1993-04-23 | 1995-01-10 | Ibiden Co Ltd | Bonding pad for printed wiring board and electroless gold plating method for conductor pattern |
JPH11354685A (en) | 1998-06-10 | 1999-12-24 | Shinko Electric Ind Co Ltd | Metallic member for electronic component |
KR20020055350A (en) * | 2000-12-28 | 2002-07-08 | 아끼구사 나오유끼 | External connection terminal and semiconductor device |
-
2006
- 2006-07-31 KR KR1020060072128A patent/KR100733252B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541542A (en) * | 1991-08-07 | 1993-02-19 | Stanley Electric Co Ltd | Manufacture of semiconductor device substrate |
JPH077243A (en) * | 1993-04-23 | 1995-01-10 | Ibiden Co Ltd | Bonding pad for printed wiring board and electroless gold plating method for conductor pattern |
JPH11354685A (en) | 1998-06-10 | 1999-12-24 | Shinko Electric Ind Co Ltd | Metallic member for electronic component |
KR20020055350A (en) * | 2000-12-28 | 2002-07-08 | 아끼구사 나오유끼 | External connection terminal and semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101241639B1 (en) * | 2010-10-19 | 2013-03-11 | 엘지이노텍 주식회사 | The printed circuit board and the method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7122894B2 (en) | Wiring substrate and process for manufacturing the same | |
KR100688833B1 (en) | Method for plating on printed circuit board and printed circuit board produced therefrom | |
US7808109B2 (en) | Fretting and whisker resistant coating system and method | |
JP4674120B2 (en) | Wiring board and manufacturing method thereof | |
KR100712033B1 (en) | Palladium-gold plating process to solve a large thickness distribution on high density printed circuit board and printed circuit board produced therefrom | |
WO1998056217A1 (en) | Soldering member for printed wiring boards | |
US8064219B2 (en) | Ceramic substrate part and electronic part comprising it | |
CN101853789B (en) | Method for manufacturing golden finger of soldering-pan of flexible package carrying board | |
TW201209946A (en) | Method to form solder deposits on substrates | |
US20030177635A1 (en) | Printed circuit board with mixed metallurgy pads and method of fabrication | |
US7197820B2 (en) | Circuit board and its manufacturing method | |
JP2009239278A (en) | Substrate for mounting electronic component, and method of manufacturing the same | |
US20060209497A1 (en) | Pad structure of wiring board and wiring board | |
US8759986B2 (en) | Substrate structure and method of manufacturing the same | |
US7423222B2 (en) | Circuit board and method of manufacturing the same | |
CN1318644C (en) | Stack structure of electronic apparatus and method for electroless plating of gold | |
JP3353960B2 (en) | Electroless gold plating method for bonding pads and conductive patterns on printed wiring boards | |
KR100733252B1 (en) | Printed circuit board having high reliable terminals for surface mounting, and manufacturing method thereof | |
CN101159253A (en) | Metallic layer structure under projection, crystal round structure and forming method of the same | |
JP2002111188A (en) | Wiring board | |
JPWO2004056162A1 (en) | Electronic component for flip chip mounting and manufacturing method thereof, circuit board and manufacturing method thereof, mounting body manufacturing method | |
JP2000349111A (en) | Electrode for solder bonding | |
US6791818B1 (en) | Electronic device | |
JP2005054267A (en) | Electroless gold plating method | |
JP2008028069A (en) | Substrate with externally bonded electrode, and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120409 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |