KR100732778B1 - Ｍｅｍｓ 어레이 및 그 제조 방법과, 그것에 기초한ｍｅｍｓ 디바이스의 제조 방법 - Google Patents

Ｍｅｍｓ 어레이 및 그 제조 방법과, 그것에 기초한ｍｅｍｓ 디바이스의 제조 방법 Download PDF

Info

Publication number
KR100732778B1
KR100732778B1 KR1020077001881A KR20077001881A KR100732778B1 KR 100732778 B1 KR100732778 B1 KR 100732778B1 KR 1020077001881 A KR1020077001881 A KR 1020077001881A KR 20077001881 A KR20077001881 A KR 20077001881A KR 100732778 B1 KR100732778 B1 KR 100732778B1
Authority
KR
South Korea
Prior art keywords
switch
circuit elements
mems array
mems
wiring layer
Prior art date
Application number
KR1020077001881A
Other languages
English (en)
Other versions
KR20070017584A (ko
Inventor
미츠히로 유아사
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Priority to KR1020077001881A priority Critical patent/KR100732778B1/ko
Publication of KR20070017584A publication Critical patent/KR20070017584A/ko
Application granted granted Critical
Publication of KR100732778B1 publication Critical patent/KR100732778B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/04—Networks or arrays of similar microstructural devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

예컨대 저항(10), 콘덴서(20), 코일(30)과 같은 복수의 소자 및 각 소자를 접속하는 스위치(41 내지 44)를 기판(S)상에 집적하여, 각 소자를 임의로 결선 가능하게 하여 MEMS 어레이를 형성한다. 스위치(41 내지 44)는 트랜지스터 스위치 또는 기계적인 스위치를 사용할 수 있다. 이 MEMS 어레이의 스위치(41 내지 44)의 온 오프를 배선의 온/오프로 대체하여 MEMS 디바이스를 제조할 수 있다.

Description

ＭＥＭＳ 어레이 및 그 제조 방법과, 그것에 기초한 ＭＥＭＳ 디바이스의 제조 방법{MEMS ARRAY, MANUFACTURING METHOD THEREOF, AND MEMS DEVICE MANUFACTURING METHOD BASED ON THE SAME}
도 1은 MEMS 어레이의 제 1 실시예의 단면을 도시한 단면도,
도 2는 MEMS 어레이의 제 1 실시예의 외관을 도시한 도면,
도 3은 MEMS 어레이의 제 1 실시예의 등가 회로를 도시한 도면,
도 4는 도 1의 A-A 단면도로서, MEMS 어레이의 제 1 실시예의 스위치의 소스 드레인의 배치를 도시한 평면도,
도 5는 도 1의 B-B 단면도로서, MEMS 어레이의 제 1 실시예의 M1층의 배선을 도시한 평면도,
도 6은 도 1의 C-C 단면도로서, MEMS 어레이의 제 1 실시예의 M3층의 배선을 도시한 평면도,
도 7은 MEMS 어레이의 제 1 실시예의 스위치의 온/오프 예를 도시한 도면,
도 8은 MEMS 어레이를 이용하여 제조된 정적 회로인 MEMS 디바이스의 예를 도시한 도면,
도 9는 MEMS 어레이를 이용하여 제조된 동적 회로인 MEMS 디바이스의 예를 도시한 도면,
도 10은 MEMS 어레이의 제 2 실시예를 도시한 도면,
도 11은 MEMS 어레이의 제 2 실시예의 제조 공정(a)으로서, LSI부까지의 제조 공정을 도시한 도면,
도 12는 MEMS 어레이의 제 2 실시예의 제조 공정(b)으로서, 절연막 성막 공정을 도시한 도면,
도 13은 MEMS 어레이의 제 2 실시예의 제조 공정(c)으로서, 콘덴서 하부 전극 및 비아 형성전의 공정을 도시한 도면,
도 14는 MEMS 어레이의 제 2 실시예의 제조 공정(d)으로서, 콘덴서 하부 전극 및 비아 형성 공정을 도시한 도면,
도 15는 MEMS 어레이의 제 2 실시예의 제조 공정(e)으로서, 절연막 성막 공정을 도시한 도면,
도 16은 MEMS 어레이의 제 2 실시예의 제조 공정(f)으로서, 비아 형성전의 단계를 도시한 도면,
도 17은 MEMS 어레이의 제 2 실시예의 제조 공정(g)으로서, 비아 형성 공정을 도시한 도면,
도 18은 MEMS 어레이의 제 2 실시예의 제조 공정(h)으로서, 콘덴서와 상부 전극과 코일 형성전의 공정을 도시한 도면,
도 19는 MEMS 어레이의 제 2 실시예의 제조 공정(i)으로서, 콘덴서와 상부 전극과 코일의 형성 공정을 도시한 도면,
도 20은 MEMS 어레이의 제 2 실시예의 제조 공정(j)으로서, 절연막 성막 공정을 도시한 도면,
도 21은 MEMS 어레이의 제 2 실시예의 제조 공정(k)으로서, 비아의 형성전의 단계를 도시한 도면,
도 22는 MEMS 어레이의 제 2 실시예의 제조 공정(l)으로서, 비아의 형성 공정을 도시한 도면,
도 23은 MEMS 어레이의 제 2 실시예의 제조 공정(m)으로서, 절연막 성막 공정을 도시한 도면,
도 24는 MEMS 어레이의 제 2 실시예의 제조 공정(n)으로서, 각 소자의 입출력부와 스위치 구동용 전극의 형성전 공정을 도시한 도면,
도 25는 MEMS 어레이의 제 2 실시예의 제조 공정(o)으로서, 각 소자의 입출력부와 스위치 구동용 전극의 형성 공정을 도시한 도면,
도 26은 MEMS 어레이의 제 2 실시예의 제조 공정(p)으로서, Cu 캡층의 형성 공정을 도시한 도면,
도 27은 MEMS 어레이의 제 2 실시예의 제조 공정(q)으로서, 저항용 박막의 성형전 공정을 도시한 도면,
도 28은 MEMS 어레이의 제 2 실시예의 제조 공정(r)으로서, 저항용 박막의 성막 공정을 도시한 도면,
도 29는 MEMS 어레이의 제 2 실시예의 제조 공정(s)으로서, 저항 소자의 형성 공정을 도시한 도면,
도 30은 MEMS 어레이의 제 2 실시예의 제조 공정(t)으로서, 패시베이션 성막 공정을 도시한 도면,
도 31은 MEMS 어레이의 제 2 실시예의 제조 공정(u)으로서, 스위치 상부용 에칭 공정을 도시한 도면,
도 32는 MEMS 어레이의 제 2 실시예의 제조 공정(v)으로서, 스위치 도통부 에칭 공정을 도시한 도면,
도 33은 MEMS 어레이의 제 2 실시예의 제조 공정(w)으로서, 스위치 형성 공정을 도시한 도면,
도 34는 MEMS 어레이의 제 2 실시예의 제조 공정(x)으로서, 스위치 상부 릴리스 공정을 도시한 도면,
도 35는 MEMS 어레이의 제 2 실시예의 제조 공정(y)으로서, 스위치 상부 릴리스 공정을 도시한 도면,
도 36은 MEMS 어레이의 제 2 실시예에 사용되는 정전 스위치의 다른 예를 도시한 도면.
본 발명은 MEMS(Micro Electro-Mechanical System)을 이용하는 기술에 관한 것으로, 특히 복수의 회로 소자와 스위치를 구비하는 마이크로머신(micromachine) 내지 MEMS 어레이에 관한 것이다.
MEMS는 전자 회로뿐만 아니라 센서나 액추에이터와 같은 다른 요소를 Si 등의 기판상에 집적화하여 고도한 기능을 갖게 하는 것으로, 큰 발전이 기대되고 있다. 종래, MEMS 디바이스를 제조하는 기술로는, (1) MEMS의 기술을 이용하여 제조된 센서 등의 개별 소자를 기판상에 설치하여 제조하는 것, 또한 (2) 전용의 MEMS 회로로서 개별적으로 제조하는 것 등이 알려져 있다.
그러나, 상기 (1)의 경우는, 개별 소자의 제조에 MEMS를 이용하고는 있어도, 실장할 때의 제약으로부터 대폭적인 소형화가 어렵고, 소자 성능의 한계와 실장 면적의 삭감에 한계가 있으며, 또한 배선 지연의 문제도 있다. 또한, 상기 (2)의 경우는, 전용품이기 때문에, (1)과 비교하여 개발 시간의 증대나 개발 비용의 증가를 회피할 수 없다.
본 발명은 이러한 문제점을 감안하여 소형화가 가능한 동시에, 개발 시간이나 개발 비용을 삭감할 수 있는 프로그래밍가능한 MEMS 어레이를 제공하고, 또한 이것을 이용하여 MEMS 디바이스를 제조하는 방법을 제공하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위하여, 복수의 소자 및 각 소자를 접속하는 스위치를 기판상에 배치하여 각 소자를 임의로 배선가능하게 한 MEMS 어레이를 제공하는 것이다.
또한, 본 발명의 MEMS 어레이는, 적어도 그 1층에 복수의 소자를 설치하고, 다른 층에 스위치를 설치하여 제조된다. 본 발명의 MEMS 어레이의 스위치는 트랜지스터로 구성해도 무방하고, 기계적 스위치로 구성해도 무방하다.
본 발명에 따르면, 스위치의 온/오프를 선택하기만 함으로써, 소망하는 회로를 구성할 수 있고, 다양한 수요에 따를 수 있다.
또한, 본 발명에 따르면, MEMS 어레이에 기초하여 MEMS 디바이스를 제조할 수 있다. 즉, MEMS 어레이의 각 스위치의 접속 상태를 결정하여 소망하는 회로를 구성하고, 그 후 스위치의 접속 상태에 따라 배선을 실행하는 단계를 채용하여 MEMS 디바이스를 제조한다.
이와 같이 하면, 스위치의 접속 상태를 유지하기 위한 전력을 삭감할 수 있는 MEMS 디바이스를 양산할 수 있다.
본 발명을 첨부한 도면을 참조하면서, 이하에 설명한다.
(제 1 실시예)
도 1 내지 도 6을 참조하여, 본 발명의 제 1 실시예에 있어서의 임의의 결선 가능한 프로그래밍가능한 MEMS 어레이에 대하여 설명한다.
도 1은 본 예의 임의로 결선가능한 MEMS 어레이의 부분 단면도이고, 도 2에 본 발명의 MEMS 어레이의 전체 개략도를 도시한다. 도 3은 도 1에 단면이 표시된 본 예의 등가 회로를 도시한 도면이다.
도 2의 MEMS 어레이의 전체 개략도에 보이는 바와 같이, 본 발명의 임의로 결선 가능한 MEMS 어레이는, 반도체 웨이퍼 프로세스를 이용하여, 예컨대 10mm2의 Si 칩상에 약 30만개의 임의 결선가능한 회로 요소를 집적한 것으로, 도 3에 도시한 바와 같이, 본 예에서는, 10㎛ 평방의 영역(T)에, 3개의 LCR 회로가 배치되어 1회로가 형성되어 있다.
도 1에 도시한 단면도는 도 3에 도시한 등가 회로의 굵은 선으로 나타낸 LCR 회로의 단면이다.
도 1에 도시한 바와 같이, 본 예의 MEMS 어레이는, 기판(S)에 트랜지스터(41 내지 44)의 소스 드레인 영역이 형성되고, 그 위에 배선층(M0 내지 M4)이 형성되며, 그 상에 패시베이션층(P)이 설치되는 것이다. 그리고 LCR 회로는, 배선층(M0 내지 M1)에 형성된 저항(10), 콘덴서(20), 코일(30) 및 그 비아 배선이 기판(S)에 형성된 4개의 트랜지스터(FET)로 이루어지는 스위치(41 내지 44)로 직렬로 결선 가능하게 구성되어 있다.
또한, 도 1에 있어서는, 스위치(41) 등을 구성하는 트랜지스터를 구동하기 위한 배선은 생략되어 있다.
본 예에서는 LCR 각각 3개가 인접하는 소자끼리로 스위치(41 내지 44)를 포함하는 다수의 스위치에 의해 결선 가능하고, 최하부에는 각 소자를 바이패스할 수 있도록 각 소자에 병렬로 배치되는 스위치(45)가 설치되고, 각 소자의 임의의 조합이 가능하게 되어 있다.
즉, 본 예의 LCR 회로로 구성되는 MEMS 어레이는, 복수의 저항, 콘덴서 및 코일을 평면적(2차원)으로 규칙적으로 나열하고, 각 소자 사이는 스위치를 거쳐서 임의로 결선가능한 것이다.
도 4에는, 도 1의 A-A선으로 절단한 기판(S)의 상면도를 도시하고, 도 5에는 B-B선으로 절단한 배선층(M1)의 평면도를 도시하고, 도 6에는 C-C선으로 절단한 배선층(M3)의 평면도를 도시한다.
도 4에, 기판(S)에 설치되는 스위치를 구성하는 트랜지스터의 소스 드레인의 배치의 개략을 도시한다. 스위치(41 내지 44)에 대응하는 소스 드레인의 배치가 동일한 번호로 도시되어 있다.
배선층(M0)은 트랜지스터의 게이트 전극이 형성되고, 또한 소스 드레인으로의 배선의 일부가 형성된 배선층이다. 배선(비아)은 스위치(41)에 대한 저항(10)으로의 배선(12)과 콘덴서(20)의 상부 전극(21)으로의 배선(23), 스위치(42)에 대한 콘덴서(20)의 하부 전극(22)으로의 배선(24)과 코일(30)에 대한 배선(31, 32) 및 스위치(43, 44)에 대한 배선(51, 52)이 형성되어 있다.
배선층(M1)은 도 5에 도시되고, 저항(10)의 한쪽의 배선(12)부, 콘덴서(20)의 상부 전극(21)으로의 배선(23) 및 하부 전극(22)으로의 배선(24), 코일(30)의 배선(31, 32), 스위치(43, 44)의 배선(51, 52)이 배치되어 있다. 배선(12, 23, 24, 31, 32)은 병렬 접속하기 위한 스위치로 연결되는 배선도 겸한다.
배선층(M2)은 다른 배선층과 마찬가지로 각 소자와 스위치의 배선의 일부가 형성된 배선층이다. 배선으로는, 배선층(M0)과 동일하기 때문에, 설명은 생략한다.
배선층(M3)은, 도 6에 도시되고, 저항(10)의 배선부(11, 12), 콘덴서(20)의 상부 전극으로의 배선(23), 콘덴서(20)의 하부 전극(22), 코일(30) 및 스위치(43, 44)로의 배선부(51, 52)가 배치되어 있다. 배선(11, 51)은 병렬 접속의 배선을 겸한다. 하단의 배선(참조부호 없음)은 우회용 배선이다.
배선층(M4)에는 저항(10)이 설치되고, 콘덴서(20)의 상부 전극(21)이 설치되며, 최상부에는 패시베이션층(P)이 설치된다.
또한, 이 층의 구성은 설명을 위한 단순한 일례로서, 층의 개수 등 층 구성이 한정되는 것이 아니고, 소자의 종류도 LCR에 한정되지 않는다. 소자는 고주파 필터 회로 등 소망하는 전기 전자 회로의 구성 요소가 될 수 있는 회로이면 좋고, 그 형상 배치 등 적절한 것이 선택가능하다.
본 예의 MEMS 어레이의 제조 방법은 Si의 웨이퍼 프로세스와 동일하고, 트랜지스터 스위치를 형성하는 기판(S)상에 배선층을 복수 형성하는 것이다. 예컨대 수동 소자의 형성도 도전층의 재료에 의해 적절한 형상으로 할 수 있는 것 등, 적절히 공지한 웨이퍼 프로세스를 이용하여 제조할 수 있다.
이와 같이, 본 예의 MEMS 어레이는, 복수의 회로 소자가 스위치를 거쳐서 적절히 결선 가능하게 배치되어 있기 때문에, 설계자의 설계에 따라 각 스위치의 온/오프를 결정하는 것만으로, 자유롭게 소망의 회로를 구성할 수 있다.
다음에, 본 발명의 MEMS 어레이를 이용하여 회로를 구성하고, 그 후 MEMS 디바이스로서 양산할 경우 등에 사용되는 MEMS 디바이스의 제조 방법에 대하여 설명한다.
도 1에 도시한 LCR 회로를 예로 한다. 도 7은 도 1의 MEMS 어레이를 이용하여 구성된 회로에 있어서의 스위치(41 내지 44)의 온/오프 상태를 도시한 도면이다.
즉, 도 7에는, 본 발명에 따른 MEMS 어레이를 사용하고, 스위치의 온/오프를 선택하여 소망하는 회로로 한 결과가 도시되어 있다. 상태 (1)은 회로 동작중에 스위칭을 실행하지 않는 정적 회로의 예이고, 상태 (2)는 회로 동작중에 스위칭을 실행하는 경우가 있는 동적 회로의 예이다.
스위치의 상태 (1)에서는, 스위치(41)가 온, 스위치(42)가 오프, 스위치(43)가 온, 스위치(44)가 온으로 되어 있다. 이 상태는 회로 동작중에 변화하지 않는다. 따라서, 항상 온으로 되는 스위치에 대해서는, 게이트 전압을 인가하여 온 상태를 유지할 필요가 있고, 전력 소비를 생각하면 경제적이지 않다.
따라서, 도 8에 도시한 바와 같이, 기판(S)에 트랜지스터 스위치를 형성하지 않고, 배선층(M0)을 스위치 상태의 온/오프에 대응하는 배선층(M0')으로 변경하는 것이다. 즉 스위치(41, 43, 44)의 스위치 온인 경우에는 배선(60)을 실행하여 결선(쇼트)하고, 스위치(42)의 스위치 오프의 경우는 배선하지 않는다(오픈). 이와 같이 하면 전력을 절감할 수 있는 동시에 고장이 거의 일어나지 않는 제품으로 할 수 있다.
MEMS 디바이스의 제조 공정에 대해서도, 전용 마스크를 1장을 추가하면, MEMS 어레이의 제조 공정을 이용할 수 있고, 또한 트랜지스터 형성 공정을 생략할 수 있으며, 기판(S)도 저비용의 것을 사용할 수 있으므로, 저비용으로 양산품을 제 조할 수 있다.
스위치의 상태 (2)는 스위치(43)를 절환가능한 스위치로서 사용할 수 있는 점을 제외하고, 상태 (1)과 동일하다. 본 예는, 상태 (1)의 경우와는 달리, 스위치를 전부 배선의 쇼트/오픈으로 변경할 수는 없다.
그러나, 도 9에 도시한 바와 같이, 배선층 M0층상에 배선층(M1a)을 추가하여, 스위치(41, 44)와 같이 온 상태를 유지하는 경우에는 스위치(41, 44)를 단락하도록 배선(60)을 설치하고(쇼트), 스위치(42)와 같이 오프의 경우는 배선하지 않고 회로를 차단하며(오픈), 트랜지스터의 게이트에 전압을 걸지 않도록 하며, 스위칭 동작을 실행하는 스위치(43)에 대해서는, 종전의 배선을 유지하도록 비아를 설치하여 상하의 콘택트를 취하도록 하면 된다.
이렇게 하면, 항상 온의 트랜지스터에 대해서는 온 상태를 유지하기 위해서 전압을 인가할 필요가 없고, 소비 전력을 절감하는 것이 가능하며, 또한 제조 공정에 있어서도 MEMS 어레이의 제조 공정에 배선층(M1a)을 추가하기만 해도 된다.
(제 2 실시예)
제 1 실시예에서는, 인접하는 각 소자를 접속하는 스위치는 트랜지스터로 구성되어 있었지만, 본 예는 이 스위치를 기계적인 스위치인 정전 스위치로 구성하는 것이다. 정전 스위치를 동작시키기 위해서는 구동용 트랜지스터를 필요로 하지만, 기계적인 스위치는 트랜지스터 스위치에 비하여 온/오프에 대해서 회로 특성이 변화되지 않으므로, MEMS 어레이를 이용하여 회로를 구성할 때에는 유리하다.
도 10에 본 예의 MEMS 어레이의 기판을 생략한 부분 단면도를 도시한다. 제 1 실시예와 동일 기능을 갖는 요소에는 동일한 부호를 부여하였다.
도 10에는 기판상의 배선층(M0 내지 M4) 및 패시베이션층(P)이 도시되어 있다. 또한, 각 층 사이에는 질화 Si 등으로 이루어지는 CU 캡층(C)이 설치되고, 배선층의 구리가 절연막중으로 확산하여 디바이스 불량을 초래하는 것을 방지하고 있다. 최외층에 외팔보식의 가동부를 갖는 정전 스위치(41' 내지 43')가 배치되어 있다. 스위치 구동부(71 내지 73)는 도시하지 않는 기판에 설치된 트랜지스터에 배선 비아(74 내지 76)를 거쳐서 접속되어 있다. 정전 스위치(41' 내지 43')는 스위치 구동부(71 내지 73)에 소정의 전위를 부여하면, 대응하는 가동편이 흡인되어서 그 접점을 폐쇄하는 것이다. 도시하지 않지만, 스위치의 보호, 먼지의 침입 방지 때문에 커버를 장착하는 경우도 있다.
또한, 제 1 실시예와 같이, 저항(10), 콘덴서(20) 및 코일(30)의 각 소자가 형성되고, 저항(10), 스위치(41'), 콘덴서(20), 스위치(42'), 코일(30) 및 스위치(43')가 직렬로 접속 가능하고, 도 10의 단면도에 도시되어 있지 않은 다른 인접하는 소자에 대해서도 스위치를 거쳐서 접속 가능하게 구성되고, 각 소자는 임의로 결선 가능하게 되어 있다.
이하, 도 11 내지 도 35를 참조하여, 그 제조 공정의 개요를 설명한다. 또한, 예컨대 CU 캡층의 형성 등 설명을 생략한 공정도 있다.
우선, 도 11 내지 도 l4에는, 배선층(M1)의 형성까지의 공정(a) 내지 공정(d)를 도시한다.
도 11의 공정(a)에서는, 도시하지 않는 기판에 정전 스위치 구동을 위한 트 랜지스터를 형성한 후, 배선을 위한 비아(74 내지 76)를 설치하여 배선층(M0)으로 한다.
도 12의 공정(b)에서 절연막을 성막하고, 도 13의 공정(c)으로 콘덴서(20)의 하부 전극(22) 및 비아를 형성하기 위해서 절연막을 에칭하며, 도 14의 공정(d)에서 콘덴서 하부 전극의 형성 및 비아 배선을 실행하고, 배선층(M1)을 형성한다.
도 15 내지 도 17에는, 배선층(M2)의 비아의 형성까지의 공정(e) 내지 공정(g)이 도시되어 있다. 도 15의 공정(e)에서 절연막을 성막하고, 도 16의 공정(f)에서 비아의 형성을 위해서 절연막의 에칭을 실행하며, 도 17의 공정(g)으로 배선층(M2)의 비아(74 내지 76)를 형성한다.
도 18의 공정(h)에서는, 배선층(M2)의 콘덴서 상부 전극과 코일의 형성전의 에칭이 도시되어 있다. 이것을 지난 공정에서 비아(74 내지 76)와 동시에 형성하지 않은 것은 CU 캡층을 콘덴서의 유전체로서 이용하기 위해서 남길 필요가 있었기 때문이다. 이어서, 도 19의 공정(l)에서 콘덴서 상부 전극(21)과 코일(30)이 형성된다.
도 20에 도시한 공정(j), 도 21 및 도 22에 각각 도시한 공정(k) 및 공정(l)에서 배선층(M3)의 비아 배선이 형성된다. 배선층(M3)에서는, 스위치 구동용 배선(74 내지 76)과 함께, 콘덴서(20)로의 배선(23, 24) 및 코일(30)로의 배선(31, 32)이 형성된다.
도 23에 도시한 공정(m), 도 24 및 도 25에 각각 도시한 공정(n) 및 공정(o)에서 배선층(M4)이 형성된다. 즉 도 23의 공정(m)에서 절연막을 성막하고, 도 24 의 공정(n)에서 저항(10)(도 10), 콘덴서(20) 및 코일(30)의 입출력부와 스위치 구동용 전극의 형성 부분을 에칭하고, 도 25의 공정(o)에서 저항(10)(도 10)의 입출력부(11, 12), 콘덴서(20)의 입출력부(25, 26) 및 코일(30)의 입출력부(33, 34)와 스위치 구동용 전극(71 내지 73) 등을 형성한다.
도 26 내지 도 29에 저항(10)의 형성 공정을 도시한다. 우선 도 26의 공정(p)에서 CU 캡층(C)을 성막한다. 도 27의 공정(q)에서는 Cu 캡층(C)을 에칭하여 저항용 박막 형성 부분을 형성한다. 도 28의 공정(r)에서는 저항용 박막(R)을 전면에 성막하고, 도 29의 공정(s)에서 저항으로서 사용하는 부분만을 남겨서 에칭하고, 저항(10)을 형성한다.
도 30 내지 도 35에는, 보호를 위한 패시베이션막(P)의 성막으로부터 스위치를 형성하는 공정을 도시한다.
도 30의 공정(t)에서는 상면 전면에 보호를 위한 패시베이션막(P)을 성막한다. 도 31의 공정(u)에서는 스위치(41' 내지 43') 상부를 설치하기 위한 에칭을 실행하고, 도 32의 공정(v)에서 스위치(41' 내지 43')의 도통부를 설치하기 위해서 에칭을 실행한다. 이어서 도 33의 공정(w)에서 스위치를 형성하고, 도 34의 공정(x)에서 스위치(41' 내지 43') 상부를 릴리스하며, 도 35의 공정(y)에서 스위치(41' 내지 43') 하부를 릴리스함으로써 완성한다.
이와 같이 하여, 저항(10), 콘덴서(20), 코일(30)이 스위치(41' 내지 43')를 거쳐서 직렬로 결선가능해진다. 이 RCL 직렬 회로가 평면(2차원)적으로 다수 형성되는 점에서는, 제 1 실시예와 동일하고, 스위치의 온/오프를 선택하여, 소망의 회 로를 구성할 수 있는 것이다.
본 예는 정전 스위치를 구동하기 위한 트랜지스터 스위치를 필요로 하기 때문에, 제 1 실시예와 비교하면 정전 스위치를 설치하는 공정이 증가하지만, 정전 스위치를 사용하는 것의 회로 특성의 안정화의 이점에 부가하여, 정적 회로 또는 동적 회로의 MEMS 디바이스를 제조할 때에 다음 이점이 있다.
즉, 본 예의 MEMS 어레이를 이용하여 실제 회로를 조직하고, 스위치가 항상 온 또는 오프로 되는 정적 회로로 구성되는 MEMS 디바이스를 제조하는 경우, 스위치가 최상층에 형성되어 있기 때문에, 제조의 최종 공정인 스위치 형성 공정 대신에, 배선층을 형성하는 공정을 채용하면 된다. 이 점에서는 제 1 실시예보다도 제조 용이하다. 스위치 구동용 트랜지스터, 스위치 구동용 전극을 생략하고, 상기 배선층을 형성하기 전의 상태로 저장해 놓으면 저비용, 짧은 납기도 실현할 수 있다.
또한, 일부의 스위치를 남기는 동적 회로를 MEMS 디바이스로서 제조하는 경우에도, 필요한 스위치는 그대로 남기고, 항상 온 또는 오프로 되는 스위치 부분에 대해서는, 예컨대 도 32에 도시한 스위치 도통부 에칭시의 패시베이션막의 에칭 개소를 선택함으로써, 단락 또는 차단 회로를 형성할 수 있고, 역시 제 1 실시예에 비해 용이하다. 스위치 형성전까지는 MEMS 어레이와 아주 동일한 구조이기 때문에, MEMS 디바이스 전용의 재고를 가질 필요가 없고, 저비용화가 가능해진다.
또한, 본 예의 경우, 스위치로서, 외팔보식의 가동 전극을 구비하고, 정전기력에 의해 흡착하여 온으로 되는 정전 스위치를 사용했지만, 도 36에 도시한 정전 스위치(90)를 사용할 수도 있다. 이것은, 구동 전극(91)에 전압을 인가함으로써 가동 전극(92)이 정전기력에 의해 흡착되어 단락되고, 오프가 되는 것이다. 또한, 그 이외에도 적절한 스위치를 채용할 수 있다.
또한, 정전 스위치는 배선층의 상부에 배치했지만, 배선층에 설치할 수도 있다.
또한, 제 1 및 제 2 실시예중 어느 것에 있어서도, 복수의 소자의 배치는 3차원으로 배치할 수도 있고, 임의로 배치할 수도 있다.
본 발명의 MEMS 어레이의 기판에는, 다른 신호 처리용의 반도체 회로를 형성 배치한 것이어도 무방하고, 또한 반도체 기판에 배치되는 반도체 회로를 3차원 구조로 할 수도 있다. 또한, MEMS 디바이스가 수용되는 동일 패키지에 마이크로 프로세서, 플래시 메모리, EEPROM 등의 신호 처리에 적절한 반도체 회로 또는 장치를 수용하여 제품으로 할 수도 있다. 이와 같은 반도체 회로 또는 장치를 부가함으로써, 또한 회로 구성의 자유도가 높아지고, 소망의 고성능 MEMS 소자를 얻을 수 있다.
이상과 같이, 본 발명의 임의로 결선 가능한 MEMS 어레이는 프로그래밍가능한 범용성이 있기 때문에, 전용 마스크나 전용 프로세스가 불필요해지고, 배선 상태를 지정하는 것만으로, 소망의 MEMS 디바이스를 저비용으로 개발할 수 있다. 재시작도 스위치의 온/오프를 재설정하는 것만으로 가능하다. 또한, 스위치의 온/ 오프 고정부를 배선의 쇼트/오픈으로 대체하여 제조할 수 있기 때문에, 반주문형 물품으로의 짧은 납기 및 저 소비전력화를 가능하게 한다. 양산품으로도 저 소비전력으로 고장이 적은 제품을 얻을 수 있다. 또한, MEMS 어레이로 사전 테스트를 실행해 두면, 거의 동일한 회로이기 때문에, MEMS 디바이스의 제조후의 테스트에서 규격을 벗어나는 일은 거의 없어, 디바이스의 검증 기간을 단축할 수 있다.

Claims (23)

  1. 복수의 회로소자 및 상기 각 회로소자를 접속하는 상기 회로소자의 수 이상의 수의 스위치를 구비하며, 상기 스위치를 거쳐 상기 각 회로소자를 배선가능하게 한 MEMS 어레이에 있어서,
    상기 각 회로소자의 입력측 및 출력측에, 서로 이웃하는 열상의 회로소자와 직렬접속하는 스위치 및 서로이웃하는 행상의 회로소자와 병렬접속하는 스위치를 구비하며,
    상기 스위치의 접속 상태를 결정함으로써 상기 각 회로소자를 조합 가능하게 한 것을 특징으로 하는
    MEMS 어레이.
  2. 제 1 항에 있어서,
    상기 각 회로소자를 접속하는 스위치는 반도체 스위치인
    MEMS 어레이.
  3. 제 1 항에 있어서,
    상기 각 회로소자를 접속하는 스위치는 기계적 스위치인
    MEMS 어레이.
  4. 제 1 항에 있어서,
    기판과 배선층을 구비하고, 상기 기판에는 상기 스위치가 형성되고, 상기 배선층에는 상기 스위치를 거쳐서 접속되는 상기 각 회로소자가 설치되는
    MEMS 어레이.
  5. 제 4 항에 있어서,
    상기 기판에는 상기 스위치를 구동하는 구동부가 설치되는
    MEMS 어레이.
  6. 제 5 항에 있어서,
    상기 기판에는 신호 처리용의 반도체 회로가 더 설치된
    MEMS 어레이.
  7. 제 6 항에 있어서,
    상기 반도체 회로는 3차원 구조를 갖는
    MEMS 어레이.
  8. 제 1 항에 있어서,
    기판과 배선층을 구비하고, 상기 배선층에는 상기 각 회로소자 및 상기 각 회로소자를 접속하는 스위치가 설치되는
    MEMS 어레이.
  9. 제 8 항에 있어서,
    상기 기판에는 상기 스위치를 구동하는 구동부가 설치되는
    MEMS 어레이.
  10. 제 9 항에 있어서,
    상기 기판에는 신호 처리용의 반도체 회로가 더 설치된
    MEMS 어레이.
  11. 제 10 항에 있어서,
    상기 반도체 회로는 3차원 구조를 갖는
    MEMS 어레이.
  12. 제 1 항에 있어서,
    기판과 배선층을 구비하고, 상기 배선층에는 상기 각 회로소자가 설치되며, 상기 각 회로소자를 접속하는 스위치는 배선층의 위에 설치되는
    MEMS 어레이.
  13. 제 12 항에 있어서,
    상기 기판에는 상기 스위치를 구동하는 구동부가 설치되는
    MEMS 어레이.
  14. 제 13 항에 있어서,
    상기 기판에는 신호 처리용의 반도체 회로가 더 설치된
    MEMS 어레이.
  15. 제 14 항에 있어서,
    상기 반도체 회로는 3차원 구조를 갖는
    MEMS 어레이.
  16. 제 1 항에 있어서,
    동일 패키지에 반도체 회로를 내장하여 패키지된
    MEMS 어레이.
  17. 기판상에 배선층을 구비하는 제 4 항에 기재된 MEMS 어레이의 제조 방법에 있어서,
    상기 기판내에 복수의 스위치를 형성하는 단계와,
    상기 배선층에 상기 복수의 스위치를 거쳐서 접속되는 복수의 회로소자를 형성하는 단계를 포함하는 것을 특징으로 하는
    MEMS 어레이의 제조 방법.
  18. 기판상에 배선층을 구비하는 제 12 항에 기재된 MEMS 어레이의 제조 방법에 있어서,
    상기 배선층에 복수의 회로소자를 형성하는 단계와,
    상기 배선층의 위에 상기 복수의 회로소자를 서로 접속하는 복수의 스위치를 설치하는 단계를 포함하는 것을 특징으로 하는
    MEMS 어레이의 제조 방법.
  19. 기판상에 배선층을 구비하는 제 12 항에 기재된 MEMS 어레이의 제조 방법에 있어서,
    상기 기판에 스위치 구동부를 형성하는 단계와,
    상기 배선층에 복수의 회로소자를 형성하는 단계와,
    상기 배선층의 위에 상기 복수의 회로소자를 서로 접속하는 복수의 스위치를 설치하는 단계를 포함하는 것을 특징으로 하는
    MEMS 어레이의 제조 방법.
  20. 복수의 회로소자 및 상기 각 회로소자를 접속하는 스위치를 구비하는 MEMS 어레이에 기초하여 MEMS 디바이스를 제조하는 제조 방법에 있어서,
    상기 MEMS 어레이의 각 스위치의 접속 상태를 결정하는 단계와,
    상기 각 스위치의 접속 상태에 따라 배선하는 배선층을 형성하는 단계를 포함하며,
    서로 이웃하는 열상의 회로소자와 직렬접속하는 스위치 및 서로이웃하는 행상의 회로소자와 병렬접속하는 스위치가 상기 각 회로소자의 입력측 및 출력측에 구비되는 것을 특징으로 하는
    MEMS 디바이스의 제조 방법.
  21. 복수의 회로소자 및 상기 각 회로소자를 접속하는 스위치를 구비하는 MEMS 어레이에 기초하여 MEMS 디바이스를 제조하는 제조 방법에 있어서,
    상기 MEMS 어레이의 각 스위치의 접속 상태를 결정하는 단계와,
    상기 MEMS 디바이스의 기판상에 상기 스위치의 접속 상태에 따라 배선하는 배선층을 형성하는 단계와,
    상기 배선층의 위에 MEMS 어레이와 동일 배치의 복수의 회로소자를 형성하는 단계를 포함하며,
    서로 이웃하는 열상의 회로소자와 직렬접속하는 스위치 및 서로이웃하는 행상의 회로소자와 병렬접속하는 스위치가 상기 각 회로소자의 입력측 및 출력측에 구비되는 것을 특징으로 하는
    MEMS 디바이스의 제조 방법.
  22. 복수의 회로소자 및 상기 각 회로소자를 접속하는 스위치를 구비하는 MEMS 어레이에 기초하여 MEMS 디바이스를 제조하는 제조 방법에 있어서,
    상기 MEMS 어레이의 각 스위치의 접속 상태를 결정하는 단계와,
    MEMS 디바이스의 기판내에 스위치를 설치하는 단계와,
    MEMS 디바이스의 기판상에 상기 스위치의 접속 상태에 대응하여, 상기 스위치를 단락, 차단 또는 배선하는 추가의 배선층을 설치하는 단계와,
    상기 추가의 배선층의 위에 상기 MEMS 어레이와 동일 배치의 복수의 회로소자를 배치하는 배선층을 설치하는 단계를 포함하며,
    서로 이웃하는 열상의 회로소자와 직렬접속하는 스위치 및 서로이웃하는 행상의 회로소자와 병렬접속하는 스위치가 상기 각 회로소자의 입력측 및 출력측에 구비되는 것을 특징으로 하는
    MEMS 디바이스의 제조 방법.
  23. 복수의 회로소자 및 상기 각 회로소자를 접속하는 스위치를 구비하는 MEMS 어레이에 기초하여 MEMS 디바이스를 제조하는 제조 방법에 있어서,
    상기 MEMS 어레이의 각 스위치의 접속 상태를 결정하는 단계와,
    상기 MEMS 어레이와 동일 배치의 복수의 회로소자를 설치하는 배선층을 형성하는 단계와,
    각 스위치의 접속 상태에 기초하여, 상기 배선층의 위에 스위치 내지 배선을 선택 형성하는 단계를 포함하며,
    서로 이웃하는 열상의 회로소자와 직렬접속하는 스위치 및 서로이웃하는 행 상의 회로소자와 병렬접속하는 스위치가 상기 각 회로소자의 입력측 및 출력측에 구비되는 것을 특징으로 하는
    MEMS 디바이스의 제조 방법.
KR1020077001881A 2002-06-21 2003-06-20 Ｍｅｍｓ 어레이 및 그 제조 방법과, 그것에 기초한ｍｅｍｓ 디바이스의 제조 방법 KR100732778B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077001881A KR100732778B1 (ko) 2002-06-21 2003-06-20 Ｍｅｍｓ 어레이 및 그 제조 방법과, 그것에 기초한ｍｅｍｓ 디바이스의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00181965 2002-06-21
KR1020077001881A KR100732778B1 (ko) 2002-06-21 2003-06-20 Ｍｅｍｓ 어레이 및 그 제조 방법과, 그것에 기초한ｍｅｍｓ 디바이스의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7020783A Division KR20050021999A (ko) 2002-06-21 2003-06-20 Ｍｅｍｓ 어레이 및 그 제조 방법과, 그것에 기초한ｍｅｍｓ 디바이스의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070017584A KR20070017584A (ko) 2007-02-12
KR100732778B1 true KR100732778B1 (ko) 2007-06-27

Family

ID=41634089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077001881A KR100732778B1 (ko) 2002-06-21 2003-06-20 Ｍｅｍｓ 어레이 및 그 제조 방법과, 그것에 기초한ｍｅｍｓ 디바이스의 제조 방법

Country Status (1)

Country Link
KR (1) KR100732778B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692519B2 (en) * 2007-12-21 2010-04-06 General Electric Company MEMS switch with improved standoff voltage control
US10431509B2 (en) * 2014-10-31 2019-10-01 General Electric Company Non-magnetic package and method of manufacture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183290A (ja) * 1998-12-18 2000-06-30 Nec Corp 半導体高周波集積回路およびその製造方法
EP1093143A1 (en) * 1999-10-15 2001-04-18 Lucent Technologies Inc. Flip-chip bonded micro-relay on integrated circuit chip
KR20010076364A (ko) * 2000-01-24 2001-08-11 가타오카 마사타카 발진장치
KR20010080307A (ko) * 1998-10-23 2001-08-22 알프레드 엘. 미첼슨 액체로 싸인 ｍｅｍｓ 광스위치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010080307A (ko) * 1998-10-23 2001-08-22 알프레드 엘. 미첼슨 액체로 싸인 ｍｅｍｓ 광스위치
US6404942B1 (en) 1998-10-23 2002-06-11 Corning Incorporated Fluid-encapsulated MEMS optical switch
JP2000183290A (ja) * 1998-12-18 2000-06-30 Nec Corp 半導体高周波集積回路およびその製造方法
EP1093143A1 (en) * 1999-10-15 2001-04-18 Lucent Technologies Inc. Flip-chip bonded micro-relay on integrated circuit chip
KR20010076364A (ko) * 2000-01-24 2001-08-11 가타오카 마사타카 발진장치

Also Published As

Publication number Publication date
KR20070017584A (ko) 2007-02-12

Similar Documents

Publication Publication Date Title
US7750669B2 (en) Reprogrammable integrated circuit
US5721151A (en) Method of fabricating a gate array integrated circuit including interconnectable macro-arrays
KR100487530B1 (ko) 테스트 소자 그룹이 구비된 반도체 소자
JP2013502073A (ja) アンチヒューズ構造体および形成方法
US20170283249A1 (en) Piezoelectric package-integrated switching devices
JP2013206905A (ja) 半導体装置およびその製造方法
CN103875060A (zh) 具有一个或更多个嵌入的芯片垫的多芯片半导体封装体
JP3955241B2 (ja) Ｍｅｍｓアレイとその製造方法及びそれに基づくｍｅｍｓデバイスの製造方法
KR100732778B1 (ko) Ｍｅｍｓ 어레이 및 그 제조 방법과, 그것에 기초한ｍｅｍｓ 디바이스의 제조 방법
US10177216B2 (en) Metal-oxide-metal capacitor
US8563388B2 (en) Method for producing a plurality of integrated semiconductor components
KR20050021999A (ko) Ｍｅｍｓ 어레이 및 그 제조 방법과, 그것에 기초한ｍｅｍｓ 디바이스의 제조 방법
US8288834B1 (en) Semiconductor wafer and die that include an integrated circuit and two or more different MEMS-based semiconductor devices
US6635515B2 (en) Method of manufacturing a semiconductor device having signal line above main ground or main VDD line
JP2002289817A (ja) 半導体集積回路装置及びその製造方法
US7113006B2 (en) Capacitor reliability for multiple-voltage power supply systems
US8796058B2 (en) Semiconductor structure
KR20030041843A (ko) 반도체집적회로장치의 제조방법
US7064427B2 (en) Buried array capacitor and microelectronic structure incorporating the same
US20010026182A1 (en) Circuit configuration
KR20080019916A (ko) 반도체 소자 및 그 제조방법
JP2006303187A (ja) 半導体装置の製造方法および半導体ウェーハ
CN111710657B (zh) 封装结构
JP2008028111A (ja) 半導体装置
US6903620B2 (en) Circuit configuration for setting the input resistance and the input capacitance of an integrated semiconductor circuit chip

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee