KR100731140B1 - 씨모스 이미지 센서 및 그 제조방법 - Google Patents
씨모스 이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100731140B1 KR100731140B1 KR1020050134444A KR20050134444A KR100731140B1 KR 100731140 B1 KR100731140 B1 KR 100731140B1 KR 1020050134444 A KR1020050134444 A KR 1020050134444A KR 20050134444 A KR20050134444 A KR 20050134444A KR 100731140 B1 KR100731140 B1 KR 100731140B1
- Authority
- KR
- South Korea
- Prior art keywords
- microlens
- layer
- film
- semiconductor substrate
- image sensor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 26
- 239000010410 layer Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000002955 isolation Methods 0.000 description 18
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 9
- 239000002184 metal Substances 0.000 description 6
- 238000011161 development Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Abstract
본 발명은 마이크로렌즈를 층간 절연막 사이에 형성하여 포토다이오드 영역과 마이크로렌즈 사이의 간격을 줄임으로써 빛의 손실을 방지하여 이미지 센서의 감도 및 특성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것으로서, 반도체 기판의 액티브 영역에 일정한 간격을 갖고 형성되는 포토다이오드 영역과, 상기 포토다이오드 영역을 포함한 반도체 기판의 전면에 형성되는 층간 절연막과, 상기 층간 절연막상에 상기 각 포토다이오드 영역과 대응되게 형성되는 마이크로렌즈와, 상기 마이크로렌즈를 포함한 반도체 기판의 전면에 형성되는 평탄화층과, 상기 평탄화층상에 상기 마이크로렌즈와 대응되게 형성되는 칼라 필터층과, 상기 칼라 필터층을 포함한 반도체 기판의 전면에 형성되는 보호막을 포함하여 구성됨을 특징으로 한다.
이미지 센서, 포토다이오드, 마이크로렌즈, 유전막, 볼록 렌즈
Description
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도
도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도
도 3a 내지 도 3e는 종래 기술에 의한 CMOS 이미지 센서의 제조방법을 나타낸 공정단면도
도 4는 본 발명에 의한 씨모스 이미지 센서를 나타낸 단면도
도 5a 내지 도 5e는 본 발명에 의한 CMOS 이미지 센서의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
101 : 반도체 기판 102 : 소자 분리막
103 : 포토다이오드 영역 104 : 층간 절연막
105 : 마이크로렌즈 106 : 평탄화층
107 : 칼라 필터층 108 : 보호막
110 : 감광막
본 발명은 씨모스 이미지 센서에 관한 것으로, 특히 이미지 센서의 공정 단순화 및 집광 능력을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스 이미지 센서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 증폭기(Sense Amplifier)를 구비하여 구성된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다.
또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소 형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다.
상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.
즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 비교적 적은 전력 소모, 비교적 적은 포토공정 스텝 수에 따른 단순한 제조공정 등과 같은 장점을 갖는다.
또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다.
따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으 로 구분된다. 3T형은 1개의 포토다이오드와 3개의트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다.
여기서, 상기 4T형 CMOS 이미지 센서의 단위화소에 대한 등가회로 및 레이아웃(lay-out)을 살펴보면 다음과 같다.
도 1은 일반적인 4T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 4T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃이다.
도 1에 도시된 바와 같이, 씨모스 이미지 센서의 단위 화소(100)는 광전 변환부로서의 포토 다이오드(photo diode)(10)와, 4개의 트랜지스터들을 포함하여 구성된다.
여기서, 상기 4개의 트랜지스터들의 각각은 트랜스퍼 트랜지스터(20), 리셋 트랜지스터(30), 드라이브 트랜지스터(40) 및 셀렉트 트랜지스터(50)이다. 그리고, 상기 각 단위 화소(100)의 출력단(OUT)에는 로드 트랜지스터(60)가 전기적으로 연결된다.
여기서, 미설명 부호 FD는 플로팅 확산 영역이고, Tx는 트랜스퍼 트랜지스터(20)의 게이트 전압이고, Rx는 리셋 트랜지스터(30)의 게이트 전압이고, Dx는 드라이브 트랜지스터(40)의 게이트 전압이고, Sx는 셀렉트 트랜지스터(50)의 게이트 전압이다.
일반적인 4T형 CMOS 이미지 센서의 단위화소는, 도 2에 도시한 바와 같이, 액티브 영역이 정의되어 상기 액티브 영역을 제외한 부분에 소자 분리막이 형성된다. 상기 액티브 영역 중 폭이 넓은 부분에 1개의 포토다이오드(PD)가 형성되고, 상기 나머지 부분의 액티브 영역에 각각 오버랩되는 4개의 트랜지스터의 게이트 전극(23, 33, 43, 53)이 형성된다.
즉, 상기 게이트 전극(23)에 의해 트랜스퍼 트랜지스터(20)가 형성되고, 상기 게이트 전극(33)에 의해 리셋 트랜지스터(30)가 형성되고, 상기 게이트 전극(43)에 의해 드라이브 트랜지스터(40)가 형성되며, 상기 게이트 전극(53)에 의해 셀렉트 트랜지스터(50)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역에는 각 게이트 전극(23, 33, 43, 53) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역(S/D)이 형성된다.
도 3a 내지 도 3e는 종래 기술에 의한 CMOS 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 소자 분리 영역과 액티브 영역으로 정의된 반도체 기판(61)의 소자 분리 영역에 STI(Shallow Trench Isolation) 공정 또는 LOCOS 공정을 이용하여 소자 분리막(62)을 형성한다.
도 3b에 도시한 바와 같이, 상기 반도체 기판(61)의 액티브 영역에 선택적으로 불순물 이온을 주입하여 포토다이오드 영역(PD)(63)을 형성한다.
도 3c에 도시한 바와 같이, 상기 포토다이오드 영역(63)을 포함한 반도체 기판(61)의 전면에 층간 절연막(64)을 형성하고, 상기 층간 절연막(64)상에 금속막을 증착한 후 선택적으로 패터닝하여 각종 금속배선(도시되지 않음)을 형성한다.
한편, 상기 층간 절연막(64) 및 금속 배선들은 여러 층으로 형성할 수도 있 고, 상기 층간 절연막(64)상에 상기 포토다이오드 영역(63)으로 빛이 들어가지 않도록 광 차단층(도시되지 않음)이 형성되어 있다.
도 3d에 도시한 바와 같이, 상기 층간 절연막(64)상에 청색, 적색, 녹색의 레지스트층을 각각 도포한 후, 노광 및 현상 공정을 진행하여 각각의 파장대별로 빛을 필터링하는 칼라필터층(65)을 형성한다.
이때 상기 각 칼라필터층(65)은 서로 다른 포토 및 식각 공정을 통해 형성되기 때문에 서로 높낮이가 다른 단차를 가지고 있다.
도 3e에 도시한 바와 같이, 상기 칼라필터층(65)을 포함한 반도체 기판(61)의 전면에 평탄화층(66)을 형성하고, 상기 평탄화층(66)상에 마이크로렌즈 형성용 물질층을 도포한 후, 노광 및 현상 공정으로 상기 물질층을 패터닝하여 마이크로렌즈 패턴을 형성한다.
이어, 상기 마이크로렌즈 패턴을 리플로우시키어 반구형의 마이크로렌즈(67)를 형성한다.
여기서, 상기 마이크로렌즈(67)는 폴리머(polymer) 재질이고, 열에 약한 문제로 소자 제작시 맨 마지막 공정에서 진행할 수가 밖에 없다.
즉, 상기 마이크로렌즈(67)의 제조는 마이크로렌즈용 물질층을 도포하고 패터닝하고 열을 가해 볼록 렌즈 형태로 형성하고 있다.
그러나 상기와 같은 종래 기술에 의한 씨모스 이미지 센서의 제조방법은 다음과 같은 문제점이 있었다.
즉, 마이크로렌즈가 최상위 층에 형성되기 때문에 마이크로렌즈와 포토다이오드 영역 사이의 거리가 멀어져 마이크로렌즈를 통해 집광된 빛이 포토다이오드 영역까지 가면서 손실되어 이미지 센서의 감도가 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 마이크로렌즈를 층간 절연막 사이에 형성하여 포토다이오드 영역과 마이크로렌즈 사이의 간격을 줄임으로써 빛의 손실을 방지하여 이미지 센서의 감도 및 특성을 향상시키도록 한 씨모스 이미지 센서 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서는 반도체 기판의 액티브 영역에 일정한 간격을 갖고 형성되는 포토다이오드 영역과, 상기 포토다이오드 영역을 포함한 반도체 기판의 전면에 형성되는 층간 절연막과, 상기 층간 절연막상에 상기 각 포토다이오드 영역과 대응되게 형성되는 마이크로렌즈와, 상기 마이크로렌즈를 포함한 반도체 기판의 전면에 형성되는 평탄화층과, 상기 평탄화층상에 상기 마이크로렌즈와 대응되게 형성되는 칼라 필터층과, 상기 칼라 필터층을 포함한 반도체 기판의 전면에 형성되는 보호막을 포함하여 구성됨을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조방법은 반도체 기판의 액티브 영역에 일정한 간격을 갖는 포토다이오드 영역을 형성하는 단계와, 상기 포토다이오드 영역을 포함한 반도체 기판의 전면에 층간 절연막을 형성하는 단계와, 상기 층간 절연막상에 상기 각 포토다이오드 영역 과 대응되게 마이크로렌즈를 형성하는 단계와, 상기 마이크로렌즈를 포함한 반도체 기판의 전면에 평탄화층을 형성하는 단계와, 상기 평탄화층상에 상기 마이크로렌즈와 대응되게 칼라 필터층을 형성하는 단계와, 상기 칼라 필터층을 포함한 반도체 기판의 전면에 보호막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서 및 그의 제조방법을 보다 상세히 설명하면 다음과 같다.
도 4는 본 발명에 의한 씨모스 이미지 센서를 나타낸 구조 단면도이다.
도 4에 도시한 바와 같이, 소자 분리 영역과 액티브 영역으로 정의된 반도체 기판(101)의 소자 분리 영역에 형성되는 소자 분리막(102)과, 상기 반도체 기판(101)의 액티브 영역에 형성되는 포토다이오드 영역(PD)(103)과, 상기 포토다이오드 영역(103)을 포함한 반도체 기판(101)의 전면에 형성되는 층간 절연막(104)과, 상기 층간 절연막(104)상에 상기 각 포토다이오드 영역(103)과 대응되게 형성되는 마이크로렌즈(105)와, 상기 마이크로렌즈(105)를 포함한 반도체 기판(101)의 전면에 형성되는 평탄화층(106)과, 상기 평탄화층(106)상에 상기 마이크로렌즈(105)와 대응되게 형성되는 칼라 필터층(107)과, 상기 칼라 필터층(107)을 포함한 반도체 기판(101)의 전면에 형성되는 보호막(108)을 포함하여 구성된다.
여기서, 상기 마이크로렌즈(105)는 굴절률이 1.3 ~ 2.2의 유전막으로 이루어지고, 볼록 렌즈 형태를 갖고 있다.
도 5a 내지 도 5e는 본 발명에 의한 CMOS 이미지 센서의 제조방법을 나타낸 공정단면도이다.
도 5a에 도시한 바와 같이, 소자 분리 영역과 액티브 영역으로 정의된 반도체 기판(101)의 소자 분리 영역에 STI(Shallow Trench Isolation) 공정 또는 LOCOS 공정을 이용하여 소자 분리막(102)을 형성한다.
여기서, 도면에는 도시하지 않았지만 상기 소자 분리막(102)을 형성하는 방법을 설명하면 다음과 같다.
먼저, 반도체 기판위에 패드 산화막(pad oxide), 패드 질화막(pad nitride) 및 TEOS(Tetra Ethyl Ortho Silicate) 산화막을 차례로 형성하고, 상기 TEOS 산화막위에 감광막을 형성한다.
이어, 액티브 영역과 소자 분리 영역을 정의하는 마스크를 이용하여 상기 감광막을 노광하고 현상하여 상기 감광막을 패터닝한다. 이때, 상기 소자 분리 영역의 감광막이 제거한다.
그리고 상기 패터닝된 감광막을 마스크로 이용하여 상기 소자 분리 영역의 패드 산화막, 패드 질화막 및 TEOS 산화막을 선택적으로 제거한다.
이어, 상기 패터닝된 패드 산화막, 패드 질화막 및 TEOS 산화막을 마스크로 이용하여 상기 소자 분리 영역의 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한다. 그리고, 상기 감광막을 모두 제거한다.
이어, 상기 트렌치가 형성된 기판 전면에 희생 산화막(sacrifice oxide)을 얇게 형성하고, 상기 트렌치가 채워지도록 상기 기판에 O3 TEOS막을 형성한다. 이 때 상기 희생 산화막은 상기 트렌치의 내벽에도 형성되며, 상기 O3 TEOS막은 약 1000℃ 이상의 온도에서 진행된다.
이어, 상기 반도체 기판의 전면에, 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 공정으로 상기 트렌치 영역에만 남도록 상기 O3 TEOS막을 제거하여 상기 트렌치의 내부에 소자 분리막(102)을 형성한다. 이어, 상기 패드 산화막, 패드 질화막 및 TEOS 산화막을 제거한다.
그리고 상기 반도체 기판(101)의 액티브 영역에 선택적으로 불순물 이온을 주입하여 포토다이오드 영역(PD)(103)을 형성한다.
도 5b에 도시한 바와 같이, 상기 포토다이오드 영역(103)을 포함한 반도체 기판(101)의 전면에 층간 절연막(104)을 형성하고, 상기 층간 절연막(104)상에 금속막을 증착한 후 선택적으로 패터닝하여 각종 금속배선(도시되지 않음)을 형성한다.
한편, 상기 층간 절연막(104) 및 금속 배선들은 여러 층으로 형성할 수도 있고, 상기 층간 절연막(104)상에 상기 포토다이오드 영역(103)으로 빛이 들어가지 않도록 광 차단층(도시되지 않음)이 형성되어 있다.
이어, 상기 층간 절연막(104)상에 마이크로렌즈용 유전막(105a)을 형성하고, 상기 유전막(105a)상에 감광막(110)을 도포한 후 노광 및 현상 공정으로 패터닝하여 마이크로렌즈 영역을 정의한다.
여기서, 상기 유전막(105a)은 1.3 ~ 2.2의 굴절률을 갖고, 5000 ~ 10000Å의 두께로 형성한다.
그리고 상기 패터닝된 감광막(110)을 150 ~ 300℃의 온도에서 리플로우하여 볼록 렌즈 형태로 형성한다.
도 5c에 도시한 바와 같이, 상기 볼록 렌즈 형태로 패터닝된 감광막(110)과 유전막(105a)의 식각 속도를 동일 즉, 1:1 식각 선택비로 식각하여 볼록 렌즈 형태의 마이크로렌즈(105)를 형성한다.
여기서, 상기 유전막(105a)과 감광막(110)의 식각 속도를 1:1로 하여 식각할 때 산소(O2)와 불소(Flourine) 계열의 가스(CxHxFx)를 혼합하여 1:1 식각률이 되도록 식각 속도를 조절한다. 이때 식각률이 동일하므로 하부의 유전막(105a)은 상부의 감광막(110)과 동일한 모양의 패턴으로 형성되기 때문에 공정을 단순화시킬 수 있다.
도 5d에 도시한 바와 같이, 상기 마이크로렌즈(105)를 포함한 반도체 기판(101)의 전면에 평탄화층(106)을 형성한다.
도 5e에 도시한 바와 같이, 상기 평탄화층(106)상에 청색, 적색, 녹색의 레지스트층을 각각 도포한 후, 노광 및 현상 공정을 진행하여 각각의 파장대별로 빛을 필터링하는 칼라필터층(107)을 형성한다.
이때 상기 각 칼라필터층(107)은 서로 다른 포토 및 식각 공정을 통해 형성되기 때문에 서로 높낮이가 다른 단차를 가지고 있다.
이어서, 상기 각 칼라 필터층(107)을 포함한 반도체 기판(101)의 전면에 보호막(108)을 형성한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 상세히 설명한 바와 같은 본 발명에 따른 씨모스 이미지 센서 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 마이크로렌즈를 층간 절연막 사이에 형성하여 마이크로렌즈와 포토다이오드 영역 사이의 거리를 줄임으로써 광 손실을 줄여 이미지 센서의 감도 및 특성을 향상시킬 수 있다.
둘째, 유전막상에 볼록한 형태의 감광막을 형성한 후 동일한 식각 선택비를 이용하여 유전막 및 감광막을 식각함으로써 마이크로렌즈를 형성하기 때문에 마이크로렌즈의 형성 공정을 단순화시킬 수 있다.
Claims (9)
- 삭제
- 삭제
- 삭제
- 반도체 기판의 액티브 영역에 일정한 간격을 갖는 포토다이오드 영역을 형성하는 단계;상기 포토다이오드 영역을 포함한 반도체 기판의 전면에 층간 절연막을 형성하는 단계;상기 층간 절연막상에 유전막을 형성하는 단계;상기 유전막상에 감광막을 도포한 후 선택적으로 패터닝하여 마이크로렌즈 영역을 정의하는 단계;상기 패터닝된 감광막을 리플로우하여 볼록 렌즈 형태로 형성하는 단계;상기 볼록 렌즈 형태의 감광막 및 유전막을 동일 식각율로 제거하여 마이크로렌즈를 형성하는 단계;상기 마이크로렌즈를 포함한 반도체 기판의 전면에 평탄화층을 형성하는 단계;상기 평탄화층상에 상기 마이크로렌즈와 대응되게 칼라 필터층을 형성하는 단계;상기 칼라 필터층을 포함한 반도체 기판의 전면에 보호막을 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 삭제
- 제 5 항에 있어서, 상기 유전막은 유전률이 1.3 ~ 2.2인 유전막을 사용하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 5 항에 있어서, 상기 유전막은 5000 ~ 10000Å의 두께로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 5 항에 있어서, 상기 리플로우는 150 ~ 300℃의 온도에서 실시하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 5 항에 있어서, 상기 유전막과 감광막의 식각 속도를 1:1로 하여 식각할 때 산소(O2)와 불소(Flourine) 계열의 가스(CxHxFx)를 혼합하여 식각하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134444A KR100731140B1 (ko) | 2005-12-29 | 2005-12-29 | 씨모스 이미지 센서 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134444A KR100731140B1 (ko) | 2005-12-29 | 2005-12-29 | 씨모스 이미지 센서 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100731140B1 true KR100731140B1 (ko) | 2007-06-22 |
Family
ID=38373116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050134444A KR100731140B1 (ko) | 2005-12-29 | 2005-12-29 | 씨모스 이미지 센서 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100731140B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030001071A (ko) * | 2001-06-28 | 2003-01-06 | 주식회사 하이닉스반도체 | 이미지센서 |
| KR20030001098A (ko) * | 2001-06-28 | 2003-01-06 | 삼성전자 주식회사 | 고체촬상소자의 제조방법 |
| KR20050069868A (ko) * | 2003-12-31 | 2005-07-05 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
-
2005
- 2005-12-29 KR KR1020050134444A patent/KR100731140B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030001071A (ko) * | 2001-06-28 | 2003-01-06 | 주식회사 하이닉스반도체 | 이미지센서 |
| KR20030001098A (ko) * | 2001-06-28 | 2003-01-06 | 삼성전자 주식회사 | 고체촬상소자의 제조방법 |
| KR20050069868A (ko) * | 2003-12-31 | 2005-07-05 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100710207B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100731128B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US7453110B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100710204B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100698097B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2006191108A (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| KR100672695B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100672671B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20090068572A (ko) | 이미지 센서 및 그의 제조 방법 | |
| KR100967648B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100752182B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100778858B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100720504B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100731140B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100769124B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100741875B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100672686B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100649020B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20100074497A (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100769125B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100720491B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20070044131A (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100685887B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20070071175A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100606909B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |