KR100727214B1 - 팔라듐-은 활성화 방법을 이용한 은 전해도금방법 - Google Patents

팔라듐-은 활성화 방법을 이용한 은 전해도금방법 Download PDF

Info

Publication number
KR100727214B1
KR100727214B1 KR1020040106238A KR20040106238A KR100727214B1 KR 100727214 B1 KR100727214 B1 KR 100727214B1 KR 1020040106238 A KR1020040106238 A KR 1020040106238A KR 20040106238 A KR20040106238 A KR 20040106238A KR 100727214 B1 KR100727214 B1 KR 100727214B1
Authority
KR
South Korea
Prior art keywords
silver
palladium
activation
solution
electroplating
Prior art date
Application number
KR1020040106238A
Other languages
English (en)
Other versions
KR20060067453A (ko
Inventor
김재정
안응진
구효철
Original Assignee
주식회사 엘지화학
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학, 재단법인서울대학교산학협력재단 filed Critical 주식회사 엘지화학
Priority to KR1020040106238A priority Critical patent/KR100727214B1/ko
Publication of KR20060067453A publication Critical patent/KR20060067453A/ko
Application granted granted Critical
Publication of KR100727214B1 publication Critical patent/KR100727214B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54Electroplating of non-metallic surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/46Electroplating: Baths therefor from solutions of silver
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34Pretreatment of metallic surfaces to be electroplated
    • C25D5/38Pretreatment of metallic surfaces to be electroplated of refractory metals or nickel
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • C25D5/50After-treatment of electroplated surfaces by heat-treatment
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/26Acidic compositions for etching refractory metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 팔라듐-은 활성화 방법을 이용한 은 전해도금방법에 관한 것으로서, 반도체 금속 배선 공정에서 높은 비저항을 갖는 기판 위에 활성화 방법을 통하여 전해도금이 가능하도록 씨앗층 없이 핵을 생성시킨 후 은 전해도금을 실시하여 균일하고 결함이 없는 은 박막을 형성시키며, 비저항이 낮은 은을 현재보다 고집적화된 반도체 배선공정의 재료로 사용할 수 있는 효과가 있다.
팔라듐, 은, 활성화, 전해도금, 핵, 씨앗층, 확산방지층, 금속배선, 비저항

Description

팔라듐-은 활성화 방법을 이용한 은 전해도금방법{Direct Ag Electroplating via Pd-Ag Activation Method}
도 1은 본 발명에 의한 은 전기도금을 위한 장비를 개략적으로 도시한 도면이다.
도 2는 기판의 확산방지층 표면에 본 발명에 의한 팔라듐-은 활성화 방법을 적용함으로써 핵이 생성되는 것을 개략적으로 도시한 도면이다.
도 3은 본 발명의 비교예에 따라 팔라듐-은 활성화를 실시하지 않은 확산방지층의 표면(a)과, 실시예에 따라 팔라듐-은 활성화를 실시한 후 확산방지층의 표면(b)을 비교분석한 FE-SEM 사진이다.
도 4는 본 발명의 실시예에 따른 팔라듐-은 활성화에 의한 인가된 전압에 대한 전류밀도를 측정하여 나타낸 그래프이다.
도 5는 본 발명의 비교예에 따라 씨앗층 없이 확산방지층 표면에 바로 은 전해도금을 실시한 은 박막을 분석한 FE-SEM 사진이다.
도 6은 본 발명에 의한 실시예에 따라 씨앗층 없이 팔라듐-은 활성화를 실시한 후 은 전해도금을 실시한 은 박막을 분석한 FE-SEM 사진이다.
도 7은 본 발명에 의한 실시예 및 비교예에 따라 팔라듐-은 활성화 유모에 따른 은 박막의 면저항의 변화를 비교한 그래프이다.
도 8은 본 발명에 의한 실시예에 따라 팔라듐-은 활성화를 실시한 후 은 박막 형성시 불순물의 함량을 나타낸 그래프이다.
도 9는 본 발명에 의한 실시예에 따라 팔라듐-은 활성화 후 60초간 은 전해도금을 실시하여 형성된 은 박막의 표면(a) 및 단면(b)을 분석한 FE-SEM 사진이다.
본 발명은 팔라듐-은 활성화 방법을 이용한 은 전해도금방법에 관한 것이다. 더욱 상세하게는 반도체 금속 배선 공정에 있어서, 높은 비저항을 갖는 확산방지층(diffusion barrier layer) 위에 팔라듐-은 활성화 방법을 통하여 핵을 형성한 후에 씨앗층(seed layer) 없이 전해도금방법으로 균열이나 틈과 같은 결함이 없는 은 박막을 형성하여 고집적화된 반도체 생산에 적용할 수 있는 팔라듐-은 활성화 방법을 이용한 은 전해도금방법에 관한 것이다.
반도체 소자가 고집적화되면서 금속배선의 지연(interconnection delay), 즉 저항-축전 지연(RC delay)이 소자의 전체 속도를 좌우하게 되었다. 저항-축전 지연은 금속 배선의 비저항과 비례하여 증가하기 때문에 금속 배선 물질로서 가능한 한 낮은 비저항의 금속이 요구된다. 따라서, 이러한 요구에 의해 낮은 비저항의 구리와 은이 기존의 알루미늄 합금을 대신하여 0.18㎛ 이하의 소자에서 그 사용 가능성을 인정 받고 있다. 구리를 이용한 소자는 알루미늄을 사용한 기존 소자보다 저항-축전 지연 측면에서 월등한 성능을 보이며, 낮은 비저항과 화학적 물리적 평 탄화방법(Chemical Mechanical Planarization, CMP)의 개발로 도입된 다마신 공정(damascene process)으로 인해 배선 수와 공정단계를 획기적으로 감소시킬 수 있어서 가격면에서 우위를 점하고 있다. 또한, 구리는 우수한 전기이동(electromigration, EM)과 스트레스 저항성으로 인해 소자의 신뢰성면에서도 알루미늄을 대체할 배선 재료로서 그 가능성이 확인되었다. 그러나 이러한 구리의 경우도 공정상 알루미늄처럼 표면 산화막에 의한 보호효과가 크지 않아 표면 산화막 생성이 계속되는 것으로 알려져 있으며, 실리콘(Si) 또는 실리콘 다이옥사이드(SiO2) 내로의 확산계수가 알루미늄에 비하여 수십억배, 은과 비교해서는 수만배가 큼으로 열처리에서 소자의 파괴를 막기 위한 확산방지층의 개발이 필수적이다. 무엇보다도 비저항면에서 구리는 더욱 미세화되어 가는 현재 반도체 소자의 재료로서 한계점을 드러낸다. 이에 비하여 은은 구리와 달리 상온에서 비저항 값이 모든 금속 중 가장 낮은 물질로 알려져 있으며, 현재 배선 공정용 금속으로 사용되고 있는 알루미늄보다도 높은 신장 응력을 나타내고 있으며, 다른 금속과 달리 높은 온도에서 산화가 잘 일어나지 않을 뿐만 아니라, 내산성도 뛰어난 성질을 가지고 있다.
또한, 반도체 금속 배선용 금속은 실리콘과 실리사이드(silicide)를 형성하는 성질도 중요한데, 알루미늄과 구리가 각각 형성하는 Al4Si3와 Cu5Si, Cu3Si형태의 실리사이드는 증착된 금속박막의 특성을 저하시키며, 이를 방지하기 위해 질화물(nitride)과 금속이 화합물을 이루는 질화티타늄(TiN), 질화탈륨(TaN) 등을 확산방지층으로 사용한다. 그러나 은의 경우는 이러한 실리사이드가 잘 형성되지 않는다.
현재 반도체 공정에서 사용되고 있는 금속배선 형성방법으로는 화학적 기상 증착방법(Chemical Vapor Deposition, CVD), 물리적 기상 증착방법(Physical Vapor Deposition, PVD), 무전해도금 방법(electroless plating) 및 전해도금 방법(electroplating) 등이 있다. CVD 방법을 이용한 은 박막의 증착은 은 전구체의 부족이라는 큰 문제점을 안고 있다. 이 방법을 사용하여 얻어진 은 박막의 비저항은 박막 내 불순물로 인해 벌크보다 높은 값이 나온다. 현재 개발 및 연구 진행중인 은 전구체로는 유기착물이나 무기착물이 있다. 이들 중 [AgC(CF3)=CF(CF3)]n, [Ag(n-C5H5)(PR3) 3]n 등과 같은 유기착물은 공기 중의 수분과 반응하여 매우 불안정한 상태로 존재하고, 무기착물의 경우 휘발성이 매우 낮아 공정이 까다롭다. 그리고 CVD 방법에 의해 제조된 은 박막은 그 비저항값이 2.5μΩ·cm 이상으로 매우 높다.
또한, PVD 방법을 이용할 경우 낮은 비저항을 갖는 은 박막을 얻을 수 있지만 계산 도포성(step coverage)의 문제를 해결하는 데에는 많은 어려움이 있으며, 다른 방법에 비해 공정변수가 많다는 단점을 가지고 있다. 무전해 도금은 현재 반도체 공정에 적용하기 위한 활발한 연구가 진행되고 있으나, 박막 형성 속도가 느리고 조건 조작 등의 어려움을 가지고 있다. 이러한 방법들과는 달리 도 1에 도시된 장비를 이용한 전해도금 방법을 이용한 은 박막 형성 기술은 PVD 방법보다 은 박막 공정변수가 적고 작업이 간단하며 금속배선에서 문제가 되는 보이드(void)와 심(seam)들의 발생을 억제할 수 있다는 큰 장점을 가지고 있으며 불순물의 함유 정도가 낮으므로 CVD 방법에 비해서도 비저항이 감소된다. 또한 전해도금 방법은 금속이온의 원료를 쉽게 구할 수 있고 상온에서의 공정이 가능하므로 다층 배선 공정에서 하층 배선의 형성 후 상층 배선의 형성시 온도에 대한 영향을 최소화시킬 수 있다는 장점을 갖고 있다. 형성된 박막의 두께는 전해액 내에 함유된 은 이온의 농도와 가해준 전류의 양 및 박막 형성 시간에 의해 조절되며 박막 형성 속도 또한 농도 및 전류의 크기를 변화시켜 조절할 수 있다는 점에서 공정변수가 적은 박막 형성 방법이다.
한편, 칩의 고집적화로 인한 배선 폭 감소에 따라 기존의 씨앗층 위에 실시하는 전해도금 방법에서는 트렌치(trench)나 비아(via) 같은 패턴 내에 균일한 두께의 씨앗층을 형성하는 것이 어려워지고, 균일한 씨앗층을 형성한다고 하여도 씨앗층 자체의 두께로 인해 패턴의 종횡비가 증가하게 되고, 이로 인해 실제 증착해야 할 폭은 더욱 감소하므로 보이드 또는 심 등의 결함 없이 패턴을 완전하게 채운 은 박막을 형성하는 것이 어렵다는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 칩의 고집적화로 인해 감소된 폭의 배선에서도 보이드 또는 심 등의 결함이 없는 패턴을 완전하게 채울 수 있는 은 전해도금방법을 제공하는 것을 목적으로 한다.
또한, 구리보다 비저항이 낮은 은을 반도체의 배선공정의 재료로 사용할 수 있어서 현재보다 고집적화된 반도체 공정에 적용할 수 있는 은 전해도금방법을 제공하는 것을 목적으로 한다.
본 발명의 상기 목적 및 기타 목적들은 하기 설명되는 본 발명에 의하여 모두 달성될 수 있다.
상기 목적을 달성하기 위하여 본 발명은, 고비저항 기판을 식각용액으로 처리하는 단계; 상기 기판을 팔라듐-은 활성화용액으로 표면활성화시키는 단계; 및 상기 표면활성화된 기판을 은 전해도금용액에 침지시켜 은 박막을 형성시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 팔라듐-은 활성화 방법에 의한 은 전해도금방법을 제공한다.
상기 은 박막을 형성시키는 단계 후에 열처리(annealing)하는 단계를 더 포함하여 이루어질 수 있다.
상기 식각용액이 불산(HF) 용액일 수 있다.
상기 식각용액의 농도가 1 내지 5 중량%일 수 있다.
상기 식각용액으로 상기 기판을 처리하는 시간이 5 내지 10분일 수 있다.
상기 팔라듐-은 활성화 용액이 염화팔라듐(PdCl2) 및 질산은(AgNO3) 용액일 수 있다.
상기 염화팔라듐 용액은 염화팔라듐 0.05 내지 0.5g/L, 염산 1 내지 10mL/L 및 불산 5 내지 10 mL/L이고, 상기 질산은 용액은 0.01 내지 0.1 g/L, 암모니아 10 내지 30mL/L, 질산 1 내지 5 mL/L 및 불산 5 내지 10mL/L일 수 있다.
상기 팔라듐-은 활성화 용액으로 기판을 활성화시키는 시간이 각각 20 내지 60초일 수 있다.
상기 은 전해도금용액은 시안화은칼륨(potassium silver cyanide, KAg(CN)2) 및 시안화칼륨(potassium cyanide, KCN)을 포함하고, pH가 7 내지 14일 수 있다.
상기 은 박막을 형성시키는 단계는 상온의 온도조건 하에서 은 전해도금용액에 표면활성화시킨 기판을 침지시킨 후, 표준 칼로멜 전극(standard calomel electrode, SCE) 기준으로 -600 내지 -1500mV의 환원전위를 인가하여 은 박막을 형성시킬 수 있다.
상기 열처리 단계는 100 내지 350℃의 온도에서 10분 내지 1시간 동안 수행될 수 있다.
상기 열처리 단계는 질소, 수소 및 아르곤으로 이루어진 군으로부터 선택되는 분위기 하에서 수행될 수 있다.
상기 고비저항 기판이 티타늄(Ti) 또는 질화티타늄(TiN)일 수 있다.
이하, 본 발명에 대하여 상세히 설명하면 다음과 같다.
본 발명은 팔라듐-은 활성화 방법을 통하여 도 2에 나타낸 바와 같이 핵을 형성한 후에 은 박막을 전해도금 방법으로 형성하여 반도체 금속 배선 공정에 적용함으로써, 고집적화된 반도체 생산을 가능하게 하는 것이다.
본 발명에서는 전해도금에 필요한 전자 전달 역할을 하는 핵 생성을 위해 활 성화 방법을 도입한다.
질화티타늄 표면에서 불산에 의한 팔라듐 이온의 치환 반응을 이용하여 팔라듐 입자를 형성하는 반응에 대한 메커니즘은 패터슨 등 (J.C.Patterson et al., Applied Surface Science, 91 (1995) 124.) 등에 의해 다음과 같이 제시되었다.
Ti + 6HF → H2[TiF6]aq + 2H2↑+ 4e-
Pd2+ + 2e- → Pd↓
상기 반응식 1에서 나타난 바와 같이, 불산에 의한 티타늄의 식각으로부터 발생되는 전자에 의해 팔라듐 이온이 용액 내에서 환원되며, 이 반응을 통해 표면에 팔라듐 입자가 환원된다.
은 활성화 방법 역시 하기 반응식 2에서와 같이, 은 이온이 은 입자를 형성하는 반응에 의해 일어난다.
Ti + 6HF → H2[TiF6]aq + 2H2↑ + 4e-
Ag(NH3)2+ + e- → Ag↓+ 2NH3
본 발명은 고비저항 기판을 식각용액으로 처리하여 티타늄산화물(titanium oxide)을 제거한 후에 상기 기판을 팔라듐 활성화용액으로 표면활성화시키고, 계속해서 은 활성화용액으로 추가적인 표면 활성화를 시킨 다음, 은 전해도금용액에 침지시켜 은 박막을 형성시키며, 이후에 열처리하는 단계를 더 포함하여 비저항을 낮출 수 있다.
상기 식각용액이 불산 용액을 사용하며, 바람직한 식각용액의 농도는 1 내지 5 중량%으로 5 내지 10분 처리할 수 있다.
지나치게 낮은 농도, 즉 1중량% 미만의 식각 용액에서는 식각(etching) 자체에 지나치게 긴 시간이 필요하며, 반대로 높은 농도, 5중량% 초과의 식각 용액에서는 너무 짧은 식각 시간으로 인해 적절한 식각 완료 시점을 제어하기가 어려워지므로 적절한 농도의 식각 용액을 선택해야 한다. 식각이 너무 오래 진행되면 제거하고자 하는 산화 티타늄 층뿐만 아니라 기판인 질화 티타늄 박막 자체도 손상된다.
본 발명에 사용되는 팔라듐 활성화 용액과 은 활성화 용액으로는 각각 염화팔라듐 용액과 질산은 용액을 사용할 수 있으며, 팔라듐 활성화 용액의 경우엔 염화팔라듐 0.05 내지 0.5 g/L, 염산 1 내지 10mL/L 및 불산 5 내지 10mL/L를 포함하며, 은 활성화 용액의 경우에는 질산은 0.01 내지 0.1g/L, 암모니아 10 내지 30mL/L, 질산 1 내지 5mL/L 및 불산 5 내지 10mL/L를 포함하는 것이 바람직하다. 또한, 팔라듐과 은 활성화 용액으로 기판을 활성화시키는 시간은 20 내지 60초가 바람직하다.
상기 범위 외의 농도에서 반응이 진행될 경우 표면에 형성된 입자의 크기가 지나치게 크거나 혹은 작아질 수 있고, 또한 입자의 밀도도 충분히 크지 않을 수 있어서 활성화 이후 반응을 진행하는 단계에서 형성된 박막이 거칠어지거나 보이드(void) 등의 결함이 발생될 수 있다.
은 박막을 형성시키는 단계는 상온에서 시안화은칼륨 및 시안화칼륨을 포함하고, pH가 7 내지 14인 은 전해도금용액에 표면활성화시킨 기판을 침지시킨 후 표준 칼로멜 전극 기준으로 -600 내지 -1500mV의 환원전위를 인가하여 은 박막을 형성시킬 수 있다.
비저항을 낮추는 열처리 단계는 질소, 수소 또는 아르곤의 분위기 및 100 내지 350℃의 온도에서 10분 내지 1시간 동안 수행될 수 있다.
본 발명은 전처리 없이 전해도금을 진행할 경우 박막이 잘 형성되지 않는 전도성 물질의 고비저항 기판 위에 전해도금방법으로 은 박막을 형성하는 것으로서, 고비저항 기판으로는 확산방지막으로 사용되는 티타늄이나 질화티타늄을 들 수 있다.
형성된 박막의 두께는 전해액 내에 함유된 은 이온의 농도와 가해준 전류의 양 및 박막 형성 시간에 의해 조절되며 박막 형성 속도 또한 농도 및 전류의 크기를 변화시켜 조절할 수 있다.
이하, 하기의 실시예를 통하여 본 발명을 더욱 상세히 설명하지만, 본 발명의 범위가 실시예에 한정되는 것은 아니다.
[실시예]
[실시예 1]
준비된 질화티타늄 기판의 확산방지층을 1%의 불산 용액으로 식각 처리하여 기판 위의 티타늄 산화물을 제거하였다. 산화물을 제거한 기판을 0.1g/L의 염화팔 라듐, 3mL/L의 염산 및 5mL/L의 불산을 함유하는 팔라듐 활성화 용액에서 20초 동안 처리하고, 0.4g/L의 질산은, 12mL/L의 암모니아수, 3mL/L의 질산 및 5mL/L의 불산을 함유하는 은 활성화 용액으로 30초 동안 처리하여 기판의 표면을 활성화시킨 후에, 전계방사형 주사전자현미경(Field Emission-Scanning Electron Microscope, FE-SEM)으로 관찰하여 도 3b에 나타내었다.
5g/L의 시안화은칼륨 및 90g/L의 시안화칼륨을 포함하고 pH 12인 은 도금욕에 침지시키고 표준 칼로멜 전극에 대하여 환원전위 -1400mV을 인가하여 1분 동안 은 박막을 증착시켰다.
질화티타늄 기판 위에 은 박막이 형성되는 과정을 주사전자현미경으로 시간별로 관찰하여 도 6에 나타내었으며, 60초 은 전해도금한 기판의 표면(a) 및 단면(b)을 도 9에 나타내었다. 또한, 팔라듐-은 활성화에 따른 은 박막의 면저항 변화를 도 7에 나타내었으며, 팔라듐-은 활성화 후 은 박막 형성시 불순물을 관찰하여 도 8에 나타내었다.
[실시예 2]
상기 실시예 1에서 은 박막을 증착시킨 후에 350℃의 질소 분위기에서 30 분간 열처리를 더 실시한 것을 제외하고는 상기 실시예1과 동일하게 실시하였다.
[비교예]
상기 실시예 1에서 팔라듐-은 활성화 단계를 실시하기 않은 것을 제외하고는 상기 실시예 1과 동일하게 실시하였다.
팔라듐-은 활성화를 하지 않은 확산방지층인 질화티타늄 기판의 표면 전계방 사형 주사전자현미경으로 관찰하여 도 3a에 나타내었다.
그리고 질화티타늄 기판 위에 은 박막이 형성되는 과정을 주사전자현미경으로 시간별로 관찰하여 도 5에 나타내었으며, 은 박막의 면저항 변화를 도 7에 나타내었다.
도 3은 팔라듐-은 활성화 하지 않은 확산방지층인 질화티타늄 기판 표면(a)과 팔라듐-은 활성화 한 후의 질화티타늄 기판 표면(b)을 나타낸 사진이다. 팔라듐-은 입자의 크기는 약 30~50㎚이며 밀도는 4.4×1010/㎠ 이다. 팔라듐-은 활성화에 따른 전류 밀도의 차이를 나타낸 도 4를 보면, 평형 전위는 약 -900mV(vs. SCE)이며 팔라듐-은 활성화를 한 경우는 전체적으로 전류 밀도가 증가되었음을 알 수 있다. 이는 활성화로 인해 형성된 팔라듐-은 입자들이 전자 전달 역할을 함으로 생기는 결과이다. 또한 이 과정에서 최적 전압 조건이 -1400mV(vs. SCE)임을 알 수 있었다. 도 5은 씨앗층 없이 확산방지층 위에 바로 은 전해 도금을 하여 은 박막이 형성되는 과정을 10초(a), 20초(b), 30초(c) 및 60초(d)의 시간별로 분석한 결과의 사진이며, 도 6은 씨앗층 없이 팔라듐-은 활성화를 한 후 은 전해 도금하여 은 박막이 형성되는 과정을 10초(a), 20초(b), 30초(c) 및 60초(d)의 시간별로 분석한 결과의 사진이다. 도 5도에서 보듯이 팔라듐-은 활성화를 하지 않은 경우는 60초 후에도 여전히 은 입자가 존재하며 팔라듐-은 활성화를 실시한 도 6에서는 10초에서도 은 입자가 형성되었으며 20초에서는 입자의 융합이 일어나며 30초에서는 완전한 박막이 형성되었음을 알 수 있다. 또한, 도 9의 60초간 은 전해도금 후 형 성된 은 박막의 표면 및 단면을 보면, 연속적이고, 균일한 은 박막이 형성됨을 알 수 있다.
도 7은 팔라듐-은 활성화 유무에 따른 은 박막의 면저항 변화를 비교한 결과이다. 팔라듐-은 활성화가 진행된 경우 20초 은 박막 형성 후 면저항은 원래 값의 10%이하로 감소하였으며, 30초 후에는 1%이하로 감소하였다. 은의 비저항이 확산방지층에 비해 매우 낮으므로, 급격한 면저항의 감소는 표면에 형성되어 성장한 입자들이 연결되어 전자의 흐름이 이루어지는 연속적인 은의 박막이 점차 형성됨을 의미한다고 볼 수 있다. 이는 도 6을 통해서도 확인할 수 있다. 팔라듐-은 활성화 과정 없이 확산방지층 위에 바로 형성된 은 입자들은 3-D 성장을 진행하며, 따라서 연속적이고 균일한 박막 형성하지 못했다.
도 8은 팔라듐-은 활성화 후 은 박막 형성시 존재하는 불순물을 관찰한 결과 그래프이다. 표면에서 공기 중 유기물의 흡착에 의해 약간의 불순물이 발견되었으나 박막 내에는 전혀 불순물이 존재하지 않음을 알 수 있다. 표면의 불순물은 다마신 공정에서 CMP과정에 의해 제거되므로 전혀 문제가 되지 않는다.
전기적인 물성의 경우, 팔라듐-은 활성화를 한 후 60 초간 은 전해 도금 후 형성된 두께 160㎚의 은 박막의 비저항은 2.53μΩ㎝ 정도로 은의 벌크 비저항 1.59μΩcm 에 비해 약 60% 정도 높은 값을 가진다.
350℃의 질소 분위기에서 30분간 열처리한 실시예 2의 경우, 면저항을 통해 계산한 비저항은 약 2.16μΩ㎝정도로, 약 15% 정도 비저항이 감소하는 것이 확인되었다.
이상에서 설명한 바와 같이 본 발명에 의한 팔라듐-은 활성화 방법을 이용한 은 전해도금방법은 전해도금에 필요한 전자 전달 역할을 하는 핵 생성을 위해 활성화 방법을 도입하여 다마신 공정에 은 전해도금을 할 경우에 씨앗층 형성을 대처할 수 있으며, 연속적이고 균일한 은 박막을 형성하고 은 박막을 반도체 금속 배선 공정에 이용가능하게 함으로써 현재보다 월등한 성능의 칩을 기대할 수 있는 효과적이고 유용한 방법이다.
상기에서 본 발명은 기재된 구체예를 중심으로 상세히 설명하였지만, 본 발명의 범주 및 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.

Claims (13)

  1. 고비저항 기판을 식각용액으로 처리하는 단계;
    상기 기판을 팔라듐 활성화 용액과 은 활성화용액으로 표면활성화시키는 단계; 및
    상기 표면활성화된 기판을 은 전해도금용액에 침지시켜 은 박막을 형성시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 팔라듐-은 활성화 방법에 의한 은 전해도금방법.
  2. 제1항에 있어서,
    상기 은 박막을 형성시키는 단계 후에 열처리하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 팔라듐-은 활성화 방법에 의한 은 전해도금방법.
  3. 제1항에 있어서,
    상기 식각용액이 불산 용액인 것을 특징으로 하는 팔라듐-은 활성화 방법에 의한 은 전해도금방법.
  4. 제1항에 있어서,
    상기 식각용액이 1 내지 5 중량%인 것을 특징으로 하는 팔라듐-은 활성화 방법에 의한 은 전해도금방법.
  5. 제1항에 있어서,
    상기 식각용액으로 상기 기판을 처리하는 시간이 5 내지 10분인 것을 특징으로 하는 팔라듐-은 활성화 방법에 의한 은 전해도금방법.
  6. 제1항에 있어서,
    상기 팔라듐-은 활성화 용액이 염화팔라듐 및 질산은 용액인 것을 특징으로 하는 팔라듐-은 활성화 방법에 의한 은 전해도금방법.
  7. 제1항에 있어서,
    상기 팔라듐 활성화 용액은 염화팔라듐 0.05 내지 0.5g/L, 염산 1 내지 10mL/L 및 불산 5 내지 10mL/L를 포함하고, 상기 은 활성화 용액은 질산은 0.01 내지 1g/L, 암모니아 10 내지 30mL/L, 질산 1 내지 5mL/L 및 불산 5 내지 10mL/L를 포함하는 것을 특징으로 하는 팔라듐-은 활성화 방법에 의한 은 전해도금방법.
  8. 제1항에 있어서,
    상기 팔라듐-은 활성화 용액으로 기판을 활성화시키는 시간이 20 내지 60초인 것을 특징으로 하는 팔라듐-은 활성화 방법에 의한 은 전해도금방법.
  9. 제1항에 있어서,
    상기 은 전해도금용액은 시안화은칼륨 및 시안화칼륨을 포함하고, pH가 7 내지 14인 것을 특징으로 하는 팔라듐-은 활성화 방법에 의한 은 전해도금방법.
  10. 제1항에 있어서,
    상기 은 박막을 형성시키는 단계는 상온하에서 은 전해도금용액에 표면활성화시킨 기판을 침지시킨 후, 표준 칼로멜 전극 기준으로 -600 내지 -1500mV의 환원전위를 인가하여 은 박막을 형성시키는 것을 특징으로 하는 팔라듐-은 활성화 방법에 의한 은 전해도금방법.
  11. 제2항에 있어서,
    상기 열처리 단계는 100 내지 350℃의 온도에서 10분 내지 1시간 동안 수행되는 것을 특징으로 하는 팔라듐-은 활성화 방법에 의한 은 전해도금방법.
  12. 제2항에 있어서,
    상기 열처리 단계는 질소, 수소 및 아르곤으로 이루어진 군으로부터 선택되는 분위기 하에서 수행되는 것을 특징으로 하는 팔라듐-은 활성화 방법에 의한 은 전해도금방법.
  13. 제1항에 있어서,
    상기 고비저항 기판이 티타늄 또는 질화티타늄인 것을 특징으로 하는 팔라듐-은 활성화 방법에 의한 은 전해도금방법.
KR1020040106238A 2004-12-15 2004-12-15 팔라듐-은 활성화 방법을 이용한 은 전해도금방법 KR100727214B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040106238A KR100727214B1 (ko) 2004-12-15 2004-12-15 팔라듐-은 활성화 방법을 이용한 은 전해도금방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106238A KR100727214B1 (ko) 2004-12-15 2004-12-15 팔라듐-은 활성화 방법을 이용한 은 전해도금방법

Publications (2)

Publication Number Publication Date
KR20060067453A KR20060067453A (ko) 2006-06-20
KR100727214B1 true KR100727214B1 (ko) 2007-06-13

Family

ID=37162013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106238A KR100727214B1 (ko) 2004-12-15 2004-12-15 팔라듐-은 활성화 방법을 이용한 은 전해도금방법

Country Status (1)

Country Link
KR (1) KR100727214B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101617654B1 (ko) 2013-08-23 2016-05-03 숭실대학교 산학협력단 무전해 도금법을 이용한 팔라듐 박막 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156406A (ja) * 1998-11-19 2000-06-06 Sony Corp 半導体装置およびその製造方法
KR20030059743A (ko) * 2002-01-04 2003-07-10 김재정 기판 표면 처리 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156406A (ja) * 1998-11-19 2000-06-06 Sony Corp 半導体装置およびその製造方法
KR20030059743A (ko) * 2002-01-04 2003-07-10 김재정 기판 표면 처리 방법

Also Published As

Publication number Publication date
KR20060067453A (ko) 2006-06-20

Similar Documents

Publication Publication Date Title
US6323128B1 (en) Method for forming Co-W-P-Au films
US6899816B2 (en) Electroless deposition method
JP5203602B2 (ja) 銅でないメッキ可能層の上への銅の直接電気メッキのための方法
US6905622B2 (en) Electroless deposition method
US20050101130A1 (en) Method and tool of chemical doping CoW alloys with Re for increasing barrier properties of electroless capping layers for IC Cu interconnects
US7884018B2 (en) Method for improving the selectivity of a CVD process
KR101170560B1 (ko) 반도체 산업에서 사용하기 위한 3성분 물질의 무전해석출용 조성물
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
KR100859259B1 (ko) 캡층 형성을 위한 코발트 계열 합금 무전해 도금 용액 및이를 이용하는 무전해 도금 방법
Kim et al. Electroless nickel alloy deposition on SiO2 for application as a diffusion barrier and seed layer in 3D copper interconnect technology
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
KR100727214B1 (ko) 팔라듐-은 활성화 방법을 이용한 은 전해도금방법
Jing et al. Electroless gold deposition on silicon (100) wafer based on a seed layer of silver
US6509262B1 (en) Method of reducing electromigration in copper lines by calcium-doping copper surfaces in a chemical solution
US6469387B1 (en) Semiconductor device formed by calcium doping a copper surface using a chemical solution
US20060189131A1 (en) Composition and process for element displacement metal passivation
KR100788279B1 (ko) 구리 무전해 도금에서의 단차평탄화 방법
KR100645708B1 (ko) 은 박막 형성용 전기도금용액 및 그 용액을 이용한 은박막 형성방법
KR100772320B1 (ko) 은 박막 형성용 전기도금용액 및 그 용액을 이용한 은박막 형성방법
US6444580B1 (en) Method of reducing carbon, sulphur, and oxygen impurities in a calcium-doped copper surface and semiconductor device thereby formed
KR100717927B1 (ko) 무전해 도금 공정용 팔라듐 촉매 용액의 제조방법 및 그의활성화 방법
US6528424B1 (en) Method of electroplating a copper-zinc alloy thin film on a copper surface using a chemical solution
US20040213895A1 (en) Method of manufacturing multilevel interconnection
KR100454633B1 (ko) 기판 표면 처리 방법
KR100491310B1 (ko) 반도체 배선용 금속막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110601

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee