KR100726647B1 - 플라즈마 디스플레이 장치 및 그의 구동 방법 - Google Patents

플라즈마 디스플레이 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR100726647B1
KR100726647B1 KR1020050090172A KR20050090172A KR100726647B1 KR 100726647 B1 KR100726647 B1 KR 100726647B1 KR 1020050090172 A KR1020050090172 A KR 1020050090172A KR 20050090172 A KR20050090172 A KR 20050090172A KR 100726647 B1 KR100726647 B1 KR 100726647B1
Authority
KR
South Korea
Prior art keywords
scan
electrode
sustain
data
electrodes
Prior art date
Application number
KR1020050090172A
Other languages
English (en)
Other versions
KR20070035385A (ko
Inventor
정윤권
강성호
윤상진
심수석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050090172A priority Critical patent/KR100726647B1/ko
Priority to US11/280,224 priority patent/US7639214B2/en
Priority to EP05257147A priority patent/EP1659561B1/en
Priority to JP2005336416A priority patent/JP2006146233A/ja
Publication of KR20070035385A publication Critical patent/KR20070035385A/ko
Application granted granted Critical
Publication of KR100726647B1 publication Critical patent/KR100726647B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 복수의 스캔 타입 중에서 하나 이상의 스캔 타입으로 스캔 전극(Y)을 스캐닝 하는 플라즈마 디스플레이 장치 및 그의 구동 방법에 관한 것으로, 복수의 스캔 타입 중 어느 하나로 스캔 전극(Y)들을 스캐닝 함으로써, 과도한 변위 전류가 발생하는 것을 방지하고, 이에 따라 데이터 드라이버 집적회로의 전기적 손상을 방지하는 효과가 있다.
이러한 본 발명은 복수의 스캔 전극과, 스캔 전극과 나란한 방향으로 형성되는 복수의 서스테인 전극과, 스캔 전극 및 서스테인 전극과 교차하는 데이터 전극을 포함하는 플라즈마 디스플레이 패널과, 프레임의 서브필드 중 적어도 어느 하나의 서브필드에서는 어드레스 기간에서 복수의 스캔 전극을 스캐닝(Scanning) 하는 순서가 서로 다른 복수개의 스캔 타입(Scan Type) 중 하나의 스캔 타입으로 스캔 전극을 스캐닝하고, 하나의 스캔 타입에 대응하여 데이터 전극으로 데이터 펄스를 인가하며, 어드레스 기간 이후의 서스테인 기간에서는 스캔 전극 또는 서스테인 전극으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 스캔 전극으로 인가되는 리셋 펄스의 인가시점간의 차이를 두 개의 상기 서스테인 펄스의 인가시점간의 차이보다 더 크게 하는 구동부를 포함하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 장치 및 그의 구동 방법{Plasma Display Apparatus and Driving Method therof}
도 1은 플라즈마 디스플레이 패널의 등가 캐패시턴스(C)에 대해 설명하기 위한 도.
도 2는 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도.
도 3은 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도.
도 4는 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조를 구현하는 방법을 나타낸 도.
도 5a 내지 도 5b는 본 발명의 플라즈마 디스플레이 장치의 구동 방법을 설명하기 위한 도.
도 6은 입력되는 영상 데이터에 따른 변위 전류의 크기를 설명하기 위한 도.
도 7a 내지 도 7b는 영상 데이터와 이에 따른 변위 전류를 고려한 스캔 순서를 변경하는 방법의 일례를 설명하기 위한 도.
도 8은 본 발명의 플라즈마 디스플레이 장치의 구동 방법에서의 다른 적용 예를 설명하기 위한 도.
도 9는 본 발명의 플라즈마 디스플레이 장치의 구동 방법을 실현하기 위한 스캔 구동부의 구성 및 동작을 보다 상세히 설명하기 위한 도.
도 10은 본 발명의 플라즈마 디스플레이 장치의 스캔 구동부에 포함되는 데이터 비교부(1000)에 포함되는 기본 회로 블록의 구성도.
도 11은 데이터 비교부의 제 1 판단부 내지 제 3 판단부의 동작을 보다 상세히 설명하기 위한 도.
도 12는 본 발명의 데이터 비교부의 기본 회로 블록에 포함된 제 1 내지는 제 3 판단부(734-1, 734-2, 734-3)의 출력 신호에 따른 영상 데이터의 패턴 내용을 나타낸 도.
도 13은 본 발명의 플라즈마 디스플레이 장치에서 스캔 구동부의 데이터 비교부(1000)와 스캔 순서 결정부(1001)의 블록 구성도.
도 14는 본 발명의 데이터 비교부에 포함된 제 1 내지는 제 3 판단부(XOR1, XOR2, XOR3)의 출력 신호에 따른 영상 데이터의 패턴 내용을 나타낸 도.
도 15는 본 발명의 플라즈마 디스플레이 장치의 스캔 구동부에 포함되는 데이터 비교부(1000)에 포함되는 기본 회로 블록의 다른 구성을 설명하기 위한 구성도.
도 16은 본 발명의 도 15의 회로 블록에 포함된 제 1 내지는 제 9 판단부(XOR1 ~XOR9)의 출력 신호에 따른 영상 데이터의 패턴 내용을 나타낸 도.
도 17은 전술한 도 15 내지 도 16을 고려한 본 발명의 플라즈마 디스플레이 장치에서 스캔 구동부의 데이터 비교부(1000)와 스캔 순서 결정부(1001)의 블록 구성도.
도 18은 본 발명에 따른 데이터 비교부와 스캔 순서 결정부가 각 서브필드 별로 적용되는 실시예의 블록 구성도.
도 19는 하나의 프레임 내에서 복수의 스캔 타입 중 어느 하나의 스캔 타입으로 스캔 전극(Y)들을 스캐닝 하는 서브필드를 선택하는 방법의 일례를 설명하기 위한 도.
도 20은 두 개의 상이한 영상 데이터의 패턴에서 스캔 순서가 다를 수 있음을 보여주기 위한 도.
도 21은 영상 데이터 패턴에 따른 임계 치를 설정하여 스캐닝 순서를 조절하는 방법의 일례를 설명하기 위한 도.
도 22는 각각 복수의 스캔 전극(Y)을 포함하는 스캔 전극 그룹에 대응하는 스캔 순서를 결정하는 방법의 일례를 설명하기 위한 도.
도 23은 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 인가되는 리셋 펄스의 인가시점간의 차이를 조절하는 방법에 대해 설명하기 위한 도.
도 24는 스캔 전극(Y) 또는 서스테인 전극(Z)으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 스캔 전극(Y)으로 인가되는 리셋 펄스의 인가시점간의 차이를 두 개의 서스테인 펄스의 인가시점간의 차이보다 더 크게 하는 이유에 대해 설명하기 위한 도.
도 25는 서스테인 펄스의 인가시점에 대해 보다 상세히 설명하기 위한 도.
도 26은 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 인가되는 리셋 펄스의 인가시점간의 차이를 조절하는 또 다른 방법에 대해 설명하기 위한 도.
<도면의 주요 부분에 대한 부호의 설명>
200 : 플라즈마 디스플레이 패널 201 : 데이터 구동부
202 : 스캔 구동부 203 : 서스테인 구동부
204 : 서브필드 맵핑부 205 : 데이터 정렬부
206 : 구동부
본 발명의 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것으로, 보다 상세하게는 복수의 스캔 타입 중에서 하나 이상의 스캔 타입으로 스캔 전극(Y)을 스캐닝 하는 플라즈마 디스플레이 장치 및 그의 구동 방법에 관한 것이다.
여기서, 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널과 이러한 플라즈마 디스플레이 패널에 소정의 구동 전압을 인가하기 위한 구동부를 포함한다.
일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논(Xe)을 함유하 는 불활성 가스가 충진되어 있다. 이러한 셀들이 복수개가 모여 하나의 픽셀(Pixel)을 이룬다. 예컨대 적색(Red, R) 셀, 녹색(Green, G) 셀, 청색(Blue, B) 셀이 모여 하나의 픽셀을 이루는 것이다.
그리고 이러한 플라즈마 디스플레이 패널은 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.
이러한 플라즈마 디스플레이 패널에는 복수의 전극들, 예컨대 스캔 전극(Y), 서스테인 전극(Z), 데이터 전극(X)이 형성되고, 이러한 복수의 전극들에 소정의 구동 전압을 인가하여 방전을 발생시킴으로 영상을 표시하게 되는데, 이러한 플라즈마 디스플레이 패널의 전극들에 구동 전압을 인가하기 위해 드라이버 집적회로(Driver Integrated Circuit)가 전극들에 접속된다.
예를 들면, 플라즈마 디스플레이 패널의 전극 중 데이터 전극(X)에는 데이터 드라이버 집적회로가 접속되고, 스캔 전극(Y)에는 스캔 드라이버 집적회로가 접속되는 것이다.
한편, 플라즈마 디스플레이 패널의 구동 시 전술한 드라이버 집적회로에는 변위 전류(Displacement Current : Id)가 흐르게 되고, 이러한 변위 전류는 여러 가지 요인에 의해 그 크기가 변하게 된다.
예를 들면 전술한 데이터 드라이버 집적회로에 흐르는 변위 전류는 플라즈마 디스플레이 패널의 등가 캐패시턴스(Capacitance) C와 데이터 드라이버 집적회로의 스위칭(Switching) 횟수에 따라 증감되고, 보다 상세하게는 데이터 드라이버 집적회로에 흐르는 변위 전류는 플라즈마 디스플레이 패널의 등가 캐패시턴스(Capacitance, C)가 증가함에 따라 증가하고, 또한 데이터 드라이버 집적회로의 스위칭(Switching) 횟수가 증가함에 따라 증가하게 된다.
한편, 플라즈마 디스플레이 패널의 등가 캐패시턴스(C)는 전극들 사이의 등가 캐패시턴스(C)들에 의해 결정되는데, 이를 첨부된 도 1을 참조하여 살펴보면 다음과 같다.
도 1은 플라즈마 디스플레이 패널의 등가 캐패시턴스(C)에 대해 설명하기 위한 도면이다.
도 1을 살펴보면, 플라즈마 디스플레이 패널의 등가 캐패시턴스(C)는 데이터 전극들 사이, 예컨대 X1 데이터 전극과 X2 데이터 전극 사이의 등가 캐패시턴스(Cm1)와, 데이터 전극과 스캔 전극 사이, 예컨대 X1 데이터 전극과 Y1 스캔 전극 사이의 등가 캐패시턴스(Cm2)와, 데이터 전극과 서스테인 전극 사이, 예컨대 X1 데이터 전극과 Z1 서스테인 전극 사이의 등가 캐패시턴스(Cm2)를 포함한다.
한편, 어드레스 기간에서 스캔 전극(Y)으로 스캔 펄스를 인가하여 스캔 전극(Y)을 구동하기 위한 드라이브 집적회로, 예컨대 스캔 드라이브 집적회로와, 어드레스 기간에서 데이터 전극(X)으로 데이터 펄스를 인가하여 데이터 전극(X)을 구동하기 위한 드라이브 집적회로, 예컨대 데이터 드라이버 집적회로에 포함된 스위칭 소자의 동작에 따라 스캔 전극(Y) 또는 데이터 전극(X)에 인가되는 전압의 상태가 변하게 되므로, 전술한 Cm1 등가 캐패시턴스와 Cm2 등가 캐패시턴스에 의하여 발생 한 변위 전류(Id)가 데이터 전극(X)을 통하여 데이터 드라이버 집적회로에 흐르게 된다.
전술한 바와 같이, 플라즈마 디스플레이 패널의 등가 캐패시턴스가 증가하면 데이터 드라이버 집적회로에 흐르는 변위 전류(Id)의 크기가 증가하는 것과 아울러, 데이터 드라이버 집적회로의 스위칭 횟수가 증가하면 변위 전류(Id)의 크기가 증가하게 되는데, 이러한 데이터 드라이버 집적회로의 스위칭 횟수는 입력되는 영상 데이터에 따라 달라진다.
특히, 영상 데이터가 논리(Logic) 값 1과 0이 반복되는 등의 특정 패턴인 경우에는 데이터 드라이버 집적회로에 흐르는 변위 전류의 크기가 과도하게 증가하여 데이터 드라이버 집적회로가 타버리는 등의 전기적 손상을 입게 되는 문제점이 있다.
이러한 문제점을 해결하기 위해 본 발명은 복수의 스캔 타입을 두고, 이러한 복수의 스캔 타입 중 선택된 하나 이상의 스캔 타입으로 스캐닝(Scanning)을 수행함으로써, 드라이버 집적회로의 전기적 손상을 방지하고자 하는 플라즈마 디스플레이 장치 및 그의 구동 방법을 제공하는데 그 목적이 있다.
상술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 복수의 스캔 전극과, 상기 스캔 전극과 나란한 방향으로 형성되는 복수의 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 데이터 전극을 포함하는 플 라즈마 디스플레이 패널과, 프레임의 서브필드 중 적어도 어느 하나의 서브필드에서는 어드레스 기간에서 상기 복수의 스캔 전극을 스캐닝(Scanning) 하는 순서가 서로 다른 복수개의 스캔 타입(Scan Type) 중 하나의 스캔 타입으로 상기 스캔 전극을 스캐닝하고, 상기 하나의 스캔 타입에 대응하여 상기 데이터 전극으로 데이터 펄스를 인가하며, 상기 어드레스 기간 이후의 서스테인 기간에서는 상기 스캔 전극 또는 상기 서스테인 전극으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 인가시점간의 차이를 두 개의 상기 서스테인 펄스의 인가시점간의 차이보다 더 크게 하는 구동부를 포함하는 것을 특징으로 한다.
또한, 상기 구동부는 입력되는 영상 데이터에 대응하여 상기 복수의 스캔 타입 각각에 해당하는 변위 전류를 연산하고, 상기 복수의 스캔 타입 중 상기 변위 전류가 가장 작은 하나의 스캔 타입으로 상기 스캔 전극을 스캐닝하는 것을 특징으로 한다.
또한, 상기 스캔 전극은 상기 스캔 타입에 따라서 소정의 개수만큼 분리된 제 1 및 제 2 스캔 전극을 포함하고, 상기 데이터 전극은 제 1 및 제 2 데이터 전극을 포함하고, 상기 제 1 스캔 전극과 제 1 및 제 2 데이터 전극과의 교차부에 배치되는 제 1 및 제 2 방전 셀, 상기 제 2 스캔 전극과 상기 제 1 및 제 2 데이터 전극과의 교차부에 배치되는 제 3 및 제 4 방전 셀을 포함하고, 상기 구동부는 상기 제 1 내지 제 4 방전 셀의 데이터를 비교하여 상기 제 1 방전 셀에 대한 상기 변위전류를 산출하는 것을 특징으로 한다.
또한, 상기 구동부는 상기 제 1 방전 셀의 데이터와 상기 제 2 방전 셀의 데이터를 비교한 제 1 결과와, 상기 제 1 방전 셀의 데이터와 상기 제 3 방전 셀의 데이터를 비교한 제 2 결과와, 상기 제 3 방전 셀의 데이터와 상기 제 4 방전 셀의 데이터를 비교한 제 3 결과를 구하고, 상기 제 1 내지 제 3 결과의 조합에 따라서 상기 변위전류의 산출식을 결정하고, 결정된 산출식을 사용하여 산출되는 변위전류를 합계하여 상기 제 1 방전 셀의 총 변위전류를 산출하는 것을 특징으로 한다.
또한, 인접하는 데이터 전극 사이의 캐패시턴스(Capacitance)를 Cm1, 데이터 전극과 스캔 전극과의 사이의 캐패시턴스와 데이터 전극과 서스테인 전극 사이의 캐패시턴스를 Cm2라고 하면, 상기 구동부는 상기 Cm1 및 Cm2를 근거로 한 상기 제 1 내지 제 3 결과의 조합에 따라서 상기 변위전류를 산출하는 것을 특징으로 한다.
또한, 상기 구동부는 한 프레임의 각 서브필드마다 상기 복수의 스캔 타입에 대하여 변위전류를 산출하고, 상기 각 서브필드마다 상기 변위전류가 최소가 되는 스캔 타입으로 상기 스캔 전극을 스캐닝하는 것을 특징으로 한다.
또한, 상기 스캔 타입은, 상기 스캔 전극을 복수의 그룹으로 분할하여 스캐닝하는 제 1 스캔 타입을 포함하고, 상기 구동부는 상기 변위전류가 최소가 되는 스캔 타입이 제 1 스캔 타입인 경우에, 상기 제 1 스캔 타입에 있어서, 동일한 그룹에 속하는 각 스캔 전극들을 연속하여 스캐닝하는 것을 특징으로 한다.
또한, 상기 구동부는 입력되는 영상 데이터에 대응하여 상기 복수의 스캔 타입 각각에 해당하는 변위 전류를 연산하고, 상기 복수의 스캔 타입 중 상기 변위 전류가 미리 정한 임계 변위 전류 이하인 스캔 타입 중 적어도 어느 하나의 스캔 타입으로 상기 스캔 전극을 스캐닝하는 것을 특징으로 한다.
또한, 상기 마지막 서스테인 펄스의 인가시점은 상기 마지막 서스테인 펄스의 전압이 상승하면서 최대 전압의 10%이상이 되는 시점인 것을 특징으로 한다.
또한, 상기 구동부는 상기 프레임의 모든 서브필드에서 상기 스캔 전극 또는 상기 서스테인 전극으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 인가시점간의 차이를 두 개의 상기 서스테인 펄스의 인가시점간의 차이보다 더 크게 하는 것을 특징으로 한다.
또한, 상기 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 인가시점간의 차이는 두 개의 상기 서스테인 펄스의 인가시점간의 차이의 1배 초과 1000배 이하인 것을 특징으로 한다.
또한, 상기 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 인가시점간의 차이는 100㎲이상 1㎳이하인 것을 특징으로 한다.
또한, 상기 마지막 서스테인 펄스의 폭은 다른 서스테인 펄스의 폭보다 더 큰 것을 특징으로 한다.
또한, 상기 마지막 서스테인 펄스의 폭은 100㎲이상 1㎳이하인 것을 특징으로 한다.
또한, 상기 스캔 전극 또는 상기 서스테인 전극으로 인가되는 상기 마지막 서스테인 펄스의 폭은 다른 서스테인 펄스 중 적어도 어느 하나의 서스테인 펄스의 폭과 대략 동일한 것을 특징으로 한다.
또한, 상기 스캔 전극 또는 상기 서스테인 전극으로 인가되는 상기 마지막 서스테인 펄스의 인가이 종료된 이후에 상기 스캔 전극 또는 상기 서스테인 전극의 전압은 그라운드 레벨(GND)의 전압을 유지하는 것을 특징으로 한다.
또한, 상기 스캔 전극 또는 상기 서스테인 전극의 전압은 그라운드 레벨(GND)의 전압을 유지하는 기간의 길이는 100㎲이상 1㎳이하인 것을 특징으로 한다.
또한, 상술한 목적을 이루기 위한 본 발명의 또 다른 플라즈마 디스플레이 장치는 복수의 스캔 전극과, 상기 스캔 전극과 나란한 방향으로 형성되는 복수의 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 데이터 전극을 포함하는 플라즈마 디스플레이 패널과, 프레임의 서브필드 중 적어도 어느 하나의 서브필드에서는 어드레스 기간에서 입력되는 영상 데이터의 데이터 패턴 중 제 1 데이터 패턴과 다른 제 2 데이터 패턴에서는 상기 복수의 스캔 전극의 스캔 순서를 상기 제 1 데이터 패턴인 경우와 다르게 하여 상기 스캔 전극을 스캐닝 하고, 상기 복수의 스캔 전극의 스캔 순서에 대응하여 상기 데이터 전극으로 데이터 펄스를 인가하며, 상기 어드레스 기간 이후의 서스테인 기간에서는 상기 스캔 전극 또는 상기 서스테인 전극으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 인가시점간의 차이를 두 개의 상기 서스테인 펄스의 인가시점간의 차이보다 더 크게 하는 구동부를 포함하는 것을 특징으로 한다.
또한, 상술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치의 구동 방법은, 복수의 스캔 전극과, 상기 스캔 전극과 나란한 방향으로 형성되는 복수의 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 데이터 전극을 포함하는 플라즈마 디스플레이 장치의 구동 방법에 있어서, 프레임의 서브필드 중 적어도 어느 하나의 서브필드에서 어드레스 기간에서 상기 복수의 스캔 전극을 스캐닝(Scanning) 하는 순서가 서로 다른 복수개의 스캔 타입(Scan Type) 중 하나의 스캔 타입으로 상기 스캔 전극을 스캐닝하는 단계와, 상기 하나의 스캔 타입에 대응하여 상기 데이터 전극으로 데이터를 인가하는 단계 및 상기 어드레스 기간 이후의 서스테인 기간에서는 상기 스캔 전극 또는 상기 서스테인 전극으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 인가시점간의 차이를 두 개의 상기 서스테인 펄스의 인가시점간의 차이보다 더 크게 하는 단계를 포함하는 것을 특징으로 한다.
또한, 상술한 목적을 이루기 위한 본 발명의 또 다른 플라즈마 디스플레이 장치의 구동 방법은, 복수의 스캔 전극과, 상기 스캔 전극과 나란한 방향으로 형성되는 복수의 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 데이터 전극을 포함하는 플라즈마 디스플레이 장치의 구동 방법에 있어서, 프레임의 서브필드 중 적어도 어느 하나의 서브필드의 어드레스 기간에서 입력되는 영상 데이터의 데이터 패턴 중 제 1 데이터 패턴과 다른 제 2 데이터 패턴에서는 상기 복수의 스캔 전극의 스캔 순서를 상기 제 1 데이터 패턴인 경우와 다르게 하여 상 기 스캔 전극을 스캐닝 하는 단계와, 상기 복수의 스캔 전극의 스캔 순서에 대응하여 상기 데이터 전극으로 데이터 펄스를 인가하는 단계 및 상기 어드레스 기간 이후의 서스테인 기간에서는 상기 스캔 전극 또는 상기 서스테인 전극으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 인가시점간의 차이를 두 개의 상기 서스테인 펄스의 인가시점간의 차이보다 더 크게 하는 단계를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치 및 그의 구동 방법을 상세히 설명한다.
도 2는 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도면이다.
도 2를 살펴보면, 본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(200)과 구동부(206)를 포함한다.
여기서, 전술한 구동부(206)는 데이터 구동부(201), 스캔 구동부(202), 서스테인 구동부(203), 서브필드 맵핑부(204) 및 데이터 정렬부(205)를 포함할 수 있다.
여기서, 전술한 플라즈마 디스플레이 패널(200)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 다수의 전극들 예를 들어, 스캔 전극(Y)과 이러한 스캔 전극(Y)과 나란한 방향으로 형성되는 서스테인 전극(Z)이 각각 형성되고, 또한 이러한 스캔 전극(Y) 및 서스테인 전극(Z)과 교차되게 데이터 전극(X)이 형성된다.
이러한, 본 발명의 플라즈마 디스플레이 장치의 구성 요소 중 하나인 플라즈마 디스플레이 패널(200)의 일례에 대해 첨부된 도 3을 참조하여 보다 상세히 살펴보면 다음과 같다.
도 3은 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다.
도 3을 살펴보면, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시 면인 전면 기판(301)에 스캔 전극(302, Y)과 서스테인 전극(303, Z)이 쌍을 이뤄 형성된 복수의 유지전극이 배열된 전면 패널(300) 및 배면을 이루는 후면 기판(311) 상에 전술한 복수의 유지전극과 교차되도록 복수의 데이터 전극(313, X)이 배열된 후면 패널(310)이 일정거리를 사이에 두고 평행하게 결합된다.
전면 패널(300)은 하나의 방전셀에서 상호 방전시키고 방전셀의 발광을 유지하기 위한 스캔 전극(302, Y) 및 서스테인 전극(303, Z), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(302, Y) 및 서스테인 전극(303, Z)이 쌍을 이뤄 포함된다. 스캔 전극(302, Y) 및 서스테인 전극(303, Z)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(304)에 의해 덮혀지고, 상부 유전체층(304) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(305)이 형성된다.
후면 패널(310)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(312)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 데이터 전극(313, X)이 격벽 (312)에 대해 평행하게 배치된다. 후면 패널(310)의 상측면에는 어드레스 방전 시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(314)가 도포된다. 데이터 전극(313, X)과 형광체(314) 사이에는 데이터 전극(313, X)을 보호하기 위한 하부 유전체층(315)이 형성된다.
여기 도 3에서는 본 발명의 플라즈마 디스플레이 장치의 구동 요소 중 하나인 플라즈마 디스플레이 패널 구조의 일례만을 도시하고 설명한 것으로써, 본 발명이 여기 도 3의 구조에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 도 3에서는 전면 패널(300)에 스캔 전극(302, Y)과 서스테인 전극(303, Z)이 형성되고, 후면 패널(310)에 데이터 전극(313, X)이 형성되는 것만을 도시하고 있지만, 이와는 다르게 전면 패널(300)에 스캔 전극(302, Y), 서스테인 전극(303, Z) 및 데이터 전극(313, X)이 모두 형성될 수도 있는 것이다.
또는, 전술한 스캔 전극(302, Y)과 서스테인 전극(303, Z)은 각각 투명 전극(a)과 버스 전극(b)으로 이루어지는 것만을 도시하고 있지만, 이와는 다르게 스캔 전극(302, Y)과 서스테인 전극(303, Z) 중 하나 이상은 버스 전극(b)만으로 이루어지는 것도 가능한 것이다.
또한, 도 3에서는 플라즈마 디스플레이 패널(200)에는 스캔 전극(302, Y), 서스테인 전극(Z, 303), 데이터 전극(X, 313)이 형성된 것을 도시하고 있지만, 본 발명의 플라즈마 디스플레이 장치에 적용되는 플라즈마 디스플레이 패널(200)은 스캔 전극(Y, 302), 서스테인 전극(Z, 303) 중 하나 이상이 생략될 수도 있는 것이다.
이상의 설명을 종합하면, 본 발명의 플라즈마 디스플레이 장치에 적용될 수 있는 플라즈마 디스플레이 패널(200)은 복수의 전극, 바람직하게는 스캔 전극(Y, 302), 서스테인 전극(Z, 303) 및 데이터 전극(X, 313)이 형성된 것으로서, 그 이외의 조건은 무방한 것이다.
여기서, 도 2의 설명을 계속하면 구동부(206)는 전술한 플라즈마 디스플레이 패널(200)에 형성된 복수의 전극들을 구동시킨다.
더욱 상세하게는 이러한 구동부(206)는 프레임의 서브필드 중 적어도 어느 하나의 서브필드에서는 어드레스 기간에서 복수의 스캔 전극(Y)을 스캐닝(Scanning) 하는 순서가 서로 다른 복수개의 스캔 타입(Scan Type) 중 하나의 스캔 타입으로 스캔 전극(Y)을 스캐닝한다.
아울러, 이러한 구동부(206)는 전술한 하나의 스캔 타입에 대응하여 데이터 전극(X)으로 데이터 펄스를 인가한다.
또한, 이러한 어드레스 기간 이후의 서스테인 기간에서는 스캔 전극(Y) 또는 서스테인 전극(Z)으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 스캔 전극(Y)으로 인가되는 리셋 펄스의 인가시점간의 차이를 두 개의 서스테인 펄스의 인가시점간의 차이보다 더 크게 한다.
여기서, 전술한 플라즈마 디스플레이 패널(200)에 스캔 전극(Y), 서스테인 전극(Z), 데이터 전극(X)이 형성되어 있다고 가정할 때, 구동부(206)는 데이터 구동부(201), 스캔 구동부(202), 서스테인 구동부(203), 서브필드 맵핑부(204) 및 데 이터 정렬부(205)를 포함할 수 있는데, 이와 같이 기능 블록(Block)으로 나누어진 구동부(206)를 기능 블록별로 보다 상세히 설명하면 다음과 같다.
스캔 구동부(202)는 리셋 기간 동안 상승 램프파형(Ramp-up)과 하강 램프파형(Ramp-down)을 스캔 전극(Y)에 인가한다. 또한, 스캔 구동부(202)는 서스테인 기간 동안에는 서스테인 펄스(SUS)를 스캔 전극(Y)에 인가한다. 특히, 스캔 구동부(202)는 어드레스 기간에서 전술한 복수의 스캔 전극(Y)을 스캐닝(Scanning) 하는 순서가 서로 다른 복수개의 스캔 타입(Scan Type) 중 하나의 스캔 타입으로 스캔 전극(Y)을 스캐닝한다. 즉, 복수의 스캔 타입 중 하나의 스캔 타입에 맞추어 어드레스 기간 동안 부극성 스캔 전압(-Vy)의 스캔 펄스(Sp)를 스캔 전극(Y)에 인가한다.
서스테인 구동부(203)는 서스테인 기간 동안 스캔 구동부(202)와 교대로 동작하여 서스테인 펄스(SUS)를 서스테인 전극(Z)에 인가한다.
이러한 스캔 구동부(202) 또는 서스테인 구동부(203)가 스캔 전극(Y) 또는 서스테인 전극(Z)으로 인가하는 서스테인 펄스 중 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 펄스의 인가시점간의 시간 차이가 다른 두 개의 서스테인 펄스간의 인가시점간의 차이보다 더 큰 것이다.
서브필드 맵핑부(204)는 외부로부터, 예컨대 하프톤(Half Tone) 보정부로부터 인가되는 영상 데이터를 서브필드 맵핑하여 출력한다.
데이터 정렬부(205)는 전술한 서브필드 맵핑부(204)가 서브필드 맵핑한 데이터를 플라즈마 디스플레이 패널(200)의 각각의 데이터 전극(X)에 대응되도록 재배 열한다.
데이터 구동부(201)는 도시하지 않은 타이밍 컨트롤러(Timing Controller)의 제어에 따라 전술한 데이터 정렬부(205)가 재배열한 데이터를 샘플링하고 래치(Latch)한 다음, 그 데이터를 데이터 전극(X)에 인가하는데, 특히 데이터 구동부(201)는 전술한 스캔 구동부(202)가 스캔 전극(Y)들을 스캐닝하는 스캔 타입에 대응하여 데이터 전극(X)으로 데이터를 인가한다. 이와 같이, 데이터 구동부(201)는 전술한 하나의 스캔 타입에 대응하여 데이터 전극(X)으로 데이터를 인가한다.
이러한 본 발명의 플라즈마 디스플레이 장치의 각각의 구성 요소들의 기능, 동작 및 특징으로 이후의 본 발명의 플라즈마 디스플레이 장치의 구동 방법의 설명을 통해 보다 명확히 될 것이다.
이러한 본 발명의 플라즈마 디스플레이 장치는 복수의 서브필드로 분할된 프레임으로 다양한 영상의 계조를 구현하게 되는데, 이러한 본 발명의 플라즈마 디스플레이 장치에서의 계조 구현방법을 첨부된 도 4를 참조하여 살펴보면 다음과 같다.
도 4는 본 발명의 플라즈마 디스플레이 장치에서 영상의 계조를 구현하는 방법을 나타낸 도면이다.
도 4를 살펴보면, 본 발명의 플라즈마 디스플레이 장치에서의 영상의 계조(Gray Level) 구현 방법은, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서브필드는 다시 모든 방전셀을 초기화시키기 위한 리셋 기간(RPD), 방전될 방전셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서 스테인 기간(SPD)으로 나누어 설정함으로써, 완성된다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 예컨대, 도 4와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.
여기서, 각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일한 것이 바람직하다.
또한, 방전될 방전셀을 선택하기 위한 데이터 방전은 데이터 전극(X)과 스캔 전극(Y) 사이의 전압차이에 의해 일어난다.
서스테인 기간은 각 서브필드에서의 계조 가중치를 결정하는 기간이다. 예를 들어 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 서스테인 기간에서의 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 인가되는 서스테인 펄스의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.
여기 도 4에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12 개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.
이러한, 프레임으로 영상의 계조를 구현하는 플라즈마 디스플레이 장치가 구현하는 영상의 계조의 종류는 프레임에 포함되는 서브필드의 개수에 따라 결정될 수 있다. 즉, 프레임에 포함되는 서브필드가 12개인 경우는 212 가지의 영상의 계조를 표현할 수 있고, 프레임에 포함되는 서브필드가 8개인 경우는 28 가지의 영상의 계조를 구현할 수 있게 되는 것이다.
또한, 여기 도 4에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있다.
이러한 방법으로 영상의 계조를 구현하는 본 발명의 플라즈마 디스플레이 장치의 보다 자세한 기능 및 동작은 이후의 본 발명의 플라즈마 디스플레이 장치의 구동 방법의 설명을 통해 보다 명확히 될 것이다.
이러한 본 발명의 플라즈마 디스플레이 장치의 구동 방법을 첨부된 도 5a 내지 도 5b를 참조하여 살펴보면 다음과 같다.
도 5a 내지 도 5b는 본 발명의 플라즈마 디스플레이 장치의 구동 방법을 설명하기 위한 도면이다.
먼저, 도 5a를 살펴보면, 본 발명의 플라즈마 디스플레이 장치의 구동 방법 은 전술한 도 4에서와 같이 하나의 프레임에서 리셋 기간, 어드레스 기간 및 서스테인 기간으로 나누어진 구동 파형으로 플라즈마 디스플레이 장치를 구동하는 것이다.
리셋 기간에 있어서, 셋업 기간에는 스캔 전극(Y)에 상승 램프파형(Ramp-up)이 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 데이터 전극(X)과 서스테인 전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다.
셋다운 기간에는 스캔 전극(Y)에 상승 램프파형이 인가된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 방전셀 내에 미약한 소거방전을 일으킴으로써 방전셀 내에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 데이터 방전이 안정되게 일어날 수 있을 정도의 벽전하가 방전셀 내에 균일하게 잔류된다.
어드레스 기간에는 스캔 기준 전압(Vsc)으로부터 하강하는 부극성 스캔 펄스가 스캔 전극(Y)에 인가되어 스캔 전극(Y)이 스캐닝됨과 아울러 스캔 펄스에 대응되어 데이터 전극(X)에 정극성의 데이터 펄스가 인가된다.
이러한 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 방전셀 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다.
여기, 어드레스 기간에서 복수의 스캔 전극(Y)을 스캐닝할 때, 복수의 스캔 전극(Y)을 스캐닝(Scanning) 하는 순서가 서로 다른 복수개의 스캔 타입(Scan Type) 중 하나의 스캔 타입으로 스캔 전극(Y)을 스캐닝 하게 된다.
예를 들면, 여기 도 5a에서와 같이 복수의 스캔 전극 중 Y1스캔 전극에 먼저 제 1 스캔 펄스(SP1)를 인가함으로써, Y1스캔 전극을 스캐닝 하고, 그 다음 Y2스캔 전극에 제 2 스캔 펄스(SP2)를 인가함으로써, Y2스캔 전극을 스캐닝 하고, 그 다음 Y3스캔 전극에 제 3 스캔 펄스(SP3)를 인가함으로써, Y3스캔 전극을 스캐닝 한다. 이에 대해서는 도 6이후에서 보다 상세히 설명하기로 한다.
이러한, 어드레스 기간 이후의 서스테인 기간에는 스캔 전극(Y)과 서스테인 전극(Z) 중 하나 이상에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 방전셀은 방전셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.
이러한, 서스테인 기간에서는 프레임의 서브필드 중 적어도 어느 하나의 서브필드의 서스테인 기간에서는 스캔 전극(Y)으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 스캔 전극(Y)으로 인가되는 리셋 펄스의 인가시점간의 차이(Ws1)를 두 개의 서스테인 펄스의 인가시점간의 차이보다 더 크다.
여기, 도 5a에서는 마지막 서스테인 펄스(SUSL)가 스캔 전극(Y)으로 인가되는 경우만을 도시하고 있지만, 이와는 다르게 마지막 서스테인 펄스(SUSL)는 서스테인 전극(Z)에도 인가될 수 있는 것이다.
여기, 도 5a에서는 마지막 서스테인 펄스(SUSL)의 인가이 종료된 이후에 스캔 전극(Y)의 전압을 그라운드 레벨(GND)의 전압으로 유지함으로써, 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 스캔 전극(Y)으로 인가되는 리셋 펄스의 인가시점간의 차이(Ws1)를 상대적으로 크게 하는 것이다. 이와는 다르게 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 스캔 전극(Y)으로 인가되는 리셋 펄스의 인가시점간의 차이를 다른 방법으로 상대적으로 길게 설정할 수도 있는데, 이를 도 5b에 나타내었다.
도 5b를 살펴보면, 마지막 서스테인 펄스(SUSL)의 펄스폭이 증대됨으로 인해, 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 스캔 전극(Y)으로 인가되는 리셋 펄스의 인가시점간의 차이를 상대적으로 크게 하는 것이다.
이러한, 마지막 서스테인 펄스(SUSL)의 인가시점과 다음 서브필드의 리셋 기간에서 인가되는 리셋 펄스의 인가시점간의 시간차이를 상대적으로 크게 하는 것에 대해서는 이후의 도 23에서부터 보다 상세히 설명하기로 한다.
여기서, 전술한 어드레스 기간에서 복수의 스캔 전극(Y)을 스캐닝(Scanning) 하는 순서가 서로 다른 복수개의 스캔 타입(Scan Type) 중 하나의 스캔 타입으로 스캔 전극(Y)을 스캐닝하는 방법을 보다 상세히 살펴보면 다음과 같다.
여기서, 전술한 복수의 스캔 타입 중에서 하나의 스캔 타입을 결정하는 중요한 요인은 영상 데이터에 따른 변위 전류(Displacement Current : Id)의 크기인데, 이를 첨부된 도 6을 참조하여 살펴보면 다음과 같다.
도 6은 입력되는 영상 데이터에 따른 변위 전류의 크기를 설명하기 위한 도면이다.
도 6을 살펴보면, (a)와 같이 두 번째 스캔 전극(Y2)이 스캔될 때, 즉 두 번째 스캔 전극(Y2)에 스캔 펄스가 인가될 때 데이터 전극들, 예컨대 X1 데이터 전극 내지 Xm 데이터 전극에는 논리(Logic) 값 1(High)과 0(Low)이 교대로 나타나는 영상 데이터가 인가된다. 또한, 세 번째 스캔 전극(Y3)이 스캔될 때, 데이터 전극(X)에는 논리 값 0이 유지된다. 논리 값 1은 해당 데이터 전극(X)에 데이터 펄스의 전압, 즉 데이터 전압(Vd)이 인가된 상태이고, 논리 값 0은 해당 데이터 전극에 0V가 인가된 상태, 즉 데이터 전압이 인가되지 않은 상태이다.
즉, 하나의 스캔 전극(Y) 상의 방전 셀에 논리 값 1과 0이 교대로 변하는 영상 데이터가 인가되고, 다음의 스캔 전극(Y) 상의 방전 셀에는 논리 값 0이 유지되는 영상 데이터가 인가되는 경우인 것이다. 이 때, 각 데이터 전극(X)에 흐르는 변위 전류(Id)는 다음의 수학식1과 같다.
Id = 1/2(Cm1+Cm2)Vd
Id : 각 데이터 전극(X)에 흐르는 변위전류
Cm1 : 데이터 전극(X)간의 등가 캐패시턴스
Cm2 : 데이터 전극(X)과 스캔 전극(Y) 또는 데이터 전극(X)과 서스테인 전극(Z)간의 등가 캐패시턴스
Vd : 각 데이터 전극(X)에 인가되는 데이터 펄스의 전압
다음으로 (b)와 같이 두 번째 스캔 전극(Y2)이 스캔될 때, 데이터 전극들(X1 내지 Xm)에는 논리 값 1이 유지되는 영상 데이터가 인가된다. 또한, 세 번째 스캔 전극(Y3)이 스캔될 때, 데이터 전극들(X1 내지 Xm)에는 논리 값 0이 유지되는 영상 데이터가 인가된다. 논리 값 0은 전술한 바와 같이 해당 X전극에 0V가 인가된 상태, 즉 데이터 전압(Vd)이 인가되지 않은 상태이다.
즉, 하나의 스캔 전극(Y) 상의 방전 셀에 1이 유지되는 영상 데이터가 인가되고, 다음의 스캔 전극(Y) 상의 방전 셀에는 논리 값 0이 유지되는 영상 데이터가 인가되는 경우이다. 또한, 하나의 스캔 전극(Y) 상의 방전 셀에 0이 유지되는 영상 데이터가 인가되어, 다음 스캔 전극(Y) 상의 방전 셀에는 논리 값 1이 유지되는 영상 데이터가 인가되는 경우도 마찬가지다.
이 때, 각 데이터 전극(X)에 흐르는 변위 전류(Id)는 수학식2와 같다.
Id = 1/2(Cm2)Vd
Id : 각 데이터 전극(X)에 흐르는 변위전류
Cm2 : 데이터 전극(X)과 스캔 전극(Y) 또는 데이터 전극(X)과 서스테인 전극(Z)간의 등가 캐패시턴스
Vd : 각 데이터 전극(X)에 인가되는 데이터 펄스의 전압
다음으로 (c)와 같이 두 번째 스캔 전극(Y2)이 스캔될 때, 데이터 전극들(X1 내지 Xm)에는 논리 값 1과 0이 교대로 변하는 영상 데이터가 인가된다. 또한, 세 번째 스캔 전극(Y3)이 스캔될 때, 두 번째 스캔 전극(Y2) 상의 방전 셀에 인가된 영상 데이터의 위상과 데이터의 위상이 180ㅀ차이가 나도록 논리 값 0과 1이 교대로 변하는 영상 데이터가 인가된다.
즉, 하나의 스캔 전극(Y) 상의 방전 셀에 논리 값 1과 0이 교대로 변하는 영상 데이터가 인가되고, 다음의 스캔 전극(Y) 상의 방전 셀에 전술한 하나의 스캔 전극(Y) 상의 방전 셀에 인가된 영상 데이터의 위상과 데이터의 위상이 180ㅀ차이가 나도록 논리 값 0과 1이 교대로 변하는 영상 데이터가 인가되는 것이다.
이 때, 각 데이터 전극에 흐르는 변위 전류(Id)는 다음의 수학식 3과 같다.
Id = 1/2(4Cm1+Cm2)Vd
Id : 각 데이터 전극(X)에 흐르는 변위전류
Cm2 : 데이터 전극(X)과 스캔 전극(Y) 또는 데이터 전극(X)과 서스테인 전극(Z) 사이의 등가 캐패시턴스
Vd : 각 데이터 전극(X)에 인가되는 전압
다음으로 (d)와 같이 두 번째 스캔 전극(Y2)이 스캔될 때, 데이터 전극들(X1 내지 Xm)에는 논리 값 1과 0이 교대로 변하는 영상 데이터가 인가된다. 또한, 세 번째 스캔 전극(Y3)이 스캔될 때, 두 번째 스캔 전극(Y2) 상의 방전 셀에 인가된 영상 데이터의 위상과 동일하도록 논리 값 1과 0이 교대로 변하는 영상 데이터가 인가된다.
즉, 하나의 스캔 전극 상의 방전 셀에 논리 값 1과 0이 교대로 변하는 영상 데이터가 인가되고, 다음의 스캔 전극(Y) 상의 방전 셀에는 전술한 하나의 스캔 전극(Y) 상의 방전 셀에 인가된 영상 데이터의 위상과 동일하도록 논리 값 1과 0이 교대로 변하는 영상 데이터가 인가되는 것이다.
이 때, 각 데이터 전극(X)에 흐르는 변위 전류(Id)는 다음의 수학식 4와 같다.
Id = 0
Id : 각 데이터 전극(X)에 흐르는 변위전류
Cm2 : 데이터 전극(X)과 스캔 전극(Y) 또는 데이터 전극(X)과 서스테인 전극 (Z)간의 등가 캐패시턴스
Vd : 각 데이터 전극(X)에 인가되는 전압
다음으로 (e)와 같이 두 번째 스캔 전극(Y2)이 스캔될 때, 데이터 전극들(X1 내지 Xm)에는 논리 값 0이 유지되는 영상 데이터가 인가된다. 또한, 세 번째 스캔 전극(Y3)이 스캔될 때, 세 번째 스캔 전극(Y3)에는 논리 값 0이 유지되는 영상 데이터가 인가된다.
즉, 하나의 스캔 전극(Y) 상의 방전 셀에는 논리 값 0이 유지되는 영상 데이터가 인가되고, 다음의 스캔 전극(Y) 상의 방전 셀에도 논리 값 0이 유지되는 영상 데이터가 인가된다.
또한, 하나의 스캔 전극(Y) 상의 방전 셀에 에는 논리 값 1이 유지되는 영상 데이터가 인가되어, 다음 스캔 전극(Y) 상의 방전 셀에는 논리 값 1이 유지되는 영상 데이터가 인가되는 경우도 마찬가지다.
이 때, 각 데이터 전극(X)에 흐르는 변위 전류(Id)는 다음의 수학식 5와 같다.
Id = 0
Id : 각 데이터 전극(X)에 흐르는 변위전류
Cm2 : 데이터 전극(X)과 스캔 전극(Y) 또는 데이터 전극(X)과 서스테인 전극 (Z)간의 등가 캐패시턴스
Vd : 각 데이터 전극(X)에 인가되는 전압
전술한 수학식 1 내지 수학식 5에서 알 수 있는 바와 같이, 하나의 스캔 전극(Y) 상의 방전 셀에 논리 값 1과 0이 교대로 변하는 영상 데이터가 인가되고, 다음의 스캔 전극(Y) 상의 방전 셀에 전술한 하나의 스캔 전극(Y) 상의 방전 셀에 인가된 영상 데이터의 위상과 데이터의 위상이 180ㅀ 차이가 나도록 논리 값 1과 0이 교대로 변하는 영상 데이터가 인가되는 경우가 데이터 전극(X)에 가장 큰 변위 전류가 흐른다.
반면에, 하나의 스캔 전극(Y) 상의 방전 셀에 논리 값 1과 0이 교대로 변하는 영상 데이터가 인가되고, 다음의 스캔 전극(Y) 상의 방전 셀에는 전술한 하나의 스캔 전극(Y) 상의 방전 셀에 인가된 영상 데이터의 위상과 동일하도록 논리 값 1과 0이 교대로 변하는 영상 데이터가 인가되는 경우 혹은 하나의 스캔 전극(Y) 상의 방전 셀과 다음 스캔 전극(Y) 상의 방전 셀 모두에 논리 값 0이 지속되는 영상 데이터가 인가되는 경우가 데이터 전극(X)에 가장 작은 변위 전류가 흐른다.
이상의 도 6의 설명을 살펴보면, 도 6의 (c)와 같이 서로 다른 논리의 영상 데이터가 번갈아 가면서 인가되는 경우에 최대의 변위 전류가 흐르고, 이러한 경우에 데이터 드라이버 집적회로가 전기적 손상을 입을 가능성이 가장 크다는 것을 알 수 있다.
다르게 표현하면, 하나의 데이터 전극(X)을 담당하는 데이터 드라이버 집적 회로의 관점에서 보면 도 6의 (c)와 같은 영상 데이터는 데이터 드라이버 집적회로의 스위칭 횟수가 가장 많은 경우에 해당하므로 데이터 드라이버 집적회로의 스위칭 동작 횟수가 많을수록 데이터 드라이버 집적회로에 흐르는 변위 전류가 커지고, 이에 따라 데이터 드라이버 집적회로가 전기적 손상을 입게 될 가능성이 증가함을 알 수 있다.
이러한 영상 데이터와 이에 따른 변위 전류의 크기를 고려하여 스캔 순서를 변경하는 방법의 일례를 첨부도 도 7a 내지 도 7b를 참조하여 살펴보면 다음과 같다.
도 7a 내지 도 7b는 영상 데이터와 이에 따른 변위 전류를 고려한 스캔 순서를 변경하는 방법의 일례를 설명하기 위한 도면이다.
도 7a와 도 7b를 살펴보면, 도 7a와 도 7b는 모두 동일한 영상 데이터인 것을 확인할 수 있을 것이다. 다만, 그 스캔 순서, 즉 스캐닝 순서가 다를 뿐이다.
먼저, 도 7a를 살펴보면, (b)와 같은 패턴의 영상 데이터가 인가되는 경우에 (a)와 같은 순서로 스캔 전극(Y)들을 스캐닝한다면, 스캔 전극(Y)들의 배열 방향으로 영상 데이터의 논리 값이 변하는 빈도가 상대적으로 빈번하기 때문에 상대적으로 큰 변위 전류가 발생하게 된다.
이러한 패턴의 영상 데이터를 도 7b의 (a)에서와 같이 스캔 전극(Y)들의 스캐닝 순서를 재조정하면, 영상 데이터가 도 7b의 (b)와 같이 배열되게 되는 결과를 초래한다. 그러면, 스캔 전극(Y)들의 배열 방향으로 영상 데이터의 논리 값이 변하는 빈도가 감소하게 됨으로써, 발생하는 변위 전류 또한 감소하게 되는 것이다.
결과적으로, 도 7b의 경우와 같이 영상 데이터에 따라 스캔 전극(Y)들의 스캐닝 순서를 조절하게 되면, 데이터 드라이버 집적회로에 흐르는 변위 전류의 크기를 감소시켜, 데이터 드라이버 집적회로가 전기적 손상을 입을 가능성을 감소시키게 된다.
이러한 도 7a 내지 도 7b에서의 같은 원리에 의거하여 본 발명의 플라즈마 디스플레이 장치의 구동 방법이 개발되었는데, 이러한 본 발명의 플라즈마 디스플레이 장치의 구동 방법에서의 다른 적용 예를 첨부된 도 8을 참조하여 살펴보면 다음과 같다.
도 8은 본 발명의 플라즈마 디스플레이 장치의 구동 방법에서의 다른 적용 예를 설명하기 위한 도면이다.
도 8을 살펴보면, 본 발명에 따른 플라즈마 디스플레이 장치의 구동 방법은 도 8에 도시된 바와 같이, 총 4가지 스캔 타입(type), 즉 제 1 타입(Type 1), 제 2 타입(Type 2), 제 3 타입(Type 3), 제 4 타입(Type 4)의 스캔 순서 중에서 선택된 하나의 스캔 타입으로 스캐닝을 수행할 수 있다.
제 1 스캔 타입(Type 1)의 스캔 순서는 Y1-Y2-Y3-......과 같이 스캔 전극(Y) 들이 배열된 순서대로 스캐닝 된다.
제 2 스캔 타입(Type 2)의 스캔 순서는 제 1 그룹에 속하는 스캔 전극(Y)들을 순차적으로 스캔 하고 제 2 그룹에 속하는 스캔 전극(Y)들을 순차적으로 스캔한다. 즉, Y1-Y3-Y5-......Yn-1 스캔 전극을 스캔하고 Y2-Y4-Y6-......Yn 스캔 전극을 스캐닝한다.
제 3 스캔 타입(Type 3)의 스캔 순서는 제 1 그룹에 속하는 스캔 전극(Y)들을 순차적으로 스캐닝하고 제 2 그룹에 속하는 스캔 전극(Y)들을 순차적으로 스캐닝한 후 제 3 그룹에 속하는 스캔 전극(Y)들을 순차적으로 스캐닝한다. 즉, Y1-Y4-Y7-......Yn-2 스캔 전극을 스캐닝하고 Y2-Y5-Y8-......Yn-1 스캔 전극을 스캐닝한 후 Y3-Y6-Y9-......Yn 스캔 전극을 스캐닝한다.
제 4 스캔 타입(Type 4)의 스캔 순서는 제 1 그룹에 속하는 스캔 전극(Y)들을 순차적으로 스캔하고 제 2 그룹에 속하는 스캔 전극(Y)들을 순차적으로 스캔하고 제 3 그룹에 속하는 스캔 전극(Y)들을 순차적으로 스캔한 후 제 4 그룹에 속하는 스캔 전극(Y)들을 순차적으로 스캔한다. 즉, Y1-Y5-Y9-......Yn-3 스캔 전극을 스캔하고 Y2-Y6-Y10-......Yn-2 스캔 전극을 스캔하고, Y3-Y7-Y11-......Yn-1 스캔 전극을 스캔한 후 Y4-Y8-Y12-......Yn 스캔 전극을 스캔한다.
여기, 도 8에서는 총 4가지의 스캔 타입이 있고, 이러한 4가지의 스캔 타입 중에서 하나의 스캔 타입을 선택하여 스캔 전극(Y)들을 스캐닝하는 방법만을 도시하고 설명하였지만, 이와는 다르게 2가지의 스캔 타입, 3가지의 스캔 타입, 5가지의 스캔 타입 등 다양한 개수의 스캔 타입을 두고, 이러한 스캔 타입에서 하나의 스캔 타입을 선택하여 스캔 전극(Y)들을 스캐닝하는 것도 가능한 것이다.
이와 같이, 복수의 스캔 타입을 두고 이러한 복수의 스캔 타입 중에서 하나의 스캔 타입으로 스캔 전극(Y)들을 스캐닝하기 위한 전술한 도 2에서의 부호 202의 스캔 구동부의 보다 상세한 구성을 첨부된 도 9를 참조하여 설명하면 다음과 같다.
도 9는 본 발명의 플라즈마 디스플레이 장치의 구동 방법을 실현하기 위한 스캔 구동부의 구성 및 동작을 보다 상세히 설명하기 위한 도면이다.
도 9를 살펴보면, 본 발명에 따른 플라즈마 디스플레이 장치의 구동 방법을 구현하기 위한 스캔 구동부는 데이터 비교부(1000)와 스캔 순서 결정부(1001)를 포함할 수 있다.
데이터 비교부(1000)는 서브필드 맵핑부(204)가 맵핑한 영상 데이터를 인가받아, 특정 스캔 전극(Y)라인 상에 위치하는 한 개 이상의 방전셀로 이루어진 셀 묶음의 영상 데이터와 복수 개의 스캔 타입 각각에 따라 이러한 셀 묶음의 수직 및 수평 방향으로 위치한 셀 묶음의 영상 데이터와 비교하여 변위 전류의 크기를 계산한다.
이 때, 셀 묶음이라는 것은 한 개 이상의 셀이 묶여 하나의 단위화한 것을 의미한다. 예를 들어, R, G, B에 해당하는 셀이 모여 하나의 픽셀을 이루므로 픽셀은 셀 묶음에 해당한다.
스캔 순서 결정부(1001)는 데이터 비교부(1000)가 계산한 변위 전류의 크기에 대한 정보를 이용하여 변위 전류의 크기가 가장 작은 스캔 타입에 따라 스캔 순서를 결정한다.
이렇게 스캔 순서 결정부(1001)가 결정한 스캔 순서에 대한 정보는 데이터 정렬부(205)로 인가되고, 여기서 데이터 정렬부(205)는 전술한 스캔 순서 결정부(1001)가 결정한 스캔 순서에 따라 전술한 서브필드 맵핑부(1204)가 서브필드 맵핑한 영상 데이터를 재정렬하고, 이렇게 재정렬한 영상 데이터를 데이터 전극(X)에 인가한다.
이러한 도 9의 스캔 구동부(202)의 구성을 전술한 도 8의 경우와 접목하여 살펴보면, 전술한 도 8에서의 4가지의 스캔 타입에 대한 변위 전류의 크기를 도 9의 데이터 비교부(1000)가 각각 계산하고, 이러한 4가지의 스캔 타입에 대한 변위 전류의 크기에 대한 정보를 스캔 순서 결정부(1001)에 인가하면, 스캔 순서 결정부(1001)는 전술한 4가지의 스캔 타입에 대한 각각의 변위 전류의 크기를 서로 비교하여 변위 전류의 크기가 가장 작은 하나의 스캔 타입을 선택한다. 예를 들어, 제 1 스캔 타입에 대한 변위 전류의 크기가 10, 제 2 스캔 타입에 대한 변위 전류의 크기가 15, 제 3 스캔 타입에 대한 변위 전류의 크기가 11, 제 4 스캔 타입에 대한 변위 전류의 크기가 8이라고 가정하면, 스캔 순서 결정부(1001)는 제 4 스캔 타입을 선택하고, 이러한 제 4 스캔 타입에 따라 스캔 전극(Y)들의 스캐닝 순서를 결정하게 되는 것이다.
한편, 전술한 총 4가지의 스캔 타입 중에서 제 2 스캔 타입을 제외한 모든 스캔 타입, 즉 제 1, 3, 4 스캔 타입에 대한 변위 전류의 크기가 데이터 드라이버 집적회로에 전기적 손상을 입히지 않을 만큼 충분히 작다면, 스캔 순서 결정부(1001)는 제 1, 3, 4 스캔 타입 중 어떤 타입이라도 선택할 수 있다.
여기서, 전술한 바와 같은 데이터 드라이버 집적회로에 전기적 손상을 입히지 않을 만큼 충분히 작은 전류에 대한 정보는 미리 설정될 수 있다. 즉, 데이터 드라이버 집적회로에 전기적 손상을 입히지 않을 만큼 충분히 작은 전류의 최대값을 미리 임계 전류로 설정해 놓고, 이러한 임계 전류이하의 변위 전류가 발생되는 스캔 타입을 선택할 수도 있는 것이다.
이러한 도 9에서 부호 1000의 데이터 비교부에 대해 첨부된 도 10을 참조하여 보다 상세히 살펴보면 다음과 같다.
도 10은 본 발명의 플라즈마 디스플레이 장치의 스캔 구동부에 포함되는 데이터 비교부(1000)에 포함되는 기본 회로 블록의 구성도이다.
도 10에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치에서 스캔 구동부의 데이터 비교부(1000)에 포함되는 기본 회로 블록은 메모리부(731), 제 1 버퍼(buffer)(buf1), 제 2 버퍼(buf2), 제 1 판단부 내지는 제 3 판단부(734-1, 734-2, 734-3), 디코더부(735), 제 1 내지는 제 3 합산부(736-1, 736-2, 736-3), 제 1 내지는 제 3 전류 계산부(737-1, 737-2, 737-3) 및 전류 합산부(738)를 포함한다.
ℓ-1 번째 스캔 전극, 즉 ℓ-1 번째 스캔 전극 라인에 해당하는 영상 데이터가 메모리부(731)에 저장되고, ℓ번째 스캔 전극, 즉 ℓ번째 스캔 전극 라인에 해당하는 영상 데이터가 입력된다.
제 1 버퍼(buf1)는 ℓ번째 스캔 전극 라인에 해당하는 방전셀 중 q-1 번째 방전셀의 영상 데이터를 임시 저장한다.
제 2 버퍼(buf2)는 메모리부(731)에 저장된 ℓ-1 번째 스캔 전극 라인에 해당하는 방전셀 중 q-1 번째 방전셀의 영상 데이터를 임시 저장한다.
제 1 판단부(734-1)는 배타적 논리합 게이트 소자(exclusive OR gate)를 포함하여 ℓ 번째 스캔 전극 라인의 q 번째 방전셀의 영상 데이터와 제 1 버퍼(buf1) 에 저장된 ℓ 번째 스캔 전극 라인의 q-1 번째 방전셀의 영상 데이터를 비교하여 서로 다르면 1을 출력하고 서로 같으면 0을 출력한다.
제 2 판단부(734-2)는 배타적 논리합 게이트 소자를 포함하여 ℓ-1 번째 스캔 전극 라인의 q 번째 방전셀의 영상 데이터와 제 2 버퍼(buf2)에 저장된 ℓ-1 번째 스캔 전극 라인의 q-1 번째 방전셀의 영상 데이터를 비교하여 서로 다르면 1을 출력하고 서로 같으면 0을 출력한다.
제 3 판단부(734-3)는 배타적 논리합 게이트 소자를 포함하여 제 1 버퍼(buf1)에 저장된 ℓ 번째 스캔 전극 라인의 q-1 번째 방전셀의 영상 데이터와 제 2 버퍼(buf2)에 저장된 ℓ-1 번째 스캔 전극 라인의 q-1 번째 방전셀의 영상 데이터를 비교하여 서로 다르면 1을 출력하고 서로 같으면 0을 출력한다.
이러한, 구성의 데이터 비교부(1000)의 기본 회로 블록에 포함된 제 1 내지는 제 3 판단부의 동작을 첨부된 도 11을 참조하여 보다 상세히 살펴보면 다음과 같다.
도 11은 데이터 비교부의 제 1 판단부 내지 제 3 판단부의 동작을 보다 상세히 설명하기 위한 도면이다. 여기서, ① ② 및 ③ 각각은 제 1 판단부(734-1), 제 2 판단부(734-2) 및 제 3 판단부(734-3)의 동작에 해당하는 것이다.
도 11을 살펴보면, 본 발명의 데이터 비교부(1000)는 제 1 판단부(734-1) 내지는 제 3 판단부(734-3)를 통하여 하나의 셀의 수평 방향과 수직 방향에 있는 인접 셀의 영상 데이터를 비교하여 그 변화를 판단한다.
디코더(735)는 제 1 판단부 내지는 제 3 판단부(734-1, 734-2, 734-3) 각각 의 출력신호에 해당하는 3비트 신호를 출력한다.
도 12는 본 발명의 데이터 비교부의 기본 회로 블록에 포함된 제 1 내지는 제 3 판단부(734-1, 734-2, 734-3)의 출력 신호에 따른 영상 데이터의 패턴 내용을 나타낸 도면이다.
도 12를 살펴보면, 제 1 판단부 내지 제 3 판단부(734-1, 734-2, 734-3) 각각의 출력 신호가 (0,0,0)이면, 도 6의 (e)에 도시된 영상 데이터의 패턴의 상태와 같다. 따라서 출력 신호가 (0,0,0)이면, 변위 전류(Id)는 0이다.
제 1 내지는 제 3 판단부(734-1, 734-2, 734-3) 각각의 출력 신호가 (0,0,1)이면, 도 6의 (b)에 도시된 영상 데이터의 패턴 상태와 같다. 따라서 출력 신호가 (0,0,1)이면, 변위 전류(Id)는 Cm2에 비례한다.
제 1 내지는 제 3 판단부(734-1, 734-2, 734-3) 각각의 출력 신호가 (0,1,0), (0,1,1), (1,0,0) 및 (1,0,1) 중 어느 하나이면, 도 6의 (a)에 도시된 영상 데이터의 패턴의 상태와 같다. 따라서 출력 신호가 (0,1,0), (0,1,1), (1,0,0) 및 (1,0,1) 중 어느 하나이면, 변위 전류(Id)는 (Cm1+Cm2)에 비례한다.
제 1 내지는 제 3 판단부(734-1, 734-2, 734-3) 각각의 출력 신호가 (1,1,0)이면, 도 6의 (d)에 도시된 영상 데이터의 패턴의 상태와 같다. 따라서 출력 신호가 (1,1,0)이면, 변위 전류(Id)는 0이다.
제 1 내지는 제 3 판단부(734-1, 734-2, 734-3) 각각의 출력 신호가 (1,1,1)이면, 도 6의 (c)에 도시된 영상 데이터의 패턴의 상태와 같다. 따라서 출력 신호가 (1,1,1)이면, 변위 전류(Id)는 (4Cm1+Cm2)에 비례한다.
또한, 제 1 합산부 내지는 제 3 합산부(736-1, 736-2, 736-3)는 디코더(735)로부터 출력된 특정 3비트 신호의 출력 횟수를 합산하여 출력한다.
즉, 제 1 합산부(736-1)는 디코더(735)가 (0,1,0), (0,1,1), (1,0,0) 및 (1,0,1) 중 어느 하나를 출력하는 횟수를 합산(C1)한다. 제 2 합산부(736-2)는 디코더(735)가 (0,0,1)를 출력하는 횟수를 합산(C2)한다. 제 3 합산부(736-3)는 디코더(735)가 (1,1,1)를 출력하는 횟수를 합산(C3)한다.
제 1 내지는 제 3 전류 계산부(737-1, 737-2, 737-3) 각각은 제 1 합산부(736-1), 제 2 합산부(736-2) 및 제 3 합산부(736-3)로부터 C1, C2 및 C3을 입력받아 변위 전류의 크기를 계산한다.
전류 합산부(738)는 제 1 내지는 제 3 전류 계산부(737-1, 737-2, 737-3) 각각으로부터 계산된 변위 전류의 크기를 합산한다.
도 13은 본 발명의 플라즈마 디스플레이 장치에서 스캔 구동부의 데이터 비교부(1000)와 스캔 순서 결정부(1001)의 블록 구성도이다.
도 13에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치에서 스캔 구동부의 데이터 비교부(1000)는 도 13에 도시된 기본 회로 블록 4개가 연결되어 있는 구조이고, 스캔 순서 결정부(1001)는 4개의 기본 회로 블록의 출력을 비교하여 가장 작은 변위 전류를 발생하는 스캔 순서를 결정한다. 여기 도 13의 경우는 전술한 도 8과 같이 스캔 타입이 총 4개의 스캔 타입을 포함하는 경우이다. 즉, 총 4개의 스캔 타입에서 하나의 스캔 타입으로 스캔 전극(Y)들을 스캐닝 하는 경우에 해당하는 데이터 비교부(1000)와 스캔 순서 결정부(1001)의 구성임을 미리 밝혀둔 다.
데이터 비교부(1000)는 제 1 내지는 제 4 메모리부(2001, 2003, 2005, 2007) 및 제 1 전류 판별부 내지는 제 4 전류 판별부(2010, 2030, 2050, 2070)를 포함한다.
제 1 내지는 제 4 메모리부(2001, 2003, 2005, 2007)는 서로 직렬 연결되어 있어서 4개의 스캔 전극(Y) 라인에 해당하는 영상 데이터가 저장된다. 즉, 제 1 메모리부(2001)는 ℓ-4 번째 스캔 전극(Y) 라인에 해당하는 영상 데이터를, 제 2 메모리부(2003)는 ℓ-3 번째 스캔 전극(Y) 라인에 해당하는 영상 데이터를, 제 3 메모리부(2005)는 ℓ-2 번째 스캔 전극(Y) 라인에 해당하는 영상 데이터를, 제 4 메모리부(907)는 ℓ-1 번째 스캔 전극(Y) 라인에 해당하는 영상 데이터를 저장한다.
제 1 전류 판별부(2010)는 ℓ 번째 스캔 전극(Y) 라인의 영상 데이터와 제 1 메모리부(2001)에 저장된 ℓ-4 번째 스캔 전극(Y) 라인의 영상 데이터를 입력받는다. 이와 같은 영상 데이터를 입력받은 제 1 전류 판별부(2010)의 전류 크기 계산이 제 2 내지는 제 4 전류 판별부(2030, 2050, 2070)의 전류 크기보다 작다면 스캔 순서는 도 8의 제 4 스캔 타입(Type 4)과 같다. 즉, Y1-Y5-Y9-......, Y2-Y6-Y10-......, Y3-Y7-Y11-......, Y4-Y8-Y12-...... 순서대로 스캔되어야 한다.
제 1 전류 판별부(2010)의 동작은 앞서 설명한 기본 회로 블록의 동작과 같다. ℓ-4 번째 스캔 전극(Y) 라인에 해당하는 영상 데이터가 제 1 메모리부(2001)에 저장되고, ℓ 번째 스캔 전극(Y) 라인에 해당하는 영상 데이터가 입력된다.
제 1 버퍼(buf1)는 ℓ 번째 스캔 전극(Y) 라인에 해당하는 방전셀 중 q-1 번 째 방전셀의 영상 데이터를 임시 저장한다.
제 2 버퍼(buf2)는 제 1 메모리부(2001)에 저장된 ℓ-4 번째 스캔 전극(Y) 라인에 해당하는 방전셀 중 q-1 번째 방전셀의 영상 데이터를 임시 저장한다.
제 1 판단부(XOR1)는 배타적 논리합 게이트 소자(exclusive OR gate)를 포함하여 ℓ 번째 스캔 전극(Y) 라인의 q 번째 방전셀의 영상 데이터(ℓ, q)와 제 1 버퍼(buf1)에 저장된 ℓ 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ, q-1)를 비교하여 서로 다르면 Value=1을 출력하고 서로 같으면 Value= 0을 출력한다.
제 2 판단부(XOR2)는 배타적 논리합 게이트 소자를 포함하여 ℓ 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ, q-1)와 제 2 버퍼(buf2)에 저장된 ℓ-4 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ-4, q-1)를 비교하여 서로 다르면 Value= 1을 출력하고 서로 같으면 Value= 0을 출력한다.
제 3 판단부(XOR3)는 배타적 논리합 게이트 소자를 포함하여 제 2 버퍼(buf2)에 저장된 ℓ-4 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ-4, q-1)와 제 1 메모리부(901)로부터 출력되는 ℓ-4 번째 스캔 전극(Y) 라인의 q 번째 방전셀의 영상 데이터(ℓ-4, q)를 비교하여 서로 다르면 Value= 1을 출력하고 서로 같으면 Value= 0을 출력한다.
제 1 디코더(Dec1)는 제 1 판단부 내지는 제 3 판단부(XOR1, XOR2, XOR3) 각각의 출력신호를 병렬로 입력받아 3비트 신호를 출력한다.
도 14는 본 발명의 데이터 비교부에 포함된 제 1 내지는 제 3 판단부(XOR1, XOR2, XOR3)의 출력 신호에 따른 영상 데이터의 패턴 내용을 나타낸 도면이다.
도 14를 살펴보면, 제 1 내지는 제 3 판단부(XOR1, XOR2, XOR3)의 출력 신호(Value1, Value2, Value3)에 따라 변위 전류의 크기를 결정하는 캐패시턴스(Capacitance)의 크기가 달라진다.
제 1 합산부 내지는 제 3 합산부(Int1, Int2, Int3)는 제 1 디코더(Dec1)로부터 출력된 특정 3비트 신호의 출력 횟수를 합산하여 출력한다.
즉, 제 1 합산부(Int1)는 제 1 디코더(Dec1)가 (0,0,1), (0,1,1), (1,0,0) 및 (1,1,0) 중 어느 하나를 출력하는 횟수를 합산(C1)한다. 제 2 합산부(Int2)는 제 1 디코더(Dec1)가 (0,1,0)를 출력하는 횟수를 합산(C2)한다. 제 3 합산부(Int3)는 제 1 디코더((Dec1)가 (1,1,1)를 출력하는 횟수를 합산(C3)한다.
제 1 내지는 제 3 전류 계산부(Cal1, Cal2, Cal3) 각각은 제 1 합산부(Int1), 제 2 합산부(Int2) 및 제 3 합산부(Int3)로부터 C1, C2 및 C3을 입력받아 변위 전류의 크기를 계산한다.
즉, 제 1 전류 계산부(Cal1)는 제 1 합산부(Int1)의 출력(C1)과 (Cm1+Cm2)를 곱하여 전류의 크기를 계산한다. 제 2 전류 계산부(Cal2)는 제 2 합산부(Int2)의 출력(C2)과 Cm2를 곱하여 전류의 크기를 계산한다. 제 3 전류 계산부(Cal3)는 제 3 합산부(Int3)의 출력(C3)과 (4Cm1+Cm2)를 곱하여 전류의 크기를 계산한다.
제 1 전류 합산부(Add1)는 제 1 내지는 제 3 전류 계산부(Cal1, Cal2, Cal3) 각각으로부터 계산된 변위 전류의 크기를 합산한다.
이와 같은 제 1 전류 판별부의 동작과 마찬가지로 제 2 내지는 제 4 전류 판 별부(2030, 2050, 2070) 또한 동작함으로써 합산된 변위 전류의 크기를 계산한다.
이 때, 제 2 전류 판별부(2030)의 제 1 판단부(XOR1)는 배타적 논리합 게이트 소자(exclusive OR gate)를 포함하여 ℓ 번째 스캔 전극(Y) 라인의 q 번째 방전셀의 영상 데이터(ℓ, q)와 제 1 버퍼(buf1)에 저장된 ℓ 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ, q-1)를 비교하여 서로 다르면 1을 출력하고 서로 같으면 0을 출력한다.
제 2 전류 판별부(2030)의 제 2 판단부(XOR2)는 배타적 논리합 게이트 소자를 포함하여 ℓ 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ, q-1)와 제 2 버퍼(buf2)에 저장된 ℓ-3 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ-3, q-1)를 비교하여 서로 다르면 1을 출력하고 서로 같으면 0을 출력한다.
제 2 전류 판별부(2030)의 제 3 판단부(XOR3)는 배타적 논리합 게이트 소자를 포함하여 제 2 버퍼(buf2)에 저장된 ℓ-3 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ-3, q-1)와 제 2 메모리부(2003)로부터 출력되는 ℓ-3 번째 스캔 전극(Y) 라인의 q 번째 방전셀의 영상 데이터(ℓ-3, q)를 비교하여 서로 다르면 1을 출력하고 서로 같으면 0을 출력한다.
또한, 제 3 전류 판별부(2050)의 제 1 판단부(XOR1)는 배타적 논리합 게이트 소자(exclusive OR gate)를 포함하여 ℓ 번째 스캔 전극(Y) 라인의 q 번째 방전셀의 영상 데이터(ℓ, q)와 제 1 버퍼(buf1)에 저장된 ℓ 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ, q-1)를 비교하여 서로 다르면 1을 출력하고 서 로 같으면 0을 출력한다.
제 3 전류 판별부(2050)의 제 2 판단부(XOR2)는 배타적 논리합 게이트 소자를 포함하여 ℓ 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ, q-1)와 제 2 버퍼(buf2)에 저장된 ℓ-2 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ-2, q-1)를 비교하여 서로 다르면 1을 출력하고 서로 같으면 0을 출력한다.
제 3 전류 판별부(2050)의 제 3 판단부(XOR3)는 배타적 논리합 게이트 소자를 포함하여 제 2 버퍼(buf2)에 저장된 ℓ-2 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ-2, q-1)와 제 3 메모리부(2005)로부터 출력되는 ℓ-2 번째 스캔 전극(Y) 라인의 q 번째 방전셀의 영상 데이터(ℓ-2, q)를 비교하여 서로 다르면 1을 출력하고 서로 같으면 0을 출력한다.
마지막으로 제 4 전류 판별부(2070)의 제 1 판단부(XOR1)는 배타적 논리합 게이트 소자(exclusive OR gate)를 포함하여 ℓ 번째 스캔 전극(Y) 라인의 q 번째 방전셀의 영상 데이터(ℓ, q)와 제1 버퍼(buf1)에 저장된 ℓ 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ, q-1)를 비교하여 서로 다르면 1을 출력하고 서로 같으면 0을 출력한다.
제 4 전류 판별부(2070)의 제 2 판단부(XOR2)는 배타적 논리합 게이트 소자를 포함하여 ℓ 번째 스캔 전극(Y) 라인의 q-1 번째 셀의 영상 데이터(ℓ, q-1)와 제 2 버퍼(buf2)에 저장된 ℓ-1 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ-1, q-1)를 비교하여 서로 다르면 1을 출력하고 서로 같으면 0을 출력한 다.
제 4 전류 판별부(2070)의 제 3 판단부(XOR3)는 배타적 논리합 게이트 소자를 포함하여 제 2 버퍼(buf2)에 저장된 ℓ-1 번째 스캔 전극(Y) 라인의 q-1 번째 방전셀의 영상 데이터(ℓ-1, q-1)와 제 4 메모리부(2007)로부터 출력되는 ℓ-1 번째 스캔 전극(Y) 라인의 q 번째 방전셀의 영상 데이터(ℓ-1, q)를 비교하여 서로 다르면 1을 출력하고 서로 같으면 0을 출력한다.
스캔 순서 결정부(1001)는 제 1 내지는 제 4 전류 판별부(2010, 2030, 2050, 2070) 각각이 계산한 변위 전류의 크기를 입력받아 그 중 가장 작은 변위 전류를 출력한 전류 판별부에 따라 스캔 순서를 결정한다. 또는 미리 설정한 임계 전류 이하의 변위 전류가 발생되는 스캔 타입 중 어느 하나의 스캔 타입에 따라 스캔 전극(Y)들의 스캔 순서를 결정한다.
예를 들어, 스캔 순서 결정부(1001)가 제 2 전류 판별부(2030)로부터 입력받은 변위 전류의 크기가 가장 작다고 판단하면, 스캔 순서 결정부(1001)는 스캔 순서를 도 8의 제 3 스캔 타입(Type 3)과 같이 Y1-Y4-Y7-......, Y2-Y5-Y8-......, Y3-Y6-Y9-...... 순으로 스캔하도록 한다.
또한, 스캔 순서 결정부(1001)가 제 3 전류 판별부(2050)로부터 입력받은 변위 전류의 크기가 가장 작다고 판단하면, 스캔 순서 결정부(1001)는 스캔 순서를 도 8의 제 2 스캔 타입(Type 2)과 같이 Y1-Y3-Y5-......, Y2-Y4-Y6-...... 순으로 스캔하도록 한다.
마지막으로 스캔 순서 결정부(1001)가 제 4 전류 판별부(2070)로부터 입력받 은 변위 전류의 크기가 가장 작다고 판단하면, 스캔 순서 결정부(1001)는 스캔 순서를 도 8의 제 1 스캔 타입(Type 1)과 같이 Y1-Y2-Y3-Y4-Y5-Y6-...... 순으로 스캔하도록 한다.
한편, 전술한 도 10에서 설명한 본 발명의 플라즈마 디스플레이 장치에서 스캔 구동부의 데이터 비교부(1000)에 포함되는 기본 회로 블록을 이러한 도 10과는 다르게 구성할 수도 있는데, 이를 첨부된 도 15를 참조하여 살펴보면 다음과 같다.
도 15는 본 발명의 플라즈마 디스플레이 장치의 스캔 구동부에 포함되는 데이터 비교부(1000)에 포함되는 기본 회로 블록의 다른 구성을 설명하기 위한 구성도이다.
도 15를 살펴보면, 도 15의 기본 회로 블록은 ℓ 번째 스캔 전극 라인 상에 q 번째 픽셀(Pixel)과 q-1 번째 픽셀의 R, G, B 셀에 해당하는 영상 데이터의 변화, ℓ-1 번째 스캔 라인 상에 q 번째 픽셀과 q-1 번째 픽셀의 R, G, B 셀에 해당하는 영상 데이터의 변화와, ℓ 번째 스캔 전극 라인상의 q 번째 픽셀과 ℓ-1 번째 스캔 전극 라인상의 q-1 번째 픽셀의 R, G, B 셀에 해당하는 영상 데이터의 변화를 통하여 변위 전류의 크기를 계산한다.
제 1 메모리부 내지는 제 3 메모리부(Memory1, Memory2, Memory3)는 각각 ℓ-1 번째 스캔 전극 라인의 R 셀에 해당하는 영상 데이터, G 셀에 해당하는 영상 데이터 및 B 셀에 해당하는 영상 데이터를 임시로 저장한다.
제 1 판단부 내지는 제 3 판단부(XOR1, XOR2, XOR3)는 ℓ 번째 스캔 전극 라인상의 q 번째 픽셀의 R, G, B 셀에 해당하는 영상 데이터 간의 변화를 판단한다.
즉, 제 1 판단부(XOR1)는 ℓ 번째 스캔 전극 라인상의 q 번째 픽셀의 R 셀에 해당하는 영상 데이터(ℓ, qR)와 ℓ 번째 스캔 전극 라인상의 q 번째 픽셀의 G 셀에 해당하는 영상 데이터(ℓ, qG)를 비교하여 같으면 논리 값 1을 출력하고 다르면 논리 값 0을 출력한다.
제 2 판단부(XOR2)는 ℓ 번째 스캔 전극 라인상의 q 번째 픽셀의 G 셀에 해당하는 영상 데이터(ℓ, qG)와 ℓ 번째 스캔 전극 라인상의 q 번째 픽셀의 B 셀에 해당하는 영상 데이터(ℓ, qB)를 비교하여 같으면 논리 값 1을 출력하고 다르면 논리 값 0을 출력한다.
제 3 판단부(XOR3)는 ℓ 번째 스캔 전극 라인상의 q 번째 픽셀의 B 셀에 해당하는 영상 데이터(ℓ, qB)와 ℓ 번째 스캔 전극 라인상의 q-1 번째 픽셀의 R 셀에 해당하는 영상 데이터(ℓ, q-1R)를 비교하여 같으면 논리 값 1을 출력하고 다르면 논리 값 0을 출력한다.
제 4 판단부 내지는 제 6 판단부(XOR4, XOR5, XOR6)는 ℓ-1 번째 스캔 전극 라인상의 q 번째 픽셀의 R, G, B 셀에 해당하는 영상 데이터 간의 변화를 판단한다.
즉, 제 4 판단부(XOR4)는 ℓ-1 번째 스캔 전극 라인상의 q 번째 픽셀의 R 셀에 해당하는 영상 데이터(ℓ-1, qR)와 ℓ-1 번째 스캔 전극 라인상의 q 번째 픽셀의 G 셀에 해당하는 영상 데이터(ℓ-1, qG)를 비교하여 같으면 논리 값 1을 출력하고 다르면 논리 값 0을 출력한다.
제 5 판단부(XOR5)는 ℓ-1 번째 스캔 전극 라인상의 q 번째 픽셀의 G 셀에 해당하는 영상 데이터(ℓ-1, qG)와 ℓ-1 번째 스캔 전극 라인상의 q 번째 픽셀의 B 셀에 해당하는 영상 데이터(ℓ-1, qB)를 비교하여 같으면 논리 값 1을 출력하고 다르면 논리 값 0을 출력한다.
제 6 판단부(XOR6)는 ℓ-1 번째 스캔 전극 라인상의 q 번째 픽셀의 B 셀에 해당하는 영상 데이터(ℓ-1, qB)와 ℓ-1 번째 스캔 전극 라인상의 q-1 번째 픽셀의 R 셀에 해당하는 영상 데이터(ℓ-1, q-1R)를 비교하여 같으면 논리 값 1을 출력하고 다르면 논리 값 0을 출력한다.
제 7 판단부 내지는 제 9 판단부(XOR7, XOR8, XOR9)는 ℓ 번째 스캔 전극 라인상의 q 번째 픽셀의 R, G, B 셀에 해당하는 영상 데이터 각각과 ℓ-1 번째 스캔 전극 라인상의 q 번째 픽셀의 R, G, B 셀에 해당하는 영상 데이터 각각을 비교하여 영상 데이터 간의 변화를 판단한다.
즉, 제 7 판단부(XOR7)는 ℓ 번째 스캔 전극 라인상의 q 번째 픽셀의 R 셀에 해당하는 영상 데이터(ℓ, qR)와 ℓ-1 번째 스캔 전극 라인상의 q 번째 픽셀의 R 셀에 해당하는 영상 데이터(ℓ-1, qR)를 비교하여 같으면 논리 값 1을 출력하고 다르면 논리 값 0을 출력한다.
제 8 판단부(XOR8)는 ℓ 번째 스캔 전극 라인상의 q 번째 픽셀의 G 셀에 해당하는 영상 데이터(ℓ, qG)와 ℓ-1 번째 스캔 전극 라인상의 q 번째 픽셀의 G 셀에 해당하는 영상 데이터(ℓ-1, qG)를 비교하여 같으면 논리 값 1을 출력하고 다르면 논리 값 0을 출력한다.
제 9 판단부(XOR9)는 ℓ 번째 스캔 전극 라인상의 q 번째 픽셀의 B 셀에 해 당하는 영상 데이터(ℓ, qB)와 ℓ-1 번째 스캔 전극 라인상의 q 번째 픽셀의 B 셀에 해당하는 영상 데이터(ℓ-1, qB)를 비교하여 같으면 논리 값 1을 출력하고 다르면 논리 값 0을 출력한다.
디코더(Dec)는 제 1 내지는 제 3 판단부(XOR1, XOR2, XOR3) 각각의 출력신호(Value1, Value2, Value3), 제 4 내지는 제 6 판단부(XOR4, XOR5, XOR6) 각각의 출력신호(Value4, Value5, Value6)와, 제 7 내지는 제 9 판단부(XOR7, XOR8, XOR9) 각각의 출력신호(Value7, Value8, Value9)에 해당하는 3비트의 신호를 출력한다.
도 16은 본 발명의 도 15의 회로 블록에 포함된 제 1 내지는 제 9 판단부(XOR1 ~XOR9)의 출력 신호에 따른 영상 데이터의 패턴 내용을 나타낸 도면이다.
도 16을 살펴보면, 제 1 합산부 내지는 제 3 합산부(Int1, Int2, Int3) 각각은 디코더(Dec)로부터 제 1 내지는 제 3 판단부(XOR1, XOR2, XOR3)의 출력신호(Value1, Value2, Value3)에 해당하는 3비트 신호의 출력 횟수를 합산(C1, C2, C3)하여 출력한다.
제 4 합산부 내지는 제 6 합산부(Int4, Int5, Int6) 각각은 디코더(Dec)로부터 제 4 내지는 제 6 판단부(XOR4, XOR5, XOR6)의 출력신호(Value4, Value5, Value6)에 해당하는 3비트 신호의 출력 횟수를 합산(C4, C5, C6)하여 출력한다.
제 7 합산부 내지는 제 9 합산부(Int7, Int8, Int9) 각각은 디코더(Dec)로부터 제 7 내지는 제 9 판단부(XOR7, XOR8, XOR9)의 출력신호(Value7, Value8, Value9)에 해당하는 3비트 신호의 출력 횟수를 합산(C7, C8, C9)하여 출력한다.
제 1 전류 계산부 내지는 제 3 전류 계산부(Cal1, Cal2, Cal3) 각각은 제 1 합산부(Int1), 제 2 합산부(Int2) 및 제 3 합산부(Int3)로부터 C1,C2 및 C3을 입력받아 변위 전류의 크기를 계산한다.
제 4 전류 계산부 내지는 제 6 전류 계산부(Cal4, Cal5, Cal6) 각각은 제 4 합산부(Int4), 제 5 합산부(Int5) 및 제 6 합산부(Int6)로부터 C4,C5 및 C6을 입력받아 변위 전류의 크기를 계산한다.
제 7 전류 계산부 내지는 제 9 전류 계산부(Cal7, Cal8, Cal9) 각각은 제 7 합산부(Int7), 제 8 합산부(Int8) 및 제 9 합산부(Int9)로부터 C7,C8 및 C9를 입력받아 변위 전류의 크기를 계산한다.
제 1 전류 합산부(Add1)는 제 1 내지는 제 3 전류 계산부(Cal1, Cal2, Cal3) 각각으로부터 계산된 변위 전류의 크기를 합산한다.
제 2 전류 합산부(Add2)는 제 4 내지는 제 6 전류 계산부(Cal4, Cal5, Cal6) 각각으로부터 계산된 변위 전류의 크기를 합산한다.
제 3 전류 합산부(Add3)는 제 7 내지는 제 9 전류 계산부(Cal7, Cal8, Cal9) 각각으로부터 계산된 변위 전류의 크기를 합산한다.
이와 같이 하여 각각의 셀에 해당하는 영상 데이터의 변화에 대한 변위 전류의 크기를 계산할 수 있다.
도 17은 전술한 도 15 내지 도 16을 고려한 본 발명의 플라즈마 디스플레이 장치에서 스캔 구동부의 데이터 비교부(1000)와 스캔 순서 결정부(1001)의 블록 구성도이다.
도 17을 살펴보면, 도 15 내지 도 16을 고려한 데이터 비교부(1000)는 도 17 에 도시된 기본 회로 블록 4개, 즉 제 1 전류 판별부 내지는 제 4 전류 판별부(2010', 2020', 2030', 2040')가 연결되어 있는 구조이고, 스캔 순서 결정부(1001)는 4개의 기본 회로 블록의 출력을 비교하여 가장 작은 변위 전류를 발생하는 스캔 순서를 결정한다.
이 때, 제 1 전류 판별부(2010')는 영상 데이터(ℓ, qR)와 영상 데이터(ℓ, qG), 영상 데이터(ℓ, qG)와 영상 데이터(ℓ, qB), 영상 데이터(ℓ, qB)와 영상 데이터(ℓ, q-4R), 영상 데이터(ℓ-4, qR)와 영상 데이터(ℓ-4, qG), 영상 데이터(ℓ-4, qG)와 영상 데이터(ℓ-4, qB), 영상 데이터(ℓ-4, qB)와 (ℓ-4, q-1R), 영상 데이터(ℓ, qR)와 영상 데이터(ℓ-4, qR), 영상 데이터(ℓ, qG)와 (ℓ-4, qG) 및 영상 데이터(ℓ, qB)와 영상 데이터(ℓ-4, qB) 각각을 비교한다.
이 때, ℓ과 ℓ-4은 ℓ 번째 스캔 전극 라인과 ℓ-4 번째 스캔 전극 라인을 의미한다. qR, qG 및 qB는 q 번째 픽셀의 R, G, B 셀 각각을 의미한다. q-1R, q-1G 및 q-1B는 q-1 번째 픽셀의 R, G, B 셀 각각을 의미한다.
따라서 제 1 전류 판별부(2010')는 상기와 같은 영상 데이터를 비교하여 Type4의 스캔 순서에 대응하는 변위 전류의 크기를 계산한다.
제 2 전류 판별부(2020')는 영상 데이터(ℓ, qR)와 영상 데이터(ℓ, qG), 영상 데이터(ℓ, qG)와 영상 데이터(ℓ, qB), 영상 데이터(ℓ, qB)와 영상 데이터(ℓ, q-1R), 영상 데이터(ℓ-3, qR)와 영상 데이터(ℓ-3, qG), 영상 데이터(ℓ-3, qG)와 영상 데이터(ℓ-3, qB), 영상 데이터(ℓ-3, qB)와 (ℓ-3, q-1R), 영상 데이터(ℓ, qR)와 영상 데이터(ℓ-3, qR), 영상 데이터(ℓ, qG)와 (ℓ-3, qG) 및 영상 데이터(ℓ, qB)와 영상 데이터(ℓ-3, qB) 각각을 비교한다. 이 때, ℓ과 ℓ-3은 ℓ 번째 스캔 전극 라인과 ℓ-3 번째 스캔 전극 라인을 의미한다.
따라서 제 2 전류 판별부(2020')는 상기와 같은 영상 데이터를 비교하여 Type3의 스캔 순서에 대응하는 변위 전류의 크기를 계산한다.
제 3 전류 판별부(2030')는 영상 데이터(ℓ, qR)와 영상 데이터(ℓ, qG), 영상 데이터(ℓ, qG)와 영상 데이터(ℓ, qB), 영상 데이터(ℓ, qB)와 영상 데이터(ℓ, q-1R), 영상 데이터(ℓ-2, qR)와 영상 데이터(ℓ-2, qG), 영상 데이터(ℓ-2, qG)와 영상 데이터(ℓ-2, qB), 영상 데이터(ℓ-2, qB)와 (ℓ-2, q-1R), 영상 데이터(ℓ, qR)와 영상 데이터(ℓ-2, qR), 영상 데이터(ℓ, qG)와 영상 데이터(ℓ-2, qG) 및 영상 데이터(ℓ, qB)와 영상 데이터(ℓ-2, qB) 각각을 비교한다. 이 때, ℓ과 ℓ-2은 ℓ 번째 스캔 전극 라인과 ℓ-2 번째 스캔 전극 라인을 의미한다.
따라서 제 3 전류 판별부(2030')는 상기와 같은 영상 데이터를 비교하여 Type2의 스캔 순서에 대응하는 변위 전류의 크기를 계산한다.
제 4 전류 판별부(2040')는 영상 데이터(ℓ, qR)와 영상 데이터(ℓ, qG), 영상 데이터(ℓ, qG)와 영상 데이터(ℓ, qB), 영상 데이터(ℓ, qB)와 영상 데이터(ℓ, q-1R), 영상 데이터(ℓ-1, qR)와 영상 데이터(ℓ-1, qG), 영상 데이터(ℓ-1, qG)와 영상 데이터(ℓ-1, qB), 영상 데이터(ℓ-1, qB)와 영상 데이터(ℓ-1, q-1R), 영상 데이터(ℓ, qR)와 영상 데이터(ℓ-1, qR), 영상 데이터(ℓ, qG)와 (ℓ-1, qG) 및 영상 데이터(ℓ, qB)와 영상 데이터(ℓ-1, qB) 각각을 비교한다. 이 때, ℓ과 ℓ-1은 ℓ 번째 스캔 전극 라인과 ℓ-1 번째 스캔 전극 라인을 의미한다.
따라서 제 4 전류 판별부(2040')는 상기와 같은 영상 데이터를 비교하여 Type1의 스캔 순서에 대응하는 변위 전류의 크기를 계산한다.
스캔 순서 결정부(1001)는 제 1 내지는 제 4 전류 판별부(2010', 2030', 2050', 2070') 각각이 계산한 변위 전류의 크기를 입력받아 그 중 가장 작은 변위 전류를 출력한 전류 판별부에 따라 스캔 순서를 결정한다.
예를 들어, 스캔 순서 결정부(1001)가 제 2 전류 판별부(2030')로부터 입력받은 변위 전류의 크기가 가장 작다고 판단하면, 스캔 순서 결정부(1001)는 스캔 순서를 도 8의 제 3 스캔 타입(Type 3)과 같이 Y1-Y4-Y7-......, Y2-Y5-Y8-......, Y3-Y6-Y9-..... 순으로 스캔하도록 한다.
또한, 스캔 순서 결정부(1001)가 제 3 전류 판별부(2050')로부터 입력받은 변위 전류의 크기가 가장 작다고 판단하면, 스캔 순서 결정부(1001)는 스캔 순서를 도 8의 제 2 스캔 타입(Type 2)과 같이 Y1-Y3-Y5-......, Y2-Y4-Y6-...... 순으로 스캔하도록 한다.
도 18은 본 발명에 따른 데이터 비교부와 스캔 순서 결정부가 각 서브필드 별로 적용되는 실시예의 블록 구성도이다.
도 18을 살펴보면, 제 1 서브필드(SF1)용 데이터 비교부 내지는 제 16 서브필드(SF16)용 데이터 비교부 각각은, 복수의 스캔타입에 대한 해당 서브필드에서의 영상 패턴에 따른 변위 전류의 크기를 계산하여 임시 저장부(800)에 저장한다.
이러한, 제 1 서브필드(SF1)용 데이터 비교부 내지는 제 16 서브필드(SF16)용 데이터 비교부 각각은 도 13에 도시된 데이터 비교부의 블록 구성과 동일하며 각 서브필드에서의 영상 데이터의 패턴에 따른 변위 전류의 크기를 복수의 스캔타입에 대해서 산출하여 임시 저장부(800)에 저장한다.
스캔 순서 결정부(1001)는 임시 저장부(800)로부터 입력된 각 서브필드별 영상 데이터의 패턴에 따른 변위 전류의 크기를 비교하여 변위 전류가 가장 작은 영상 데이터의 패턴을 파악하여 스캔 순서를 각 서브 필드마다 결정한다.
이와 같이 본 발명에 따른 플라즈마 디스플레이 장치 및 그의 구동 방법은 복수 개의 스캔 타입 각각에 해당하는 스캔 전극 라인들 사이의 변위 전류를 계산하고 변위 전류의 크기가 가장 작은 스캔 타입에 해당하는 라인들을 순차적으로 스캔하는 것을 특징으로 한다.
즉, 도 8에는 각각의 스캔 타입이 일정 개수만큼 규칙적으로 떨어진 라인들 사이의 변위 전류를 계산하여 가장 변위 전류가 작은 스캔 타입을 선택하는 것이지만 불규칙적으로 혹은 임의의 규칙에 따라 떨어진 라인들 사이의 변위 전류를 계산하여 가장 변위 전류가 작은 스캔 타입을 선택할 수 있는 것은 물론이다. 또한, 상기에서는, 정전용량Cm1 Cm2의 적어도 하나를 포함하는 가중치(Cm2, Cm1+ Cm2, 또는4Cm1+ Cm2)를 사용하여 변위전류를 산출하였지만, 가중치를 사용하지 않고, 변위전류가 흐르지 않는 경우에는 변위전류의 크기를 "u0"v으로 하고, 변위전류가 흐르는 경우에는 변위전류의 크기를"u1"v로 하여, "u0"v또는"u1"v의 값을 합계하여 서브필드의 변위전류의 크기를 구해도 무방하다. 예를 들면, 도 10에 있어서, 제 1 ~ 제 3 합산부(736-1~736-3)을 하나의 합산부로 구성하고, 전류 산출부(737-1~737-3) 및 전류 합산부(738)를 생략해도 무방하다. 이 경우, 하나의 합산부에서 C1, C2, C3의 출력회수를 카운트하고, 카운트값 자체를 변위전류로서 산출한다.
한편, 이상에서 설명한 복수의 스캔 타입 중 어느 하나의 스캔 타입으로 스캔 전극(Y)들을 스캐닝하는 서브필드는 하나의 프레임 내에서 임의로 결정될 수 있는데, 이를 첨부된 도 19를 참조하여 살펴보면 다음과 같다.
도 19는 하나의 프레임 내에서 복수의 스캔 타입 중 어느 하나의 스캔 타입으로 스캔 전극(Y)들을 스캐닝 하는 서브필드를 선택하는 방법의 일례를 설명하기 위한 도면이다.
도 19를 살펴보면, 하나의 프레임에 포함된 서브필드 중 계조 가중치가 가장 낮은 제 1 서브필드에서만 전술한 도 8의 제 1 스캔 타입(Type 1)으로 스캔 전극(Y)들을 스캐닝하고, 나머지 서브필드에서는 일반적인 방법으로 스캐닝, 즉 순차적인 스캐닝 방법을 스캔 전극(Y)들을 스캐닝 한다. 보다 상세히 표현하면, 한 프레임의 서브필드 중 선택된 하나 이상의 서브필드에서 복수의 스캔 타입에 대하여 변위전류를 산출하고, 상기 각 서브필드마다 전술한 변위전류가 최소가 되는 스캔 타입으로 스캔 전극(Y)을 스캐닝하는 것이다.
그러나 전술한 도 18과 같이 하나의 프레임에 포함된 각 서브필드마다 복수의 스캔 타입에 대하여 변위전류를 산출하고, 각 서브필드마다 변위전류가 최소가 되는 스캔 타입으로 스캔 전극(Y)을 스캐닝하는 것이 더욱 바람직한 것이다.
이상의 설명을 고려하면, 영상 데이터의 패턴이 제 1 패턴과 제 2 패턴을 포함하는 경우에, 이러한 영상 데이터의 제 1 패턴에서의 스캐닝 순서와 제 2 패턴에서의 스캐닝 순서가 다를 수 있다는 것을 알 수 있을 것이다. 이를 첨부된 도 20을 참조하여 보다 상세히 설명하면 다음과 같다.
도 20은 두 개의 상이한 영상 데이터의 패턴에서 스캔 순서가 다를 수 있음을 보여주기 위한 도면이다.
도 20을 살펴보면, (a)에는 상하 및 좌우 방향으로 논리 레벨 '1'과 논리 레벨 '0'이 번갈아 가면서 배치되는 영상 데이터의 패턴이 나타나 있고, (b)에는 좌우 방향으로는 논리 레벨이 '1'과 '0'이 번갈아 가면서 배치되지만, 상하 방향으로는 논리 레벨이 변하지 않는 영상 데이터의 패턴이 나타나 있다.
여기서, (a)의 영상 데이터 패턴의 경우에는 스캔 전극(Y)들의 스캔 순서가 Y1-Y3-Y5-Y7-Y2-Y4-Y6의 순서이고, (b)의 영상 데이터 패턴의 경우에는 스캔 전극(Y)들의 스캔 순서가 Y1-Y2-Y3-Y4-Y5-Y6-Y7의 순서이다. 즉, 영상 데이터가 (a)와 같은 패턴인 경우와 (b)와 같은 패턴인 경우에서 스캔 전극(Y)들의 스캔 순서가 서로 다른 것이다.
이와 같이, 스캔 전극(Y)들의 스캔 순서가 조절되는 이유는 이상에서 이미 상세히 설명하였으므로, 더 이상의 상세한 설명은 생략하기로 한다.
한편, 이상에서와 같이 영상 데이터의 패턴을 고려하여 스캔 전극(Y)들의 스캐닝 순서를 조절하는 경우에는 영상 데이터 패턴에 대한 임계 치를 설정하고, 이렇게 미리 설정된 임계 치에 따라 스캐닝 순서를 조절하는 것이 바람직한데, 이를 첨부된 도 21을 참조하여 살펴보면 다음과 같다.
도 21은 영상 데이터 패턴에 따른 임계 치를 설정하여 스캐닝 순서를 조절하는 방법의 일례를 설명하기 위한 도면이다.
도 21을 살펴보면, (a)에는 영상 데이터가 모두 하이 레벨, 즉 논리 레벨 '1'인 경우가 나타나 있고, (b)에는 영상 데이터가 Y1, Y2, Y3 스캔 전극 라인 상에서는 모두 논리 레벨 '1'이고, Y4 스캔 전극 라인 상에는 모두 논리 레벨 '0'인 경우가 나타나 있고, (c)에서는 Y1 및 Y2 스캔 전극 라인의 첫 번째 두 번째가 논리 레벨 '1'이고 세 번째와 네 번째는 논리 레벨 '0'이고, Y3 및 Y4 스캔 전극 라인 상에서는 모두 논리 레벨 '1'인 경우가 나타나 있고, (d)에서는 논리 레벨 '1'과 '0'이 번갈아 가면서 배치되는 경우가 나타나 있다.
여기서, (a)에서는 데이터 드라이버 집적회로의 스위칭이 발생하지 않아 총 스위칭 횟수는 0이고, (b)에서는 상하 방향으로 총 4번의 데이터 드라이버 집적회로의 스위칭이 발생하고, (c)에서는 상하 방향으로 총 2회 및 좌우 방향으로 총 2회의 스위칭이 발생하고, (d)에서는 상하 방향으로 총 12회 및 좌우 방향으로 총 12회의 스위칭이 발생한다. 이를 살펴보면 (d)의 경우가 패턴에 따른 로드(Load)가 가장 큰 경우임을 알 수 있다.
여기서, 전술한 데이터의 패턴에 따른 로드 값은 이미 상세히 설명한 바와 같이, 해당하는 데이터 패턴의 가로 방향의 로드 값과 세로 방향의 로드 값의 합으로 구해지는 것이 바람직하다.
이때, 미리 설정된 임계 로드 값이 상하 방향으로 총 10회의 스위칭과 좌우 방향으로 총 10회의 스위칭에 따른 로드라고 가정하면, 전술한 (a), (b), (c), (d)의 패턴 중 마지막 (d)의 경우만이 미리 설정된 임계 로드 값을 넘어서게 된다.
이와 같이, 임계 로드 값을 넘어선다는 것의 의미는 데이터의 패턴에 따른 변위 전류의 크기가 미리 설정된 임계 전류 이상인 것을 의미하는 것임을 이상에서의 본 발명에 대한 설명을 통해 알 수 있다.
이러한 경우에 (d)의 패턴이 영상 데이터가 인가될 때 스캔 전극(Y)들의 스캐닝 순서를 조절할 수 있다. 이러한 스캔 전극(Y)들의 스캐닝 순서의 조절은 이미 상세히 설명되었으므로 중복되는 설명은 생략한다.
한편, 이상의 설명에서는 각각 하나씩의 스캔 전극(Y)에 대응하는 스캔 순서를 갖는 스캔 타입을 결정하고, 이러한 스캔 타입에 따라 전술한 하나씩의 스캔 전극(Y)에 대응하는 스캔 순서에 따라 스캐닝을 수행하였지만, 이와는 다르게 복수의 스캔 전극(Y)을 스캔 전극군으로 설정하고 이에 대응하는 스캔 순서를 결정할 수도 있다. 이를 첨부된 도 22를 참조하여 살펴보면 다음과 같다.
도 22는 각각 복수의 스캔 전극(Y)을 포함하는 스캔 전극군에 대응하는 스캔 순서를 결정하는 방법의 일례를 설명하기 위한 도면이다.
도 22를 살펴보면, Y1, Y2, Y3 스캔 전극이 제 1 스캔 전극군으로 설정되고, Y4, Y5, Y6 스캔 전극이 제 2 스캔 전극군으로 설정되고, Y7, Y8, Y9 스캔 전극이 제 3 스캔 전극군으로 설정되고, Y10, Y11, Y12 스캔 전극이 제 4 스캔 전극군으로 설정된다. 여기 도 22에서는 각각의 스캔 전극군이 4개씩의 스캔 전극을 포함하도록 설정되었지만, 이와는 다르게 2개 3개 5개 등 다양하게 설정이 가능하다.
또한, 복수의 스캔 전극군 중 하나 이상이 다른 스캔 전극군과 상이한 개수의 스캔 전극(Y)을 포함하도록 설정하는 것도 가능한 것이다. 예를 들어, 제 1 스캔 전극군에는 2개의 스캔 전극(Y), 제 2 스캔 전극군에는 4개의 스캔 전극(Y)이 포함되도록 할 수도 있는 것이다.
이렇게 스캔 전극군으로 설정된 경우, 전술한 도 8 제 2 타입(Type 2)을 적용한다면, 여기 도 22와 같이 제 1 스캔 전극군의 스캐닝 이후에 제 3 스캔 전극군을 스캐닝하고, 다음으로 제 2 스캔 전극군과 제 4 스캔 전극군을 순차적으로 스캐닝한다. 다르게 표현하면, 스캐닝 순서가 Y1, Y2, Y3, Y7, Y8, Y9, Y4, Y5, Y6, Y10, Y11, Y12 인 것이다.
이상의 본 발명의 설명에서는 어드레스 기간에서 복수의 스캔 전극을 스캐닝(Scanning) 하는 순서가 서로 다른 복수개의 스캔 타입(Scan Type) 중 하나의 스캔 타입으로 스캔 전극(Y)을 스캐닝 하는 것에 대해 상세히 설명하였다.
다음, 본 발명의 주요한 특징으로 어드레스 기간 이후의 서스테인 기간에서는 스캔 전극(Y) 또는 서스테인 전극(Z)으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 스캔 전극(Y)으로 인가되는 리셋 펄스의 인가시점간의 차이를 두 개의 서스테인 펄스의 인가시점간의 차이보다 더 크게 하는 것에 대해 상세히 살펴보면 다음과 같다.
도 23은 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 인가되는 리셋 펄스의 인가시점간의 차이를 조절하는 방법에 대해 설명하기 위한 도면이다.
도 23을 살펴보면, (a)에는 어느 하나의 서브필드의 서스테인 기간에서 인가되는 마지막 서스테인 펄스(SUSL)와 그 다음 서브필드의 리셋 기간에서 인가되는 리 셋 펄스의 관계가 나타나 있다. 여기, 도 23에서는 마지막 서스테인 펄스(SUSL)가 스캔 전극(Y)으로 인가되는 경우의 예를 설명하고 있다. 그러나 이러한 도 23의 경우와는 다르게 마지막 서스테인 펄스(SUSL)가 서스테인 전극(Z)에도 인가될 수 있는 것이다.
(b)에는 마지막 서스테인 펄스(SUSL)를 제외한 다른 일반 서스테인 펄스 간의 인가시점간의 차이(Ws2)가 나타나 있다.
(a)를 살펴보면, 이러한 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 인가되는 리셋 펄스의 인가시점 간에는 Ws1의 시간차이가 있다.
이러한 (a)에서의 Ws1은 (b)에서의 Ws2보다 더 크게 설정된다.
이와 같이, (a)에서의 Ws1을 (b)에서의 Ws2보다 더 크게 하는 이유에 대해 첨부된 도 24를 참조하여 보다 자세히 살펴보면 다음과 같다.
도 24는 스캔 전극(Y) 또는 서스테인 전극(Z)으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 스캔 전극(Y)으로 인가되는 리셋 펄스의 인가시점간의 차이를 두 개의 서스테인 펄스의 인가시점간의 차이보다 더 크게 하는 이유에 대해 설명하기 위한 도면이다.
도 24를 살펴보면, 하나의 셀 내에서 복수의 전극, 예컨대 스캔 전극(Y), 서스테인 전극(Z), 데이터 전극(X) 상에 위치하는 벽 전하(2400)들과 셀 내의 공간에 위치하는 공간 전하(2401)들의 관계가 나타나 있다.
이러한 상황에서, 패널 주변의 온도가 상대적으로 높은 고온으로 상승하는 경우에 셀 내의 공간전하(2401)와 벽 전하(2400)의 재결합 비율이 증가한다.
그러면, 방전에 참여하는 벽전하의 절대양이 감소함으로써 방전이 발생해야할 셀에서 방전이 발생하지 않는 등의 오방전이 발생한다. 여기서, 전술한 공간전하(2401)는 셀 내의 공간에 존재하는 전하로서 전술한 벽 전하(2400)와는 달리 방전에 참여하지 않는 것이다.
예를 들면, 어드레스 기간에서 공간전하(2401)와 벽 전하(2400)의 재결합 비율이 증가하면 어드레스 방전에 참여하는 벽 전하(2400)의 양이 감소하여 어드레스 방전을 불안정하게 한다. 이러한 경우에는 어드레싱의 순서가 뒤쪽일수록 공간전하(2401)와 벽 전하(2400)가 재결합할 수 있는 시간이 충분하게 확보가 되기 때문에 어드레스 방전이 더욱 불안정하게 된다. 이에 따라, 어드레스 기간에서 온(On)된 셀이 서스테인 기간에서 오프(Off)되는 등의 고온 오방전이 발생한다.
또한, 패널 주변의 온도가 상대적으로 높을 경우에 서스테인 기간에 서스테인 방전이 발생하면 방전 시 공간전하(2401)의 속도가 빨라지게 되고, 이에 따라 공간전하(2401)와 벽 전하(2400)의 재결합 비율이 증가한다. 이에 따라, 어느 하나의 서스테인 방전 이후에 공간전하(2401)와 벽 전하(2400)의 재결합에 의해 서스테인 방전에 참여하는 벽 전하(2400)의 양이 감소한다. 그러면, 그 다음 서브필드에서의 방전을 불정하게 되는 것이다.
여기서, 서스테인 기간에서 마지막 서스테인 펄스(SUSL)의 인가이 종료되는 시점에서 다음 서브필드의 리셋 기간에서 리셋 펄스가 인가되는 시점까지의 기간을 충분히 길게 설정하면 마지막 서스테인 펄스(SUSL)의 인가 이후에 공간전하(2401)가 저감될 만큼의 충분한 시간이 확보된다. 이에 따라, 셀 내에서의 공간전하(2401)가 감소하는 것이다.
이에 따라, 셀 내에서의 공간전하(2401)의 양을 감소시키게 됨으로써, 패널 주변의 온도가 상대적으로 높은 고온인 경우에도 오방전의 발생을 억제시킬 수 있는 것이다.
특히, 도 6 내지 도 22에서 설명한 바와 같이 프레임의 서브필드 중 적어도 어느 하나의 서브필드에서 어드레스 기간에서 복수의 스캔 전극(Y)을 스캐닝(Scanning) 하는 순서가 서로 다른 복수개의 스캔 타입(Scan Type) 중 하나의 스캔 타입으로 스캔 전극(Y)을 스캐닝 하는 경우에, 특정한 스캔 전극(Y)의 스캔 순서가 빈번하게 변동될 수 있다. 이러한 경우에는 어드레스 기간에서 형성되는 셀 내의 벽 전하들의 분포가 스캔 순서가 일정한 경우에 비해 상대적으로 불안정해질 수 있다.
예를 들어, 도 8에서 제 3 스캔 전극(Y3)의 경우를 보면, 스캔 전극(Y)들이 제 1 스캔 타입(Type 1)으로 스캐닝 되는 경우에 이러한 제 3 스캔 전극(Y)의 스캐닝 순서는 3번째이고, 스캔 전극(Y)들이 제 2 스캔 타입(Type 2)으로 스캐닝 되는 경우에는 제 3 스캔 전극(Y3)의 스캔 순서는 2번째이고, 스캔 전극(Y)들이 제 3 스 캔 타입(Type 3)으로 스캐닝 되는 경우에는 제 3 스캔 전극(Y3)의 스캔 순서는 7번째이다. 이와 같이, 제 3 스캔 전극(Y3)의 스캐닝 순서가 빈번하게 변동되면 제 3 스캔 전극(Y3) 라인 상에 위치하는 셀 내에서 벽 전하의 분포가 불안정해지는 것이다.
이러한, 경우에 스캔 전극(Y) 또는 서스테인 전극(Z)으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스(SUSL)의 인가시점으로부터 그 다음 서브필드의 리셋 기간에서 스캔 전극(Y)으로 인가되는 리셋 펄스의 인가시점까지의 기간을 충분히 길게 하면, 즉 서스테인 기간에서 마지막 서스테인 펄스(SUSL)의 인가이 종료되는 시점에서 다음 서브필드의 리셋 기간에서 리셋 펄스가 인가되는 시점까지의 기간을 충분히 길게 설정하면, 전술한 제 3 스캔 전극(Y3) 라인 상에 위치하는 셀 들 내의 공간 전하를 충분히 감소시키게 되어, 이러한 제 3 스캔 전극(Y3) 라인 상에 위치하는 셀 들 내에서의 방전을 안정시키는 것이다.
여기서, 도 24의 설명을 마치고, 다시 도 23에 대해 설명하기로 한다.
여기서, (a)에서의 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 스캔 전극(Y)으로 인가되는 리셋 펄스의 인가시점간의 차이 Ws1은 (b)에서의 두 개의 일반 서스테인 펄스의 인가시점간의 차이 Ws2의 1배 초과 1000배 이하로 하는 것이 더욱 바람직하다. 즉, Ws2 < Ws1 ≤ 1000Ws2인 관계가 성립한다.
반면에, 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 스캔 전극(Y)으로 인가되는 리셋 펄스의 인가시점간의 차이를 100㎲이상 1㎳이하로 하는 것도 바람직한 것이다.
여기서, 마지막 서스테인 펄스(SUSL)의 펄스폭은 d2로서 다른 일반 서스테인 펄스의 펄스폭 d1과 대략 동일하게 설정된다.
이와 같이, 펄스폭이 다른 일반 서스테인 펄스의 폭과 동일한 마지막 서스테인 펄스(SUSL)의 인가이 종료된 이후에 스캔 전극(Y)의 전압이 그라운드 레벨(GND)로 Ws1의 기간 동안 유지됨으로써 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 인가되는 리셋 펄스의 인가시점간의 시간 차이를 발생시키는 것이다.
결국, 여기 도 23에서는 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 스캔 전극(Y)으로 인가되는 리셋 펄스의 인가시점간의 차이는, 마지막 서스테인 펄스(SUSL)의 인가이 종료된 이후에 스캔 전극(Y)의 전압이 그라운드 레벨(GMD)의 전압을 유지하는 기간이므로, 스캔 전극(Y)의 전압이 그라운드 레벨(GND)의 전압을 유지하는 기간의 길이가 100㎲이상 1㎳이하인 것이 바람직한 것이다.
여기서, 마지막 서스테인 펄스(SUSL)의 인가이 종료된 이후에서 다음 서브필드의 리셋 기간 시점까지의 기간을 100㎲이상으로 한 이유는, 즉 하한 임계치를 100㎲로 설정한 이유는 플라즈마 디스플레이 패널의 서스테인 방전 시 발생된 공간 전하를 충분히 감소시킬 수 있도록 하기 위한 것이고, 마지막 서스테인 펄스(SUSL)의 인가이 종료된 시점에서 다음 서브필드의 리셋 기간 시점까지의 기간을 1㎳이하로 한 이유, 즉 상한 임계치를 1㎳로 설정한 이유는 플라즈마 디스플레이 패널의 서스테인 구동 시 서스테인 기간의 동작 마진을 확보하기 위해서이다.
또한, 여기 도 23에서는 어느 하나의 서브필드에서만 (a)의 Ws1을 (b)의 Ws2보다 더 크게 설정하는 것을 설명하고 있지만, 보다 바람직하게는 프레임에 포함된 모든 서브필드에서 (a)의 Ws1을 (b)의 Ws2보다 더 크게 설정하는 것이다.
예를 들어, 한 프레임이 총 12개의 서브필드를 포함하는 경우에, 이러한 12개의 모든 서브필드에서 스캔 전극(Y) 또는 서스테인 전극(Z)으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 스캔 전극(Y)으로 인가되는 리셋 펄스의 인가시점간의 차이를 두 개의 서스테인 펄스의 인가시점간의 차이보다 더 크게 한다.
여기서, 전술한 도 23의 설명에서의 서스테인 펄스의 인가시점에 대해 첨부된 도 25를 참조하여 보다 상세히 살펴보면 다음과 같다.
도 25는 서스테인 펄스의 인가시점에 대해 보다 상세히 설명하기 위한 도면이다.
도 25를 살펴보면, 상기 마지막 서스테인 펄스의 인가시점은 마지막 서스테인 펄스(SUSL)의 전압이 최저 전압(Vmin)으로부터 상승하면서 최대 전압(Vmax)의 대략 10%(Vmax/10)이상이 되는 시점인 것이 바람직하다.
또한, 도시하지는 않았지만, 전술한 마지막 서스테인 펄스(SUSL)의 인가이 종료된다는 의미는 마지막 서스테인 펄스(SUSL)의 전압이 대략 최대 전압의 10%이하로 되었을 경우를 의미한다. 즉, 마지막 서스테인 펄스(SUSL)의 최대 전압이 200V라고 가정하면, 이러한 마지막 서스테인 펄스(SUSL)의 전압이 대략 20V이하가 되었을 경우를 마지막 서스테인 펄스(SUSL)의 인가이 종료되었다고 한다.
이상에서는 마지막 서스테인 펄스(SUSL)의 인가이 종료된 시점부터 그 다음 서브필드의 리셋 기간에서 인가되는 리셋 펄스의 인가시점까지에서 해당하는 전극, 예컨대 도 23에서는 스캔 전극(Y)의 전압을 그라운드 레벨(GND)의 전압으로 유지함으로써, 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 인가되는 리셋 펄스의 인가시점간의 차이를 조절하였다.
그러나, 이와는 다르게 마지막 서스테인 펄스(SUSL)의 펄스 폭을 조절함으로써, 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 인가되는 리셋 펄스의 인가시점간의 차이를 조절하는 것도 가능한데, 이를 첨부된 도 26을 참조하여 살펴보면 다음과 같다.
도 26은 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 인가되는 리셋 펄스의 인가시점간의 차이를 조절하는 또 다른 방법에 대해 설명하기 위한 도면이다.
도 26을 살펴보면, (a)에는 어느 하나의 서브필드의 서스테인 기간에서 인가되는 마지막 서스테인 펄스(SUSL)와 그 다음 서브필드의 리셋 기간에서 인가되는 리셋 펄스의 관계가 나타나 있다. 여기, 도 26에서도 전술한 도 23과 마찬가지로 마지막 서스테인 펄스(SUSL)가 스캔 전극(Y)으로 인가되는 경우의 예를 설명하고 있다. 그러나 이러한 도 26의 경우와는 다르게 마지막 서스테인 펄스(SUSL)가 서스테인 전극(Z)에도 인가될 수 있는 것은 당연하다.
(b)에는 도 23과 마찬가지로 마지막 서스테인 펄스(SUSL)를 제외한 다른 일반 서스테인 펄스 간의 인가시점간의 차이(Ws2)가 나타나 있다.
(a)를 살펴보면, 이러한 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 인가되는 리셋 펄스의 인가시점 간에는 Ws3의 시간차이가 있다.
이러한 (a)에서의 Ws3은 (b)에서의 Ws2보다 더 크게 설정된다.
다만, 여기 도 26에서는 전술한 도 23과는 다르게 마지막 서스테인 펄스(SUSL)의 인가시점과 그 다음 서브필드의 리셋 기간에서 인가되는 리셋 펄스의 인가시점 간의 차이가 마지막 서스테인 펄스(SUSL)의 펄스폭이 증대되어 발생되는 것이다.
다르게 표현하면, 마지막 서스테인 펄스(SUSL)의 폭(d3)은 다른 서스테인 펄스의 폭(d21보다 더 큰 것이다.
여기서, 전술한 마지막 서스테인 펄스(SUSL)의 폭은 100㎲이상 1㎳이하인 것이 바람직하다.
여기서, 마지막 서스테인 펄스(SUSL)의 펄스폭을 100㎲이상으로 한 이유는, 즉 하한 임계치를 100㎲로 설정한 이유는 플라즈마 디스플레이 패널의 서스테인 방전 시 발생된 공간전하를 충분히 감소시킬 수 있도록 하기 위한 것이고, 마지막 서스테인 펄스(SUSL)의 펄스폭을 1㎳이하로 한 이유, 즉 상한 임계치를 1㎳로 설정한 이유는 플라즈마 디스플레이 패널의 서스테인 구동 시 서스테인 기간의 동작 마진을 확보하기 위해서이다.
이와 같이, (a)에서의 Ws3을 (b)에서의 Ws2보다 더 크게 하는 이유는 전술한 도 23에서와 동일하게 셀 내의 공간 전하를 감소시키기 위해서이다. 이에 대해서는 도 23 내지 24의 설명을 통해 상세히 설명하였으므로 더 이상의 중복되는 설명은 생략한다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범 위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 장치 및 그의 구동 방법은 복수의 스캔 타입 중 어느 하나로 스캔 전극(Y)들을 스캐닝 함으로써, 과도한 변위 전류가 발생하는 것을 방지하고, 이에 따라 데이터 드라이버 집적회로의 전기적 손상을 방지하는 효과가 있다.
또한, 서스테인 기간에서 마지막 서스테인 펄스(SUSL)의 인가시점부터 그 다음 서브필드의 리셋 기간까지의 기간을 길게 조절하여 패널의 온도에 따른 오방전의 발생을 억제하는 효과가 있다.

Claims (27)

  1. 복수의 스캔 전극과, 상기 스캔 전극과 나란한 방향으로 형성되는 복수의 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 데이터 전극을 포함하는 플라즈마 디스플레이 패널과,
    프레임의 서브필드 중 적어도 어느 하나의 서브필드에서는 어드레스 기간에서 상기 복수의 스캔 전극을 스캐닝(Scanning) 하는 순서가 서로 다른 복수개의 스캔 타입(Scan Type) 중 하나의 스캔 타입으로 상기 스캔 전극을 스캐닝하고, 상기 어드레스 기간 이후의 서스테인 기간에서는 상기 스캔 전극으로 서스테인 펄스를 공급하는 스캔 구동부;
    상기 하나의 스캔 타입에 대응하여 상기 데이터 전극으로 데이터 펄스를 인가하는 데이터 구동부; 및
    상기 서스테인 기간에서 상기 서스테인 전극으로 서스테인 펄스를 공급하는 서스테인 구동부를 포함하며,
    상기 스캔 구동부 또는 상기 서스테인 구동부는
    상기 스캔 구동부가 공급하는 서스테인 펄스 또는 상기 서스테인 구동부가 공급하는 서스테인 펄스 중 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 인가시점간의 차이를 두 개의 상기 서스테인 펄스의 인가 시점간의 차이보다 더 크게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 마지막 서스테인 펄스의 인가시점은
    상기 마지막 서스테인 펄스의 전압이 상승하면서 최대 전압의 10%이상이 되는 시점인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 스캔 구동부 또는 상기 서스테인 구동부는
    상기 프레임의 모든 서브필드에서 상기 스캔 전극 또는 상기 서스테인 전극으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 인가시점간의 차이를 두 개의 상기 서스테인 펄스의 인가시점간의 차이보다 더 크게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 인가시점간의 차이는 두 개의 상기 서스테인 펄스의 인가시점간의 차이의 1배 초과 1000배 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  12. 제 1 항에 있어서,
    상기 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 인가시점간의 차이는 100㎲이상 1㎳이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  13. 제 1 항에 있어서,
    상기 마지막 서스테인 펄스의 폭은 다른 서스테인 펄스의 폭보다 더 큰 것을 특징으로 하는 플라즈마 디스플레이 장치.
  14. 제 13 항에 있어서,
    상기 마지막 서스테인 펄스의 폭은 100㎲이상 1㎳이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  15. 제 1 항에 있어서,
    상기 스캔 전극 또는 상기 서스테인 전극으로 인가되는 상기 마지막 서스테인 펄스의 폭은 다른 서스테인 펄스 중 적어도 어느 하나의 서스테인 펄스의 폭과 대략 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.
  16. 제 15 항에 있어서,
    상기 스캔 전극 또는 상기 서스테인 전극으로 인가되는 상기 마지막 서스테인 펄스의 인가이 종료된 이후에 상기 스캔 전극 또는 상기 서스테인 전극의 전압은 그라운드 레벨(GND)의 전압을 유지하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  17. 제 16 항에 있어서,
    상기 스캔 전극 또는 상기 서스테인 전극의 전압은 그라운드 레벨(GND)의 전압을 유지하는 기간의 길이는 100㎲이상 1㎳이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  18. 복수의 스캔 전극과, 상기 스캔 전극과 나란한 방향으로 형성되는 복수의 서스테인 전극과, 상기 스캔 전극 및 상기 서스테인 전극과 교차하는 데이터 전극을 포함하는 플라즈마 디스플레이 패널과,
    프레임의 서브필드 중 적어도 어느 하나의 서브필드에서는 어드레스 기간에서 입력되는 영상 데이터의 데이터 패턴 중 제 1 데이터 패턴과 다른 제 2 데이터 패턴에서는 상기 복수의 스캔 전극의 스캔 순서를 상기 제 1 데이터 패턴인 경우와 다르게 하여 상기 스캔 전극을 스캐닝 하고, 상기 복수의 스캔 전극의 스캔 순서에 대응하여 상기 데이터 전극으로 데이터 펄스를 인가하며, 상기 어드레스 기간 이후의 서스테인 기간에서는 상기 스캔 전극 또는 상기 서스테인 전극으로 인가되는 서스테인 펄스 중 마지막 서스테인 펄스의 인가시점과 그 다음 서브필드의 리셋 기간에서 상기 스캔 전극으로 인가되는 리셋 펄스의 인가시점간의 차이를 두 개의 상기 서스테인 펄스의 인가시점간의 차이보다 더 크게 하는 구동부;
    를 포함하는 플라즈마 디스플레이 장치.
  19. 삭제
  20. 삭제
  21. 제 1 항에 있어서,
    상기 스캔 구동부는
    입력되는 영상 데이터에 대응하여 상기 복수개의 스캔 타입 중 상기 데이터 구동부의 스위칭 횟수가 가장 작은 하나의 스캔 타입에 관련하여 상기 복수의 스캔 전극에 스캔 신호를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  22. 제 21 항에 있어서,
    상기 데이터 구동부의 스위칭 횟수는 상기 영상 데이터의 전압 레벨이 변경되는 횟수인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  23. 제 1 항에 있어서,
    상기 복수개의 스캔 타입 중 적어도 하나는 홀수번째 스캔 전극들과 짝수번째 스캔 전극들에 각각 연속하여 스캔 신호를 인가하는 타입인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  24. 제 1 항에 있어서,
    상기 스캔 구동부는
    한 영상 프레임의 각 서브필드마다 입력되는 영상 데이터에 대응하여 상기 복수개의 스캔 타입 중 상기 데이터 구동부의 스위칭 횟수가 가장 적은 하나의 스캔 타입으로 상기 복수의 스캔 전극에 스캔 신호를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  25. 제 1 항에 있어서,
    상기 복수개의 스캔 타입 중 적어도 하나는 하나의 스캔 전극군에 포함된 스캔 전극들에 연속하여 스캔 신호를 인가하는 타입인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  26. 제 1 항에 있어서,
    상기 스캔 구동부는
    입력되는 영상 데이터에 대응하여 상기 데이터 구동부의 스위칭 횟수가 임계 값 이하인 스캔 타입 중 적어도 하나의 스캔 타입으로 상기 스캔 전극에 스캔 신호를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  27. 제 1 항에 있어서,
    상기 복수개의 스캔 타입 중 제 1 스캔 타입은 복수의 스캔 전극에 순차적으로 스캔 신호를 인가하는 타입이고,
    상기 스캔 구동부는
    입력되는 영상 데이터에 대응하여 상기 제 1 스캔 타입에 관련한 상기 데이터 구동부의 스위칭 횟수가 임계 값 이하인 경우에 상기 제 1 스캔 타입으로 상기 스캔 전극에 스캔 신호를 인가하고, 입력되는 영상 데이터에 대응하여 상기 제 1 스캔 타입에 관련한 상기 데이터 구동부의 스위칭 횟수가 임계 값 이상인 경우에 상기 제 1 스캔 타입과 복수의 스캔 전극에 스캔 신호를 인가하는 순서가 다른 제 2 스캔 타입으로 상기 복수의 스캔 전극에 스캔 신호를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020050090172A 2004-11-19 2005-09-27 플라즈마 디스플레이 장치 및 그의 구동 방법 KR100726647B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050090172A KR100726647B1 (ko) 2005-09-27 2005-09-27 플라즈마 디스플레이 장치 및 그의 구동 방법
US11/280,224 US7639214B2 (en) 2004-11-19 2005-11-17 Plasma display apparatus and driving method thereof
EP05257147A EP1659561B1 (en) 2004-11-19 2005-11-21 Plasma display apparatus and driving method thereof
JP2005336416A JP2006146233A (ja) 2004-11-19 2005-11-21 プラズマディスプレイ装置及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050090172A KR100726647B1 (ko) 2005-09-27 2005-09-27 플라즈마 디스플레이 장치 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20070035385A KR20070035385A (ko) 2007-03-30
KR100726647B1 true KR100726647B1 (ko) 2007-06-11

Family

ID=43656531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090172A KR100726647B1 (ko) 2004-11-19 2005-09-27 플라즈마 디스플레이 장치 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR100726647B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10341199A (ja) 1997-06-10 1998-12-22 Nec Corp 無線携帯端末
KR20050042372A (ko) * 2003-11-03 2005-05-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10341199A (ja) 1997-06-10 1998-12-22 Nec Corp 無線携帯端末
KR20050042372A (ko) * 2003-11-03 2005-05-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
KR20070035385A (ko) 2007-03-30

Similar Documents

Publication Publication Date Title
KR100829019B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
EP1622117B1 (en) Apparatus and method for driving plasma display panel
KR100793094B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
US8508555B2 (en) Plasma display device
EP1659561B1 (en) Plasma display apparatus and driving method thereof
KR100645791B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100774913B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100667326B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100829249B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20070034907A (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100726647B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100820972B1 (ko) 플라즈마 디스플레이 장치
KR100737184B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
CN100458889C (zh) 等离子显示设备及其驱动方法
KR20070041269A (ko) 플라즈마 디스플레이 장치
KR100646319B1 (ko) 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치
KR100675323B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20070045865A (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
JP2010197903A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee