KR100725135B1 - 시스템 온 칩 - Google Patents

Abstract

본 발명은 시스템 온 칩에 관한 것으로서, 특히, 본 발명은 SOC(System On a Chip)의 칩 내부의 신호를 관찰함으로써 보다 정확한 검증 결과를 보일 수 있도록 하기 위해 두 가지 보드 즉, 레퍼런스 보드(reference board) 보드와 테스트 보드(board under test)를 구비한다. 먼저, 레퍼런스 보드는 검증하고자 하는 코어에 해당되는 실제 칩으로 구성된 응용보드를 말하여, 테스트 보드는 SOC가 FPGA로 구현되어 검증이 되어야 하는 보드를 일컫는다. 이러한 두가지 보드를 사용하면 레퍼런스 보드에서는 이미 검증된 코어 사이의 신호를 추출할 수 있고, 테스트보드에서는 FPGA의 외부 핀들을 이용하여 역시 설계된 코어 사이의 신호를 추출할 수 있다. 따라서, 이들 두가지 신호를 정해진 간격마다 비교함으로써 동일한 동작으로 수행하는지를 판단할 수 있다.

Description

시스템 온 칩{System on a chip}

도 1은 본 발명에 따른 시스템 온 칩에 관한 구성도.

도 2는 본 발명에 따른 시스템 온 칩의 다른 실시예.

〈도면의 주요 부분에 대한 부호의 설명〉

100 : 레퍼런스 보드 110~140 : 칩

200 : 버스 모니터링 로직 300 : 테스트 보드

310~330 : 코어

본 발명은 시스템 온 칩에 관한 것으로서, 특히, 호환성을 갖는 코어를 포함한 IP(Intellectual Property)를 기본 블록으로 사용하는 SOC(System On a Chip) 설계시 이들 각 IP간의 동작을 검증하기 위한 시스템 온 칩에 관한 것이다.

현재까지 SOC는 IP에서 제공하는 동작 모델이나 HDL(Hardware Description Language) 모델을 시뮬레이션을 통해 기본적인 동작을 검증한 후에, FPGA(Field Programmable Gate Array)로 제작되어 보다 크기가 큰 응용프로그램을 수행함으로써 검증하는 것이 일반적이었다.

여기서, FPGA는 프로그램이 가능한 로직 칩의 한 형태로서, 수천 개의 게이트를 지원하고, 집적회로의 설계의 프로토타입 제작용으로 사용되며, 일단 설계가 확정되면 성능을 높이기 위해 영구 전자회로를 가진 칩들로 생산된다.

그러나, 이러한 종래의 SOC은 칩 외부 신호들만을 관찰할 수 있도록 되어 있었기 때문에, 여러 개의 코어가 하나의 SOC으로 구현되는 경우에는 각 코어간의 신호들을 관찰하기에는 어려움이 많은 문제점이 있다.

본 발명은 시스템 온 칩에 관한 것으로서, 특히, 호환성을 갖는 코어를 포함한 IP(Intellectual Property)를 기본 블록으로 사용하는 SOC(System On a Chip) 설계시 이들 각 IP간의 동작을 검증하기 위한 시스템 온 칩을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 시스템 온 칩은, 검증하고자 하는 코어에 해당하는 실제 칩으로 구성된 레퍼런스 보드와, 칩 내부의 코어 사이의 신호를 검증하기 위한 테스트 보드 및 레퍼런스 보드와 테스트 보드 사이의 신호를 정해진 간격으로 비교하여 모니터링 하는 버스 모니터링 수단으로 구성됨을 특징으로 한다.

본 발명은 SOC 내부의 신호 즉, 각 코어 사이의 신호를 관찰함으로써 보다 정확한 검증 결과를 보일 수 있는데, 본 발명의 검증방법을 따르기 위해서는 우선 두 가지 보드인 레퍼런스 보드 및 테스트 보드가 필요하다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

본 발명은 다음의 2가지를 가정하는데, 첫째, 사용되는 IP에는 호환성의 코어가 포함되어야 하고, 둘째, 각 IP들과 동일한 기능을 수행하는 실제 칩들이 존재해야 한다는 것이다.

도 1은 본 발명에 따른 시스템 온 칩의 구성을 나타낸다.

도 1을 보면, 본 발명은 레퍼런스 보드(100), 테스트 보드(300) 및 레퍼런스 보드(100)와 테스트 보드(100) 사이의 버스를 모니터링 하는 버스 모니터링 로직으로 구성된다.

먼저, 레퍼런스 보드(100)는 검증하고자 하는 코어에 해당되는 실제 칩으로 구성된 응용보드를 말하며, 테스트 보드(200)는 SOC이 FPGA로 구현되어 검증이 되어야 하는 보드를 일컫는다.

이러한 두 가지 보드를 사용하면 레퍼런스 보드(100)에서는 이미 검증된 코어 사이의 신호를 추출할 수 있고, 테스트 보드(200)에서는 FPGA의 외부 핀들을 이용하여 설계된 코어 사이의 신호를 추출할 수 있다.

여기서, 레퍼런스 보드(100)의 칩1~칩4(110~140)는 모두 실제적인 칩을 나타내며, 테스트 보드(300)의 코어2(320), 코어3(310), 코어4(330)는 칩에 대응되어 사용되는 IP 코어를 나타낸다.

또한, 버스 모니터링 로직(200)은 레퍼런스 보드(100)와 테스트 보드(300)에서 비교하고자 하는 신호와 연결되어 있다.

두 보드(100,300)가 동일한 클럭을 사용하여 동작함에 따라 이 버스 모니터링 로직(200)에는 각 신호에 관한 정보 및 칩5(340)에 관한 정보가 모이게 된다.

일정한 클럭 간격을 두고 이들 신호를 비교하여 테스트 보드의 각 코어들이 올바로 동작함으로 검증한다.

이때, 만일 일치하지 않는 신호가 발견되면, 클럭을 인엑티브(Inactive)하거나 마스크(mask) 시킴으로써 두 보드가 더 이상 동작하지 않도록 한다.

본 발명에서는 레퍼런스 보드(100)에서 칩2(120),칩3(130),칩4(140)를 하나의 SOC칩으로 구성하고자 하는 예를 나타낸다.

버스 모니터링 로직(200)은 칩(110~140)이나 코어(310~330) 간에 변화하는 신호를 모니터링하고 비교하는 회로이다.

레퍼런스 보드(100)에서는 각 칩은 실제 칩이므로 보드 상에서 간단히 와이어를 버스 모니터링 로직에 연결함으로써 각 칩간에 교환되는 신호의 형태와 내용을 파악할 수 있다.

반면에, 테스트 보드(300)에서는 코어2(320),코어3(310),코어4(330)가 하나의 FPGA로 구현되었기 때문에, 이들 코어간에 교환되는 신호는 FPGA에 외부 핀으로 할당되어 외부에서 버스 모니터링 로직(200)에 연결된다.

여기서, 코어간의 신호의 숫자에 따라 테스트 보드(300)에서 사용되는 FPGA의 개수는 한 개 이상이 될 수 있는데, 신호가 FPGA에서 사용 가능한 핀 수를 초과할 경우에는 코어들을 적절하게 분배하여 별도의 FPGA로 이동할 수 있다.

이때, 두 보드(100,300)에서 버스 모니터링 로직(200)으로 연결되는 신호는 각각 동일한 신호이어야 한다.

또한, 버스 모니터링 로직(200)에서는 어떤 신호를 언제, 어떠한 방법으로 모니터링하고 비교할 것인가가 관건인데, 이는 실제 칩에서 검사가 가능하다면 비교하고자 하는 신호는 어떤 신호든지 가능하게 된다.

이때, 비교하고자 하는 신호의 개수가 많아 버스 모니터링 로직(200)이 복잡하게 되는 경우에는 비교 대상 신호도 역시 적절하게 분배할 수 있다.

이렇게 결정된 신호들은 보드 클럭이나 MCU(Micro control unit)의 클럭을 기준으로 일정한 클럭 사이에서 비교되는데, 보드 클럭을 사용하는 경우에는 구현이 용이하지만, 각 칩이나 코어를 제어하기가 쉽지 않게 된다.

반면에, MCU의 클럭을 사용하면, 모든 칩이나 코어를 제어하기는 용이하지만, 원래의 응용프로그램에 신호를 모니터링하고 비교하는 루틴을 추가해야 하는 어려움이 있다.

따라서, 이런 동작을 수행하는 버스 모니터링 로직(200)은 비교 대상 신호의 추가, 삭제가 용이하도록 하기 위해 별도의 FPGA로 구현된다.

여기서, 버스 모니터링 로직(200)의 별도의 FPGA 대신에 매우 단순한 XOR회로로 대체될 수 있는데, XOR회로의 입력은 레퍼런스 보드(100)에 연결된 레퍼런스 신호와 테스트 보드(300) 사이에 연결된 실험 대상 신호가 된다.

또한, 버스 모니터링 로직(200)은 두 신호를 비교하여 만일 틀린 신호가 발견되는 즉시, 사용한 클럭을 인엑티브(inactive) 또는 마스크(mask) 시킴으로써 두 보드가 더 이상 진행하지 않도록 제어한다.

한편, 본 발명은 MP3디코더 칩을 설계 또는 검증할 때 사용될 수 있다.

도 2는 이러한 본 발명의 다른 실시예에 해당되는 블록도이다.

먼저, 레퍼런스 보드(400)에서는 이미 검증된 80C51 MCU(420), MP3 디코더(410), DAC(Digital to Analog Converter)와 ADC(Analog to Digital Converter)가 내장된 코덱(CODEC;430)으로 구성된다.

그리고, 테스트 보드(500)는 MP3디코더(510), MCU(520), DAC(530) 및 ADC(540)으로 구성되고 이들을 하나의 SOC으로 구현하기 위해서 각 칩에 해당되는 IP가 FPGA로 구현되어 있다.

따라서, 레퍼런스 보드(400)의 버스 처리 로직(440)과, 테스트 보드(500)의 버스 처리 및 모니터링 로직(550)에 의해 검증을 수행할 수 있게 된다.

이상에서 설명한 바와 같이, 본 발명은 호환성의 칩을 포함한 SOC 설계를 가정했기 때문에 이미 검증된 레퍼런스 보드와 어플리케이션 소프트웨어를 사용하여 새로운 칩 설계시 대두되는 레퍼런스 보드와 소프트웨어 구현 작업이 별도로 요구되지 않고, SOC 설계후 FPGA로 구현하여 검증이 가능하도록 하는 효과를 제공한다.

Claims (7)

1. 검증하고자 하는 코어에 해당하는 실제 칩으로 구성된 레퍼런스 보드;

   상기 칩 내부의 코어 사이의 신호를 검증하기 위한 테스트 보드; 및

   상기 레퍼런스 보드와 테스트 보드 사이의 신호를 정해진 간격으로 비교하여 모니터링 하는 버스 모니터링 수단으로 구성됨을 특징으로 하는 시스템 온 칩.
2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.

   제 1항에 있어서, 상기 테스트 보드는

   상기 칩이 FPGA로 구성됨을 특징으로 하는 시스템 온 칩.
3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.

   제 1 항에 있어서, 상기 테스트 보드는

   상기 버스 모니터링 수단에서 비교하고자 하는 코어간의 숫자에 따라 사용되는 FPGA의 개수가 달라짐을 특징으로 하는 시스템 온 칩.
4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.

   제 1 항에 있어서, 상기 테스트 보드는

   복수개의 코어로 구성된 하나의 FPGA로 구성되어 각 코어간의 교환 신호는 FPGA와 외부 핀으로 할당됨을 특징으로 하는 시스템 온 칩.
5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.

   제 1 항에 있어서, 상기 버스 모니터링 수단은

   상기 레퍼런스 보드와 테스트 보드로부터 동일한 신호가 입력됨을 특징으로 하는 시스템 온 칩.
6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.

   제 1 항에 있어서, 상기 버스 모니터링 수단은

   XOR회로로 구성됨을 특징으로 하는 시스템 온 칩.
7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.

   제 1 항에 있어서, 상기 버스 모니터링 수단은

   FPGA로 구성됨을 특징으로 하는 시스템 온 칩.

Images