KR100720994B1 - Method for manufacturing of ultra-thin electric double layer capacitor - Google Patents
Method for manufacturing of ultra-thin electric double layer capacitor Download PDFInfo
- Publication number
- KR100720994B1 KR100720994B1 KR1020050096541A KR20050096541A KR100720994B1 KR 100720994 B1 KR100720994 B1 KR 100720994B1 KR 1020050096541 A KR1020050096541 A KR 1020050096541A KR 20050096541 A KR20050096541 A KR 20050096541A KR 100720994 B1 KR100720994 B1 KR 100720994B1
- Authority
- KR
- South Korea
- Prior art keywords
- double layer
- electric double
- layer capacitor
- current collector
- manufacturing
- Prior art date
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Abstract
대용량의 초박형 전기 이중층 캐패시터의 제조방법이 제공된다.A method of manufacturing a large capacity ultra thin electric double layer capacitor is provided.
본 발명에 따른 전기 이중층 캐패시터의 제조방법은 (a) 집전체 필름 상에 복수의 분극전극을 형성하는 단계; (b) 각 분극전극의 주위를 둘러싸는 가스켓을 설치하는 단계; (c) 세퍼레이터를 사이에 두고 상기 (a) 및 (b) 단계를 포함하는 공정에 의해 만들어진 두 개의 중간 생성물을 대향 배치하는 단계; (d) 상기 두 개의 중간 생성물이 일체화될 수 있도록 상기 두 개의 가스켓을 열융착시키는 단계; 및 (e) 길이 방향으로 배치된 복수의 기본 셀이 전기적으로 직렬로 연결되도록 상기 집전체 필름을 부분적으로 제거하는 단계를 포함한다.Method for manufacturing an electric double layer capacitor according to the present invention comprises the steps of (a) forming a plurality of polarizing electrodes on the current collector film; (b) installing a gasket surrounding the periphery of each polarizing electrode; (c) opposedly placing two intermediate products produced by the process comprising the steps (a) and (b) with a separator therebetween; (d) heat-sealing the two gaskets so that the two intermediate products can be integrated; And (e) partially removing the current collector film such that the plurality of basic cells arranged in the longitudinal direction are electrically connected in series.
전기 이중층 캐패시터, 집전체, 세퍼레이터, 가스켓, 분극전극 Electric double layer capacitors, current collectors, separators, gaskets, polarization electrodes
Description
도 1a는 종래의 전기 이중층 캐패시터의 기본 셀의 구성을 나타내는 도면이다.1A is a diagram showing the configuration of a basic cell of a conventional electric double layer capacitor.
도 1b는 도 1a의 기본 셀이 순차 적층되어 이루어진 종래의 전기 이중층 캐패시터의 구성을 나타내는 도면이다.FIG. 1B is a diagram illustrating a configuration of a conventional electric double layer capacitor in which the basic cells of FIG. 1A are sequentially stacked.
도 2는 본 발명의 바람직한 일 실시예에 따른 초박형 전기 이중층 캐패시터의 기본 셀 어레이의 구성을 나타내는 도면이다.2 is a view showing the configuration of a basic cell array of an ultra-thin electric double layer capacitor according to an embodiment of the present invention.
도 3은 본 발명의 바람직한 일 실시예에 따른 초박형 전기 이중층 캐패시터의 기본 셀 어레이의 제조방법의 일부를 개념적으로 나타내는 도면이다. 3 is a diagram conceptually illustrating a part of a method of manufacturing a basic cell array of an ultra-thin electric double layer capacitor according to an exemplary embodiment of the present invention.
본 발명은 초박형 전기 이중층 캐패시터의 제조방법에 관한 것으로서, 더욱 상세하게는 복수의 기본 셀이 길이 방향으로 배치된 기본 셀 어레이를 포함하는 전기 이중층 캐패시터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing an ultra-thin electric double layer capacitor, and more particularly, to a method of manufacturing an electric double layer capacitor including a base cell array in which a plurality of base cells are disposed in a longitudinal direction.
일반적인 캐패시터는 대향하는 두 개의 전극 사이에 유전체를 개재함으로써 그 재료가 가지는 유전율에 따라 캐패시터에 축적되는 정전용량이 결정된다. 그러나 전기 이중층 캐패시터는 유전체를 사용하는 다른 캐패시터와는 달리 고체와 액체의 다른 2층이 접한 그 계면에 정(+)과 부(-)의 전하가 매우 짧은 거리를 두고 분포됨으로써 캐패시터를 형성한다.In a typical capacitor, a dielectric material is interposed between two opposing electrodes to determine the capacitance accumulated in the capacitor according to the dielectric constant of the material. However, unlike other capacitors that use dielectrics, electric double layer capacitors form capacitors by distributing positive and negative charges at very short distances at the interface between two layers of solid and liquid.
이 계면에 분포된 층을 '전기 이중층(Electric Double layer)'이라 부르며 이것을 이용한 캐패시터를 전기 이중층 캐패시터로 분류한다.The layer distributed at this interface is called an electric double layer, and the capacitor using the same is classified as an electric double layer capacitor.
전기 이중층 캐패시터의 고체에는 표면적이 보다 큰 소재를 사용함으로써 전기 이중층을 많이 형성하여 보다 큰 용량을 얻을 수 있다. 따라서 전기 이중층 캐패시터에는 표면적이 1000㎡/g 이상이나 되는 활성탄 분말이나 활성탄 섬유를, 액체에는 희(希)황산 수용액 등을 각각 사용하여 종래의 캐패시터의 용량영역을 훨씬 초과하는 F(Farad) 단위의 고용량의 캐패시터를 얻을 수 있다.By using a material having a larger surface area for the solid of the electric double layer capacitor, a large capacity can be obtained by forming many electric double layers. Therefore, an activated carbon powder or activated carbon fiber having a surface area of 1000 m 2 / g or more for the electric double layer capacitor and a rare sulfuric acid aqueous solution are used for the liquid, respectively. A high capacity capacitor can be obtained.
이러한 전기 이중층 캐패시터는 전해콘덴서와 이차전지의 중간적인 특성을 갖는 에너지저장장치로써 급속충방전이 가능하며 높은 효율, 반영구적인 수명 특성으로 이차전지의 병용 및 대체 가능한 에너지저장장치로 주목을 받고 있다. Such an electric double layer capacitor is an energy storage device having an intermediate characteristic between an electrolytic capacitor and a secondary battery, and thus can be rapidly charged and discharged.
도 1a는 종래의 전기 이중층 캐패시터의 기본 셀의 구성을 나타내는 도면이며, 도 1b는 도 1a의 기본 셀이 순차 적층되어 이루어진 종래의 전기 이중층 캐패시터의 구성을 나타내는 도면이다.FIG. 1A is a diagram illustrating a configuration of a basic cell of a conventional electric double layer capacitor, and FIG. 1B is a diagram illustrating a configuration of a conventional electric double layer capacitor formed by sequentially stacking the basic cells of FIG. 1A.
도 1a를 참조하면, 종래의 전기 이중층 캐패시터는 시트형 다공질의 세퍼레 이터(11; separator)와, 세퍼레이터(11)의 표면 및 이면에 상기 세퍼레이터와 두께 방향으로 맞추어 배치되는 한 쌍의 평판형 분극전극(12, 12)과, 이들 분극전극(12, 12)의 세퍼레이터(11)에 대한 반대측에 상기 분극전극(12, 12)과 두께 방향으로 맞추어 배치되는 한 쌍의 시트형 집전체(13, 13)와, 세퍼레이터(11) 및 분극전극(12, 12)의 두께 방향으로 직교하는 방향의 주위에 배치되는 동시에 집전체(13, 13) 사이에 개재된 프레임 형상의 가스켓(14)을 가지며, 내부에 전해액이 함유된 상태로 밀봉되는 기본 셀(10)을 구비하고 있다.Referring to FIG. 1A, a conventional electric double layer capacitor includes a sheet-shaped
종래의 전기 이중층 캐패시터는 원하는 내전압 및 정전용량을 얻기 위하여 도 1b에 도시된 바와 같이 상술한 구조의 기본 셀(10)을 직렬로 적층하여 구성된다.The conventional electric double layer capacitor is constructed by stacking the
도 1b를 참조하면, 전기 이중층 캐패시터(1)는 하나 이상의 기본 셀(10)로 이루어지는데, 여기에서는 기본 셀(10)을 5층 직렬로 적층시킨 복층 셀(20)을 예로 제시하고 있다. 기본 셀(10)의 두께 방향에서의 양 외측단의 집전체(12, 12)의 외측에 각각 리드 단자를 갖는 전극판(21)이 밀착되고, 이들 전체는 외장 패키지(22)로 외장되어 있다. 상기 외장 공정은 통상 감압 상태에서 행해진다.Referring to FIG. 1B, the electric double layer capacitor 1 is composed of one or more
리드 단자 부착 전극판(21)은 구리 표면에 땜납 도금을 실시하여 이루어지는 것으로, 평판형 전극판 본체(24)와, 그 전극판 본체(24)로부터 연장되는 띠모양의 리드 단자(25)를 가지고 있고, 전극판 본체(24)는 복층 셀(20)의 적층 방향에서의 양단의 집전체(13, 13)와 도전성 접착제 등을 통해 접합된다.The
외장 패키지(22)는 알루미늄과 수지를 복합시킨 라미네이트 필름으로 이루어 지고 있고, 절연성 수지가 외표면을 구성한다.The
그런데 이러한 적층형 전기 이중층 캐패시터(1)는 원하는 내전압 이상을 만족시키기 위해 다수의 기본 셀(10)을 그 집전체(13)를 접촉부로 하여 적층을 해야 하는 번거로움이 있을 뿐만 아니라, 적층에 의해 전기 이중층 캐패시터(1)의 두께가 두꺼워져서 협소한 공간에서 큰 용량의 캐패시터를 설치할 필요가 있는 경우, 이를 충족하기 어렵다는 문제점이 지적되었다. However, such a multilayered electric double layer capacitor 1 is not only cumbersome to stack a plurality of
본 발명은 위와 같은 종래의 문제점을 해결하기 위한 것으로서, 초박형 대용량의 전기 이중층 캐패시터의 제조방법을 제공하는 것을 그 목적으로 한다.The present invention is to solve the above-mentioned conventional problems, an object of the present invention to provide a method of manufacturing an ultra-thin large capacity electric double layer capacitor.
상기와 같은 목적 달성을 위해, 본 발명에 따른 전기 이중층 캐패시터의 제조방법은, (a) 집전체 필름 상에 복수의 분극전극을 형성하는 단계; (b) 각 분극전극의 주위를 둘러싸는 가스켓을 설치하는 단계; (c) 세퍼레이터를 사이에 두고 상기 (a) 및 (b) 단계를 포함하는 공정에 의해 만들어진 두 개의 중간 생성물을 대향 배치하는 단계; (d) 상기 두 개의 중간 생성물이 일체화될 수 있도록 상기 두 개의 가스켓을 열융착시키는 단계; 및 (e) 길이 방향으로 배치된 복수의 기본 셀이 전기적으로 직렬로 연결되도록 상기 집전체 필름을 부분적으로 제거하는 단계를 포함한다.In order to achieve the above object, the manufacturing method of the electric double layer capacitor according to the present invention, (a) forming a plurality of polarizing electrodes on the current collector film; (b) installing a gasket surrounding the periphery of each polarizing electrode; (c) opposedly placing two intermediate products produced by the process comprising the steps (a) and (b) with a separator therebetween; (d) heat-sealing the two gaskets so that the two intermediate products can be integrated; And (e) partially removing the current collector film such that the plurality of basic cells arranged in the longitudinal direction are electrically connected in series.
삭제delete
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment according to the present invention.
도 2는 본 발명의 바람직한 일 실시예에 따른 초박형 전기 이중층 캐패시터의 기본 셀 어레이의 구성을 나타내는 도면이다.2 is a view showing the configuration of a basic cell array of an ultra-thin electric double layer capacitor according to an embodiment of the present invention.
도 2를 참조하면, 전기 이중층 캐패시터의 기본 셀 어레이(20)는 복수의 기본 셀들(20a 내지 20f)이 길이 방향으로 배열된 구조이다. 본 실시예에서는 6개의 기본 셀(20a 내지 20f)이 길이 방향으로 배열된 예를 제시하고 있지만, 반드시 이에 한정되는 것은 아니며, 본 발명의 기술분야에 숙달된 자가 원하는 정전용량 및 내전압에 따라 기본 셀(20a 내지 20f)의 개수는 변경할 수 있다.Referring to FIG. 2, the
기본 셀(20a 내지 20f)은 세퍼레이터(21), 세퍼레이터(21)를 사이에 두고 형성된 한 쌍의 분극전극(22a, 22b), 세퍼레이터(21) 및 분극전극(22a, 22b)을 측면에서 지지하는 가스켓(24a, 24b) 및 분극전극(22a, 22b)의 외측 표면에 형성된 한 쌍의 집전체(23a, 23b)를 포함한다. The
세퍼레이터(21)로는 비전자전도성이며 이온투과성을 갖는 다공성 필름이 사용되는 것이 바람직하지만, 특별히 이에 한정되는 것은 아니다. 이러한 다공성 필름은 예를 들면, 폴리프로필렌, 폴리에틸렌 또는 유리섬유 등을 소재로 한 시트형 인 것을 들 수 있다.The
분극전극(22a, 22b)은 도전성이 있으며, 전해액에 대해 안정되고 또한 표면적이 큰 재료가 바람직하고, 예를 들면, 분말상 활성탄, 섬유상 활성탄, 이들 활성탄을 테플론, 페놀계 수지 등의 바인더에 의해 고형화된 고형상 분극전극에 전해액을 함침한 것이 사용될 수 있다. 전해액으로서는 황산이나 수산화칼륨 등을 물에 용해시킨 수용액계 전해액, 프로필렌카보네이트 등의 유기용매에 전해질로서 4급 암모니아염을 용해시킨 유기계 전해액이 사용된다.The polarizing
가스켓(24a, 24b)은 전기 이중층 캐패시터의 형상을 유지시켜 전해액의 누설을 방지함과 동시에 상·하 집전체(23a, 23b)끼리의 접촉에 의한 단락을 방지하는 것이다. 가스켓(3a, 3b)의 재질로는 예를 들면, ABS, 부틸고무, 폴리올레핀계 수지 등의 수지가 사용된다. The
집전체(23a, 23b)로는 스티렌-에틸렌-부틸렌-스티렌 공중합체 등의 수지 매트릭스에 탄소 입자 등의 도전성 입자를 분산시킨 구조의 도전성 필름을 사용할 수 있다.As the
본 발명의 특징에 따라, 기본 셀(20a 내지 20f)은 종래의 전기 이중층 캐패시터와 달리 두께 방향으로 적층되지 않고, 도시된 바와 같이, 길이 방향으로 배열되어 있으며, 기본 셀(20a 내지 20f)의 집전체(23a, 23b)가 부분적으로 제거되어 있다. According to a feature of the present invention, the
좀더 구체적으로 보면, 기본 셀(20a)의 일측 집전체(23b)는 인접한 다른 기본 셀(20b)의 일측 집전체(23b)와 길이 방향으로 연결되고, 상기 기본 셀(20a)의 타측 집전체(23a)는 상기 인접한 다른 기본 셀(20b)의 타측 집전체(23a)와 분리되어 있다. 기본 셀(20b)의 일측 집전체(23b)는 인접한 다른 기본 셀(20c)의 일측 집전체(23b)와 분리되어 있으며, 상기 기본 셀(20b)의 타측 집전체(23a)는 상기 인접한 다른 기본 셀(20c)의 타측 집전체(23a)와 길이 방향으로 연결되어 있다. More specifically, the one
본 실시예의 기본 셀 어레이(20)는 위와 같은 구조가 도시된 바와 같이 반복적으로 이어져 전기적으로 직렬 연결되는 구조를 갖게 된다. 이는 기본 셀(20a 내지 20f)가 평면 상에서 길이 방향으로 배열되어 있다는 점에서 다수의 기본 셀이 두께 방향으로 적층되는 종래의 전기 이중층 캐패시터와 구조상 명확히 구별되지만, 기본 셀들(20a 내지 20f)이 서로 전기적으로 직렬 연결된다는 점에서는 종래의 전기 이중층 캐패시터에서 적층된 기본 셀들이 전기적으로 직렬 연결되는 것과 같다.The
이하, 본 발명에 따른 전기 이중층 캐패시터의 제조방법의 실시예에 대해 첨부된 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, an embodiment of a method of manufacturing an electric double layer capacitor according to the present invention will be described.
도 3은 본 발명의 바람직한 일 실시예에 따른 초박형 전기 이중층 캐패시터의 기본 셀 어레이의 제조방법의 일부를 개념적으로 나타내는 도면이다. 3 is a diagram conceptually illustrating a part of a method of manufacturing a basic cell array of an ultra-thin electric double layer capacitor according to an exemplary embodiment of the present invention.
도 3a에 도시한 바와 같이, 먼저 집전체 필름(33) 상에 다수의 분극전극(32)을 형성한다. 분극전극(32)은, 예를 들면, 집전체 필름(33)의 상부에 마스크(미도시)를 설치하고 상기 마스크에 형성된 개구를 통해 분극전극(32)을 구성하는 물질, 예를 들면 분말상 활성탄 또는 섬유상 활성탄에 테플론 또는 페놀계 수지 등의 바인더를 혼합한 혼합액을 분사하여 소정의 패턴을 형성하고, 이를 열풍 등을 이용하 여 건조시킨 후, 롤러(미도시)를 이용하여 열압착하는 방법에 의해 형성될 수 있으나, 이에 한정될 필요는 없으며, 본 발명의 기술분야에 숙달된 자에 의해 다양한 응용이 가능하다. As shown in FIG. 3A, first, a plurality of
집전체 필름(33)은 탄소 분말을 함유하는 스티렌-에틸렌-부틸렌-스티렌 공중합체 수지로 이루어진 도전성 필름인 것이 바람직하지만, 이에 한정될 필요는 없다. The
분극전극(32)을 집전체 필름(33) 상에 형성한 후에, 도 3b에 도시된 바와 같이, 진공 중에서 분극전극(32)에 전해액을 주입한다. 전해액으로서는 황산이나 수산화칼륨 등을 물에 용해시킨 수용액계 전해액, 프로필렌카보네이트 등의 유기용매에 전해질로서 4급 암모니아염을 용해시킨 유기계 전해액을 사용할 수 있으나, 이에 한정되는 것은 아니다. 본 실시예에서는 후술하는 가스켓(34)의 설치 전에 전해액을 주입하였지만, 필요에 따라 가스켓(34)의 설치 후에 전해액을 주입하여도 좋다.After the
다음에, 도 3c에 도시된 바와 같이, 분극전극(32)을 수납할 수 있는 개구를 갖는 예를 들어 프레임 형상의 가스켓(34)을 설치한다. 가스켓(34)의 재질로는 예를 들면, ABS, 부틸고무, 폴리올레핀계 수지 등의 수지가 사용될 수 있다. 바람직하게는, 가스켓(34)의 재질은 무색 투명한 폴리올레핀계 수지이다.Next, as shown in Fig. 3C, for example, a frame-shaped
다음에, 도 3d에 도시된 바와 같이, 가스켓(34) 상에 세퍼레이터(31)를 설치한다. 이때, 인접한 세퍼레이터들(31, 31) 사이에 가스켓(34)의 상단 면의 일부가 노출될 수 있는 공간이 형성되는 것이 바람직하다.Next, as shown in FIG. 3D, a
다음에, 도 3e에 도시된 바와 같이, 도 3a 내지 도 3c의 공정에 의해 제조된 중간 생성물들을 세퍼레이터(31)를 사이에 두고 서로 대향하도록 설치한다. 그리고 세퍼레이터(31)를 사이에 두고 대향하는 가스켓(34, 34)이 서로 접합되도록 상기 중간 생성물들을 상하 방향으로 열압착하여 도 3f에 도시된 바와 같은 구조체를 제조한다.Next, as shown in FIG. 3E, intermediate products produced by the process of FIGS. 3A to 3C are installed to face each other with the
최종적으로, 도 3f에 도시된 구조체의 집전체(33, 33)를 상하 교대로 부분적으로 제거하여 도 3g에 도시된 바와 같은 기본 셀 어레이(30)를 제조한다. 이때, 절연성을 확보하기 위해 집전체(33, 33)가 제거되는 영역의 하부에 있는 가스켓(34, 34)의 일부도 함께 제거되는 것이 바람직하다. Finally, the
도시하지는 않았지만, 이렇게 형성된 기본 셀 어레이(30)의 양단에 배치된 기본 셀의 일측 집전체에 외부 전극을 부착하고, 이들을 패키징하면 본 발명에 따른 전기 이중층 캐패시터가 제조된다.Although not shown, an external electrode is attached to a current collector on one side of a base cell disposed at both ends of the
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다. Preferred embodiments of the present invention described above are disclosed for purposes of illustration, and those skilled in the art having various ordinary knowledge of the present invention may make various modifications, changes, and additions within the spirit and scope of the present invention. Additions should be considered to be within the scope of the following claims.
본 발명에 의하면, 특정 내전압 이상을 요구하는 초박형 전기 이중층 캐패시터의 제조가 용이하다.According to the present invention, it is easy to manufacture ultra-thin electric double layer capacitors that require more than a specific breakdown voltage.
또한, 본 발명에 따른 전기 이중층 캐패시터는 초박형이기 때문에 협소한 공간에 대용량의 캐패시터가 요구되는 경우에도 이를 충족할 수 있으며, 면 상에 용이하게 부착이 가능하다. In addition, since the electric double layer capacitor according to the present invention is ultra-thin, this can be satisfied even when a large capacity capacitor is required in a narrow space, and can be easily attached on a surface.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050096541A KR100720994B1 (en) | 2005-10-13 | 2005-10-13 | Method for manufacturing of ultra-thin electric double layer capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050096541A KR100720994B1 (en) | 2005-10-13 | 2005-10-13 | Method for manufacturing of ultra-thin electric double layer capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070040954A KR20070040954A (en) | 2007-04-18 |
KR100720994B1 true KR100720994B1 (en) | 2007-05-22 |
Family
ID=38176488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050096541A KR100720994B1 (en) | 2005-10-13 | 2005-10-13 | Method for manufacturing of ultra-thin electric double layer capacitor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100720994B1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100967916B1 (en) * | 2008-06-05 | 2010-07-06 | 캡솔루션 주식회사 | chip type electric double layer capacitor and making method therefor |
KR101107673B1 (en) * | 2010-01-18 | 2012-01-25 | (주)와이솔 | System and method for production of edlc |
KR101944904B1 (en) * | 2017-03-04 | 2019-02-01 | 에스에프에너지텍 주식회사 | Electrode with separating objects, Electric double layer capacitor cell and Energy storage device |
KR101944905B1 (en) * | 2018-07-30 | 2019-02-01 | 에스에프에너지텍 주식회사 | electric double layer capacitor with separating objects included electrodes |
KR101956267B1 (en) * | 2018-07-30 | 2019-03-08 | 에스에프에너지텍 주식회사 | Energy storage apparatus using electric double layer capacitor with separating objects included electrodes |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002175955A (en) | 2000-12-08 | 2002-06-21 | Iisuto:Kk | Dicing method and component manufacturing method |
JP2004327887A (en) | 2003-04-28 | 2004-11-18 | Sanyo Electric Co Ltd | Capacitor array or battery array |
-
2005
- 2005-10-13 KR KR1020050096541A patent/KR100720994B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002175955A (en) | 2000-12-08 | 2002-06-21 | Iisuto:Kk | Dicing method and component manufacturing method |
JP2004327887A (en) | 2003-04-28 | 2004-11-18 | Sanyo Electric Co Ltd | Capacitor array or battery array |
Also Published As
Publication number | Publication date |
---|---|
KR20070040954A (en) | 2007-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7468222B2 (en) | Electrochemical device | |
KR100644529B1 (en) | Separator sheet and method for manufacturing electric double layer capacitor using the same | |
JP2010003803A (en) | Electrochemical device and method for manufacturing therefor | |
KR100720994B1 (en) | Method for manufacturing of ultra-thin electric double layer capacitor | |
KR101060869B1 (en) | Electrical Double Layer Capacitor Packages | |
JP5823420B2 (en) | Supercapacitor module and method of manufacturing supercapacitor module | |
US20110002084A1 (en) | Chip-type electric double layer capacitor and method of manufacturing the same | |
JP2008186945A (en) | Electrical double-layer capacitor and manufacturing method of electrical double-layer capacitor | |
KR101141352B1 (en) | Electric double layer capacitor and method for manufacturing the same | |
KR100644528B1 (en) | Method for manufacturing stack type electric double layer capacitor | |
KR102013994B1 (en) | Super capacitor and manufacturing method thereof | |
US8422198B2 (en) | Electric double layer capacitor package and method of manufacturing the same | |
JP3648152B2 (en) | Storage element and method for manufacturing the same | |
JP2001284172A (en) | Electric double-layer capacitor | |
KR101101455B1 (en) | Electric double layer capacitor package and method for manufacturing the same | |
JP2007227425A (en) | Electric double layer capacitor | |
JP2010114365A (en) | Electric double layer capacitor and method of manufacturing the same | |
JP2002015954A (en) | Electric double-layer capacitor | |
JP2006049670A (en) | Electrochemical element | |
KR20230116599A (en) | Printed circuit board for battery pack capable of measuring temperature and manufacturing method therefor | |
JP2005079485A (en) | Electric double layer capacitor | |
JP2004335703A (en) | Electric double layer capacitor | |
JP2005353628A (en) | Electric double layer capacitor and its manufacturing method | |
JP2000348976A (en) | Electric double-layer capacitor | |
JP2008153516A (en) | Electric double layer capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100331 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |