KR100718960B1 - 유기 박막 트랜지스터 및 이의 제조방법 - Google Patents
유기 박막 트랜지스터 및 이의 제조방법 Download PDFInfo
- Publication number
- KR100718960B1 KR100718960B1 KR1020050063933A KR20050063933A KR100718960B1 KR 100718960 B1 KR100718960 B1 KR 100718960B1 KR 1020050063933 A KR1020050063933 A KR 1020050063933A KR 20050063933 A KR20050063933 A KR 20050063933A KR 100718960 B1 KR100718960 B1 KR 100718960B1
- Authority
- KR
- South Korea
- Prior art keywords
- heating element
- organic semiconductor
- forming
- semiconductor layer
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims description 35
- 238000010438 heat treatment Methods 0.000 claims abstract description 131
- 239000004065 semiconductor Substances 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000000151 deposition Methods 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 14
- 238000000813 microcontact printing Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 description 15
- 238000005137 deposition process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은, 기판, 기판 상에 위치하며 유기 반도체층을 포함하는 박막 트랜지스터, 기판과 박막 트랜지스터 사이에 위치하며 유기 반도체층과 대응하는 영역 상에 위치하도록 패터닝된 발열체를 포함하는 유기 박막 트랜지스터를 제공한다.
유기 박막 트랜지스터, 발열시트, 발열체, 유기 반도체
Description
도 1은 발열시트를 사용하여 기판(101)을 가열하면서 증착 소스(106)로부터 쉐도우 마스크(105)를 사용하여 유기 반도체 물질을 증착시키는 과정을 나타내는 본원 발명의 제1 실시예를 나타낸 도면이다.
도 2는 발열시트를 사용하여 기판을 가열하면서 증착 소스(206)로부터 쉐도우 마스크(205)를 사용하여 유기 반도체 물질을 증착시키는 과정을 나타내는 본원 발명의 제 2실시예를 나타낸 도면이다.
도 3은 발열시트를 사용하여 기판을 가열하면서 증착 소스(206)로부터 쉐도우 마스크(205)를 사용하여 유기 반도체 물질을 증착시키는 과정을 나타내는 본원 발명의 제 3실시예를 나타낸 도면이다.
도 4는 기판을 가열하기 위해 직접 기판에 발열체를 형성한 모습을 나타내는 도면이다.
도 5는 발열체가 기판면에 직접 형성된 유기 박막 트랜지스터를 나타낸 도면이다.
도 6은 발열체가 게이트 절연층 상에 형성되어 있는 유기 박막 트랜지스터를 나타낸 도면이다.
본 발명은 유기 반도체 물질의 전하 이동도 증가 등 소자의 성능 향상을 위한 유기 박막 트랜지스터 및 이의 제조방법에 관한 것이다.
고도의 정보화 시대가 진행되면서 대량의 정보 처리를 위한 소자와 이를 표시하기 위한 디스플레이 소자들이 빠른 속도로 개발되고 있다. 디스플레이 소자들은 기존의 브라운관에서 유기전계발광소자(organic light emitting diodes, OLED), 플라즈마 디스플레이 페널(PDP), 액정 디스플레이(LCD) 등 평면 표시소자로 급속히 바뀌어 가고 있다.
이중에서도 OLED는 자발광, 저전력 등의 장점으로 차세대 디스플레이로 중요성을 더해가고 있다. 이러한 OLED는 고해상도와 저전력의 장점을 가지는 능동구동방식(AMOLED)의 경우 각 픽셀당 트랜지스터를 필요로 하고 있다. 이 트랜지스터를 유기물을 이용한 소자로 제작할 경우 저비용과 유연성으로 인해 OLED는 더 많은 장점을 지니게 된다.
이 유기 트랜지스터 중에서 기존의 반도체 재료인 비정질(armorphous)실리콘 트랜지스터에 근접하는 성능을 보여주는 것이 유기물인 펜타센(pentacene)을 이용한 트랜지스터이다.
펜타센과 같은 저분자 유기 반도체 물질의 경우 유기 분자의 배향은 소자의 전하 이동도 향상에 매우 중요한 요소이다. 이때 유기 분자의 배향을 향상시키는 방법으로는 유기물 증착속도를 조절하는 방법, 게이트 절연층 위에 단분자막을 형성한 후 반도체막을 증착하는 방법, 반도체막 증착시 기판을 가열하는 방법 등이 있다.
특히 펜타센의 경우 기판 가열을 통한 유기 반도체층 형성은 전하 이동도 증가에 큰 효과가 있다. 따라서, 이러한 기판 가열 방법의 설계는 소자의 제작뿐만 아니라 증착 장비 제작시 많은 고려를 필요로 하는 중요한 부분이다.
본 발명은 유기 반도체층 증착시 기판을 가열하여 유기 반도체 물질의 전하 이동도 증가 등 소자의 성능 향상을 위한 유기 박막 트랜지스터 및 이의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은, 기판 상에 패터닝된 발열체를 형성하는 단계; 및 상기 발열체에 전원을 인가하여 열을 발생시키면서, 상기 발열체 상에 유기 반도체층을 포함하는 박막 트랜지스터를 형성하는 단계;를 포함하며, 상기 발열체는 상기 유기 반도체층에 대응되도록 패터닝된 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
삭제
삭제
삭제
삭제
삭제
상기 박막 트랜지스터를 형성하는 단계는, 상기 발열체 상에 보호막을 형성하는 단계; 상기 보호막 상에 게이트 전극, 게이트 절연층, 소스/드레인 전극을 차례로 형성하는 단계; 및 상기 발열체에 전원을 인가하여 열을 발생시키면서 상기 소스/드레인 전극과 전기적으로 연결되도록 상기 유기 반도체층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 박막 트랜지스터를 형성하는 단계는, 상기 발열체 상에 보호막을 형성하는 단계; 상기 보호막 상에 게이트 전극 및 게이트 절연층을 형성하는 단계; 상기 발열체에 전원을 인가하여 열을 발생시키면서 상기 게이트 절연층 상에 상기 유기 반도체층을 형성하는 단계; 상기 유기 반도체층과 전기적으로 연결되도록 소스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제조방법은 상기 박막 트랜지스터를 형성하는 단계 후, 상기 발열체에 전원을 인가하여 열을 발생시키면서 상기 유기 반도체층을 후속 열처리하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은, 기판 상에 게이트 전극 및 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 패터닝된 발열체를 형성하는 단계; 상기 발열체에 전원을 인가하여 열을 발생시키면서, 상기 발열체 상에 유기 반도체층을 형성하는 단계를 포함하며, 상기 발열체는 상기 유기반도체층과 대응되도록 패터닝된 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
상기 제조방법은 상기 발열체를 형성하는 단계 후, 상기 유기 반도체층을 형성하는 단계 전, 상기 발열체 상에 보호막을 형성하는 단계; 및상기 보호막 상에 소스/드레인 전극을 형성하는 단계를 더 포함할 수 있다.
상기 발열체를 형성하는 단계 후, 상기 발열체 상에 보호막을 형성하는 단계; 상기 발열체에 전원을 인가하여 열을 발생시키면서, 상기 보호막 상에 유기 반도체층을 형성하는 단계; 및 상기 유기 반도체층과 전기적으로 연결되도록 소스/드레인 전극을 형성하는 단계를 포함할 수 있다.
상기 제조방법은 유기 반도체층을 형성하는 단계 후, 상기 발열체에 전원을 인가하여 열을 발생시키면서 상기 유기 반도체층을 후속 열처리하는 단계를 더 포함할 수 있다.
상기 제조방법은 상기 증착과정이 완료된 후, 상기 발열체를 사용하여 후속 열처리하는 단계를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법일 수 있다.
상기 발열체는 쉐도우 마스크를 이용하여 저항 물질을 증착시켜서 형성할 수 있다.
상기 발열체는 용액 공정, 포토 공정 또는 스탬프를 이용한 마이크로 콘택 프린팅 방법을 이용하여 전극선을 형성함으로써 형성할 수 있다.
삭제
또한, 본 발명은 기판; 상기 기판 상에 위치하며, 유기 반도체층을 포함하는 박막 트랜지스터; 상기 기판과 박막 트랜지스터 사이에 위치하며, 상기 유기 반도체층과 일정 영역이 대응되도록 패터닝된 발열체를 포함하는 유기 박막 트랜지스터를 제공한다.
상기 박막 트랜지스터는 상기 게이트 전극, 상기 게이트 전극 상에 위치하는 게이트 절연층, 상기 게이트 절연층 상에 위치하는 소스/드레인 전극 및 상기 소스/드레인 전극과 전기적으로 연결되도록 위치하는 유기 반도체층을 포함하며,상기 발열체와 상기 게이트 전극 사이에 위치하는 보호막을 더 포함할 수 있다.
상기 박막 트랜지스터는 상기 게이트 전극, 상기 게이트 전극 상에 위치하는 게이트 절연층, 상기 게이트 절연층 상에 위치하는 유기 반도체층, 상기 유기반도체층과 전기적으로 연결되도록 위치하는 소스/드레인 전극을 포함하며,상기 발열체와 상기 게이트 전극 사이에 위치하는 보호막을 더 포함할 수 있다.
상기 유기 박막 트랜지스터는 기판상에 직접 발열체가 형성되어 있고, 발열체 위에 보호막이 증착되어 있으며, 게이트 전극, 게이트 절연층, 유기 반도체층이 형성되어 있고, 그 위에 소스/드레인 전극이 형성되어 있는 것을 특징으로 하는 유기 박막 트랜지스터일 수 있다.
또한 본 발명은, 기판; 상기 기판 상에 위치하는 게이트 전극; 상기 게이트 전극과 일정 영역이 대응되도록 위치하는 유기 반도체층; 상기 유기 반도체층과 상기 게이트 전극 사이에 위치하는 게이트 절연층; 상기 유기 반도체층과 전기적으로 연결되는 소스/드레인 전극; 및 상기 게이트 절연층 및 상기 유기 반도체층 사이에 위치하며 상기 유기 반도체층과 일정 영역이 대응되도록 패터닝된 발열체를 포함하는 유기 박막 트랜지스터를 제공한다.
상기 유기 박막 트랜지스터는 상기 기판 상에 상기 게이트 전극, 상기 게이트 절연층, 상기 소스/드레인 전극 및 상기 유기 반도체층이 차례로 형성되어 있고, 상기 발열체는 상기 게이트 절연층 상에 위치하며, 상기 발열체와 상기 소스/드레인 전극 사이에 위치하는 보호막을 더 포함할 수 있다.
상기 유기 박막 트랜지스터는 상기 기판 상에 상기 게이트 전극, 상기 게이트 절연층, 상기 유기 반도체층 및 상기 소스/드레인 전극이 차례로 형성되어 있고, 상기 발열체는 상기 게이트 절연층 상에 위치하며, 상기 발열체와 상기 유기 반도체층 사이에 위치하는 보호막을 더 포함할 수 있다.
이하 본 발명에 대하여 도면을 참고하여 상세히 설명하면 다음과 같다.
도 1은 발열시트를 사용하여 기판(101)을 가열하면서 증착 소스(106)로부터 쉐도우 마스크(105)를 사용하여 유기 반도체 물질을 증착시키는 과정을 나타내는 본 발명의 제1 실시예를 나타낸 도면이다.
도 1에서 기판 뒷면에 부착되어 있는 기판 캐리어(103)의 후면에 발열시트(102)가 부착되어 있고, 이 발열시트를 사용하여 기판을 가열하면서 증착 소스(106)로부터 유기 반도체 물질을 증착하게 된다. 발열시트에는 발열선(104)이 형성되어 있으며 이 발열선은 외부 전원(107)과 연결되어 있다.
플라스틱과 같은 휘는 성질을 가진 기판을 사용하여 기판 캐리어 면과 플라스틱 기판면 전체를 밀착시킬 필요가 있을 경우 도 1과 같이 기판 캐리어 후면에 발열시트를 부착하여 기판에 열을 가할 수 있다.
도 2는 발열시트를 사용하여 기판을 가열하면서 증착 소스(206)로부터 쉐도우 마스크(205)를 사용하여 유기 반도체 물질을 증착시키는 과정을 나타내는 본원 발명의 제 2실시예를 나타낸 도면이다.
도 2에서는 발열시트(202)를 기판 캐리어(203)와 기판(201) 사이에 위치하게 하고, 이 발열시트를 사용하여 기판을 가열하면서 유기 반도체 물질을 증착하게 된 다. 도 1과 마찬가지로 발열시트에는 발열선(204)이 형성되어 있으며 이 발열선은 외부 전원(207)과 연결되어 있다.
기판 캐리어면과 기판면 전체를 밀착시킬 필요가 없는 경우에 도 2에 나타낸 바와 같이 발열시트를 부착하여 기판을 가열하게 된다.
한편 기판 캐리어를 사용하지 않을 경우에는 도 3에 나타낸 바와 같이 기판(301) 후면에 바로 발열시트(302)를 부착하여 기판을 가열하면서 증착 소스(306)로부터 쉐도우 마스크(305)를 사용하여 유기 반도체 물질을 증착시킬 수 있다. 이 경우에도 도 1에서와 마찬가지로 발열시트에는 발열선(304)이 형성되어 있으며 이 발열선은 외부 전원(307)과 연결되어 있다.
증착과정이 완료된 후, 추가적으로 상기 발열시트를 사용하여 후속 열처리하는 단계를 더 포함하여 유기 박막 트랜지스터를 제조할 수도 있다. 이로 인해 계면 특성 등이 향상되어 최종적으로 전하 이동도 증가 등 우수한 소자 성능을 발휘할 수 있다.
도 4는 기판을 가열하기 위해 직접 기판에 발열체를 형성한 모습을 나타내는 도면이다.
이 경우 기판면에 발열 특성이 좋은 적정 저항을 가진 물질을 쉐도우 마스크를 사용하여 직접 증착시키거나, 스핀 코팅과 같은 용액 공정(solution process)과 포토 공정을 사용하거나, 또는 스탬프를 사용한 마이크로 콘텍(micro contact)프린팅 방법 등을 사용하여 발열 가능한 형태의 전극선을 직접 형성하여 발열체를 형성시킨다. 즉, 발열체는 패터닝되어 있으며, 후속하여 형성될 유기 반도체층과 대응되도록 패터닝된다.
직접 기판면에 발열체를 형성시켜 기판을 가열하면서 유기 반도체 물질을 증착시키는 방법은 크게 유기 반도체층 위에 소스/드레인 전극을 형성시키는 탑 컨텍트 구조와 유기 반도체층 아래에 소스/드레인 전극을 형성시키는 바텀 컨텍트 구조로 나뉘어 증착순서를 달리 할 수 있고, 이에 따라 가열시기도 달라진다.
즉, 바텀 컨텍트 구조를 취할 경우에는 기판면에 발열체 형성 후 보호막을 증착하고, 게이트 전극, 게이트 절연층, 소스/드레인 전극을 차례로 증착한 다음 발열체에 전원을 인가하여 열을 발생시키면서 유기 반도체층을 증착시킨다.
또한 상기 증착 과정이 완료된 후, 상기 발열체를 사용하여 후속 열처리하는 단계를 더 포함할 수도 있으며, 이 경우 계면 특성 등이 향상되어 최종적으로 전하 이동도 증가 등 우수한 소자 성능을 발휘할 수 있다.
반면에 탑 컨텍트 구조를 취할 경우에는 기판면(501)에 발열체(502) 형성 후 보호막을 증착하고, 게이트 전극(503), 게이트 절연층(504)을 차례로 증착한 다음 발열체에 전원을 인가하여 열을 발생시키면서 유기 반도체층(505)을 증착한 후 소스/드레인 전극(506)을 증착시킨다. 도 5는 탑 컨텍트 구조를 나타낸 도면이다.
탑 컨텍트 구조를 취할 경우에도 마찬가지로 상기 증착 과정이 완료된 후, 상기 발열체를 사용하여 후속 열처리하는 단계를 더 포함할 수도 있으며, 이 경우 계면 특성 등이 향상되어 전하 이동도 증가 등 최종적으로 우수한 소자 성능을 발휘할 수 있다.
발열체를 직접 형성시키고 가열하면서 유기 반도체 물질을 증착시키는 방법으로는 도 6에 나타낸 바와 같이 기판상에 게이트 전극을 형성 시킨 후 게이트 절연층을 증착하고 상기 절연체 위에 발열체 전극선을 형성하는 방법을 취할 수도 있다.
이 역시도 탑 컨텍트 구조와 바텀 컨텍트 구조로 나뉘어 증착순서를 달리 할 수 있고, 이에 따라 가열시기도 달라진다.
즉, 바텀 컨텍트 구조를 취할 경우에는 기판상에 게이트 전극 및 게이트 절연층을 차례로 증착 한 후, 절연체 위에 발열체를 형성한 후 보호막을 증착하고, 소스/드레인 전극을 증착한 후 발열체에 전원을 인가하여 열을 발생시키면서 유기 반도체층을 증착할 수 있다.
또한 상기 증착 과정이 완료된 후, 상기 발열체를 사용하여 후속 열처리하는 단계를 더 포함할 수도 있으며, 이 경우 계면 특성 등이 향상되어 최종적으로 전하 이동도 증가 등 우수한 소자 성능을 발휘할 수 있다.
반면에 탑 컨텍트 구조를 취할 경우에는 기판(601)상에 게이트 전극(603) 및 게이트 절연층(604)를 차례로 증착 한 후, 절연체 위에 발열체(602)를 형성한 후 보호막을 증착하고, 발열체에 전원을 인가하여 열을 발생시키면서 유기 반도체층(605)을 증착한 후 소스/드레인 전극(606)을 증착할 수 있다. 도 6은 탑 컨텍트 구조를 나타낸 도면이다.
탑 컨텍트 구조를 취할 경우에도 마찬가지로 상기 증착 과정이 완료된 후, 상기 발열체를 사용하여 후속 열처리하는 단계를 더 포함할 수도 있으며, 이 경우 계면 특성 등이 향상되어 최종적으로 전하 이동도 증가 등 우수한 소자 성능을 발휘할 수 있다.
이상, 본 발명을 실시예를 들어 설명하였으나 본 발명은 이에 제한되지 않는다.
즉, 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다.
본 발명은 유기물 증착시 발열시트를 사용하거나 기판 자체에 발열부를 형성하여 기판을 가열함으로써 유기물 증착 장비 제작시 장비구조를 간단하게 할 수 있고 기판 가열을 용이하게 할 수 있는 장점이 있다.
기판 가열을 통하여 유기 반도체층이 형성된 유기 박막 트랜지스터는 전하 이동도 증가 등 소자 성능이 우수하다.
Claims (23)
- 기판;상기 기판 상에 위치하며, 유기 반도체층을 포함하는 박막 트랜지스터;상기 기판과 상기 박막 트랜지스터 사이에 위치하며, 상기 유기 반도체층과 일정 영역이 대응되도록 패터닝된 발열체를 포함하는 유기 박막 트랜지스터.
- 제1항에 있어서,상기 박막 트랜지스터는 상기 게이트 전극, 상기 게이트 전극 상에 위치하는 게이트 절연층, 상기 게이트 절연층 상에 위치하는 소스/드레인 전극 및 상기 소스/드레인 전극과 전기적으로 연결되도록 위치하는 유기 반도체층을 포함하며,상기 발열체와 상기 게이트 전극 사이에 위치하는 보호막을 더 포함하는 유기 박막 트랜지스터.
- 제1항에 있어서,상기 박막 트랜지스터는 상기 게이트 전극, 상기 게이트 전극 상에 위치하는 게이트 절연층, 상기 게이트 절연층 상에 위치하는 유기 반도체층, 상기 유기반도체층과 전기적으로 연결되도록 위치하는 소스/드레인 전극을 포함하며,상기 발열체와 상기 게이트 전극 사이에 위치하는 보호막을 더 포함하는 유기 박막 트랜지스터.
- 기판;상기 기판 상에 위치하는 게이트 전극;상기 게이트 전극과 일정 영역이 대응되도록 위치하는 유기 반도체층;상기 게이트 전극과 상기 유기 반도체층 사이에 위치하는 게이트 절연층;상기 유기 반도체층과 전기적으로 연결되는 소스/드레인 전극; 및상기 게이트 절연층 및 상기 유기 반도체층 사이에 위치하며 상기 유기 반도체층과 일정 영역이 대응되도록 패터닝된 발열체를 포함하는 유기 박막 트랜지스터.
- 제4항에 있어서,상기 기판 상에 상기 게이트 전극, 상기 게이트 절연층, 상기 소스/드레인 전극 및 상기 유기 반도체층이 차례로 형성되어 있고, 상기 발열체는 상기 게이트 절연층 상에 위치하며,상기 발열체와 상기 소스/드레인 전극 사이에 위치하는 보호막을 더 포함하는 유기 박막 트랜지스터.
- 제4항에 있어서,상기 기판 상에 상기 게이트 전극, 상기 게이트 절연층, 상기 유기 반도체층 및 상기 소스/드레인 전극이 차례로 형성되어 있고, 상기 발열체는 상기 게이트 절연층 상에 위치하며,상기 발열체와 상기 유기 반도체층 사이에 위치하는 보호막을 더 포함하는 유기 박막 트랜지스터.
- 기판 상에 패터닝된 발열체를 형성하는 단계; 및상기 발열체에 전원을 인가하여 열을 발생시키면서, 상기 발열체 상에 유기 반도체층을 포함하는 박막 트랜지스터를 형성하는 단계;를 포함하며,상기 발열체는 상기 유기 반도체층에 대응되도록 패터닝된 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 제7항에 있어서,상기 박막 트랜지스터를 형성하는 단계는,상기 발열체 상에 보호막을 형성하는 단계;상기 보호막 상에 게이트 전극, 게이트 절연층, 소스/드레인 전극을 차례로 형성하는 단계; 및상기 발열체에 전원을 인가하여 열을 발생시키면서 상기 소스/드레인 전극과 전기적으로 연결되도록 상기 유기 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 제7항에 있어서,상기 박막 트랜지스터를 형성하는 단계는,상기 발열체 상에 보호막을 형성하는 단계;상기 보호막 상에 게이트 전극 및 게이트 절연층을 형성하는 단계;상기 발열체에 전원을 인가하여 열을 발생시키면서 상기 게이트 절연층 상에 상기 유기 반도체층을 형성하는 단계;상기 유기 반도체층과 전기적으로 연결되도록 소스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 제7항에 있어서,상기 박막 트랜지스터를 형성하는 단계 후, 상기 발열체에 전원을 인가하여 열을 발생시키면서 상기 유기 반도체층을 후속 열처리하는 단계를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 기판 상에 게이트 전극 및 게이트 절연층을 형성하는 단계;상기 게이트 절연층 상에 패터닝된 발열체를 형성하는 단계;상기 발열체에 전원을 인가하여 열을 발생시키면서, 상기 발열체 상에 유기 반도체층을 형성하는 단계를 포함하며,상기 발열체는 상기 유기반도체층과 대응되도록 패터닝된 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 제11항에 있어서,상기 발열체를 형성하는 단계 후, 상기 유기 반도체층을 형성하는 단계 전,상기 발열체 상에 보호막을 형성하는 단계; 및상기 보호막 상에 소스/드레인 전극을 형성하는 단계를 더 포함하는 유기 박막 트랜지스터의 제조방법.
- 제11항에 있어서,상기 발열체를 형성하는 단계 후,상기 발열체 상에 보호막을 형성하는 단계;상기 발열체에 전원을 인가하여 열을 발생시키면서, 상기 보호막 상에 유기 반도체층을 형성하는 단계; 및상기 유기 반도체층과 전기적으로 연결되도록 소스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 제11항에 있어서,상기 유기 반도체층을 형성하는 단계 후, 상기 발열체에 전원을 인가하여 열을 발생시키면서 상기 유기 반도체층을 후속 열처리하는 단계를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 제7항 또는 제11항에 있어서,상기 발열체는 쉐도우 마스크를 이용하여 저항 물질을 증착시켜서 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 제7항 또는 제11항에 있어서,상기 발열체는 용액 공정, 포토 공정 또는 스탬프를 이용한 마이크로 콘택 프린팅 방법을 이용하여 전극선을 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050063933A KR100718960B1 (ko) | 2005-07-14 | 2005-07-14 | 유기 박막 트랜지스터 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050063933A KR100718960B1 (ko) | 2005-07-14 | 2005-07-14 | 유기 박막 트랜지스터 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070009016A KR20070009016A (ko) | 2007-01-18 |
| KR100718960B1 true KR100718960B1 (ko) | 2007-05-16 |
Family
ID=38010903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050063933A KR100718960B1 (ko) | 2005-07-14 | 2005-07-14 | 유기 박막 트랜지스터 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100718960B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030083786A (ko) * | 2002-04-22 | 2003-11-01 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
-
2005
- 2005-07-14 KR KR1020050063933A patent/KR100718960B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030083786A (ko) * | 2002-04-22 | 2003-11-01 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070009016A (ko) | 2007-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10714624B2 (en) | Thin-film transistor fabrication method for reducing size of thin-film transistor and pixel area | |
| JP4652951B2 (ja) | 有機発光素子及び前記有機発光素子の製造方法 | |
| CN106601778B (zh) | Oled背板及其制作方法 | |
| TWI231153B (en) | Organic electroluminescence display device and its fabrication method | |
| CN105514115A (zh) | 可拉伸膜及其制造方法和包括可拉伸膜的显示装置 | |
| US7582894B2 (en) | Organic thin film transistor | |
| KR20070074594A (ko) | 유기 발광 다이오드들과 함께 집적된 산화 아연 로우 및컬럼 드라이버들을 이용하는 방법 및 디스플레이 | |
| US10153379B2 (en) | Thin-film transistor and manufacturing method thereof | |
| JP2004103488A (ja) | 有機ｅｌ表示装置及びその製造方法 | |
| CN104538357A (zh) | 制作阵列基板的方法和阵列基板 | |
| JP2004087458A (ja) | 薄膜トランジスタと発光ダイオードに用いる有機集積デバイス及びその製造方法 | |
| JP2014529099A (ja) | 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置 | |
| CN103650149B (zh) | 显示面板装置及其制造方法 | |
| JP2004274015A (ja) | フォトレジスト層のマイクログルーブに従って配列された半導体層を含む有機装置 | |
| US10504731B2 (en) | TFT substrate and manufacturing method thereof | |
| CN101887867A (zh) | 有机发光二极管显示器的制造方法 | |
| CN107359177A (zh) | 一种柔性背板的制作方法、液晶显示面板以及oled显示面板 | |
| EP1890333A2 (en) | Display device and method of making the same | |
| US20060255336A1 (en) | Thin film transistor and method of manufacturing the same | |
| JP4684543B2 (ja) | 分子配列を有する有機半導体層の製造方法 | |
| JP2010287634A (ja) | トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法 | |
| KR100718960B1 (ko) | 유기 박막 트랜지스터 및 이의 제조방법 | |
| KR101212153B1 (ko) | 유기 전계발광소자 및 그 제조방법 | |
| JP2010225780A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| KR20030034325A (ko) | 유기 전계발광표시소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |