KR100716937B1 - Fabrication method for a nanowire device - Google Patents
Fabrication method for a nanowire device Download PDFInfo
- Publication number
- KR100716937B1 KR100716937B1 KR1020060039593A KR20060039593A KR100716937B1 KR 100716937 B1 KR100716937 B1 KR 100716937B1 KR 1020060039593 A KR1020060039593 A KR 1020060039593A KR 20060039593 A KR20060039593 A KR 20060039593A KR 100716937 B1 KR100716937 B1 KR 100716937B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- silicon
- nanowires
- nanowire
- forming
- Prior art date
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 175
- 238000000034 method Methods 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 93
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 79
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 78
- 239000010703 silicon Substances 0.000 claims abstract description 78
- 238000001312 dry etching Methods 0.000 claims abstract description 14
- 238000000206 photolithography Methods 0.000 claims abstract description 8
- 239000000853 adhesive Substances 0.000 claims description 20
- 230000001070 adhesive effect Effects 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 9
- 239000004820 Pressure-sensitive adhesive Substances 0.000 claims description 8
- 229920000642 polymer Polymers 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 2
- 238000004049 embossing Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010453 quartz Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 9
- 238000007254 oxidation reaction Methods 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000000609 electron-beam lithography Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000237509 Patinopecten sp. Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002998 adhesive polymer Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000002508 contact lithography Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000004720 dielectrophoresis Methods 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000005543 nano-size silicon particle Substances 0.000 description 1
- 238000005329 nanolithography Methods 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 1
- -1 polydimethylsiloxane Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 235000020637 scallop Nutrition 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02603—Nanowires
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 나노와이어소자 제조를 대량으로 가능하게 하는 방법에 관한 것으로 실리콘 웨이퍼에 종래의 사진식각공정과 실리콘 건식 식각 공정으로 직경이 수백 ㎚ 정도의 나노와이어 패턴을 제작한 후 실리콘 열산화 공정과 산화막 제거 공정을 이용하여 직경 수 나노미터 내지 수십 나노미터 크기의 나노와이어를 제작한다. 그리고 이를 절연막이 형성된 다른 기판에 전사시켜 나노와이어소자를 제작하는 방법을 제시한다. 나노와이어를 제조한 웨이퍼에서 절연막이 형성된 다른 웨이퍼로 나노와이어를 전사하는 방법을 이용함으로써 의도한 곳에 나노와이어를 위치시키려는 나노와이어 정렬과정이 불필요하며 SOI 웨이퍼를 사용할 필요가 없다. The present invention relates to a method for enabling nanowire device fabrication in large quantities. After fabricating a nanowire pattern having a diameter of about several hundred nm by a conventional photolithography process and a silicon dry etching process on a silicon wafer, a silicon thermal oxidation process and an oxide film are performed. The removal process is used to fabricate nanowires ranging in size from several nanometers to several tens of nanometers in diameter. Then, the present invention provides a method of fabricating a nanowire device by transferring the same to another substrate on which an insulating film is formed. By using the method of transferring the nanowires from the nanowire-fabricated wafer to another wafer having the insulating film formed therein, no nanowire alignment process for placing the nanowires at the intended location is unnecessary and there is no need to use an SOI wafer.
실리콘 나노와이어, 나노와이어 릴리즈, 트랜스퍼 Silicon Nanowires, Nanowire Release, Transfer
Description
도 1a 및 도 1b는 상향식(Bottom up)의 나노와이어 소자 제조 방법을 나타내는 공정도,1A and 1B are process diagrams illustrating a method of manufacturing a bottom up nanowire device;
도 2a 내지 도 2d는 하향식(Top down)의 나노와이어 소자 제조 방법을 나타내는 공정도,2a to 2d is a process diagram showing a top down nanowire device manufacturing method;
도 3a 내지 도 3i는 본 발명의 제 1 실시예에 따른 나노와이어 소자 제조 방법을 나타내는 공정도,3A to 3I are flowcharts illustrating a method for manufacturing a nanowire device according to a first embodiment of the present invention;
도 4a 내지 도 4b는 본 발명의 제 2 실시예에 따른 나노와이어 소자 제조 방법을 나타내는 공정도.Figures 4a to 4b is a process chart showing a nanowire device manufacturing method according to a second embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
210: 실리콘(Si) 220: 절연층(SiO2)210: silicon (Si) 220: insulating layer (SiO 2 )
230: 기판(Si) 240: 포토레지스트 패터닝(나노선폭)230: substrate (Si) 240: photoresist patterning (nano line width)
250, 370, 410: 실리콘 나노와이어 250, 370, 410: silicon nanowires
260, 400, 420: 금속 전극260, 400, and 420: metal electrodes
310: 실리콘 기판 320: 포토레지스트 패터닝310: silicon substrate 320: photoresist patterning
330: 언더컷(undercut) 340: 실리콘 산화막330: undercut 340: silicon oxide film
350: 산화(Oxidation) 360: 실리콘(Si)350: oxidation 360: silicon (Si)
375: 나노와이어 지지 기둥 380: 점착제375: nanowire support pillar 380: adhesive
390: 절연층 390: insulation layer
1. 미국등록특허 US5,666,190 "Method of Performing Lithography Using Cantilever Array"1. US Patent US5,666,190 "Method of Performing Lithography Using Cantilever Array"
2. 미국공개특허 US2003/0022470 "A1 Parallel, Individually Addressable Probe for Nanolithography"2. US Patent Publication US2003 / 0022470 "A1 Parallel, Individually Addressable Probe for Nanolithography"
본 발명은 나노와이어 소자 제조 방법에 관한 것으로, 보다 자세하게는 실리콘 기판을 사용하여 실리콘 나노와이어를 제조한 후 다른 기판 위에 실리콘 나노와이어를 전사시키고 전극 구조물을 형성시키는 나노와이어 소자 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a nanowire device, and more particularly, to a method for manufacturing a nanowire device that fabricates a silicon nanowire using a silicon substrate and then transfers the silicon nanowire onto another substrate and forms an electrode structure.
나노와이어는 수 나노미터(㎚)에서 수십 나노미터(㎚)의 직경을 가지면서 수십~수백대 일의 큰 종횡비를 가지는 나노 스케일의 구조로서 이를 이용한 나노와이어 소자는 그 응용에 따라 FET와 같이 각종 전자소자의 핵심부품인 트랜지스터로 이용될 수도 있고 각 종 화학센서 및 바이오센서 등으로 이용될 수 있다. Nanowires are nanoscale structures with diameters ranging from several nanometers (nm) to several tens of nanometers (nm) and with large aspect ratios ranging from tens to hundreds of days. It can be used as a transistor which is a core part of the device, and can be used as various chemical sensors and biosensors.
이러한 나노와이어 소자의 제작은 접근 방식에 따라 크게 두 가지로 분류할 수 있는데 하나는 기존의 반도체 공정 특히 극미세 사진 식각 공정 등을 이용하여 실리콘 등의 재료를 식각하여 원하는 위치에 나노와이어 소자를 직접 제작하는 하향식(top-down)과 나노와이어를 VLS(Vapor-Liquid Solid) 성장법 등을 이용하여 합성한 후 특정 위치에 정렬하여 나노와이어 소자를 제작하는 이용하는 상향식(bottom-up)이 있다.The fabrication of such nanowire devices can be classified into two types according to the approach. One is to use a conventional semiconductor process, particularly an ultra-fine photolithography process, to etch a material such as silicon to directly insert a nanowire device at a desired position. There is a bottom-up that uses top-down and nanowires to be synthesized using a VLS (Vapor-Liquid Solid) growth method and then arranges them to a specific position to produce nanowire devices.
도면 1은 상향식(bottom-up)으로 나노와이어 소자를 제조하는 방법을 보여준다. VLS 성장법이 대표적으로 Si, ZnO, GaN, InP, metal 등 대부분의 반도체, 금속 물질의 나노와이어 성장에 이용되고 있으며 나노와이어 분야에서 가장 많이 연구되고 있는 방법이다. 그러나 나노와이어를 성장시킨 후 나노와이어 소자로 제작하기 위해서는 제조된 나노와이어 구조를 원하는 위치에 정렬한 후 전극 등의 추가 구조물을 제작해야 한다. 여기서, 나노와이어 구조를 원하는 위치에 정렬하기 위한 방법으로 전기영동(Dielectrophoresis) 방법이나 유체 채널을 이용한 유체 유동 방법이 보고되고 있으나 상용화에는 이르지 못하고 있다. 이와 함께 정렬된 나노와이어의 양단에 전극을 제작하기 위해 주로 비용이 비싼 전자 빔 리소그라피(e-beam lithography)를 이용해야 하는 문제점이 있다. 1 shows a method of fabricating a nanowire device from the bottom up. VLS growth method is used for nanowire growth of most semiconductor and metal materials such as Si, ZnO, GaN, InP, and metal and is the most researched method in nanowire field. However, in order to fabricate the nanowire device after growing the nanowire, it is necessary to align the fabricated nanowire structure in a desired position and manufacture additional structures such as electrodes. Here, as a method for aligning the nanowire structure to a desired position, a dielectrophoresis method or a fluid flow method using a fluid channel has been reported, but commercialization has not been achieved. In addition, there is a problem in that electron beam lithography (e-beam lithography), which is mainly expensive, is used to fabricate electrodes on both ends of the aligned nanowires.
나노와이어 FET 센서를 처음 발표한 하버드대의 리버 그룹(Lieber group)도 VLS 성장 기술을 이용하여 제작된 나노와이어를 이용한 정렬 공정 및 전자 빔 리소그라피(e-beam lithography)를 이용한 전극형성 공정으로 개별적인 나노와이어 소자를 제작하였으나 수율이 낮은 문제점을 가지고 있다.Harvard's Lieber Group, the first company to announce nanowire FET sensors, also features individual nanowires using an alignment process using nanowires fabricated using VLS growth technology and an electrode formation process using e-beam lithography. Although the device is manufactured, the yield is low.
도면 2는 실리콘을 깎아서 직접 나노와이어를 제작하는 하향식(top-down)의 나노와이어 소자 제조 방법이다. 수 나노미터(㎚)에서 수십 나노미터(㎚)의 직경을 갖는 나노와이어를 형성하려면 극미세 패턴 제작이 필요하므로 전자 빔 리소그라피(e-beam lithography) 등 극미세 패턴형성 공정을 이용한다. 하향식(top-down)으로 제작된 나노와이어의 경우 원하는 위치에 원하는 크기로 나노와이어 제조가 가능하다는 장점을 가지고 있으나, 전자 빔 리소그라피(e-beam lithography)와 같은 고가의 장비를 이용해야 하므로 생산 속도가 매우 느리기 때문에 상용화에 문제가 있다. 또한 전기적 소자의 역할을 위해서는 나노와이어가 절연체 위에 제작되어야 하므로 SOI(silicon on insulator) 웨이퍼를 사용해서 제작해야 한다는 문제점도 가지고 있다.2 is a top-down nanowire device manufacturing method of directly cutting nano silicon to fabricate nanowires. In order to form nanowires having a diameter of several nanometers (nm) to several tens of nanometers (nm), it is necessary to manufacture an ultrafine pattern, and thus, an ultrafine patterning process such as electron beam lithography is used. Top-down nanowires have the advantage of being able to manufacture nanowires in desired sizes at desired locations.However, production speeds must be increased because expensive equipment such as electron beam lithography must be used. Is very slow, so there is a problem in commercialization. In addition, since the nanowires need to be fabricated on an insulator in order to serve as an electrical device, there is a problem that a silicon on insulator (SOI) wafer is used.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로서, 대량생산이 가능한 저가의 나노와이어 소자를 제조하는 방법을 제공하는 것이다.An object of the present invention is to solve the above problems, to provide a method for manufacturing a low-cost nanowire device capable of mass production.
본 발명의 또 다른 목적은 기판으로부터 분리된 실리콘 나노와이어를 다른 산화막 또는 절연막 웨이퍼로 전사시킴으로써 별도의 나노와이어 정렬 과정이나 SOI웨이퍼가 필요 없이 나노와이어 소자를 제조할 수 있는 방법을 제공하는 것이다.It is still another object of the present invention to provide a method for fabricating nanowire devices without the need for a separate nanowire alignment process or SOI wafer by transferring silicon nanowires separated from a substrate to another oxide or insulating film wafer.
발명의 또 다른 목적은 나노와이어의 제조시 실리콘 기판의 결정방향에 구속되지 않아, 나노와이어의 형태를 다양하게 제조할 수 있는 나노와이어 소자 제조 방법을 제공하는 것이다.Still another object of the present invention is to provide a nanowire device manufacturing method capable of manufacturing various types of nanowires without being constrained to the crystallographic direction of a silicon substrate during the production of nanowires.
본 발명의 또 다른 목적은 SOI웨이퍼나 전사를 위한 별개 기판의 필요 없이 나노와이어 소자를 제조할 수 있는 방법을 제공하는 것이다.It is yet another object of the present invention to provide a method for fabricating nanowire devices without the need for a SOI wafer or a separate substrate for transfer.
본 발명의 상기 목적은 실리콘 제 1 기판을 패턴화하는 단계, 건식식각공정으로 상기 실리콘 기판에 지지기둥 구조물 및 하부에 언더컷 형상을 가진 수직의 트랜치 구조물을 형성하는 단계, 열산화 공정으로 실리콘 나노와이어를 형성하는 단계, 산화막 식각공정으로 상기 실리콘 나노와이어를 제 1 기판으로부터 릴리즈시키는 단계, 제 2 기판으로 제 1 기판의 상기 실리콘 나노와이어를 트랜스퍼시키는 단계, 및 제 2 기판에 전극을 형성하는 단계를 포함하는 실리콘 나노와이어 소자 제조 방법에 의해 달성된다.The object of the present invention is to pattern a silicon first substrate, to form a vertical pillar structure having a support pillar structure and an undercut shape on the silicon substrate by a dry etching process, a silicon nanowire by a thermal oxidation process Forming silicon oxide, releasing the silicon nanowires from the first substrate by an oxide film etching process, transferring the silicon nanowires of the first substrate to a second substrate, and forming an electrode on the second substrate. It is achieved by a silicon nanowire device manufacturing method comprising.
본 발명의 상기 목적은 실리콘 기판을 패턴화하는 단계, 건식식각공정으로 하부에 언더컷 형상을 가진 수직의 트랜치 구조물을 형성하는 단계, 열산화막을 형성하여 실리콘 나노와이어를 형성하는 단계, 실리콘 나노와이어의 상층부가 노출되면서 나노와이어와 기판 사이의 산화막은 완전히 제거되지 않도록 산화막을 식각하 는 단계, 및 기판에 전극을 형성시키는 단계를 포함하는 실리콘 나노와이어 소자 제조 방법에 의해 달성된다.The object of the present invention is to pattern a silicon substrate, to form a vertical trench structure having an undercut shape at the bottom by a dry etching process, to form a thermal oxide film to form a silicon nanowire, silicon nanowires of The oxide layer between the nanowires and the substrate is exposed while the upper layer is exposed, thereby achieving the silicon nanowire device manufacturing method including etching the oxide layer and forming an electrode on the substrate.
본 발명에 의한 나노와이어 소자 제조 방법은, 실리콘 기판을 사용하여 웨이퍼 레벨에서 나노와이어를 제조한 후 다른 기판 위에 나노와이어를 트랜스퍼시키고 금속 전극을 사진식각 기술로 패터닝하여 나노와이어 소자를 제조하는 것으로서, 실리콘을 식각하여 나노와이어를 제조하므로 별도의 나노와이어 정렬 작업이 필요 없으며, 나노와이어는 웨이퍼 컨택 방식으로 나노와이어가 제조된 기판에서 산화막 또는 절연막 기판으로 전달되므로 SOI 웨이퍼를 사용할 필요가 없다. 나노와이어의 타 기판으로의 트랜스퍼는 트랜스퍼 될 웨이퍼 기판에 점착 특성이 좋은 포토리지스트 등의 폴리머나 점착제(adhesive) 등의 도움으로 이루어질 수 있으며, 본딩(bonding) 공정을 통해 나노와이어를 직접 기판에 고정시킬 수도 있다. 트랜스퍼에 의한 나노와이어의 패턴 이동이 이루어진 후 점착제(adhesive)는 산소 플라즈마를 이용한 건식식각으로 제거하게 되며, 점착제(adhesive) 제거 후에도 나노와이어는 점착에 의해 기판 표면에 그대로 남아있게 된다. 나노와이어가 전사된 기판에 전기적 컨택을 위한 전극 구조물을 후속 공정으로 제작하면 나노와이어 소자를 웨이퍼 레벨에서 제조하는 것이 가능하므로 나노와이어 소자를 저렴하게 대량으로 생산할 수 있다.The nanowire device manufacturing method according to the present invention is to manufacture a nanowire device by manufacturing a nanowire at the wafer level using a silicon substrate and then transferring the nanowire on another substrate and patterning a metal electrode by photolithography. Since the nanowires are manufactured by etching silicon, no separate nanowire alignment is required, and since the nanowires are transferred from the substrate on which the nanowires are manufactured by the wafer contact method to the oxide or insulating film substrate, there is no need to use an SOI wafer. Transfer of nanowires to other substrates can be made with the help of polymers such as photoresist or adhesives that have good adhesion properties to the wafer substrate to be transferred, and the nanowires are directly attached to the substrates through a bonding process. It can also be fixed. After the transfer of the pattern of the nanowires by the transfer, the adhesive is removed by dry etching using oxygen plasma, and even after the adhesive is removed, the nanowire remains on the surface of the substrate by adhesion. The fabrication of an electrode structure for electrical contact on the substrate to which the nanowires are transferred is possible in the subsequent process to produce nanowire devices at the wafer level, thereby enabling the production of nanowire devices at low cost.
또한, 본 발명에서는 나노와이어가 형성된 기판에서 절연막이 형성된 다른 기판으로 나노와이어를 전사하지 않고 나노와이어가 형성된 기판을 사용해 나노와이어 소자를 제작하는 방법을 제시한다.In addition, the present invention provides a method for manufacturing a nanowire device using a substrate on which the nanowires are formed without transferring the nanowires from the substrate on which the nanowires are formed to another substrate on which the insulating film is formed.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 일 실시예에 따른 나노와이어 소자 제조 공정도이다. 먼저 실리콘 기판(310)을 준비한 후 사진식각 공정을 통하여 포토레지스트 패터닝(320) 한다(도면 3a 내지 3b). 이때 사진식각공정으로 스텝퍼(stepper)를 이용할 경우 수백 나노미터(㎚)의 선폭 구현이 가능하며, 상변이 접촉 리소그라피(phase shift contact lithography)를 이용할 경우 100~200 ㎚ 정도의 선폭 구현이 가능하다. 수 나노미터 내지 수십 나노미터의 선폭이 필요할 경우 전자빔 리소그라피(E-beam lithography)를 이용할 수 있다. 포토레지스트 패턴 형성 후 반응성 이온 식각(RIE: reactive ion etching)과 같은 실리콘 건식 식각공정을 통하여 도면 3c와 같이 수직의 트랜치 구조물을 형성한다. 이렇게 제작된 실리콘 기판(310)에 도면 3d와 같이 수직의 트랜치 구조물 하부에 언더컷(undercut)(330) 형상이 생기도록 딥 반응성 이온 식각(Deep RIE)의 스캘럽(scallop) 공정을 유도한 실리콘 건식 식각 공정을 수행한다. 이 경우 딥 반응성 이온 식각(Deep RIE)은 바쉬 ( Bosch ) 공정을 이용할 수 있다. 앞에서 도면 3d와 같이 트랜치 구조 밑에 언더컷(undercut)(330)을 형성시키는 이유는 도면 3e의 산화막 형성공정에서 실리콘 나노와이어의 하단부를 좁게 형성하여 열산화 공정을 통해 나노와이어가 기판으로부터 분리되어 전기적으로 절연되도록 하기 위함이다. 도면 3e의 열산화 공정을 통해 수 나노미터 내지 수십 나노미터(㎚) 크기의 실리콘 나노와이어 구조가 만들어진다. 열산화 공정 시간을 조절하여 실리콘 나노와이어의 직경 크기를 수 나노미 터 내지 수십 나노미터(㎚) 정도로 작게 할 수 있다. 산화막(340)이 불산 증기(HF vapor) 또는 BOE(buffered oxide etchant) 의해 제거되면 수 나노미터 내지 수십 나노 크기로 형성된 나노와이어가 얻어진다(도면 3f)3 is a process diagram of manufacturing a nanowire device according to an embodiment of the present invention. First, the
산화막이 제거되면 나노와이어는 공중에 떠 있는 구조가 되기 때문에 산화막을 제거하는 동안 나노와이어가 소실되거나 손상되지 않도록 나노와이어의 패턴 형성시(도 3a 및 도 3b) 나노와이어의 양 끝단에 지지 기둥(375)을 위한 패턴도 형성된다. 이러한 지지 기둥(375)은 나노와이어의 선폭 보다 폭이 넓게하여 열산화 공정 및 산화막 식각 후에도 지지 기둥(375)이 실리콘 기판에 안정적으로 남아 있도록 해야 하지만, 너무 크게 제작하면 나노와이어의 트랜스퍼 과정에서 기판의 접촉 면적을 키워 기판 접촉 후 분리시 불필요한 영향을 줄 수 있으므로 그 넓이를 적절히 조절한다.When the oxide film is removed, the nanowires become a floating structure, so that during the removal of the oxide film, the support pillars are formed at both ends of the nanowires so as to prevent the nanowires from being lost or damaged (FIGS. 3A and 3B). A pattern for 375 is also formed. The
한편 이렇게 제작된 실리콘 나노와이어는 건식 식각 공정, 열산화 공정 및 산화막 식각 공정을 이용해 제작되므로 실리콘 기판의 결정 방향에 의존하지 않는 나노와이어 제작이 가능하여 직선 또는 곡선 등 다양한 형상의 나노와이어 제작이 가능하다.Meanwhile, since the silicon nanowires are manufactured by using a dry etching process, a thermal oxidation process, and an oxide film etching process, nanowires can be manufactured regardless of the crystal direction of the silicon substrate, and thus nanowires of various shapes such as straight lines or curves can be manufactured. Do.
도면 3g 내지 3h는 실리콘 열산화 공정 및 산화막 식각을 이용하여 제조된 나노와이어(370)를 다른 기판으로 트랜스퍼시키는 방법을 나타낸다. 나노와이어가 트랜스퍼 될 기판은 전기적 소자로 제작될 것을 고려해 산화막이나 질화막(390)이 증착된 실리콘 웨이퍼를 사용하며, 이외에도 수정, 세라믹, 유리 및 폴리머(polymer)등을 사용할 수 있다. 3G to 3H illustrate a method of transferring a
나노와이어 트랜스퍼를 위해 기판에 점착제(adhesive)(380)를 균일하게 스핀 코팅한다. 점착제(adhesive)(380)는 나노와이어(370)를 점착시키는 역할을 하며 나노와이어(370)가 전사된 후에는 플라즈마 에슁(ahsing)공정을 수행하여 제거될 수 있어야 한다. 상기 점착제(380)에는 포토레지스트, 폴리디메틸실록산(PDMS: polydimethylsilioxine), 플렉시블 폴리머(flexible polymer), 점착성 폴리머(adhesive polymer), 열적 리플로우 폴리머(thermal reflow polymer)가 사용될 수 있다. 그 중 포토레지스터를 사용한 경우 열을 가했을 때 리플로우 되는 포토레지스터의 특성을 이용하면 나노와이어 트랜스퍼를 쉽게 할 수 있다. 나노 크기에서는 표면 장력에 의한 점착이 주요한 힘으로 작용하므로 포토레지스터와 같은 폴리머 계열의 점착제(adhesive)를 사용하여 나노와이어 트랜스퍼가 가능하며, 이후 폴리머를 제거하더라도 트랜스퍼 된 나노와이어(370)는 점착에 의해 산화막 또는 절연막(390) 기판에 점착된 상태를 유지할 수 있으므로 산화막 기판으로 트랜스퍼 된 나노와이어(370)의 위치는 폴리머 제거 후에도 크게 변화되지 않는다. Uniformly spin coat an adhesive 380 on the substrate for nanowire transfer. The adhesive 380 serves to adhere the
또는 본 발명의 다른 실시예에 따르면, 실리콘 나노와이어의 트랜스퍼 공정을 수행하기 전, 트랜스퍼 되는 기판에 점착제(380)를 코팅한 후 포토리소그라피 공정 또는 임프린팅 공정을 수행하여 나노와이어를 트랜스퍼 하기 위한 점착제 패턴을 형성할 수 있다. 점착제 패턴 상에 나노와이어를 트랜스퍼시킴으로써, 트랜스퍼 될 기판의 의도한 위치에만 나노와이어를 전사할 수 있는 동시에 트랜스퍼 될 기판으로 트랜스퍼 되는 나노와이어의 수를 조절할 수 있게 되며, 이를 반복적으로 수행함으로써 나노와이어 소자의 집적도를 향상시킬 수 있게 된다.Alternatively, according to another embodiment of the present invention, before performing the transfer process of the silicon nanowires, the pressure-sensitive adhesive for transferring the nanowires by performing a photolithography process or an imprinting process after coating the adhesive 380 to the substrate to be transferred Patterns can be formed. By transferring the nanowires on the pressure-sensitive adhesive pattern, the nanowires can be transferred only to the intended position of the substrate to be transferred, and at the same time, the number of nanowires transferred to the substrate to be transferred can be controlled. It is possible to improve the degree of integration.
또는 본 발명의 다른 실시예에 따르면, 트랜스퍼 될 기판에 정렬용 표식 패턴을 형성한 후, 점착제 패턴을 형성할 수 있다. 정렬용 표식 패턴은 점착제 패턴 형성, 나노와이어 트랜스퍼 및 전극 형성공정 등을 수행함에 있어서 정렬 표식자의 역할을 수행하여 공정을 용이하게 하며, 나노와이어 트랜스퍼 공정을 반복적으로 수행할 경우에는 나노와이어 소자의 집적도를 향상시킬 수 있다.Alternatively, according to another embodiment of the present invention, after forming the alignment marker pattern on the substrate to be transferred, an adhesive pattern may be formed. The alignment mark pattern facilitates the process by performing the role of the alignment marker in performing the adhesive pattern formation, nanowire transfer and electrode formation process, and the density of nanowire devices when the nanowire transfer process is repeatedly performed. Can improve.
또는 본 발명의 다른 실시예에 따르면, 점착제(adhesive)를 사용하지 않고 실리콘 나노와이어를 직접 여러 가지 본딩(bonding) 공정을 통해 기판에 고정시켜 나노와이어를 트랜스퍼시킬 수 있다. 일 예로서 나노와이어가 트랜스퍼 되는 기판으로 기판 자체가 점착 특성을 가지는 플렉시블 기판(flexible substrate) 또는 점성 기판(sticky substrate) 등 구체적으로는 폴리디메틸실록산(PDMS: polydimethylsilioxine)을 사용하여 점착제를 코팅하거나 제거하는 공정을 생략할 수 있다.Alternatively, according to another embodiment of the present invention, the nanowires may be transferred by directly fixing the silicon nanowires to the substrate through various bonding processes without using an adhesive. As an example, a nanowire-transferred substrate is specifically used for coating or removing an adhesive using a polydimethylsilioxine (PDMS), such as a flexible substrate or a sticky substrate, which has a self-adhesive property. The process of making it can be skipped.
점착제(adhesive)를 사용하지 않고 실리콘 나노와이어를 직접 기판에 고정시키는 경우, 본 발명의 또 다른 실시예에 따르면, 트랜스퍼 될 기판은 나노와이어의 트랜스퍼 공정 이전에 핫 엠보싱 공정을 수행하여 점착제 패턴을 형성할 수 있다. 또는 본 발명의 또 다른 실시예에 따르면, 트랜스퍼 될 기판에 정렬용 표식 패턴을 형성한 후 점착제 패턴을 형성할 수 있다.When the silicon nanowire is directly fixed to the substrate without using an adhesive, according to another embodiment of the present invention, the substrate to be transferred is subjected to a hot embossing process prior to the transfer process of the nanowire to form an adhesive pattern. can do. Alternatively, according to another embodiment of the present invention, an adhesive pattern may be formed after the alignment mark pattern is formed on the substrate to be transferred.
이 경우, 나노와이어(370)가 형성된 제1실리콘 기판과 나노와이어가 트랜스퍼 될 기판을 서로 대향하여 밀착시킨 후, 열과 압력을 가하여 나노와이어(370)를 트랜스퍼 될 기판에 점착시킨다. 이때, 열과 압력은 나노와이어(370)의 트랜스퍼 효율이 높은 조건으로 트랜스퍼 될 기판의 재질에 따라 결정될 수 있다.In this case, the first silicon substrate on which the
이후 나노와이어가 트랜스퍼 된 기판에 전기적 컨택을 위한 전극 구조(400)를 형성하면 나노와이어 소자 제조 공정이 완료된다(도면 3i). 전극(400)의 재료로 사용되는 금속 박막을 증착하면 나노와이어가 영구히 기판 표면에 고정되므로 습식 공정이 추가되더라도 나노와이어가 소실될 염려는 없다. 나노와이어가 트랜스퍼 된 기판에 전극(400)을 형성시키기 위해 추가적으로 진행하는 공정은 웨이퍼 단위로 진행할 수 있으며, 패턴 정렬은 마스크의 정렬패턴과 나노와이어의 패턴을 이용해 정렬시켜서 수월하게 진행할 수 있다.Then, when the
도 4은 본 발명의 또 다른 실시예에 따른 나노와이어 소자 제조 공정도로서, 본 실시예는 도면 3a 내지 3e 에서 보인 나노와이어 구조물 형성 과정까지 그 공정이 다른 실시예와 동일하다. 그러나, 본 실시예에서는 도면 3e의 나노와이어 구조물 제조 공정이 완료된 후 반응성 이온 식각(RIE) 등의 건식식각에 의해 나노와이어(410)의 상층부를 덮고 있는 산화막을 제거한 다음(도면 4a) 그 위에 전기적 컨택을 위한 전극 구조(420)를 형성한다(도면 4b). 따라서 종래의 SOI 기판이나 다른 실시예에서와 같은 트랜스퍼 될 별도의 기판을 이용하지 않고 실리콘 기판 위에 나노와이어 소자 제조 공정이 가능하다. 이 경우 본 발명의 또 다른 실시예에 따르면, 전극(420)이 형성된 후 나노와이어의 하부의 산화막 제거 공정으로 공중에 떠있는 나노와이어 소자 제작도 가능하다.Figure 4 is a nanowire device manufacturing process according to another embodiment of the present invention, this embodiment is the same process as the other embodiment to the process of forming the nanowire structure shown in Figures 3a to 3e. However, in the present embodiment, after the nanowire structure manufacturing process of FIG. 3E is completed, the oxide layer covering the upper layer of the
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미 로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.The terms or words used in this specification and claims are not to be construed as limiting in their usual or dictionary meanings, and the inventors may appropriately define the concept of terms in order to best describe their invention. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that the present invention.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
본 발명에 의한 나노와이어 소자 제조 방법을 통해 SOI 웨이퍼를 사용하지 않고 원하는 위치에 원하는 갯수의 나노와이어를 양산성 있게 제조할 수 있다. The nanowire device manufacturing method according to the present invention can mass-produce a desired number of nanowires at a desired position without using an SOI wafer.
실리콘 기판에 기존의 사진식각공정을 이용하면서도, 하단부의 폭이 좁아진 트랜치 구조의 실리콘 구조물을 형성한 후, 열산화 공정을 수행하여 기판으로부터 분리(isolation)된 수 나노미터 내지 수십 나노미터 크기를 갖는 단결정 실리콘 나노와이어를 쉽게 제조할 수 있으며, 이를 다른 웨이퍼로 전사시킴으로써 별도의 나노와이어 정렬 과정이나 SOI 웨이퍼가 필요 없이 나노와이어 소자를 양산성 있게 제조할 수 있다. 또한 본 나노와이어 제조 공정은 건식 식각 공정과 열산화막 형성공정을 이용해 제작되므로 기존의 제조 공정에 비해 훨씬 균일한 나노와이어를 얻을 수 있으며, 실리콘 기판의 결정 구조에 의존하지 않아 실리콘 기판의 결정방향에 관계없이 원하는 결정구조의 나노와이어 제작이 용이하며, 나노와이어의 형태 또한 직선, 곡선 등 다양하게 제조할 수 있다. 나노와이어의 형성과정에서 실리콘 나노와이어에 적절한 불순물을 첨가시킴으로써 의도하는 전기적 특성을 갖는 실리콘 나노와이어소자 제조에도 응용가능하다. 본 발명에 의해 제조된 나노와이어 소자는 나노와이어 FET, 나노와이어 바이오센서, 플렉서블 디스플레이(Flexible display) 등의 소자에 적용가능하므로 나노와이어 소자의 제조 및 대량생산을 가능하게 하는 생산성을 확보시켜 준다.While using a conventional photolithography process on a silicon substrate, a silicon structure having a narrow trench structure at the bottom is formed and then thermally oxidized to have a size of several nanometers to several tens of nanometers isolated from the substrate. Single crystal silicon nanowires can be easily fabricated and transferred to other wafers to enable mass production of nanowire devices without the need for separate nanowire alignment processes or SOI wafers. In addition, since the nanowire manufacturing process is manufactured by using a dry etching process and a thermal oxide film forming process, a much more uniform nanowire can be obtained than a conventional manufacturing process. Regardless, it is easy to manufacture nanowires of a desired crystal structure, and nanowires can also be manufactured in various shapes such as straight lines and curves. It is also applicable to the fabrication of silicon nanowire devices having intended electrical properties by adding appropriate impurities to the silicon nanowires during the formation of the nanowires. The nanowire devices manufactured by the present invention can be applied to devices such as nanowire FETs, nanowire biosensors, flexible displays, and the like, thereby securing productivity for enabling nanowire device manufacturing and mass production.
Claims (16)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060039593A KR100716937B1 (en) | 2006-05-02 | 2006-05-02 | Fabrication method for a nanowire device |
CN2006101398844A CN1935632B (en) | 2005-09-22 | 2006-09-20 | Method of manufacturing a nanowire device |
US11/533,892 US8080481B2 (en) | 2005-09-22 | 2006-09-21 | Method of manufacturing a nanowire device |
JP2006256811A JP4869847B2 (en) | 2005-09-22 | 2006-09-22 | Method for manufacturing nanowire element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060039593A KR100716937B1 (en) | 2006-05-02 | 2006-05-02 | Fabrication method for a nanowire device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100716937B1 true KR100716937B1 (en) | 2007-05-14 |
Family
ID=38270391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060039593A KR100716937B1 (en) | 2005-09-22 | 2006-05-02 | Fabrication method for a nanowire device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100716937B1 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100933560B1 (en) | 2007-08-22 | 2009-12-28 | 부산대학교 산학협력단 | How to make patterned silicon nanotips |
KR100951544B1 (en) | 2007-12-24 | 2010-04-09 | 전자부품연구원 | Fabricating method for bio sensor using nano-scale structure |
KR101163202B1 (en) | 2009-12-29 | 2012-07-05 | 주식회사 아이엠헬스케어 | A process for silicone nano-wire devices |
KR101264159B1 (en) | 2011-12-05 | 2013-05-14 | 전자부품연구원 | Gallium nitride-based nanowire light emitting diode device array and fabricating method thereof |
WO2013089388A1 (en) * | 2011-12-13 | 2013-06-20 | Lg Innotek Co., Ltd. | Nanowire grid structure and method of manufacturing nanowire |
WO2016035925A1 (en) * | 2014-09-05 | 2016-03-10 | 한국과학기술원 | Semiconductor device manufacturing method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030046712A (en) * | 2001-12-06 | 2003-06-18 | 엘지전자 주식회사 | Method for manufacturing nano wire |
KR20060027493A (en) * | 2004-09-23 | 2006-03-28 | 한국과학기술원 | Method for manufacturing multi-gate fin field effect transistor using round-shaped silicon nanowire and structures thereof |
-
2006
- 2006-05-02 KR KR1020060039593A patent/KR100716937B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030046712A (en) * | 2001-12-06 | 2003-06-18 | 엘지전자 주식회사 | Method for manufacturing nano wire |
KR20060027493A (en) * | 2004-09-23 | 2006-03-28 | 한국과학기술원 | Method for manufacturing multi-gate fin field effect transistor using round-shaped silicon nanowire and structures thereof |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100933560B1 (en) | 2007-08-22 | 2009-12-28 | 부산대학교 산학협력단 | How to make patterned silicon nanotips |
KR100951544B1 (en) | 2007-12-24 | 2010-04-09 | 전자부품연구원 | Fabricating method for bio sensor using nano-scale structure |
KR101163202B1 (en) | 2009-12-29 | 2012-07-05 | 주식회사 아이엠헬스케어 | A process for silicone nano-wire devices |
KR101264159B1 (en) | 2011-12-05 | 2013-05-14 | 전자부품연구원 | Gallium nitride-based nanowire light emitting diode device array and fabricating method thereof |
WO2013089388A1 (en) * | 2011-12-13 | 2013-06-20 | Lg Innotek Co., Ltd. | Nanowire grid structure and method of manufacturing nanowire |
US9456501B2 (en) | 2011-12-13 | 2016-09-27 | Lg Innotek Co., Ltd. | Nanowire grid structure having grid patterns and a sacrificial layer |
KR101926539B1 (en) | 2011-12-13 | 2018-12-10 | 엘지이노텍 주식회사 | Nanowire grid structure and method of manufacturing a nanowire |
WO2016035925A1 (en) * | 2014-09-05 | 2016-03-10 | 한국과학기술원 | Semiconductor device manufacturing method |
US9899216B2 (en) | 2014-09-05 | 2018-02-20 | Korea Advanced Institute Of Science And Technology | Semiconductor device manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4869847B2 (en) | Method for manufacturing nanowire element | |
KR100702531B1 (en) | Nanowire device and fabricating method for the same | |
CN1935632B (en) | Method of manufacturing a nanowire device | |
KR100716937B1 (en) | Fabrication method for a nanowire device | |
EP1759422B1 (en) | Electrical device comprising printable semiconductor elements | |
JP5701331B2 (en) | Pattern transfer printing with dynamic control of adhesion to elastomeric stamps | |
KR100798431B1 (en) | Pattern Transfer Printing by Kinetic Control of Adhesion to an Elastomeric Stamp | |
US20090199960A1 (en) | Pattern Transfer Printing by Kinetic Control of Adhesion to an Elastomeric Stamp | |
KR101050142B1 (en) | Method for manufacturing nanowire multichannel FET device | |
US20100261013A1 (en) | Systems and methods for harvesting and integrating nanowires | |
EP3116025B1 (en) | Method of forming graphene nanopattern, graphene-containing device, and method of manufacturing the graphene-containing device using block copolymers | |
US20110186879A1 (en) | Multifunctional tape | |
KR101197037B1 (en) | Method of manufacturing nano device by arbitrarily printing nanowire devices thereon and intermediate building block useful for the method | |
JP2007223024A (en) | Method for producing support for growth of localized elongated nanostructure | |
US7514282B2 (en) | Patterned silicon submicron tubes | |
KR20100025838A (en) | Fabricating method of nanostructures | |
KR20080018559A (en) | Devices using single crystal nanowire array having heterojunction and method for manufacturing the same | |
CN102423722B (en) | Microfluidic channel and preparation method thereof | |
KR101408251B1 (en) | Method for arraying nanowire | |
KR101043947B1 (en) | Method for transfer of nanowire | |
KR20080114023A (en) | Fabrication method for a nanowire | |
RU2267832C1 (en) | Method for manufacturing micro- and nanodevices on local substrates | |
Mao et al. | Fabrication of high-compact nanowires using alternating photoresist ashing and spacer technology | |
KR101882582B1 (en) | Nanowire manufacturing master mold, nano device and method of fabricating of the same | |
KR20110074500A (en) | Method of arranging nanovire on substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120116 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |