KR100716915B1 - 시모스 이미지 센서 제조 방법 - Google Patents
시모스 이미지 센서 제조 방법 Download PDFInfo
- Publication number
- KR100716915B1 KR100716915B1 KR1020050134063A KR20050134063A KR100716915B1 KR 100716915 B1 KR100716915 B1 KR 100716915B1 KR 1020050134063 A KR1020050134063 A KR 1020050134063A KR 20050134063 A KR20050134063 A KR 20050134063A KR 100716915 B1 KR100716915 B1 KR 100716915B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- hdp
- usg
- teos
- silicate glass
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims abstract description 67
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000005368 silicate glass Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000002161 passivation Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 150000004767 nitrides Chemical class 0.000 claims abstract description 5
- 239000011229 interlayer Substances 0.000 claims abstract description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000011800 void material Substances 0.000 abstract description 3
- 230000007547 defect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명에 따르면, 시모스(CMOS) 트랜지스터들이 형성된 반도체 기판 상에 금속층들 및 금속층들을 층간 절연하는 절연층들을 순차적으로 형성한다. 최상층의 금속층의 패턴들을 덮는 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막을 증착하고, 에치 백(etch back)한다. 에치 백된 HDP-USG막 상에 플라즈마 개선 테오스(PE-TEOS)막을 증착하고, 평탄화한 후, 질화막의 패시베이션막을 형성하고, 컬러 필터(color filter)를 형성하는 하는 단계를 포함하는 시모스 이미지 센서 제조 방법을 제시한다.
시모스 이미지 센서, 보이드, HDP-USG, PE-TEOS
Description
도 1은 종래의 시모스(CMOS) 이미지 센서 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.
도 2 및 도 3은 본 발명의 실시예에 따른 시모스(CMOS) 이미지 센서 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
본 발명은 이미지 센서(image sensor)에 관한 것으로, 특히, 색재현성 및 균일도를 향상한 시모스(CMOS) 이미지 센서 제조 방법에 관한 것이다.
이미지 센서는 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자이다. 이미지 센서 중 전하결합소자(CCD : Charge Coupled Device)는, 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어(carrier)가 커패시터에 저장되고 이송되는 소자이다. 시모스 이미지 센서는 제어 회로(control circuit) 및 신호처리 회로(signal processing circuit)를 주변 회로로 사용하는 CMOS 기술을 이용하여, 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭(switching) 방식을 채용 하는 소자이다.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력 소모가 많으며, 마스크(mask) 공정 단계 수가 많아서 공정이 복잡하고, 신호처리 회로를 CCD 칩(chip) 내에 구현 할 수 없어 단일 칩(one chip)화가 곤란하다는 등의 여러 취약점들을 가지고 있다. 이에 따라, 최근에 이러한 취약점을 해소하기 위하여 서브-마이크론(sub-micron) CMOS 제조 기술을 이용한 CMOS 이미지 센서의 개발이 많이 연구되고 있다.
CMOS 이미지 센서는 단위 화소(Pixel) 내에 포토다이오드(photo diode)와 모스(MOS) 트랜지스터를 형성시켜, 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조 기술을 이용하므로 전력 소모도 적고, 마스크 수도 20개 정도로 30??40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며, 여러 신호처리 회로와 단일 칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다. 이러한 CMOS 이미지 센서는 DSC(Digital Still Camera), PC 카메라(camera), 모바일 카메라(mobil camera) 등의 많은 응용 부분에 사용되고 있다.
도 1은 종래의 시모스(CMOS) 이미지 센서 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.
도 1을 참조하면, 종래의 시모스 이미지 센서는 반도체 기판(10)의 픽셀 배열(pixel array) 영역 및 로직 영역(logic area) 상에 CMOS 트랜지스터의 게이트(20)들이 형성되고, 제1절연층(31)이 형성되고, 배선들, 예컨대, 제1금속층(41), 제2금속층(43) 및 최상층 금속층(top metal layer: 45) 등이 제2절연층(33) 및 제3 절연층(35) 등에 의해 층간 절연되게 형성되고 있다.
이후에, 최상층 금속층(45)을 절연하는 제4절연층(37)을 플라즈마 개선 테오스(PE-TEOS)막을 증착하고 평탄화하여 형성하고 있다. 이때, 제4절연층(37)의 최상층 금속층(45)의 패턴들 사이를 채우는 부분에 보이드(void: 38)와 같은 채움 불량이 발생될 수 있다.
제4절연층(37)으로 고밀도 플라즈마(HDP)-언도우프트 실리케이트 글라스(USG)막을 이용할 수도 있으나, 컬러 필터(color filter: 40) 아래에 형성되는 질화막의 패시베이션층(39)과 HDP-USG막 간에는 계면 접착력이 부족하여 들뜸(lifting) 현상이 발생되고 있다. 이에 따라, 특히, 원형 결함(defect)으로 웨이퍼 판매시 외관 불량으로 폐기 처분되고 있다. 이에 따라, 접착력이 상대적으로 우수한 PE-TEOS막을 제4절연층(37)으로 이용하고 있으나, 최상층 금속층(45)의 패턴들 간의 매립이 충분히 이루어지지 않아 보이드(38)가 발생되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 패시베이션층과 접착력을 개선할 수 있고 금속층의 패턴들 간의 사이에 보이드(void)와 같은 채움 불량을 발생을 방지하며 절연층을 형성하는 시모스(CMOS) 이미지 센서 제조 방법을 제시하는 데 있다.
상기의 기술적 과제를 위한 본 발명의 일 실시예는, 시모스 이미지 센서의 제조에 있어서, 최상층의 금속층 패턴들을 덮어 절연하는 절연층을 픽셀 배열 영역 과 로직 영역 상에 각기 다른 절연 물질을 증착하여 형성하는 시모스 이미지 센서 제조 방법을 제시한다.
상기 절연층은 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막 및 상기 플라즈마 개선 테오스(PE-TEOS)막을 증착하여 형성될 수 있다.
상기 픽셀 배열 영역 상의 상기 절연층 부분은 플라즈마 개선 테오스(PE-TEOS)막을 포함하여 형성되고, 상기 로직 영역 상의 상기 절연층 부분은 상기 금속층 패턴들 사이를 채우는 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막 및 상기 플라즈마 개선 테오스(PE-TEOS)막의 연장 부분을 포함하여 형성될 수 있다.
본 발명의 다른 일 실시예는, 시모스 트랜지스터들이 형성된 반도체 기판 상에 금속층들 및 상기 금속층들을 층간 절연하는 절연층들을 순차적으로 형성하는 단계; 상기 금속층들 중 최상층의 금속층의 패턴들을 덮는 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막을 증착하는 단계; 상기 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막을 에치 백(etch back)하는 단계; 상기 에치 백된 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막 상에 플라즈마 개선 테오스(PE-TEOS)막을 증착하는 단계; 상기 플라즈마 개선 테오스(PE-TEOS)막 상에 질화막의 패시베이션막을 형성하는 단계; 및 상기 패시베이션막 상에 컬러 필터(color filter)를 형성하는 단계를 포함하는 시모스 이미지 센서 제조 방법을 제시한다.
상기 에치 백은 상기 기판 상의 픽셀 배열 영역 부분을 덮는 고밀도 플라즈 마-언도우프트 실리케이트 글라스(HDP-USG)막 부분을 제거하고 상기 금속층 패턴들 사이의 상기 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막 부분을 잔류시키도록 수행될 수 있다.
본 발명에 따르면, 패시베이션층과 접착력을 개선할 수 있고 금속층의 패턴들 간의 사이에 보이드(void)와 같은 채움 불량을 발생을 방지하며 절연층을 형성하는 시모스(CMOS) 이미지 센서 제조 방법을 제시할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명의 실시예에서는 HDP-USG를 증착하고 이에 대해 전면 건식 식각을 진행하여, 픽셀 배열 영역에서는 HDP-USG가 모두 식각되어 제거되고, 로직 영역에서는 금속층 패턴들 간에는 완전히 매립된 HDP-USG가 잔류되게 된다. 이후 PE-TEOS를 증착하고 화학기계적연마(CMP) 공정을 진행하여 평탄화 공정을 하고, 패시베이션 질화막을 증착한다. 이후, 컬러 필터를 형성하고, 마이크로 렌즈(micro lens) 형성 공정 등을 진행한다.
도 2 및 도 3은 본 발명의 실시예에 따른 시모스(CMOS) 이미지 센서 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 2를 참조하면, 본 발명의 실시예에 따른 시모스 이미지 센서는 반도체 기판(100)의 픽셀 배열 영역 및 로직 영역 상에 CMOS 트랜지스터의 게이트(200)들을 형성한다. 제1절연층(310)이 산화막 등으로 형성되고, 배선들, 예컨대, 제1금속층(410), 제2금속층(430) 및 최상층 금속층(top metal layer: 450) 등이 제2절연층(330) 및 제3절연층(350) 등에 의해 층간 절연되게 형성된다.
최상층 금속층(45) 형성 후 최상층의 금속층 패턴(450)들을 덮어 절연하는 절연층을 픽셀 배열 영역과 로직 영역 상에 각기 다른 절연 물질을 증착하여 형성한다. 구체적으로, 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막(371)을 증착한다. HDP-USG막(371)은 상대적으로 높은 매립 특성을 나타내므로, 최상층 금속층(450)의 패턴들 사이를 충분히 보이드 발생없이 메우게 된다.
도 3을 참조하면, HDP-USG막(371)을 건식(dry) 전면 에치 백(etch back)하여 최상층 금속층(450)의 패턴들 사이를 매립하는 부분을 잔류시키고, 픽셀 배열 영역 상을 덮는 부분은 선택적으로 제거하여, 하부의 제3절연층(350) 상을 노출시킨다. 이후에, 노출된 제3절연층(350) 부분 및 에치 백된 HDP-USG막(371) 상을 덮는 플라즈마 개선 테오스(PE-TEOS)막(375)을 증착한다.
이에 따라, 픽셀 배열 영역 상에는 플라즈마 개선 테오스(PE-TEOS)막(375)이 형성되고, 로직 영역 상의 금속층(450) 패턴들 사이는 HDP-USG막(371)의 잔류 부분 및 PE-TEOS막(375)의 연장 부분이 최상층 금속층(450)을 절연하는 절연층을 구성하게 된다.
이후에, PE-TEOS막(375)을 CMP 등으로 바람직하게 평탄화한다. 이후에, PE-TEOS막(375) 상에 실리콘 질화막의 패시베이션막(390)을 증착한다. 이때, 패시베이션막(390)의 실리콘 질화막과 하부의 PE-TEOS막(375)은 계면 접착력이 상당히 우수하므로, 들뜸 현상 등이 방지되고 이에 따라 원형 결함 등이 방지될 수 있다.
이후에, 패시베이션막(390) 상에 컬러 필터(400)를 형성 또는 부착하고, 마이크로 렌즈(도시되지 않음)를 형성한다.
상술한 본 발명에 따르면, 최상층 금속층 패턴들 사이에 보이드 발생을 방지할 수 있고, 수소(H2) 함량이 상대적으로 더 많은 PE-TEOS로 인하여 암전류 개선효과를 더 크게 구현할 수 있다.
이상, 본 발명을 구체적인 실시예들을 통하여 설명하였지만, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 본 발명은 여러 형태로 변형될 수 있다.
Claims (5)
- 시모스 이미지 센서의 제조에 있어서최상층의 금속층 패턴들을 덮어 절연하는 절연층을 픽셀 배열 영역과 로직 영역 상에 각기 다른 절연 물질을 증착하여 형성하되,상기 로직 영역 상에는 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막이, 상기 픽셀 배열 영역에는 플라즈마 개선 테오스(PE-TEOS)막이 형성되는 것을 특징으로 하는 시모스 이미지 센서 제조 방법.
- 삭제
- 제1항에 있어서,상기 픽셀 배열 영역 상의 상기 절연층 부분은 플라즈마 개선 테오스(PE-TEOS)막을 포함하여 형성되고,상기 로직 영역 상의 상기 절연층 부분은 상기 금속층 패턴들 사이를 채우는 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막 및 상기 플라즈마 개선 테오스(PE-TEOS)막의 연장 부분을 포함하여 형성되는 것을 특징으로 하는 시모스 이미지 센서 제조 방법.
- 시모스 트랜지스터들이 형성되고 픽셀 배열영역과 로직영역이 정의된 반도체 기판상에 금속층들 및 상기 금속층들을 층간 절연하는 절연층들을 순차적으로 형성하는 단계;상기 금속층들 중 최상층의 금속층의 패턴들을 덮는 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막을 증착하는 단계;상기 픽셀 배열영역의 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막을 에치 백(etch back)하는 단계;상기 에치 백된 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막 상에 플라즈마 개선 테오스(PE-TEOS)막을 증착하는 단계;상기 플라즈마 개선 테오스(PE-TEOS)막 상에 질화막의 패시베이션막을 형성하는 단계; 및상기 패시베이션막 상에 컬러 필터(color filter)를 형성하는 단계를 포함하는 것을 특징으로 하는 시모스 이미지 센서 제조 방법.
- 제4항에 있어서상기 에치 백은 상기 기판 상의 픽셀 배열 영역 부분을 덮는 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막 부분을 제거하고 상기 최상층의 금속층 패턴들 사이의 상기 고밀도 플라즈마-언도우프트 실리케이트 글라스(HDP-USG)막 부분을 잔류시키도록 수행되는 것을 특징으로 하는 시모스 이미지 센서 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134063A KR100716915B1 (ko) | 2005-12-29 | 2005-12-29 | 시모스 이미지 센서 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050134063A KR100716915B1 (ko) | 2005-12-29 | 2005-12-29 | 시모스 이미지 센서 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100716915B1 true KR100716915B1 (ko) | 2007-05-10 |
Family
ID=38270383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050134063A KR100716915B1 (ko) | 2005-12-29 | 2005-12-29 | 시모스 이미지 센서 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100716915B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030039677A (ko) * | 2001-11-14 | 2003-05-22 | 주식회사 하이닉스반도체 | 이미지센서의 제조 방법 |
| KR20030042309A (ko) * | 2001-11-22 | 2003-05-28 | 주식회사 하이닉스반도체 | 시모스 이미지센서 및 그 제조방법 |
| KR20040008911A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 경사입사광의 영향을 감소시킨 시모스 이미지센서 |
-
2005
- 2005-12-29 KR KR1020050134063A patent/KR100716915B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030039677A (ko) * | 2001-11-14 | 2003-05-22 | 주식회사 하이닉스반도체 | 이미지센서의 제조 방법 |
| KR20030042309A (ko) * | 2001-11-22 | 2003-05-28 | 주식회사 하이닉스반도체 | 시모스 이미지센서 및 그 제조방법 |
| KR20040008911A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 경사입사광의 영향을 감소시킨 시모스 이미지센서 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI407553B (zh) | 具有深光反射溝渠之背照式影像感測器 | |
| US7232698B2 (en) | Method for fabricating CMOS image sensor protecting low temperature oxide delamination | |
| US9240430B2 (en) | Semiconductor image pickup device | |
| US20080303071A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| TW202121673A (zh) | 用於接合墊結構的隔離結構及其製造方法 | |
| WO2017173637A1 (zh) | 采用背面深沟槽隔离的背照式图像传感器的制作方法 | |
| US20180122844A1 (en) | Selective deposition and planarization for a cmos image sensor | |
| US7683411B2 (en) | Image sensor and method of manufacturing the same | |
| US7338830B2 (en) | Hollow dielectric for image sensor | |
| CN105826331A (zh) | 采用背照式深沟槽隔离的背照式图像传感器的制作方法 | |
| JP6039294B2 (ja) | 半導体装置の製造方法 | |
| JP4967291B2 (ja) | 固体撮像装置の製造方法 | |
| US20060148123A1 (en) | Method for fabricating CMOS image sensor | |
| US20090166692A1 (en) | Cmos image sensor and method for manufacturing the same | |
| KR100716915B1 (ko) | 시모스 이미지 센서 제조 방법 | |
| US20060145175A1 (en) | CMOS image sensor and method for fabricating the same | |
| JP2006351759A (ja) | 固体撮像素子およびその製造方法 | |
| KR100788375B1 (ko) | 이미지 센서 제조 방법 | |
| US10847564B1 (en) | Charge release layer to remove charge carriers from dielectric grid structures in image sensors | |
| JP2010118661A (ja) | イメージセンサー及び前記イメージセンサーの製造方法 | |
| US20080054387A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| JP2006351787A (ja) | 固体撮像素子およびその製造方法 | |
| JP2015201493A (ja) | 半導体装置及びその製造方法 | |
| US8003505B2 (en) | Image sensor and method of fabricating the same | |
| KR101088204B1 (ko) | 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120417 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |