KR100714624B1 - A FPCB Having Dual Structure for Improving Sticking Force of Chip Components thereon - Google Patents

A FPCB Having Dual Structure for Improving Sticking Force of Chip Components thereon Download PDF

Info

Publication number
KR100714624B1
KR100714624B1 KR1020050073476A KR20050073476A KR100714624B1 KR 100714624 B1 KR100714624 B1 KR 100714624B1 KR 1020050073476 A KR1020050073476 A KR 1020050073476A KR 20050073476 A KR20050073476 A KR 20050073476A KR 100714624 B1 KR100714624 B1 KR 100714624B1
Authority
KR
South Korea
Prior art keywords
copper foil
layer
fpcb
foil layer
chip component
Prior art date
Application number
KR1020050073476A
Other languages
Korean (ko)
Other versions
KR20070018622A (en
Inventor
이득우
김명기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050073476A priority Critical patent/KR100714624B1/en
Publication of KR20070018622A publication Critical patent/KR20070018622A/en
Application granted granted Critical
Publication of KR100714624B1 publication Critical patent/KR100714624B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

칩 부품을 실장 하는 경우 그 고착 강도를 향상시키도록 된 이중 구조를 갖는 FPCB가 제공된다.When mounting a chip component, an FPCB having a double structure is provided to improve the fixing strength thereof.

본 발명은, 상부에 장착되는 칩 부품의 고착 강도를 향상시키기 위한 FPCB에 있어서, 기본 회로패턴이 형성되는 제1 동박 층; 상기 제1 동박 층의 하부에 형성되는 제1 PI층; 상기 제1 PI층 하부에 형성되는 보강판; 상기 제1 동박 층 위에 형성되는 제2 PI층; 상기 제2 PI층의 상부에 형성된 제2 동박 층; 및 상기 제1 및 제2 동박 층과 제2 PI층을 관통하여 형성되고 내부에는 금속 충전물이 형성되어 제1 및 제2 동박 층을 전기적으로 연결하고, 제1 및 제2 동박 층을 구조적으로 연결하는 다수의 비아 홀;을 포함하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공한다. The present invention provides an FPCB for improving adhesion strength of a chip component mounted on an upper portion, the FPCB comprising: a first copper foil layer on which a basic circuit pattern is formed; A first PI layer formed under the first copper foil layer; A reinforcing plate formed under the first PI layer; A second PI layer formed on the first copper foil layer; A second copper foil layer formed on the second PI layer; And a metal filler formed inside the first and second copper foil layers and the second PI layer to electrically connect the first and second copper foil layers, and structurally connect the first and second copper foil layers. It provides a FPCB having a dual structure for strengthening the chip component fixing force comprising a plurality of via holes.

본 발명에 의하면 칩 부품이 동박 층의 박리 없이 FPCB에 견고히 장착되어 그 고착강도가 일반 PCB에 동등한 정도로 높게 이루어짐으로써 FPCB의 구조적인 개선을 통하여 FPCB의 활용도 및 그 성능을 향상시키도록 개선된 효과가 얻어진다.According to the present invention, the chip parts are firmly mounted on the FPCB without peeling the copper foil layer, and the fixing strength thereof is made to the same level as that of the general PCB, thereby improving the utilization and performance of the FPCB through structural improvement of the FPCB. Obtained.

칩 부품 고착 강도, FPCB, PI층, 동박 층, 비아 홀, 층 박리 Chip Component Bond Strength, FPCB, PI Layer, Copper Foil Layer, Via Hole, Layer Peeling

Description

칩 부품 고착력 강화를 위한 이중 구조를 갖는 ＦＰＣＢ{A FPCB Having Dual Structure for Improving Sticking Force of Chip Components thereon}FPCB Having Dual Structure for Improving Sticking Force of Chip Components thereon

제 1도는 종래의 기술에 따른 FPCB 구조를 도시한 종단면도.1 is a longitudinal sectional view showing a conventional FPCB structure.

제 2도는 종래의 기술에 따른 FPCB에 칩 부품이 표면 실장(SMT)으로 장착된 상태를 도시한 설명도.2 is an explanatory diagram showing a state in which a chip component is mounted by surface mount (SMT) on a conventional FPCB.

제 3도는 종래의 기술에 따른 FPCB에 칩 부품이 표면 실장(SMT)으로 장착되는 경우 동박 층과 PI층의 박리 현상을 확대하여 나타낸 단면도.3 is an enlarged cross-sectional view of a peeling phenomenon between a copper foil layer and a PI layer when a chip component is mounted on a surface mount (SMT) in a conventional FPCB.

제 4도는 본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB 구조를 도시한 종단면도.Figure 4 is a longitudinal sectional view showing an FPCB structure having a dual structure for strengthening the chip component fastening force according to the present invention.

제 5도는 본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB에 칩 부품이 표면 실장(SMT)으로 장착된 상태를 도시한 설명도.5 is an explanatory view showing a state in which a chip component is mounted as a surface mount (SMT) on the FPCB having a dual structure for strengthening the chip component fixing force according to the present invention.

제 6도는 본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB에 칩 부품이 표면 실장(SMT)으로 장착되는 경우, 동박 층이 PI층에 안정된 상태로 유지되는 상태를 도시한 설명도.6 is an explanatory view showing a state in which the copper foil layer is maintained in a stable state on the PI layer when the chip component is mounted on the FPCB having a double structure for enhancing the chip component fastening force according to the present invention by surface mounting (SMT). .

제 7도는 본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB가 일반 PCB에 연결된 상태를 도시한 구성도.7 is a configuration diagram showing a state in which the FPCB having a dual structure for strengthening the chip component fixing force according to the present invention connected to a general PCB.

<도면의 주요부분에 대한 부호의 설명>       <Description of the symbols for the main parts of the drawings>

1.... 본 발명의 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB1 .... FPCB with double structure for strengthening chip component fixing force of the present invention

10.... 제1 동박 층 15.... 제1 PI층10 ... first copper foil layer 15 ... first PI layer

17.... 보강판 20.... 제2 PI층17 .... reinforcement plate 20 .... 2nd PI layer

30.... 제2 동박 층 40.... 비아 홀30 .... the second copper foil layer 40 .... via hall

42.... 금속 충전물 60.... 칩 부품42 .... Metal Filler 60 .... Chip Parts

62.... 칩 부품 장착 패드 64.... 솔더 볼62 .... Chip Mounting Pads 64 .... Solder Balls

66.... Ni 및 Au 이층으로 된 도금 층 70.... 표피 층(Cover-lay)66 .... Plating layer of two layers of Ni and Au 70 .... Cover-lay

100.... 종래의 FPCB 110.... 칩 부품(chip component)100 .... conventional FPCB 110 .... chip component

112.... 패드(PAD) 120.... 동박 층112 .... PAD 120 ... copper foil layer

130.... 표피 층(Cover-lay) 140.... PI층130 .... Cover-lay 140 .... PI layer

145.... 보강 층 147.... 도금 층145 .... reinforcement layer 147 .... plating layer

150.... 일반 PCB S.... 박리 부분150 .... Normal PCB S .... Peel Off

본 발명은 상부에 칩 부품을 실장하는 경우 그 고착 강도를 향상시키도록 된 FPCB에 관한 것으로, 보다 상세히는 기본 회로 패턴의 제1 동박 층 위에 제2 PI층과 제2 동박 층을 구비하고, 비아 홀(Via hole)들을 통해 구조적으로 보강시킴으로 써 상부에 칩 부품을 고착시키는 강도를 현저히 향상시키도록 개선된 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB에 관한 것이다.The present invention relates to an FPCB designed to improve adhesion strength when a chip component is mounted thereon, and more specifically, a second PI layer and a second copper foil layer are provided on a first copper foil layer of a basic circuit pattern. The present invention relates to an FPCB having a dual structure for enhancing the chip component fastening force, which is improved to remarkably improve the strength of fixing the chip component on the top by structural reinforcing through the via holes.

일반적으로, 플렉시블 피씨비(Flexible PCB, 이하 FPCB라고 함)는 전자 산업의 경박단소화와 고밀도화 추세에 따라 기술의 고속화, 집적화에 대응할 수 있도록 부품의 소형화와 제품의 경량화를 가능하게 한다. 그리고, 그 재료 자체가 갖는 가요성(flexibility) 특성을 통한 설계 디자인으로 제품 설계에 있어서 유연성을 제공하기 때문에 앞으로도 전자기기에서는 많은 수요가 예상되는 제품이다.       In general, the flexible PCB (hereinafter referred to as FPCB) enables the miniaturization of components and the weight reduction of products in order to cope with the high speed and integration of technology according to the trend of light and short and high density of the electronic industry. In addition, since the design design through the flexibility (flexibility) of the material itself provides flexibility in the product design, it is expected that a lot of demand in the future in the electronic device.

보통의 PCB는 그 구조상 가요 성이 없는 견고한(Rigid) 구조를 갖추고, 유리 에폭시(Glass Epoxy) 등을 사용하는 것과는 달리, FPCB는 연성재료인 폴리이미드(Polyimide, 이하 PI라고 함)를 내층 코어(Inner Core)로 사용하여 가요 성을 갖도록 한 것이며, 일반 PCB와는 다른 원자재 구성을 보이고 있다.       A typical PCB has a rigid structure that is not flexible in structure, and unlike a glass epoxy or the like, FPCB uses a flexible material polyimide (hereinafter referred to as PI) as an inner core. It is used as inner core to have flexibility and shows different raw material composition from general PCB.

상기에서 내층 코어로 사용되는 PI 재료는 현재 여러 메이커(Maker)에서 각각 Aplical, Kapton, Upilex 라는 상품명으로 생산되고 있다.     The PI material used as the inner layer core is currently produced under various brand names of Aplical, Kapton, and Upilex, respectively.

이와 같은 PI층을 구비한 FPCB는 내열성 및 가요 성이 우수하고, 상기와 같은 PI층 위에 동박 층(Copper Foil Layer)이 부착된 형태로 기본 회로 패턴을 형성하고, 상기 PI 층과 동박 층 사이의 접착제 유무에 따라 2 층과 3 층으로 구분되며, 열가소성 폴리이미드(TPI: Thermoplastic Polyimide)를 접착제로 사용하는 경우는 일반적으로 2 층으로 구현된다.     FPCB having such a PI layer is excellent in heat resistance and flexibility, and forms a basic circuit pattern in the form of a copper foil layer attached to the above PI layer, and between the PI layer and the copper foil layer It is divided into two layers and three layers depending on the presence or absence of the adhesive. In the case of using a thermoplastic polyimide (TPI) as the adhesive, the two layers are generally implemented.

그리고, 그 표면에는 표피 층(Cover-lay)이 형성되며, 이는 PI 필름으로 이루어지는 것으로서 그 내부의 동박 층에 패턴 회로가 형성된 후, 그 노출된 회로를 보호하기 위해 그 표면에 점착되고, 이러한 PI 재질의 표피 층은 에폭시 접착제로 상기 동박 층위에 부착된다    Then, a surface layer (Cover-lay) is formed on the surface, which is made of a PI film, and a pattern circuit is formed on the copper foil layer therein, and then adhered to the surface to protect the exposed circuit, and such PI The skin layer of material is attached on the copper foil layer with an epoxy adhesive

또한, 종래의 FPCB(100)는 도 1에 도시된 바와 같이, 주로 핸드폰 부품의 키 패드(KEY PAD)나 버튼(BUTTON) 등에 사용되어 왔으며, 그 외에도 다양한 구조의 전자제품의 응용에 사용되고 있다. 이와 같은 구조의 FPCB(100)는 그 위에 칩 부품(chip component)(110) 등을 장착하기 위한 패드(PAD)(112)를 부착함에 있어서, 단일의 동박 층(120)이 회로 패턴을 형성하고, 칩 부품(110)이 장착되는 부분은 그 표피 층(Cover-lay)(130)을 부분적으로 절개 또는 개방시켜 사용하거나, 전체 표피 층(130) 자체를 개방시킨 상태에서 칩 부품(110)을 실장 하여 전기제품을 전체적으로 구성하는 형태를 지니고 있다.      In addition, the conventional FPCB 100, as shown in Figure 1, has been mainly used in the keypad (KEY PAD) or button (BUTTON) of the mobile phone components, etc., in addition to the application of electronic products of various structures. In the FPCB 100 having such a structure, in attaching a pad 112 for mounting a chip component 110 or the like, a single copper foil layer 120 forms a circuit pattern. The portion in which the chip component 110 is mounted may be used by partially cutting or opening the cover layer 130, or the chip component 110 while the entire skin layer 130 is opened. It has a form of mounting electrical products as a whole.

그리고, 상기 동박 층(120)의 하부로는 PI층(140)이 형성되며, 그 하부로는 보강 층(145)이 형성된 구조를 갖추며, 상기 동박 층(120)의 상부로는 선택적으로 Ni 및 Au 등의 재료로 이루어진 도금 층(147)이 형성된다. 그렇지만, 상기와 같은 종래의 FPCB(100)가 가지는 응용 범위가 매우 낮으며, 전자기기의 키 패드(Key Pad)나 버튼 타입(Button Type)으로 사용되는 경우와 같이 그 응용도가 낮다.       In addition, a PI layer 140 is formed below the copper foil layer 120, and a reinforcement layer 145 is formed below the copper foil layer 120. A plating layer 147 made of a material such as Au is formed. However, the application range of the conventional FPCB 100 as described above is very low, and its application is low, such as when used as a key pad or button type of an electronic device.

또한, 사용공간의 제약이 따르는 부분에 있어서는 불안정한 요소들이 많이 존재한다. 예를 들면, 일반 PCB(150) 상에 전기적으로 연결되는 FPCB(100)는 그 장 착부위와 상기 FPBC(100) 상의 칩 부품(110) 배치 위치에서 예정된 것과는 다른 변경 또는 변화가 발생하게 되면 적절하게 적용하기 어렵다. 이는 종래의 FPCB(100)는 내부에 구비된 동박 층(120)에 형성된 회로 패턴이 정해진 위치에만 칩 부품(110) 또는 일반 PCB(150)와의 전기적인 연결이 이루질 수 있기 때문이다.In addition, there are a lot of unstable factors in the part of the constraint of the use space. For example, an FPCB 100 that is electrically connected on a general PCB 150 may be suitable if a change or change is not made as expected at its mounting site and the location of the chip component 110 on the FPBC 100. Difficult to apply. This is because the conventional FPCB 100 may be electrically connected to the chip component 110 or the general PCB 150 only at a predetermined position of a circuit pattern formed on the copper foil layer 120 provided therein.

뿐만 아니라, 이와 같은 종래의 FPCB(100)는 칩 부품(110)의 장착과정에서 이중으로 휘어져서 내부 동박 층(120)의 회로패턴이 쉽게 절개되거나, 단락되는 등의 연결 부위에서의 취약함으로 인해서 그 사용이 어려운 점이 있다.In addition, such a conventional FPCB 100 is bent in a double during the mounting of the chip component 110, so that the circuit pattern of the inner copper foil layer 120 is easily cut or short-circuited due to its weakness at the connection site. Its use is difficult.

예를 들면, 도 2에 도시된 바와 같이 종래의 FPCB(100) 위에 칩 부품(110) 등을 표면 실장(SMT)으로 장착하고자 하는 경우, 종래의 FPCB(100)는 휘어져서 동박 층(120)에 형성된 내부 패턴이 절개되거나 단락될 수 있다. 즉, 칩 부품(110)을 표면 실장하기 위해서는 표피 층(130)을 부분적으로 또는 전체적으로 절개 또는 개방시킨 다음, 그 부분에 표면 실장으로 솔더 볼(Solder Ball)(160)을 형성하고, 그 위에 칩 부품(110)을 부착시킨다. For example, when the chip component 110 or the like is mounted on the conventional FPCB 100 as a surface mount (SMT) as shown in FIG. 2, the conventional FPCB 100 is bent to form the copper foil layer 120. Internal patterns formed in the can be cut or shorted. That is, in order to surface mount the chip component 110, the epidermal layer 130 is partially or entirely cut or opened, and then a solder ball 160 is formed on the portion by surface mounting, and the chip thereon. Attach part 110.

그렇지만, 이러한 과정에서 솔더 볼(160)은 대략 260℃로 가열되어 용융상태로 유지되다가 상온으로 냉각되어 상기 칩 부품(110)과 동박 층(120)을 연결하는 급격한 열 변화를 겪게 된다. 이와 같은 과정에서 상기 솔더 볼(160)은 도 3에서 화살표로 도시한 바와 같은 방향으로 급격한 재료 수축현상을 일으키며, 그러한 수축 현상으로 동박 층(120)을 그 하부의 PI 층(140)으로부터 당긴다. However, in this process, the solder ball 160 is heated to approximately 260 ° C. and maintained in a molten state, and then cooled to room temperature to undergo a sudden heat change connecting the chip component 110 and the copper foil layer 120. In this process, the solder ball 160 causes rapid material shrinkage in the direction as indicated by the arrows in FIG. 3, and the copper ball layer 120 is pulled from the lower PI layer 140 by the shrinkage phenomenon.

이와 같은 경우, 상기 PI층(140)은 그 하부에 보다 두꺼운 고분자 재료로 이루어진 보강 층(145)이 부착 지지 되고 있어서, 상기와 같은 재료 수축에 따른 당김 현상으로 인하여 상기 동박 층(120)은 상기 PI층(140)으로부터 부분적으로 떨어지는 박리 부분(S)을 발생시킨다. 이와 같이 동박 층(120)이 PI층(140)으로부터 떨어지면, 이러한 동박 층(120)에 장착된 칩 부품(110) 등은 외부 충격에 매우 약하고, 쉽게 FPCB(100)로부터 구조적으로 단락되어 전기적인 고장을 초래한다.In this case, the PI layer 140 is supported by a reinforcing layer 145 made of a thicker polymer material at the lower portion thereof, and the copper foil layer 120 is formed due to the pulling phenomenon due to the material shrinkage. The peeling part S falling partially from the PI layer 140 is generated. As such, when the copper foil layer 120 is separated from the PI layer 140, the chip component 110 mounted on the copper foil layer 120 is very weak to external impact, and is easily structurally shorted from the FPCB 100 to be electrically Cause failure.

따라서, 상기와 같은 종래의 FPCB(100)는 그 활용도 측면에서 제한적인 것이고, 구조적인 측면에서 개선의 여지가 많은 것이었다.Therefore, the conventional FPCB 100 as described above is limited in terms of its utilization, and there is much room for improvement in terms of structure.

본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로서, 그 목적은 FPCB 상에 표면 실장을 통하여 칩 부품(chip component) 등이 장착되는 경우, 동박 층의 박리 없이 FPCB에 견고히 장착되어 그 고착강도가 일반 PCB에 동등한 정도로 높게 이루어짐으로써 FPCB의 구조적인 개선을 통하여 FPCB의 활용도 및 그 성능을 향상시키도록 개선된 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공함에 있다.The present invention is to solve the above conventional problems, the object is that when the chip component (chip component) and the like is mounted on the FPCB through surface mounting, it is firmly mounted on the FPCB without peeling of the copper foil layer and its fixing strength Is made to be equivalent to the general PCB to provide a FPCB having a dual structure for strengthening the chip component adhesion improved to improve the utilization and performance of the FPCB through the structural improvement of the FPCB.

그리고, 본 발명은 FPCB의 상부에 다양한 여러 종류의 칩 부품을 장착할 수 있도록 하여 다양하게 칩 부품을 탑재할 수 있고, 위치적인 제약이 거의 없이 다양한 각도에서 원하는 위치에 칩 부품들을 장착할 수 있도록 개선된 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공함에 있다.     In addition, the present invention is to be able to mount a variety of different chip components on the top of the FPCB can be mounted a variety of chip components, so that the chip components can be mounted at a desired position from a variety of angles with little positional constraints It is to provide an FPCB having a dual structure for improved chip component adhesion.

상기와 같은 목적을 달성하기 위하여 본 발명은, 상부에 장착되는 칩 부품의 고착 강도를 향상시키기 위한 FPCB에 있어서,In order to achieve the above object, the present invention, in the FPCB for improving the fixing strength of the chip component mounted on the top,

기본 회로패턴이 형성되는 제1 동박 층;A first copper foil layer on which a basic circuit pattern is formed;

상기 제1 동박 층의 하부에 형성되는 제1 PI층;A first PI layer formed under the first copper foil layer;

상기 제1 PI층 하부에 형성되는 보강판;A reinforcing plate formed under the first PI layer;

상기 제1 동박 층 위에 형성되는 제2 PI층;A second PI layer formed on the first copper foil layer;

상기 제2 PI층의 상부에 형성된 제2 동박 층; 및A second copper foil layer formed on the second PI layer; And

상기 제1 및 제2 동박 층과 제2 PI층을 관통하여 형성되고 내부에는 금속 충전물이 형성되어 제1 및 제2 동박 층을 전기적으로 연결하고, 제1 및 제2 동박 층을 구조적으로 연결하는 다수의 비아 홀;을 포함함은 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공한다. It is formed through the first and second copper foil layer and the second PI layer and a metal filler is formed therein to electrically connect the first and second copper foil layer, and to structurally connect the first and second copper foil layer. Including a plurality of via holes; provides a FPCB having a dual structure for strengthening the chip component adhesion characterized in that.

그리고, 본 발명은 바람직하게는, 상기 금속 충전물은 상기 제2 동박 층을 도금처리하는 Ni 및 Au 이층으로 된 도금재료로 이루어지는 것임을 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공한다. In addition, the present invention preferably provides a FPCB having a double structure for strengthening the chip component adhesion, characterized in that the metal filler is made of a plating material of two layers of Ni and Au for plating the second copper foil layer. do.

또한, 본 발명은 바람직하게는, 상기 금속 충전물은 솔더로 이루어짐을 특징 으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공한다. In addition, the present invention preferably provides a FPCB having a dual structure for strengthening the chip component adhesion, characterized in that the metal filling is made of solder.

그리고, 본 발명은 바람직하게는, 상기 솔더는 제2 동박 층의 상부에 칩을 장착하기 위한 표면 실장공정 중에 충전되는 것임을 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공한다. In addition, the present invention preferably provides a FPCB having a dual structure for strengthening the chip component fixing strength, wherein the solder is filled during the surface mounting process for mounting the chip on the second copper foil layer.

또한, 본 발명은 바람직하게는, 상기 제2 동박 층의 상부에는 PI 재료로 이루어진 표피 층(Cover lay)이 형성됨을 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB를 제공한다. In addition, the present invention preferably provides a FPCB having a double structure for enhancing the chip component adhesion, characterized in that a cover layer (Cover lay) made of a PI material is formed on the second copper foil layer.

이하, 본 발명의 바람직한 실시 예를 첨부도면에 따라 보다 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB(1)는 장착되는 칩 부품 부분의 취약한 고착강도를 향상시켜 그 응용범위를 확대시킬 수 있다. FPCB (1) having a dual structure for strengthening the chip component fixing force according to the present invention can improve the weak bonding strength of the chip component portion to be mounted to expand its application range.

본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB(1)는 도 4에 도시된 바와 같이, 기본 회로패턴이 형성되는 제1 동박 층(10)을 구비하고, 상기 제1 동박 층(10)의 하부에 형성되는 제1 PI층(15)을 형성하며, 상기 제1 PI층(15)의 하부에는 보강판(17)을 형성한다. As shown in FIG. 4, the FPCB 1 having a dual structure for strengthening chip component fastening force according to the present invention includes a first copper foil layer 10 on which a basic circuit pattern is formed, and the first copper foil layer A first PI layer 15 is formed below the 10, and a reinforcing plate 17 is formed below the first PI layer 15.

즉, 종래의 FPCB 형성 방법으로 제품을 구성하는 것에 더하여 상기 제1 동박 층(10)의 위에는 제2 PI층(20)을 형성하고, 상기 제2 PI층(20)의 상부에는 제2 동박 층(30)을 형성한다.That is, in addition to configuring a product by a conventional FPCB forming method, a second PI layer 20 is formed on the first copper foil layer 10, and a second copper foil layer is formed on the second PI layer 20. 30 is formed.

본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB(1)는 상기와 같이 중첩된 구조를 형성할 때, 기본적인 패턴, 즉 종래의 동박 층에 형성되는 회로 패턴을 상기 제1 동박 층(10) 부분에 설계하고, 제2 동박 층(30)에는 보강용 패턴을 형성시킨다.FPCB (1) having a dual structure for strengthening the chip component fastening force according to the present invention, when forming a superimposed structure as described above, the first pattern is a circuit pattern formed on the conventional copper foil layer Designed in part (10), the reinforcing pattern is formed in the second copper foil layer 30.

그리고, 본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB(1)는 상기 제1 및 제2 동박 층(10)(30)과 제2 PI층(20)을 관통하여 형성되고 내부에는 금속 충전물(42)이 형성되어 제1 및 제2 동박 층(10)(30)을 전기적으로 연결하고, 제1 및 제2 동박 층(10)(30)을 구조적으로 연결하는 다수의 비아 홀(40)들을 포함한다.In addition, the FPCB 1 having a dual structure for strengthening the chip component fastening force according to the present invention is formed through the first and second copper foil layers 10 and 30 and the second PI layer 20 and is internally formed. A plurality of via holes are formed in the metal filler 42 to electrically connect the first and second copper foil layers 10 and 30 and to structurally connect the first and second copper foil layers 10 and 30. And 40.

즉, 내부에 형성된 제1 동박 층(10)의 패턴과 그 상부에 형성되는 제2 동박 층(30)의 패턴을 일정 크기의 다수의 비아 홀(VIA hole)(40)들로 연결한다. 이와 같은 비아 홀(40)들은 그 형성 과정에서 제2 PI층(20)을 관통하여 형성된다.That is, the pattern of the first copper foil layer 10 formed therein and the pattern of the second copper foil layer 30 formed thereon are connected to a plurality of via holes 40 having a predetermined size. The via holes 40 are formed through the second PI layer 20 in the formation process.

그리고, 상기와 같은 비아 홀(40)들은 제1 동박 층(10)의 패턴과 제2 동박 층(30)의 패턴을 전기적으로 연결하기 위해 상기 비아 홀(40)들을 무 전해 도금 처리한다. 그리고, 이와 같이 전기적으로 제1 동박 층(10)의 패턴과 제2 동박 층(30)의 패턴이 연결된 상태에서 상기 제2 동박 층(30)에 칩 부품(60) 등을 표면 실장하 게 되면, 그 표면 실장 과정에서 칩 부품(60)의 장착과 동시에 솔더(Solder)가 상기 비아 홀(40)들을 채우게 되어 제1 동박 층(10)과 제2 동박 층(30)은 구조적으로 연결되고, 구조적인 강도가 크게 증대된다.       In addition, the via holes 40 are electroless plated to the via holes 40 to electrically connect the pattern of the first copper foil layer 10 and the pattern of the second copper foil layer 30. When the chip component 60 is surface-mounted on the second copper foil layer 30 while the pattern of the first copper foil layer 10 and the pattern of the second copper foil layer 30 are electrically connected as described above. In the surface mounting process, at the same time as the chip component 60 is mounted, solder fills the via holes 40 so that the first copper foil layer 10 and the second copper foil layer 30 are structurally connected. Structural strength is greatly increased.

한편, 상기에서 금속 충전물(42)은 솔더(Solder)로 이루어질 수 있지만, 상기 제2 동박 층(30)을 도금처리하는 Ni 및 Au 이층으로 된 도금재료로 이루어져도 동일하게 칩 부품(60)의 고착력을 구조적으로 강화할 수 있다. On the other hand, the metal filler 42 in the above may be made of a solder (Solder), but also made of a plating material of two layers of Ni and Au for plating the second copper foil layer 30 of the chip component 60 as well Fixation can be strengthened structurally.

또한, 본 발명은 상기 제2 동박 층(30)의 상부에 PI 재료로 이루어진 표피 층(Cover lay)(70)이 선택적으로 형성될 수 있음은 물론이다.. In addition, in the present invention, it is a matter of course that a cover layer 70 made of a PI material may be selectively formed on the second copper foil layer 30.

미설명 부호(62)는 칩 부품을 장착하기 위한 패드이고,(64)는 솔더 볼이며, (66)는 제2 동판 층에 도금되는 Ni 및 Au 이층으로 된 도금 층이고, (80)은 본 발명의 FPCB가 전자기기의 PCB(150)에 장착되는 부분이다.Reference numeral 62 is a pad for mounting chip components, 64 is solder ball, 66 is a plating layer of Ni and Au two layers to be plated on the second copper plate layer, and 80 is The FPCB of the invention is a part mounted to the PCB 150 of the electronic device.

상기와 같이 구성된 본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB(1)는 도 5에 도시된 바와 같이, 제2 동박 층(30)에 원하는 칩 부품(60) 등을 표면 실장 한다. 이와 같은 경우, 칩 부품(60)들이 장착되는 제2 동박 층(30)의 솔더 볼(64)은 대략 260℃로 가열되어 용융상태로 유지되다가 상온으로 냉각되어 상기 칩 부품(60)과 제2 동박 층(30)의 패턴을 연결시키는 급격한 열 변화를 겪게 된다. As shown in FIG. 5, the FPCB 1 having a dual structure for strengthening the chip component fastening force according to the present invention configured as described above surface mounts a desired chip component 60 on the second copper foil layer 30. do. In this case, the solder balls 64 of the second copper foil layer 30 on which the chip components 60 are mounted are heated to about 260 ° C. and kept in a molten state, and then cooled to room temperature to cool the chip components 60 and the second. The rapid thermal change that connects the pattern of the copper foil layer 30 will be experienced.

이와 같은 과정에서 상기 솔더 볼(64)은 도 6에서 화살표로 도시한 바와 같은 급격한 재료 수축현상을 일으키며, 그러한 수축 현상으로 제2 동박 층(30)을 당긴다. In this process, the solder ball 64 causes a sudden material shrinkage phenomenon as shown by the arrow in FIG. 6, and pulls the second copper foil layer 30 by the shrinkage phenomenon.

이와 같은 경우, 상기 제2 동박 층(30)은 비아 홀(40)들을 통하여 제1 동박 층(10)에 구조적으로 연결되어 있으므로, 제2 동박 층(30)에 가해지는 솔더 볼(64)의 수축 응력은 비아 홀(40)에 충전된 금속 충전물(42)을 통하여 제1 동박 층(10)으로 전달되고, 제1 동박 층(10)과 제2 동박 층(30)의 사이에 배치된 제2 PI층(20)을 통해서도 분산된다.In this case, since the second copper foil layer 30 is structurally connected to the first copper foil layer 10 through the via holes 40, the solder balls 64 applied to the second copper foil layer 30 may be formed. The shrinkage stress is transmitted to the first copper foil layer 10 through the metal filler 42 filled in the via hole 40, and is disposed between the first copper foil layer 10 and the second copper foil layer 30. It is also dispersed through the 2 PI layer (20).

따라서, 제2 동박 층(30)은 그 하부의 제2 PI층(20)으로부터 박리 되지 않고 구조적으로 안정된 상태로 고정된다. 즉 상기와 같이 제2 동박 층(30)에 장착된 칩 부품(60)들은 그 고착 강도가 견고한 상태로 유지되어 외부 충격에 매우 강하고 쉽게 단락되지 않음으로써 전기적인 고장을 초래하지 않는다.Therefore, the 2nd copper foil layer 30 is fixed to structurally stable state, without peeling from the 2nd PI layer 20 below. That is, as described above, the chip parts 60 mounted on the second copper foil layer 30 are kept in a fixed state so that they are very strong against external shocks and are not easily shorted to thereby cause electrical failure.

이와 같이 본 발명에 따른 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB(1)는 이를 바탕으로, 도 7에 도시된 바와 같이 좌·우 측면 또는 상·하측면의 제한적인 공간에 칩 부품(60) 등이 장착되어야 하는 경우에도 구조적으로 안정되게 다양한 위치에 장착할 수 있음으로써 칩 배치의 자유도를 크게 향상시킬 수 있고, 본 발명의 FPCB(1)가 장착되는 전기제품의 고유한 특성을 구현할 수 있다. 따라서, 본 발명은 FPCB의 활용도 및 성능을 대폭 향상시킬 수 있는 것이다.      As described above, the FPCB 1 having a dual structure for reinforcing the chip component fastening force according to the present invention has a chip component in a limited space on the left and right sides or on the upper and lower sides as shown in FIG. 7. 60) Even if it is to be mounted, it can be structurally and stably mounted in a variety of positions can greatly improve the degree of freedom of chip placement, and to implement the unique characteristics of the electrical appliances on which the FPCB (1) of the present invention is mounted Can be. Therefore, the present invention can greatly improve the utilization and performance of the FPCB.

상기와 같이 본 발명에 의하면, FPCB 상에 표면 실장을 통하여 칩(chip) 등이 장착되는 경우, 동박 층의 박리 없이 FPCB에 견고히 장착되어 그 고착강도가 일반 PCB에 동등한 정도로 높게 이루어짐으로써 FPCB의 구조적인 개선을 통하여 FPCB의 활용도 및 그 성능을 향상시키도록 개선된 효과가 얻어지는 것이다.       As described above, according to the present invention, when a chip or the like is mounted on the FPCB through surface mounting, the FPCB structure is firmly mounted to the FPCB without peeling the copper foil layer, and the fixing strength thereof is high to the same level as that of the general PCB. Through further improvement, an improved effect is obtained to improve the utilization and performance of the FPCB.

또한, 본 발명은 FPCB의 기본적인 회로 패턴이 제1 동박 층에 형성되고, 제2 동박 층을 통하여 칩 부품의 장착이 이루어지므로, FPCB의 상부에 다양한 여러 종류의 칩 부품을 장착하여 사용할 수 있다. 즉 제1 동박 층의 작은 공간을 활용하여 제2 동박 층이 전기적으로 연결되어 또 하나의 칩 부품 장착공간으로 활용되므로 다양하게 칩 부품을 탑재할 수 있고, 위치적인 제약이 거의 없이 다양한 각도에서 원하는 위치에 장착할 수 있다.      In addition, since the basic circuit pattern of the FPCB is formed in the first copper foil layer and the chip component is mounted through the second copper foil layer, the present invention can mount and use various kinds of chip components on the upper part of the FPCB. In other words, the second copper foil layer is electrically connected by utilizing a small space of the first copper foil layer and utilized as another chip component mounting space, so that various chip components can be mounted and desired from various angles with almost no positional constraints. Can be mounted in position.

그리고, 본 발명에 의하면, 칩 부품이 장착되는 제2 동박 층은 구조적으로 비아 홀들을 통하여 제1 동박 층에 연결되어 구조적인 강도가 강화되므로 표면 실장 공정에서 사용되는 온도에서 칩 부품의 고착력이 현저히 크게 향상된다. 따라서, FPCB의 제작 온도변화에 대한 신뢰성이 보장되어 다양한 제품의 전자기기에 활용될 수 있다.      In addition, according to the present invention, since the second copper foil layer on which the chip component is mounted is structurally connected to the first copper foil layer through via holes, the structural strength is strengthened, so that the fixing force of the chip component is increased at the temperature used in the surface mounting process. Significantly improved. Therefore, the reliability of the manufacturing temperature change of the FPCB can be ensured and can be utilized in electronic devices of various products.

또한, 본 발명에 의하면 FPCB의 공간 활용뿐만 아니라 이를 사용함으로써 전 자 기기의 메인 PCB 자체의 면적도 크게 확보되어 이 부분의 활용성도 높아지게 된다.      In addition, according to the present invention, as well as utilizing the space of the FPCB, the area of the main PCB itself of the electronic device is largely secured, thereby increasing the utility of this part.

상기에서 본 발명은 특정한 실시 예에 관하여 도시되고 설명되었지만, 이는 단지 예시적으로 본 발명을 설명하기 위하여 기재된 것이며, 본 발명을 이와 같은 특정 구조로 제한하려는 것은 아니다. 당 업계에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 알 수 있을 것이다. 그렇지만 이러한 수정 및 변형 구조들은 모두 본 발명의 권리범위 내에 포함되는 것임을 분명하게 밝혀두고자 한다.While the invention has been shown and described with respect to specific embodiments thereof, it has been described by way of example only to illustrate the invention, and is not intended to limit the invention to this particular structure. Those skilled in the art will appreciate that various modifications and changes of the present invention can be made without departing from the spirit and scope of the invention as set forth in the claims below. Nevertheless, it will be clearly understood that all such modifications and variations are included within the scope of the present invention.

Claims (5)

상부에 장착되는 칩 부품의 고착 강도를 향상시키기 위한 FPCB에 있어서,In the FPCB for improving the fixing strength of the chip component mounted on the top, 기본 회로패턴이 형성되는 제1 동박 층;A first copper foil layer on which a basic circuit pattern is formed; 상기 제1 동박 층의 하부에 형성되는 제1 PI층;A first PI layer formed under the first copper foil layer; 상기 제1 PI층 하부에 형성되는 보강판;A reinforcing plate formed under the first PI layer; 상기 제1 동박 층 위에 형성되는 제2 PI층;A second PI layer formed on the first copper foil layer; 상기 제2 PI층의 상부에 형성된 제2 동박 층; 및A second copper foil layer formed on the second PI layer; And 상기 제1 및 제2 동박 층과 제2 PI층을 관통하여 형성되고 내부에는 금속 충전물이 형성되어 제1 및 제2 동박 층을 전기적으로 연결하고, 제1 및 제2 동박 층을 구조적으로 연결하는 다수의 비아 홀;을 포함함은 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB.It is formed through the first and second copper foil layer and the second PI layer and a metal filler is formed therein to electrically connect the first and second copper foil layer, and to structurally connect the first and second copper foil layer. A plurality of via holes; FPCB having a dual structure for strengthening the chip component fastening force, characterized in that it comprises a. 제1항에 있어서, 상기 금속 충전물은 상기 제2 동박 층을 도금처리하는 Ni 및 Au 이층으로 된 도금재료로 이루어지는 것임을 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB.      The FPCB according to claim 1, wherein the metal filler is made of a plating material composed of two layers of Ni and Au for plating the second copper foil layer. 제1항에 있어서, 상기 금속 충전물은 솔더로 이루어짐을 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB.      2. The FPCB of claim 1, wherein the metal filling is made of solder. 제3항에 있어서, 상기 솔더는 제2 동박 층의 상부에 칩을 장착하기 위한 표면 실장공정 중에 충전되는 것임을 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB.      4. The FPCB of claim 3, wherein the solder is filled during the surface mounting process for mounting the chip on the upper portion of the second copper foil layer. 제1항 내지 제4항 중의 어느 한 항에 있어서, 상기 제2 동박 층의 상부에는 PI 재료로 이루어진 표피 층(Cover lay)이 형성됨을 특징으로 하는 칩 부품 고착력 강화를 위한 이중 구조를 갖는 FPCB.      The FPCB according to any one of claims 1 to 4, wherein a cover layer made of a PI material is formed on the second copper foil layer. .
KR1020050073476A 2005-08-10 2005-08-10 A FPCB Having Dual Structure for Improving Sticking Force of Chip Components thereon KR100714624B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050073476A KR100714624B1 (en) 2005-08-10 2005-08-10 A FPCB Having Dual Structure for Improving Sticking Force of Chip Components thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050073476A KR100714624B1 (en) 2005-08-10 2005-08-10 A FPCB Having Dual Structure for Improving Sticking Force of Chip Components thereon

Publications (2)

Publication Number Publication Date
KR20070018622A KR20070018622A (en) 2007-02-14
KR100714624B1 true KR100714624B1 (en) 2007-05-07

Family

ID=41635363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050073476A KR100714624B1 (en) 2005-08-10 2005-08-10 A FPCB Having Dual Structure for Improving Sticking Force of Chip Components thereon

Country Status (1)

Country Link
KR (1) KR100714624B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106488653A (en) * 2016-10-31 2017-03-08 北京握奇智能科技有限公司 A kind of anti-drop device of Surface Mount components and parts
KR20210111381A (en) 2020-03-02 2021-09-13 삼성디스플레이 주식회사 Display device and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020060656A (en) * 2002-06-24 2002-07-18 민병성 Flexible printed circuit board
KR20040084446A (en) * 2003-03-28 2004-10-06 영풍전자 주식회사 Method for sticking reinforcement plate of multi-layer flexible printed circuit board
KR20050031288A (en) * 2003-09-29 2005-04-06 산양전기주식회사 Structure for joining and manufacturing method of flexible printed circuit board
KR20050064550A (en) * 2003-12-24 2005-06-29 한성엘컴텍 주식회사 A single side flexible printed circuit board
KR20050087295A (en) * 2004-02-26 2005-08-31 스템코 주식회사 Flexible printed circuit board and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020060656A (en) * 2002-06-24 2002-07-18 민병성 Flexible printed circuit board
KR20040084446A (en) * 2003-03-28 2004-10-06 영풍전자 주식회사 Method for sticking reinforcement plate of multi-layer flexible printed circuit board
KR20050031288A (en) * 2003-09-29 2005-04-06 산양전기주식회사 Structure for joining and manufacturing method of flexible printed circuit board
KR20050064550A (en) * 2003-12-24 2005-06-29 한성엘컴텍 주식회사 A single side flexible printed circuit board
KR20050087295A (en) * 2004-02-26 2005-08-31 스템코 주식회사 Flexible printed circuit board and method for fabricating the same

Also Published As

Publication number Publication date
KR20070018622A (en) 2007-02-14

Similar Documents

Publication Publication Date Title
US6399892B1 (en) CTE compensated chip interposer
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
KR102295990B1 (en) Embedded semiconductor device package and method of manufacturing thereof
US7679176B2 (en) Semiconductor device and electronic control unit using the same
KR100656751B1 (en) Electronic components embedded pcb and the method for manufacturing thereof
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
JP4312766B2 (en) Semiconductor device
KR100832653B1 (en) Printed circuit board with embedded components and method for manufacturing the same
US7445455B2 (en) Electronic device
TW200929403A (en) Method of manufacturing semiconductor package and semiconductor plastic package using the same
CN106328607A (en) Semiconductor device and method for manufacturing same
US20110232952A1 (en) Method of attaching die to circuit board with an intermediate interposer
US7772109B2 (en) Manufacturing method of multilayer wiring substrate
KR101897013B1 (en) The printed circuit board and the method for manufacturing the same
KR100714624B1 (en) A FPCB Having Dual Structure for Improving Sticking Force of Chip Components thereon
KR101701380B1 (en) Device embedded flexible printed circuit board and manufacturing method thereof
JP3841079B2 (en) Wiring substrate, semiconductor package, substrate insulating film, and method of manufacturing wiring substrate
KR20060070139A (en) Pcb, manufacturing method thereof and semiconductor package using the same
JP5340622B2 (en) Multilayer wiring board
JP4457943B2 (en) Wiring board and method for manufacturing wiring board
JP3554249B2 (en) Adhesive and electronic component using the same
KR101055504B1 (en) Printed circuit board and manufacturing method thereof
US20040124541A1 (en) Flip chip package
KR101033939B1 (en) Printed curcit board of embedded board-on-chip type and method for fabricating the same
Takahashi et al. High density substrate for semiconductor packages using newly developed low CTE build-up materials

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120409

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee