KR101033939B1 - Printed curcit board of embedded board-on-chip type and method for fabricating the same - Google Patents

Printed curcit board of embedded board-on-chip type and method for fabricating the same Download PDF

Info

Publication number
KR101033939B1
KR101033939B1 KR1020090048309A KR20090048309A KR101033939B1 KR 101033939 B1 KR101033939 B1 KR 101033939B1 KR 1020090048309 A KR1020090048309 A KR 1020090048309A KR 20090048309 A KR20090048309 A KR 20090048309A KR 101033939 B1 KR101033939 B1 KR 101033939B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
embedded
manufacturing
chip
Prior art date
Application number
KR1020090048309A
Other languages
Korean (ko)
Other versions
KR20100129643A (en
Inventor
심재철
차상석
정창보
오춘환
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020090048309A priority Critical patent/KR101033939B1/en
Publication of KR20100129643A publication Critical patent/KR20100129643A/en
Application granted granted Critical
Publication of KR101033939B1 publication Critical patent/KR101033939B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 임베디드 BOC형 인쇄회로기판 및 그 제조방법에 관한 것으로, 라미네이트 캐리어기판 상에 반도체 칩을 실장하여 칩 실장 기판을 형성하고, 칩 상부에 스터드 범프를 형성한 후, 솔더 볼 형성을 위한 회로가 형성된 회로기판을 칩 실장 기판과 정합 및 열접합하여 임베디드 BOC형 인쇄회로기판을 제공함으로써, IC 칩 실장후 여러 인쇄회로기판 제조공정을 거치게 되면서 발생하는 얇은 IC 칩의 손상 및 수율 저하로 인한 원가 상승 문제를 해결하고, 라미네이트 캐리어 기판이 몰딩 역할을 하도록 함으로써, 종래의 에폭시 몰딩 공정을 제거할 수 있도록 하고, 어셈블리 공정을 단순화 할 수 있도록 하는 발명에 관한 것이다.The present invention relates to an embedded BOC type printed circuit board and a method of manufacturing the same, wherein a semiconductor chip is mounted on a laminate carrier substrate to form a chip mounting substrate, a stud bump is formed on the chip, and a circuit for forming solder balls is provided. Circuit board is formed and bonded and thermally bonded to the chip mounting board to provide an embedded BOC-type printed circuit board, the cost of the damage due to the damage and the yield of the thin IC chip that occurs during the manufacturing process of the printed circuit board after IC chip mounting The invention relates to solving the lift problem and allowing the laminate carrier substrate to act as a molding, thereby eliminating the conventional epoxy molding process and simplifying the assembly process.

Description

임베디드 ＢＯＣ형 인쇄회로기판 및 그 제조방법{PRINTED CURCIT BOARD OF EMBEDDED BOARD-ON-CHIP TYPE AND METHOD FOR FABRICATING THE SAME}Embedded CUC printed circuit board and its manufacturing method {PRINTED CURCIT BOARD OF EMBEDDED BOARD-ON-CHIP TYPE AND METHOD FOR FABRICATING THE SAME}

본 발명은 임베디드 BOC형 인쇄회로기판 및 그 제조방법에 관한 것으로, 밀도화, 고기능화, 고주파특성(신호특성) 확보 및 패키지의 높이를 낮추기 위하여 보드온칩을 임베디드 형태로 설계하고, 이를 인쇄회로기판에 적용하는 기술에 관한 것이다.The present invention relates to an embedded BOC type printed circuit board and a method for manufacturing the same, and to design a board-on-chip in an embedded form in order to increase the density, high functionality, high frequency characteristics (signal characteristics) and to reduce the height of the package, and to the printed circuit board It is about the technique to apply.

전자산업의 발달에 따라 전자 부품이 고기능화, 소형화 되고 있다. 특히 휴대단말기의 두께를 줄이기 위하여 탑재되는 부품의 두께를 감소해야 하는 요구가 증가되고 있는 상황이다.With the development of the electronics industry, electronic components have become highly functional and miniaturized. In particular, there is an increasing demand for reducing the thickness of components mounted in order to reduce the thickness of portable terminals.

이러한 상황에서 휴대폰의 부품 중에서 패키지(이하 PKG)의 높이를 낮추어야 하는 것도 중요한 문제중의 하나가 되었다.In this situation, it is also important to lower the height of the package (hereinafter referred to as PKG) among the components of the mobile phone.

이와 관련하여, 이동통신 부문에서는 다양한 서비스가 늘어남에 따라서 휴대폰에 탑재되는 부품 수가 늘어나게 되고, PKG의 높이를 감소시키는 것이 더욱더 어 려워 지고 있는 상황이다.In this regard, in the mobile communication sector, as the number of services increases, the number of parts installed in mobile phones increases, and it is becoming more difficult to reduce the height of PKG.

상기와 같은 휴대폰의 크기를 감소 시키는 추세는 최종사용자의 중요한 요구사항 중의 하나이기 때문에 결국에는 하나의 중간 매개체(Interposer) 상에 여러개의 칩(Chip)을 실장시키는 추세로 전향되고 있는 상태이다.Since the trend of reducing the size of the mobile phone is one of the important requirements of the end user, the trend is eventually shifting to the mounting of several chips on one interposer.

특히 IC의 중간 매개체(Interposer)로 사용되는 기판인 CSP(Chip Scale Package) 또는 BOC(Board On Chip)이 휴대폰에 채용되는 수가 증가하기 시작하여 현재는 거의 모든 PKG 내에는 CSP형 인쇄회로기판 또는 BOC형 인쇄회로기판을 사용하고 있으며, 기본적으로 BOC형 인쇄회로기판이 주로 적용되고 있다.In particular, the number of CSP (Chip Scale Package) or BOC (Board On Chip), which is used as an interposer of ICs, has been increasing in cell phones. Type printed circuit board is used, and BOC type printed circuit board is mainly applied.

이때, 인쇄회로기판에는 IC 칩을 하나라도 더 실장하여야 하는 데, 전체 PKG의 높이는 제한되어 있다는 점이 한계점으로 작용하는 문제가 있다. At this time, even if one IC chip to be mounted on the printed circuit board, there is a problem that the limit that the height of the entire PKG is limited.

도 1은 종래 기술에 따른 BOC형 인쇄회로기판을 개략적으로 도시한 단면도이다.1 is a cross-sectional view schematically showing a BOC type printed circuit board according to the prior art.

도 1을 참조하면, 회로기판 제조를 위한 절연기판(10) 하부에 회로패턴(20)이 구비된다.Referring to FIG. 1, a circuit pattern 20 is provided below an insulating substrate 10 for manufacturing a circuit board.

다음에는, 회로패턴(20) 및 절연기판(10) 전면에 솔더 레지스트층(30, 35)이 형성된다. 이때, 회로패턴(20)이 형성되지 않은 면의 솔더 레지스트층(30)은 IC 칩실장을 위해 평탄화를 고려하여 형성하고, 회로패턴(20)이 형성된 면의 솔더 레지스트층(35)은 와이어본딩(60) 및 솔더볼(80) 예정 영역을 노출시키는 패턴 형태로 형성한다.Next, solder resist layers 30 and 35 are formed over the circuit pattern 20 and the insulating substrate 10. At this time, the solder resist layer 30 on the surface on which the circuit pattern 20 is not formed is formed in consideration of planarization for IC chip mounting, and the solder resist layer 35 on the surface on which the circuit pattern 20 is formed is wire bonded. 60 and the solder ball 80 are formed in a pattern form that exposes a predetermined region.

그 다음에는, 회로패턴(20)이 형성되지 않은 면의 솔더 레지스트층(30) 상부 에 접착층(40)을 형성한 후, 그 상부에 IC 칩(50)을 실장한다.After that, the adhesive layer 40 is formed on the solder resist layer 30 on the surface where the circuit pattern 20 is not formed, and then the IC chip 50 is mounted thereon.

그 다음에는, 필요한 와이어본딩(60) 및 와이어본딩(60) 영역 및 반대면에 PKG용 캡슐층(70)을 형성하고 솔더볼(80)을 형성한다. 이때, 캡슐층(70)은 에폭시 같은 소재를 사용하는데, 안정적인 IC 칩(50) 보호를 위해서는 일정두께 이상으로 형성되어야 한다. 따라서, 전체적인 BOC형 인쇄회로기판의 두께 감소에 저해가 되는 문제가 있다.Next, the PKG capsule layer 70 is formed on the required wire bonding 60 and the wire bonding 60 region and the opposite surface, and the solder ball 80 is formed. At this time, the capsule layer 70 is made of a material such as epoxy, it should be formed to a predetermined thickness or more for stable IC chip 50 protection. Therefore, there is a problem that inhibits the thickness reduction of the overall BOC type printed circuit board.

이러한 문제를 해결하기 위해서 2가지 방향으로 대안이 제시되고 있다.To solve this problem, alternatives have been proposed in two directions.

상기 2가지 방향 중 첫번째는 IC 칩 자체의 두께를 감소시키는 방향이 있고, 두번째는 중간 매개체(Interposer)의 두께를 감소시키는 방향이다.The first of the two directions is to reduce the thickness of the IC chip itself, and the second is to reduce the thickness of the intermediate interposer.

IC 칩의 두께는 현재는 50㎛이하까지 가능하며 실장업체에서도 상당한 수준까지의 기술력을 확보하고 있다. 하지만 그 이하의 두께에 대해서는 현재 다양한 연구를 하고 있는 상태이며 현재 기준으로는 한계치까지 도달해 있다고 보고 있다.The thickness of the IC chip is currently under 50㎛, and the manufacturer has secured a considerable level of technology. However, there are various studies on the thickness below that, and the current standard is reaching the limit.

다음으로, 중간 매개체(Interposer)의 두께 또한 IC 칩의 두께와 마찬가지로 상당히 얇은 상태까지 접근해 있는 상태이다. 현재 기술의 한계치라고 보고 있으므로, 이를 더 얇게 하기 위해서는 중간 매개체(Interposer)의 구성성분들에 대한 하한값으로 접근하여 전체 두께를 감소시키는 방향으로 접근하고 있으나, 그 제조 공정을 용이하게 확립하기 어려운 상황이다.Next, the thickness of the interposer is approaching a fairly thin state, similar to the thickness of the IC chip. Since it is considered as the limit of current technology, in order to make it thinner, the lower limit of the components of the interposer is approached to reduce the overall thickness, but it is difficult to establish the manufacturing process easily. .

상술한 바와 같이, BOC형 인쇄회로기판을 형성하는 경우 고 비용이 들어가고, 고밀도의 회로 패턴을 형성하는 것이 어려우며, 인쇄회로 기판의 최종두께를 감소시키는 것 또한 어려워지는 문제가 있다.As described above, when the BOC type printed circuit board is formed, it is expensive, it is difficult to form a high-density circuit pattern, and it is also difficult to reduce the final thickness of the printed circuit board.

본 발명은 라미네이트 캐리어기판 상에 반도체 칩을 실장하여 칩 실장 기판을 형성하고, 칩 상부에 스터드 범프를 형성한 후, 솔더 볼 형성을 위한 회로가 형성된 회로기판을 칩 실장 기판과 정합 및 열접합하여 임베디드 BOC형 인쇄회로기판을 제공함으로써, IC 칩 실장후 여러 인쇄회로기판 제조공정을 거치게 되면서 발생하는 얇은 IC 칩의 손상 및 수율 저하로 인한 원가 상승 문제를 해결하고, 라미네이트 캐리어 기판을 몰딩 재료로 사용함으로써 몰딩 공정을 대체할 수 있는 임베디드 BOC형 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.According to the present invention, a semiconductor chip is mounted on a laminate carrier substrate to form a chip mounting substrate, a stud bump is formed on the chip, and a circuit board on which a circuit for forming solder balls is formed is matched with a chip mounting substrate and thermally bonded thereto. By providing an embedded BOC-type printed circuit board, it solves the cost increase caused by damage and yield loss of the thin IC chip that goes through several printed circuit board manufacturing processes after mounting the IC chip, and uses a laminate carrier substrate as a molding material By doing so, an object of the present invention is to provide an embedded BOC type printed circuit board which can replace a molding process, and a method of manufacturing the same.

본 발명의 일 실시예에 따른 임베디드 BOC형 인쇄회로기판 제조 방법은 절연체로 이루어진 라미네이트 캐리어기판 상부에 IC 칩의 패키지면을 접합시킨 후 상기 IC 칩의 와이어 본딩 영역 상에 스터드 범프(Stud Bump)를 형성한 칩실장기판을 제조하는 단계와, 레진 기판에 상기 스터드 범프와 대응되는 관통홀을 형성한 절연기판을 제조하는 단계와, 동박적층판(CCL)을 마련하고, 상기 동박적층판(CCL) 상부에 회로 패턴을 형성한 회로기판을 제조하는 단계와, 하부에서부터 상기 칩실장기판, 상기 절연기판 및 상기 회로기판을 순서로 정합 및 열접합시키되, 상기 스터드 범프와 상기 회로 패턴이 서로 접합되도록 하는 단계 및 상기 회로기판의 하부에 솔더볼을 형성하는 단계를 포함하는 것을 특징으로 한다.Embedded BOC type printed circuit board manufacturing method according to an embodiment of the present invention after bonding the package surface of the IC chip on the laminate carrier substrate made of an insulator and a stud bump on the wire bonding area of the IC chip Manufacturing the formed chip mounting substrate, manufacturing an insulating substrate having through holes corresponding to the stud bumps in a resin substrate, and preparing a copper clad laminate (CCL), and on the copper clad laminate (CCL) Manufacturing a circuit board having a circuit pattern formed thereon, and matching and thermally bonding the chip mounting substrate, the insulating substrate, and the circuit board in order from the bottom, such that the stud bump and the circuit pattern are bonded to each other; and Forming a solder ball on the lower portion of the circuit board.

아울러, 본 발명의 일 실시예에 따른 임베디드 BOC형 인쇄회로기판 제조 방법은 제 1 동박적층판(CCL)을 마련하고, 상기 제 1 동박적층판(CCL) 상부에 IC 칩의 패키지면을 접합시킨 후 상기 IC 칩의 와이어 본딩 영역 상에 스터드 범프(Stud Bump)를 형성한 칩실장기판을 제조하는 단계와, 레진 기판에 상기 스터드 범프와 대응되는 관통홀을 형성한 절연기판을 제조하는 단계와, 제 2 동박적층판(CCL)을 마련하고, 상기 제 2 동박적층판(CCL) 상부에 회로 패턴을 형성한 회로기판을 제조하는 단계와, 하부에서부터 상기 칩실장기판, 상기 절연기판 및 상기 회로기판을 순서로 정합 및 열접합시키되, 상기 스터드 범프와 상기 회로 패턴이 서로 접합되도록 하는 단계 및 상기 회로기판의 하부에 솔더볼을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the embedded BOC type printed circuit board manufacturing method according to an embodiment of the present invention is provided with a first copper clad laminate (CCL), and after bonding the package surface of the IC chip on the first copper clad laminate (CCL) Manufacturing a chip mounting substrate having stud bumps formed on a wire bonding region of an IC chip; and manufacturing an insulating substrate having through holes corresponding to the stud bumps in a resin substrate; Providing a copper clad laminate (CCL) and manufacturing a circuit board having a circuit pattern formed on the second copper clad laminate (CCL), and matching the chip mounting substrate, the insulating substrate, and the circuit board in order from the bottom. And thermally bonding the stud bumps and the circuit patterns to be bonded to each other, and forming solder balls on the bottom of the circuit board.

아울러, 본 발명에 따른 임베디드 BOC형 인쇄회로기판은 선택된 어느 하나의 방법으로 제조된 것을 특징으로 한다.In addition, the embedded BOC type printed circuit board according to the present invention is characterized in that it is manufactured by any one selected method.

본 발명은 매립(Buried) 공법을 이용하여, IC 칩이 실장된 BOC형 인쇄회로기판을 제조함으로써, 고밀도 회로 패턴을 갖는 초박형의 인쇄회로기판을 용이하게 제조할 수 있는 효과를 제공한다.The present invention provides an effect of easily manufacturing an ultra-thin printed circuit board having a high density circuit pattern by manufacturing a BOC type printed circuit board on which an IC chip is mounted using a buried method.

인쇄회로기판 제조 후 다른 IC 칩이 실장된 인쇄회로기판을 용이하게 접합시 킬 수 있으므로, 생산성 향상 및 제조 원가를 절감시키는 효과를 제공한다.After the printed circuit board is manufactured, it is possible to easily bond the printed circuit board on which another IC chip is mounted, thereby improving productivity and reducing manufacturing costs.

본 발명은 기본적으로 라미네이트 캐리어기판 상에 반도체 칩을 실장하여 칩 실장 기판을 형성하고, 칩 상부에 스터드 범프를 형성한 후, 솔더 볼 형성을 위한 회로가 형성된 회로기판을 칩 실장 기판과 정합 및 열접합하여 임베디드 BOC형 인쇄회로기판을 제조하는 방법을 사용한다.The present invention basically forms a chip mounting substrate by mounting a semiconductor chip on a laminate carrier substrate, forms a stud bump on the chip, and then matches and heats a circuit board having a circuit for forming solder balls with the chip mounting substrate. Bonding method is used to manufacture embedded BOC type printed circuit board.

이하에서는, 본 발명의 상술한 목적에 근거하여 임베디드 BOC형 인쇄회로기판 및 그 제조방법에 대하여 상세히 설명하는 것으로 한다. Hereinafter, on the basis of the above object of the present invention will be described in detail the embedded BOC type printed circuit board and its manufacturing method.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 상세하게 후술되어 있는 실시예들 및 도면을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and how to accomplish them, will become apparent with reference to the embodiments and drawings described in detail below. However, it is to be understood that the present invention is not limited to the disclosed embodiments, but may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. It is intended that the disclosure of the present invention be limited only by the terms of the appended claims.

도 2는 본 발명의 일 실시예에 따른 임베디드 BOC형 인쇄회로기판을 개략적으로 도시한 단면도이다.Figure 2 is a schematic cross-sectional view of an embedded BOC type printed circuit board according to an embodiment of the present invention.

도 2를 참조하면, 절연기판(120) 내에 IC 칩(130) 및 회로 패턴(100)이 내장 되어 있고, IC 칩(130)과 회로 패턴(100)은 스터드 범프(110)에 의해서 연결되는 것을 알 수 있다. Referring to FIG. 2, the IC chip 130 and the circuit pattern 100 are embedded in the insulating substrate 120, and the IC chip 130 and the circuit pattern 100 are connected by the stud bumps 110. Able to know.

IC 칩(130) 및 절연기판(120) 상부에 위치한 라미네이트 캐리어기판(140)은 칩실장기판 제조를 위해서 사용된 것으로, 접착필름(미도시)을 이용하여 IC 칩(130)을 고정시킨 상태에서, 절연기판(120)을 열접합한 것 이다.The laminate carrier substrate 140 positioned on the IC chip 130 and the insulating substrate 120 is used for manufacturing the chip mounting substrate, and in the state where the IC chip 130 is fixed using an adhesive film (not shown). , Thermally bonded to the insulating substrate 120.

회로 패턴(100)의 표면에는 솔더 레지스트(160)가 형성되고, 솔더 레지스트(160)에 의해 노출되는 영역에는 솔더볼(170)이 형성된다.The solder resist 160 is formed on the surface of the circuit pattern 100, and the solder ball 170 is formed in an area exposed by the solder resist 160.

상기와 같은 형태의 임베디드 BOC형 인쇄회로기판은 상기 도 1의 BOC형 인쇄회로기판과 비교하였을 때, 그 구조가 간단하고 두께 조절이 더 용이함을 알 수 있다. Compared with the BOC type printed circuit board of FIG. 1, the embedded BOC type printed circuit board of the above type can be seen that the structure is simple and the thickness is easier to control.

본 발명에 따른 임베디드 BOC형 인쇄회로기판에서는 절연기판(120)이 종래의 캡슐층 및 인쇄회로패턴을 위한 절연기판의 역할을 동시에 한다. 즉, 하나의 구성이 2개의 구조를 대신하므로 그 만큼의 경제적 효과, 두께 감소효과 및 공정 단축 효과를 얻을 수 있다. 그리고, 스터드 범프(110)는 와이어 본딩을 대신하는데, 와이어 본딩 보다 더 견고하고 안정적인 구조를 얻을 수 있으며, 필요에 따라서 두께 조절에도 활용될 수 있다. 아울러, 라미네이트 캐리어기판(140) 또한 필요에 따라 완전히 제거할 수 있으며, 일부만 제거하여 전체 인쇄회로기판의 두께 조절에 활용할 수 있다. 따라서, 본 발명에 따른 임베디드 BOC형 인쇄회로기판은 보다 더 다양한 종류의 두께를 요구하는 전자제품들에 용이하게 사용될 수 있다.In the embedded BOC type printed circuit board according to the present invention, the insulating substrate 120 serves as an insulating substrate for the conventional capsule layer and the printed circuit pattern. That is, since one configuration replaces two structures, the economic effect, the thickness reduction effect, and the process shortening effect can be obtained. The stud bump 110 replaces wire bonding, and may obtain a more robust and stable structure than wire bonding, and may be used to adjust thickness as necessary. In addition, the laminate carrier substrate 140 may also be completely removed as needed, and can be used to adjust the thickness of the entire printed circuit board by removing only a part thereof. Therefore, the embedded BOC type printed circuit board according to the present invention can be easily used in electronic products requiring more various kinds of thicknesses.

본 발명에서는 상기와 같은 구조의 임베디드 BOC형 인쇄회로기판을 제조하기 위하여 다음과 같은 최적의 제조 방법을 제공한다. The present invention provides the following optimal manufacturing method for manufacturing the embedded BOC type printed circuit board of the above structure.

본 발명의 일 실시예에 따른 개략적인 공정을 살펴보면 하기 도 3과 같이 나타낼 수 있다.Looking at a schematic process according to an embodiment of the present invention can be represented as shown in FIG.

도 3a 및 도 3b는 본 발명에 따른 임베디드 BOC형 인쇄회로기판을 제조하는 방법을 도시한 순서도들이다.3A and 3B are flowcharts illustrating a method of manufacturing an embedded BOC type printed circuit board according to the present invention.

도 3a 및 도 3b를 참조하면, 기본적인 준비 단계로 (a) 칩실장기판 제조 공정, (b) 절연기판 제조 공정 및 (c) 회로기판 제조 공정으로 나눌 수 있다. 3A and 3B, a basic preparation step may be divided into (a) a chip mounting substrate manufacturing process, (b) an insulating substrate manufacturing process, and (c) a circuit board manufacturing process.

(a) 칩실장기판 제조 공정은 먼저 라미네이트 캐리어 기판을 마련하는 단계(S200)와, 라미네이트 캐리어 기판 상에 IC 칩을 실장하고, IC 칩 상부에 Au를 이용하여 스터드 범프를 형성하는 단계(210)로 이루어진다. 이때, 칩실장기판은 도 3b에서와 같이 동박적층막(CCL)을 사용할 수 있다.(a) The chip mounting substrate manufacturing process includes preparing a laminate carrier substrate (S200), mounting an IC chip on the laminate carrier substrate, and forming a stud bump using Au on the IC chip (210). Is made of. In this case, the chip mounting substrate may use a copper clad laminate (CCL) as shown in FIG. 3B.

(b) 절연기판 제조 공정은 레진 기판을 마련하는 단계(S300)와 레진 기판 중 Au 범프와 대응 되는 영역에 펀칭 또는 드릴링 공정을 수행하여 관통홀을 형성하는 단계(S310)로 이루어진다. 이때, 레진 기판은 PPG(Prepreg), RCC(Resin Coated Copper), ABG(Ajinomoto Build-up)등이 사용될 수 있다.(B) The insulating substrate manufacturing process includes preparing a resin substrate (S300) and forming a through hole by performing a punching or drilling process in a region corresponding to Au bumps of the resin substrate (S310). In this case, the resin substrate may be PPG (Prepreg), Resin Coated Copper (RCC), Ajinomoto Build-up (ABG), or the like.

(c) 회로기판 제조 공정은 베이스 기판을 마련하는 단계(S400)와 베이스 기판에 회로 패턴을 형성하는 단계(S410)로 이루어진다. 여기서, 베이스 기판은 동박적층막(CCL)을 사용하는 것이 회로 패턴을 형성하기에 최적의 효과를 얻을 수 있다.(c) The circuit board manufacturing process includes preparing a base substrate (S400) and forming a circuit pattern on the base substrate (S410). Here, the use of a copper clad laminated film (CCL) for the base substrate can obtain an optimal effect to form a circuit pattern.

다음으로는, 상기 (a), (b) 및 (c) 공정의 결과물인 칩실장기판, 절연기판 및 회로기판을 상부에서부터 하부 순으로 정합시킨 후 압력을 가하여 열접합시키는 단계(S500)를 수행한다. 이때, 상부 및 하부는 도시된 형태를 기준으로 설명된 것이나, 그 기준이 절대적인 것은 아니므로, 본 발명이 여기에 제한 되는 것은 아니다. 또한, 공정안정성 또는 그 외 불가피하게 요구되는 필요에 따라서 상기 세 개의 기판 중 2개를 먼저 선택해서 접합시킨 후에, 나머지 하나의 기판을 접합시키는 방법을 사용할 수도 있다.Next, the chip mounting substrate, the insulating substrate, and the circuit board resulting from the processes (a), (b) and (c) are matched in order from the top to the bottom, and then pressure-bonded (S500) is performed. do. At this time, the upper portion and the lower portion are described with reference to the illustrated form, but since the criterion is not absolute, the present invention is not limited thereto. In addition, according to process stability or other unavoidable needs, a method of joining two of the three substrates first and then joining the other substrate may be used.

그 다음에는, 베이스 기판을 제거하는 단계(S510)를 수행한다. 이때, 베이스 기판은 칩실장기판의 라미네이트 캐리어 기판이 될 수도 있으며, 동박적층판을 사용한 경우 절연캐리어층 및 이형층으로 사용되는 동박까지만 제거할 수도 있고, 회로패턴을 제외한 모든 동박적층판을 제거할 수도 있다.Next, a step (S510) of removing the base substrate is performed. In this case, the base substrate may be a laminate carrier substrate of the chip mounting substrate, and when the copper clad laminate is used, it may remove only the copper foil used as the insulating carrier layer and the release layer, or may remove all the copper foil laminated plates except the circuit pattern. .

그 다음에는, 회로패턴 상부에 솔더 레지스트를 형성하는 단계(S520)를 수행한다. 여기서, 종래에는 회로기판 제조 공정시 직접 펀칭 또는 드릴링 공정을 수행해야 하므로 솔더 레지스트를 회로기판의 양면에 형성하여야 했다. 이 경우 불필요하게 IC 칩 실장 영역에도 솔더 레지스트가 형성되므로, 두께 조절이 불리한 문제가 있었다. 반면에, 본 발명에서는 상기와 같은 단계가 필요 없어지므로 두께 조절이 상대적으로 유리하고, 솔더 레지스트도 절약할 수 있는 장점이 있다.Next, a step (S520) of forming a solder resist on the circuit pattern is performed. Here, in the related art, since a punching or drilling process must be performed directly during the circuit board manufacturing process, solder resists have to be formed on both sides of the circuit board. In this case, the solder resist is also formed in the IC chip mounting area unnecessarily, so that there is a problem that the thickness control is disadvantageous. On the other hand, in the present invention, since the steps as described above are not required, the thickness control is relatively advantageous, and there is an advantage of saving solder resist.

그 다음에는, 솔더 레지스트에 의해 노출되는 회로 패턴 상부에 표면처리하는 단계(S530)를 수행한다. Next, surface treatment is performed on the circuit pattern exposed by the solder resist (S530).

그 다음에는, 상기 단계까지 형성된 인쇄회로기판을 라우팅하는 단계(S540)를 수행한 후, 최종적으로 솔더볼을 실장하는 단계(S550)를 수행함으로써, 본 발명 에 따른 임베디드 BOC형 인쇄회로기판 제조 공정을 완료한다.Next, after performing the step (S540) of routing the printed circuit board formed up to the above step, and finally performing a step (S550) for mounting the solder ball, an embedded BOC type printed circuit board manufacturing process according to the present invention To complete.

아울러, 도 3b에서와 같이 칩실장기판을 동박적층판을 이용하는 경우에는 상기 표면처리하는 단계(S530) 이후에 칩실장기판에 사용된 동박적층판의 최상부 동박층을 제외한 나머지 부분을 제거하는 단계(S534) 및 잔류된 최상부 동박층 상부에 동박층 부식 방지용 플레이팅 또는 방열을 위한 물질층을 형성하는 단계(S538)를 추가적으로 수행할 수 있다.In addition, in the case of using the copper clad laminate board as shown in FIG. 3B, after the surface treatment step (S530), removing the remaining portions except the uppermost copper foil layer of the copper clad laminate used for the chip mounting substrate (S534). And forming a material layer for plating or dissipating copper foil layer on the uppermost copper foil layer remaining (S538).

상술한 도 3a 및 도 3b와 관련하여 보다 구체적인 실시예를 들어 설명하자면 다음과 같다.3A and 3B will be described below with reference to more specific embodiments.

도 4a 및 도 4b는 본 발명에 따른 임베디드 BOC형 인쇄회로기판 제조 방법 중 칩 실장 기판을 제조하는 방법을 도시한 단면도들이다. 4A and 4B are cross-sectional views illustrating a method of manufacturing a chip mounting substrate in an embedded BOC type printed circuit board manufacturing method according to the present invention.

도 4a를 참조하면, IC 칩 실장을 위한 라미네이트 캐리어기판(200)을 마련한다. 이때, 라미네이트 캐리어기판(200)은 절연체로 이루어진 것을 사용하는 것이 바람직하며, 필요에 따라서는 동박적층판(CCL)을 사용할 수도 있다.Referring to FIG. 4A, a laminate carrier substrate 200 for IC chip mounting is prepared. In this case, the laminate carrier substrate 200 is preferably made of an insulator, if necessary, may be used copper clad laminate (CCL).

도 4b를 참조하면, IC 칩(220)의 패키지된 면에 접착필름(210)을 형성한 후 접착필름(210)이 라미네이트 캐리어기판(200) 상에 접착되도록 압착한다. 다음에는, IC 칩(220)의 와이어 본딩 영역에 스터드 범프(230)를 형성한다. 이때, IC 칩(220) 실장 영역 이외의 영역에는 후속의 정합 공정을 위한 얼라인 마크(240)를 더 형성할 수 있다.Referring to FIG. 4B, after the adhesive film 210 is formed on the packaged surface of the IC chip 220, the adhesive film 210 is compressed to be bonded onto the laminate carrier substrate 200. Next, the stud bumps 230 are formed in the wire bonding region of the IC chip 220. In this case, an alignment mark 240 for a subsequent matching process may be further formed in a region other than the IC chip 220 mounting region.

상기와 같은 공정을 통하여 본 발명에 따른 칩실장기판을 제조한 후 다른 구 성인 위한 절연기판 및 회로기판 제조 공정을 진행한다.After manufacturing the chip mounting substrate according to the present invention through the above process proceeds to the manufacturing process of insulating boards and circuit boards for other residents.

도 5a 및 도 5b는 본 발명에 따른 임베디드 BOC형 인쇄회로기판 제조 방법 중 절연 기판을 제조하는 방법을 도시한 단면도들이다.5A and 5B are cross-sectional views illustrating a method of manufacturing an insulating substrate in an embedded BOC type printed circuit board manufacturing method according to the present invention.

도 5a를 참조하면, 레진 기판(300)을 마련한다. 이때, 레진 기판(300)은 IC 칩 보호를 위한 캡슐층의 역할을 하면서도 인쇄회로 패턴이 형성되는 절연기판으로서 작용한다. 즉, IC 칩 및 회로 패턴이 모두 레진 기판(300) 내에 매립되므로, 최종 인쇄회로기판의 두께를 좌우하게 된다. 이와 같은 특성을 고려하여, 본 발명에서는 레진 기판으로 PPG(Prepreg), RCC(Resin Coated Copper) 및 ABG(Ajinomoto Build-up) 중 선택된 어느 하나를 사용할 수 있다.Referring to FIG. 5A, a resin substrate 300 is prepared. At this time, the resin substrate 300 serves as an insulating substrate on which a printed circuit pattern is formed while serving as a capsule layer for protecting an IC chip. That is, since both the IC chip and the circuit pattern is embedded in the resin substrate 300, the thickness of the final printed circuit board is influenced. In consideration of such characteristics, in the present invention, any one selected from PPG (Prepreg), Resin Coated Copper (RCC), and Ajinomoto Build-up (ABG) may be used as the resin substrate.

도 5b를 참조하면, 레진 기판에 펀칭 공정 또는 레이저 드릴링 공정을 수행하여 상기 도 4b의 스터드 범프와 대응되는 영역에 관통홀(310)을 형성한다. 그리고, 이와 같이 관통홀(310)을 포함하는 레진 기판을 절연기판(320)으로 표시한다.Referring to FIG. 5B, a through hole 310 is formed in a region corresponding to the stud bump of FIG. 4B by performing a punching process or a laser drilling process on the resin substrate. In this way, the resin substrate including the through hole 310 is represented by the insulating substrate 320.

도 6a 및 도 6b는 본 발명에 따른 임베디드 BOC형 인쇄회로기판 제조 방법 중 회로 기판을 제조하는 방법을 도시한 단면도들이다.6A and 6B are cross-sectional views illustrating a method of manufacturing a circuit board in an embedded BOC type printed circuit board manufacturing method according to the present invention.

도 6a를 참조하면, 절연층(400) 상부에 이형층으로 사용되는 구리층(410) 및 인쇄회로패턴 형성을 위한 동박층(420)이 형성된 동박적층판(CCL)을 마련한다. 이때, 본 발명에서 절연층(400) 및 구리층(410)은 실질적으로 필요한 층은 아니며 회로 패턴 형성을 위한 버퍼층으로서 작용한다. 따라서, 이를 CCL캐리어층이라하고, 후속 공정에서 제거하여 최종 인쇄회로기판을 제조한다.Referring to FIG. 6A, a copper clad laminate (CCL) having a copper layer 410 used as a release layer and a copper foil layer 420 for forming a printed circuit pattern is formed on the insulating layer 400. At this time, the insulating layer 400 and the copper layer 410 in the present invention is not a substantially required layer and acts as a buffer layer for circuit pattern formation. Therefore, this is called a CCL carrier layer and is removed in a subsequent process to produce a final printed circuit board.

도 6b를 참조하면, 동박층(420) 상부에 별도의 회로 패턴(430)을 형성한다. 이때, 후속의 정합 공정을 위하여 상기 도 4b에서 설명한 얼라인 마크와 대응되는 영역에 정렬 패턴(미도시)을 더 형성할 수 있다.Referring to FIG. 6B, a separate circuit pattern 430 is formed on the copper foil layer 420. In this case, an alignment pattern (not shown) may be further formed in a region corresponding to the alignment mark described with reference to FIG. 4B for a subsequent matching process.

도 7a 및 도 7f는 본 발명의 일 실시예에 따른 임베디드 BOC형 인쇄회로기판 제조 방법을 제조하는 방법을 도시한 단면도들이다.7A and 7F are cross-sectional views illustrating a method of manufacturing an embedded BOC type printed circuit board manufacturing method according to an exemplary embodiment of the present invention.

도 7a를 참조하면, 절연체로 이루어진 라미네이트 캐리어기판(200) 상에 IC 칩(220)이 실장된 칩실장기판을 최 하부에 위치시키고, 그 상부에 관통홀을 포함하는 절연기판(320)을 위치시킨다.Referring to FIG. 7A, the chip mounting substrate on which the IC chip 220 is mounted is positioned on the bottom of the laminated carrier substrate 200 made of an insulator, and the insulating substrate 320 including the through hole is positioned on the top thereof. Let's do it.

다음에는 절연기판(320) 상부에 회로패턴(430)이 형성된 동박적층판(400, 410, 420)을 위치시킨다.Next, copper foil laminated plates 400, 410, and 420 on which the circuit patterns 430 are formed are positioned on the insulating substrate 320.

이때, IC 칩(220) 상부의 스터드 범프(230)와 관통홀이 일치되도록 하고, 관통홀을 통하여 회로패턴(430)이 스터드 범프(230)와 접합될 수 있도록 하는 것이 바람직하며, 본 발명에서는 이 과정 정합 공정이라 한다.At this time, it is preferable that the stud bump 230 and the through hole of the upper portion of the IC chip 220 match, and the circuit pattern 430 can be bonded to the stud bump 230 through the through hole. This process is called matching process.

도 7b를 참조하면, 라미네이트 캐리어기판(200) 및 동박적층판(400, 410, 420)을 압착시킨 후 열을 가하여 절연기판(320) 내에 IC 칩(220) 및 회로 패턴(430)이 매립되도록 한다. 본 발명에서는 이 과정을 열접합 공정이라 한다. 이때, 반드시 세 개의 층을 모두 동시에 접합시켜야 하는 것은 아니며, 필요에 따라 선택된 2개의 층을 먼저 접합시킨 후 나머지 층을 접합시킬 수 있다. 아울러, 이 경우 라미네이트 캐리어기판(200) 또는 동박적층판(400, 410, 420)을 제거한 후 압력을 가하여 접합시킬 수도 있다.Referring to FIG. 7B, after the laminate carrier substrate 200 and the copper clad laminates 400, 410, and 420 are compressed, heat is applied so that the IC chip 220 and the circuit pattern 430 are embedded in the insulating substrate 320. . In the present invention, this process is called a thermal bonding process. At this time, it is not necessary that all three layers are bonded at the same time, and if necessary, two selected layers may be bonded first, followed by bonding the remaining layers. In this case, the laminate carrier substrate 200 or the copper-clad laminates 400, 410 and 420 may be removed and then joined by applying pressure.

도 7c는 동박적층판(400, 410, 420) 중 이형층으로 사용되는 구리층(410)까지 먼저 제거한 것을 나타낸 것이고, 도 7d는 동박층(420)까지 모두 제거한 후 회로 패턴(430) 상부에 솔더 레지스트(520)를 형성한 상태를 나타낸 것이다.FIG. 7C illustrates that the copper layer 410 used as a release layer among copper foil laminated plates 400, 410, and 420 is removed first, and FIG. 7D is a solder on the circuit pattern 430 after removing all the copper foil layers 420. The state in which the resist 520 is formed is shown.

여기서, 라미네이트 캐리어기판(200)도 제거할 수 있으나, 이하에서는 라미네이트 캐리어기판(200) 제거 없이 진행한 것을 도시하는 것으로 한다.Here, the laminate carrier substrate 200 may also be removed. Hereinafter, the laminate carrier substrate 200 may be processed without removing the laminate carrier substrate 200.

도 7e를 참조하면, 솔더 레지스트(520)에 의해서 노출되는 회로 패턴(430) 영역에 표면처리층(530)을 형성한다. 이때, 표면처리층(530)은 NiAu, NiPdAu, Au, Ag, Sn, OSP(Organic Solderability Preservative), SOP(Solder On Pad) 및 범프 중 선택되는 어느 하나로 형성하는 것이 바람직하다.Referring to FIG. 7E, the surface treatment layer 530 is formed in the area of the circuit pattern 430 exposed by the solder resist 520. At this time, the surface treatment layer 530 is preferably formed of any one selected from NiAu, NiPdAu, Au, Ag, Sn, OSP (Organic Solderability Preservative), SOP (Solder On Pad) and bump.

다음에는, 여기까지 형성된 인쇄회로기판에 라우팅(Routing) 공정을 수행한 후 솔더볼 형성 공정을 진행한다.Next, after the routing (Routing) process to the printed circuit board formed so far, the solder ball forming process is performed.

도 7f는 표면처리층 상부에 솔더볼(550)을 형성하여 본 발명의 일 실시예에 따른 임베디드 BOC형 인쇄회로기판 제조를 완료한다. 이때, 표면처리층은 솔더볼(550)과 결합되어 생략된 것 일뿐 제거된 것은 아니다.Figure 7f is to form a solder ball 550 on the surface treatment layer to complete the manufacturing of the embedded BOC type printed circuit board according to an embodiment of the present invention. At this time, the surface treatment layer is combined with the solder ball 550 is not omitted, but not removed.

이상의 제조 공정은 최초 IC 칩 실장 기판을 절연체로 이루어진 것을 이용한 것이고, 본 발명에 따른 다른 실시예로 IC 칩 실장 기판을 동박적층판을 이용할 수 있는데, 이하에서는 동박적층판을 이용한 실시예에 대해 설명하는 것으로 한다.The above manufacturing process uses the first IC chip mounting substrate made of an insulator, and in another embodiment of the present invention, an IC chip mounting substrate may use a copper clad laminate. Hereinafter, an embodiment using a copper clad laminate will be described. do.

도 8은 본 발명의 다른 실시예에 따른 임베디드 BOC형 인쇄회로기판을 개략적으로 도시한 단면도이다.8 is a schematic cross-sectional view of an embedded BOC type printed circuit board according to another exemplary embodiment of the present invention.

도 8은 상술한 도 2의 구조와 동일한 임베디드 BOC형 인쇄회로기판을 나타낸 것으로, 절연기판(620) 내에 IC 칩(630) 및 회로 패턴(600)이 내장 되어 있고, IC 칩(630)과 회로 패턴(600)은 스터드 범프(610)에 의해서 연결된다. 이때, IC 칩(630) 및 절연기판(620) 상부에 위치한 라미네이트 캐리어기판(640)으로 동박적층판을 사용한다.FIG. 8 illustrates an embedded BOC type printed circuit board having the same structure as that of FIG. 2, wherein an IC chip 630 and a circuit pattern 600 are embedded in the insulating substrate 620, and the IC chip 630 and the circuit. Pattern 600 is connected by stud bump 610. In this case, a copper foil laminate is used as the laminate carrier substrate 640 positioned on the IC chip 630 and the insulating substrate 620.

도 9a 및 도 9g는 본 발명의 다른 실시예에 따른 임베디드 BOC형 인쇄회로기판 제조 방법을 제조하는 방법을 도시한 단면도들이다.9A and 9G are cross-sectional views illustrating a method of manufacturing an embedded BOC type printed circuit board manufacturing method according to another exemplary embodiment of the present invention.

도 9a를 참조하면, IC 칩(730)이 실장된 칩실장기판을 제 1 동박적층판(740, 750, 755)을 이용하여 형성한다. 이때, 제 1 동박적층판은 각각 절연층(755), 구리층(750) 및 동박층(740)의 구조로 형성된다. Referring to FIG. 9A, a chip mounting substrate on which an IC chip 730 is mounted is formed using the first copper clad laminates 740, 750, and 755. In this case, the first copper foil laminated plate is formed in a structure of an insulating layer 755, a copper layer 750, and a copper foil layer 740, respectively.

다음으로, 절연기판(720) 상부에 회로패턴(700)이 형성된 제 2 동박적층판(705, 715, 725)을 위치시킨다. 이때, 제 2 동박적층판은 각각 절연층(725), 구리층(715) 및 동박층(705)의 구조로 형성된다.Next, the second copper clad laminates 705, 715, and 725 having the circuit pattern 700 formed thereon are positioned on the insulating substrate 720. At this time, the second copper foil laminated plate is formed in a structure of an insulating layer 725, a copper layer 715, and a copper foil layer 705, respectively.

그 다음으로, 스터드 범프(710) 및 얼라인 마크(745)는 상기 도 2의 과정과 동일하게 형성된다.Next, the stud bump 710 and the alignment mark 745 are formed in the same manner as in FIG.

도 9b를 참조하면, 제 1 동박적층판(740, 750, 755) 및 제 2 동박적층판(705, 715, 725)을 압착시킨 후 열을 가하여 절연기판(720) 내에 IC 칩(730) 및 회로 패턴(700)이 매립되도록 하는 열접합 공정을 수행한다. 이때, 반드시 세 개의 층을 모두 동시에 접합시켜야 하는 것은 아니며, 필요에 따라 선택된 2개의 층을 먼저 접합시킨 후 나머지 층을 접합시킬 수 있다. 아울러, 이 경우 제 1 동박적층판(740, 750, 755) 및 제 2 동박적층판(705, 715, 725)을 제거한 후 압력을 가하여 접합시킬 수도 있다.Referring to FIG. 9B, the first copper foil laminated plates 740, 750 and 755 and the second copper foil laminated plates 705, 715 and 725 are compressed and then heated to apply the IC chip 730 and the circuit pattern to the insulating substrate 720. Perform a thermal bonding process such that 700 is buried. At this time, it is not necessary that all three layers are bonded at the same time, and if necessary, two selected layers may be bonded first, followed by bonding the remaining layers. In this case, the first copper foil laminated sheets 740, 750, and 755 and the second copper foil laminated sheets 705, 715, and 725 may be removed and then joined by applying pressure.

도 9c는 제 2 동박적층판(705, 715, 725) 중 이형층으로 사용되는 구리층(715)까지 먼저 제거한 것을 나타낸 것이고, 도 9d는 동박층(705)까지 모두 제거한 것을 나타낸 것이다.FIG. 9C shows that the copper layer 715 used as the release layer is first removed from the second copper clad laminates 705, 715, and 725, and FIG. 9D illustrates that the copper foil layer 705 is removed.

도 9e를 참조하면, 상기 과정을 노출된 회로 패턴(700) 상부에 솔더 레지스트(760)를 형성한다.Referring to FIG. 9E, the solder resist 760 is formed on the exposed circuit pattern 700.

도 9f를 참조하면, 솔더 레지스트(760)에 의해서 노출되는 회로 패턴(700) 영역에 표면처리층(765)을 형성한다. 이때, 표면처리층(765)은 NiAu, NiPdAu, Au, Ag, Sn, OSP(Organic Solderability Preservative), SOP(Solder On Pad) 및 범프 중 선택되는 어느 하나로 형성하는 것이 바람직하다.Referring to FIG. 9F, the surface treatment layer 765 is formed in an area of the circuit pattern 700 exposed by the solder resist 760. At this time, the surface treatment layer 765 may be formed of any one selected from NiAu, NiPdAu, Au, Ag, Sn, OSP (Organic Solderability Preservative), SOP (Solder On Pad), and bumps.

도 9g를 참조하면, 제 1 동박적층판(740, 750, 755)의 절연층(755) 및 구리층(740)으로 이루어진 CCL캐리어층을 제거한 후, 동박층(740)의 표면에 부식 방지용 플레이트 또는 방열물질층(780)을 더 형성한다. 이와 같은 부식 방지용 플레이트 또는 방열물질층(780)을 더 형성함으로써, 본 발명에 따른 임베디드 BOC형 인쇄회로기판을 보다 안정적으로 사용할 수 있다.9G, after removing the CCL carrier layer including the insulating layer 755 and the copper layer 740 of the first copper clad laminates 740, 750, and 755, the anti-corrosion plate or the surface of the copper foil layer 740 is removed. A heat radiation material layer 780 is further formed. By further forming the anti-corrosion plate or the heat dissipating material layer 780, the embedded BOC type printed circuit board according to the present invention can be used more stably.

다음에는, 여기까지 형성된 인쇄회로기판에 라우팅(Routing) 공정을 수행한 후 솔더볼 형성 공정을 진행한다.Next, after the routing (Routing) process to the printed circuit board formed so far, the solder ball forming process is performed.

상술한 바와 같이, 본 발명은 다양한 실시예로 나타낼 수 있으며, 그 활용 범위를 용이하게 확장시킬 수 있다.As described above, the present invention can be represented by various embodiments, and the application range thereof can be easily extended.

아울러, 본 발명에 따른 인쇄회로기판은 단일 IC 칩에 대해서만 설명하였으나, 층간 구조가 종래의 경우보다 더 단순하게 나타나고 있으므로, 복수의 IC칩을 사용하는 인쇄회로기판에도 용이하게 사용될 수 있다. 또한, 상기 도 9g의 실시예와 같이 IC 칩에서 발생하는 열을 방출하는 효과도 향상시킬 수 있어 전기적인 특성이 매우 우수할 뿐만 아니라 회로 설계 공간을 극대화 할 수 있다. 그리고, 스터드 범프 등을 이용하므로 고밀도 회로 패턴 형성이 용이하며, 인쇄회로기판 제조 공정을 단순화시키고 제조 단가를 낮출 수 있는 장점이 있다.In addition, although the printed circuit board according to the present invention has been described only for a single IC chip, since the interlayer structure is simpler than the conventional case, the printed circuit board may be easily used for a printed circuit board using a plurality of IC chips. In addition, as shown in the embodiment of FIG. 9G, the effect of dissipating heat generated from the IC chip may be improved, and the electrical design may be very excellent, and the circuit design space may be maximized. In addition, since the use of stud bump, etc., it is easy to form a high density circuit pattern, and there is an advantage of simplifying the printed circuit board manufacturing process and lowering the manufacturing cost.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 변형될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the present invention is not limited to the above embodiments and can be modified in various forms, and having ordinary skill in the art to which the present invention pertains. It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without changing the technical spirit or essential features of the present invention. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

도 1은 종래 기술에 따른 BOC형 인쇄회로기판을 개략적으로 도시한 단면도.1 is a cross-sectional view schematically showing a BOC type printed circuit board according to the prior art.

도 2는 본 발명의 일 실시예에 따른 임베디드 BOC형 인쇄회로기판을 개략적으로 도시한 단면도.Figure 2 is a schematic cross-sectional view of an embedded BOC type printed circuit board according to an embodiment of the present invention.

도 3a 및 도 3b는 본 발명에 따른 임베디드 BOC형 인쇄회로기판을 제조하는 방법을 도시한 순서도들.3A and 3B are flowcharts illustrating a method of manufacturing an embedded BOC type printed circuit board according to the present invention.

도 4a 및 도 4b는 본 발명에 따른 임베디드 BOC형 인쇄회로기판 제조 방법 중 칩 실장 기판을 제조하는 방법을 도시한 단면도들.4A and 4B are cross-sectional views illustrating a method of manufacturing a chip mounting substrate in an embedded BOC type printed circuit board manufacturing method according to the present invention.

도 5a 및 도 5b는 본 발명에 따른 임베디드 BOC형 인쇄회로기판 제조 방법 중 절연 기판을 제조하는 방법을 도시한 단면도들.5A and 5B are cross-sectional views illustrating a method of manufacturing an insulating substrate in an embedded BOC type printed circuit board manufacturing method according to the present invention.

도 6a 및 도 6b는 본 발명에 따른 임베디드 BOC형 인쇄회로기판 제조 방법 중 회로 기판을 제조하는 방법을 도시한 단면도들.6A and 6B are cross-sectional views illustrating a method of manufacturing a circuit board in a method of manufacturing an embedded BOC type printed circuit board according to the present invention.

도 7a 및 도 7f는 본 발명의 일 실시예에 따른 임베디드 BOC형 인쇄회로기판 제조 방법을 제조하는 방법을 도시한 단면도들.7A and 7F are cross-sectional views illustrating a method of manufacturing an embedded BOC type printed circuit board manufacturing method according to an embodiment of the present invention.

도 8은 본 발명의 다른 실시예에 따른 임베디드 BOC형 인쇄회로기판을 개략적으로 도시한 단면도.Figure 8 is a schematic cross-sectional view of an embedded BOC type printed circuit board according to another embodiment of the present invention.

도 9a 및 도 9g는 본 발명의 다른 실시예에 따른 임베디드 BOC형 인쇄회로기판 제조 방법을 제조하는 방법을 도시한 단면도들.9A and 9G are cross-sectional views illustrating a method of manufacturing an embedded BOC type printed circuit board manufacturing method according to another exemplary embodiment of the present invention.

Claims (18)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete (a) 제 1 동박적층판(CCL)을 마련하고, 상기 제 1 동박적층판(CCL) 상부에 IC 칩의 패키지면을 접합시킨 후 상기 IC 칩의 와이어 본딩 영역 상에 스터드 범프(Stud Bump)를 형성한 칩실장기판을 제조하는 단계;(a) preparing a first copper clad laminate (CCL), bonding the package surface of the IC chip on the first copper clad laminate (CCL), and forming a stud bump on the wire bonding region of the IC chip. Manufacturing a chip mounting substrate; (b) 레진 기판에 상기 스터드 범프와 대응되는 관통홀을 형성한 절연기판을 제조하는 단계;(b) manufacturing an insulating substrate having a through hole corresponding to the stud bump in a resin substrate; (c) 제 2 동박적층판(CCL)을 마련하고, 상기 제 2 동박적층판(CCL) 상부에 회로 패턴을 형성한 회로기판을 제조하는 단계;(c) preparing a circuit board having a second copper clad laminate (CCL) and forming a circuit pattern on the second copper clad laminate (CCL); (d) 하부에서부터 상기 칩실장기판, 상기 절연기판 및 상기 회로기판을 순서로 정합 및 열접합시키되, 상기 스터드 범프와 상기 회로 패턴이 서로 접합되도록 하는 단계; 및(d) matching and thermally bonding the chip mounting substrate, the insulating substrate, and the circuit board in order from the bottom, such that the stud bumps and the circuit patterns are bonded to each other; And (e) 상기 회로기판의 하부에 솔더볼을 형성하는 단계를 포함하는 것을 특징으로 하는 임베디드 BOC형 인쇄회로기판 제조 방법.(e) forming a solder ball on the lower portion of the circuit board. 제 9 항에 있어서,The method of claim 9, 상기 제 1 동박적층판(CCL)의 외곽에는 상기 정합 공정을 위한 얼라인 마크(Align Mark)를 더 형성하는 것을 특징으로 하는 임베디드 BOC형 인쇄회로기판 제조 방법.Embedded BOC type printed circuit board manufacturing method, characterized in that further forming an alignment mark (Align Mark) for the matching process on the outside of the first copper clad laminate (CCL). 제 9 항에 있어서,The method of claim 9, 상기 IC 칩의 패키지면을 접합시키는 것은 접착필름을 이용하는 것을 특징으로 하는 임베디드 BOC형 인쇄회로기판 제조 방법.Bonding the package surface of the IC chip is an embedded BOC type printed circuit board manufacturing method, characterized in that using an adhesive film. 제 9 항에 있어서,The method of claim 9, 상기 관통홀은 펀칭 또는 레이저 드릴링 공정을 이용하여 형성하는 것을 특징으로 하는 임베디드 BOC형 인쇄회로기판 제조 방법.The through-hole is formed by using a punching or laser drilling process embedded BOC type printed circuit board manufacturing method. 제 9 항에 있어서,The method of claim 9, 상기 (d) 단계는 상기 칩실장기판 및 상기 절연기판을 먼저 정합 및 열접합시킨 후, 상기 회로기판을 정합 및 열접합시키는 것을 특징으로 하는 임베디드 BOC형 인쇄회로기판 제조 방법.In the step (d), the chip mounting substrate and the insulation substrate are first matched and thermally bonded, and then the circuit board is matched and thermally bonded. 제 13 항에 있어서,The method of claim 13, 상기 칩실장기판 및 상기 절연기판을 먼저 정합 및 열접합시킨 후, 상기 회로기판을 정합 및 열접합시키고 상기 제 2 동박적층판(CCL) 중 최상부 동박층을 제외한 CCL 캐리어층을 제거하는 것을 특징으로 하는 임베디드 BOC형 인쇄회로기판 제조 방법.After the chip mounting substrate and the insulating substrate is first matched and thermally bonded, the circuit board is matched and thermally bonded, and the CCL carrier layer except for the uppermost copper foil layer of the second copper clad laminate (CCL) is removed. Embedded BOC type printed circuit board manufacturing method. 제 9 항에 있어서,The method of claim 9, 상기 제 1 동박적층판(CCL) 중 최상부 동박층을 제외한 CCL캐리어층을 제거하는 단계;Removing the CCL carrier layer except for the uppermost copper foil layer of the first copper clad laminate (CCL); 상기 (e) 단계는 상기 회로기판의 상기 회로 패턴을 제외한 상기 제 2 동박적층판(CCL) 부분을 제거하는 단계;Step (e) may include removing the second copper clad laminate (CCL) portion of the circuit board except for the circuit pattern; 상기 회로 패턴 상부에 솔더 레지스트를 형성하는 단계;Forming a solder resist on the circuit pattern; 상기 솔더 레지스트에 의해 노출되는 상기 회로 패턴 상부에 표면처리층을 형성하는 단계;Forming a surface treatment layer on the circuit pattern exposed by the solder resist; 라우팅 공정을 수행하는 단계; 및Performing a routing process; And 상기 표면처리층 상부에 솔더볼을 형성하는 단계를 포함하는 것을 특징으로 하는 임베디드 BOC형 인쇄회로기판 제조 방법.Embedded BOC type printed circuit board manufacturing method comprising the step of forming a solder ball on the surface treatment layer. 제 15 항에 있어서,The method of claim 15, 상기 제 1 동박적층판(CCL) 중 잔류하는 상기 최상부 동박층 표면에 부식 방 지용 플레이트 또는 방열물질층을 더 형성하는 것을 특징으로 하는 임베디드 BOC형 인쇄회로기판 제조 방법.A method of manufacturing an embedded BOC type printed circuit board, further comprising forming a corrosion preventing plate or a heat dissipating material layer on a surface of the uppermost copper foil layer remaining in the first copper clad laminate (CCL). 제 15 항에 있어서,The method of claim 15, 상기 표면처리층은 NiAu, NiPdAu, Au, Ag, Sn, OSP(Organic Solderability Preservative), SOP(Solder On Pad) 및 범프 중 선택되는 어느 하나로 형성하는 것을 특징으로 하는 임베디드 BOC형 인쇄회로기판 제조 방법.The surface treatment layer is NiAu, NiPdAu, Au, Ag, Sn, OSP (Organic Solderability Preservative), SOP (Solder On Pad) and bumps formed by any one of the selected method for manufacturing an embedded BOC type printed circuit board. 제 9 항 내지 제 17 항 중 선택된 어느 하나의 방법으로 제조된 것을 특징으로 하는 임베디드 BOC형 인쇄회로기판.An embedded BOC type printed circuit board, which is manufactured by any one of claims 9 to 17.
KR1020090048309A 2009-06-01 2009-06-01 Printed curcit board of embedded board-on-chip type and method for fabricating the same KR101033939B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090048309A KR101033939B1 (en) 2009-06-01 2009-06-01 Printed curcit board of embedded board-on-chip type and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090048309A KR101033939B1 (en) 2009-06-01 2009-06-01 Printed curcit board of embedded board-on-chip type and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20100129643A KR20100129643A (en) 2010-12-09
KR101033939B1 true KR101033939B1 (en) 2011-05-11

Family

ID=43506225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090048309A KR101033939B1 (en) 2009-06-01 2009-06-01 Printed curcit board of embedded board-on-chip type and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101033939B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695269A (en) * 2017-04-06 2018-10-23 日月光半导体制造股份有限公司 Semiconductor device packages and its manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029642A1 (en) * 2003-07-30 2005-02-10 Minoru Takaya Module with embedded semiconductor IC and method of fabricating the module
KR20070000644A (en) * 2005-06-28 2007-01-03 삼성전기주식회사 Chip embedded pcb and method of the same
KR20070036007A (en) * 2005-09-28 2007-04-02 티디케이가부시기가이샤 Semiconductor ic-embedded substrate and method for manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029642A1 (en) * 2003-07-30 2005-02-10 Minoru Takaya Module with embedded semiconductor IC and method of fabricating the module
KR20070000644A (en) * 2005-06-28 2007-01-03 삼성전기주식회사 Chip embedded pcb and method of the same
KR20070036007A (en) * 2005-09-28 2007-04-02 티디케이가부시기가이샤 Semiconductor ic-embedded substrate and method for manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695269A (en) * 2017-04-06 2018-10-23 日月光半导体制造股份有限公司 Semiconductor device packages and its manufacturing method
CN108695269B (en) * 2017-04-06 2022-05-13 日月光半导体制造股份有限公司 Semiconductor device package and method of manufacturing the same

Also Published As

Publication number Publication date
KR20100129643A (en) 2010-12-09

Similar Documents

Publication Publication Date Title
US6985362B2 (en) Printed circuit board and electronic package using same
US8817485B2 (en) Single-layer component package
KR101119303B1 (en) A printed circuit board comprising embedded electronic component within and a method for manufacturing the same
JP6584939B2 (en) Wiring board, semiconductor package, semiconductor device, wiring board manufacturing method, and semiconductor package manufacturing method
JP2006173232A (en) Semiconductor apparatus and its manufacturing method
KR20060101286A (en) Wiring board and method of manufacturing the same
WO2006046510A1 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP2013197382A (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor package
US9087847B2 (en) Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
JP6594264B2 (en) Wiring board, semiconductor device, and manufacturing method thereof
JP2008028376A (en) Circuit board, semiconductor module and method of manufacturing circuit board
US20120067636A1 (en) Interposer-embedded printed circuit board
JP2006165252A (en) Method of manufacturing substrate with built-in chip
JPWO2010052942A1 (en) Electronic component built-in wiring board and manufacturing method thereof
CN105789847A (en) Antenna integrated package structure and fabrication method thereof
JP2011060875A (en) Electronic component built-in substrate and method of manufacturing the same, and semiconductor device using the substrate
JP5025399B2 (en) Wiring board and manufacturing method thereof
KR101061801B1 (en) Chip embedded multilayer printed circuit board and its manufacturing method
JP2004200201A (en) Multilayer substrate with built-in electronic part
JP4460341B2 (en) Wiring board and manufacturing method thereof
JP4694007B2 (en) Manufacturing method of three-dimensional mounting package
JP5176676B2 (en) Manufacturing method of component-embedded substrate
JP2009135391A (en) Electronic device and method of manufacturing the same
JP4413798B2 (en) Manufacturing method of semiconductor device
KR100608610B1 (en) PCB, manufacturing method thereof and semiconductor package using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160421

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 9