KR100714620B1 - Printed circuit board having means for preventing warpage - Google Patents
Printed circuit board having means for preventing warpage Download PDFInfo
- Publication number
- KR100714620B1 KR100714620B1 KR1020050063548A KR20050063548A KR100714620B1 KR 100714620 B1 KR100714620 B1 KR 100714620B1 KR 1020050063548 A KR1020050063548 A KR 1020050063548A KR 20050063548 A KR20050063548 A KR 20050063548A KR 100714620 B1 KR100714620 B1 KR 100714620B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- prevention means
- thermal expansion
- warpage
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 워피지 방지 수단을 갖는 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 인쇄회로기판의 내부 또는 외표면에 서로 상반되는 열팽창계수를 갖는 재료의 코팅층을 상하 대칭 구조로 형성하여, 상부 또는 하부쪽의 일방향으로 인쇄회로기판이 휘어지는 워피지 현상을 상쇄시켜 방지할 수 있도록 한 워피지 방지수단을 갖는 인쇄회로기판에 관한 것이다The present invention relates to a printed circuit board having warpage prevention means, and more particularly, to form a coating layer of a material having thermal expansion coefficients opposite to each other on the inner or outer surface of the printed circuit board in a vertically symmetrical structure, to form an upper or lower portion. The present invention relates to a printed circuit board having warpage prevention means for preventing a warpage phenomenon in which a printed circuit board is bent in one direction.
이를 위해, 본 발명은 열팽창계수가 작은 재질과 열팽창계수가 큰 재질을 상하로 적층시킨 제1워피지 방지수단 및 반대로 열팽창계수가 큰 재질과 열팽창계수가 작은 재질을 상하로 적층시킨 제2워피지 방지수단을 구비하여, 상기 인쇄회로기판의 수지층을 중심으로 그 위쪽에 상기 제1워피지 방지수단을 배열하고, 상기 수지층 아래쪽에 상기 제2워피지 방지수단을 부착하여서 된 것을 특징으로 하는 워피지 방지 수단을 갖는 인쇄회로기판을 제공한다.To this end, the present invention is a first warpage prevention means for laminating a material having a small thermal expansion coefficient and a material having a high thermal expansion coefficient up and down, and a second warp paper having a material having a large thermal expansion coefficient and a small thermal expansion coefficient stacked up and down And a first warpage prevention means arranged above the resin layer of the printed circuit board, and a second warpage prevention means attached below the resin layer. Provided is a printed circuit board having warpage prevention means.
워피지, 인쇄회로기판, 제1워피지 방지수단, 제2워피지 방지수단, 열팽창계수 Warpage, printed circuit board, first warpage prevention means, second warpage prevention means, thermal expansion coefficient
Description
도 1은 본 발명에 따른 워피지 방지 수단을 갖는 인쇄회로기판의 일실시예를 나타내는 모식도,1 is a schematic diagram showing an embodiment of a printed circuit board having warpage prevention means according to the present invention;
도 2는 본 발명에 따른 워피지 방지 수단을 갖는 인쇄회로기판의 다른 실시예를 나타내는 모식도,2 is a schematic diagram showing another embodiment of a printed circuit board having warpage prevention means according to the present invention;
도 3은 본 발명에 따른 워피지 방지 수단의 작용 상태를 설명하는 모식도,3 is a schematic diagram illustrating an operation state of the warpage prevention means according to the present invention;
도 4는 본 발명에 따른 워피지 방지수단이 인쇄회로기판의 외표면에 링 타입으로 부착된 예를 보여주는 개략도,4 is a schematic view showing an example in which the warpage prevention means according to the present invention is attached to the outer surface of the printed circuit board in a ring type,
도 5a 및 도 5b는 본 발명에 따른 인쇄회로기판을 이용하여 제조된 반도체 패키지의 모습을 보여주는 단면도,5A and 5B are cross-sectional views showing a state of a semiconductor package manufactured using a printed circuit board according to the present invention;
도 6a 및 6b는 통상의 반도체 패키지 제조용 인쇄회로기판을 나타내는 평면도 및 저면도,6A and 6B are a plan view and a bottom view of a conventional printed circuit board for manufacturing a semiconductor package;
도 7은 도 6b의 A-A선 단면도.7 is a cross-sectional view taken along the line A-A of FIG. 6B.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 제1워피지 방지수단 12 : 제2워피지 방지수단10: first warpage prevention means 12: second warpage prevention means
20 : 열경화성 수지층 22 : 비아홀20: thermosetting resin layer 22: via hole
24 : 전도성 회로패턴 26 : 볼랜드24: conductive circuit pattern 26: Borland
28 : 솔더마스크 30 : 범프28
32 : 칩 100 : 인쇄회로기판32: chip 100: printed circuit board
본 발명은 워피지 방지 수단을 갖는 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 인쇄회로기판의 내부 또는 외표면에 서로 상반되는 열팽창계수를 갖는 재료의 코팅층을 상하 대칭 구조로 형성하여, 상부 또는 하부쪽의 일방향으로 인쇄회로기판이 휘어지는 워피지 현상을 상쇄시켜 방지할 수 있도록 한 워피지 방지수단을 갖는 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board having a warpage prevention means, and more particularly, to form a coating layer of a material having a thermal expansion coefficient opposite to each other on the inner or outer surface of the printed circuit board in a vertically symmetrical structure, to form a top or bottom The present invention relates to a printed circuit board having warpage prevention means for preventing and preventing warpage phenomenon in which a printed circuit board is bent in one direction.
통상적으로 반도체 패키지 제조용 인쇄회로기판은 반도체 칩을 탑재하여 전자기기상의 마더보드에 고정되어, 반도체 칩과 마더보드간의 전기적 신호를 매개해주는 기능을 하는 일종의 기판이다.In general, a printed circuit board for manufacturing a semiconductor package is a kind of substrate mounted with a semiconductor chip and fixed to a motherboard on an electronic device to mediate an electrical signal between the semiconductor chip and the motherboard.
상기 인쇄회로기판을 첨부한 도 6a, 6b 및 도 7을 참조로 설명하면 다음과 같다.Referring to Figures 6a, 6b and 7 attached to the printed circuit board as follows.
통상의 인쇄회로기판은 열경화성 수지층(20)과, 이 열경화성 수지층(20)을 중심으로 그 상하면에 식각 등의 공정으로 형성되는 구리박막의 전도성 회로패턴 (24)및 볼랜드(26)와, 상면의 전도성 회로패턴(24)과 저면의 볼랜드(26)간을 통전시키기 위하여 관통 형성되는 비아홀(22)과, 상면의 와이어 본딩용 전도성 회로패턴(24)과 솔더볼 부착을 위한 저면의 볼랜드(26) 영역 등을 제외한 표면에 코팅되는 솔더마스크(28: = 커버코트) 등으로 구성된다.A typical printed circuit board includes a
이러한 구성의 인쇄회로기판은 반도체 패키지를 한꺼번에 여러개를 제조하기 위하여 반도체 패키지 영역이 일방향으로 여러개 형성된 스트립 단위 또는 매트릭스 단위로 제조되고 있다.A printed circuit board having such a structure is manufactured in a strip unit or a matrix unit in which a plurality of semiconductor package regions are formed in one direction in order to manufacture several semiconductor packages at once.
또한, 회로의 구성에 따라 전도성 패턴 및 수지층 등이 여러번 적층된 타입으로도 제조되고 있다.In addition, depending on the configuration of the circuit, a conductive pattern, a resin layer, and the like are also manufactured in a stacked type.
이와 같은 반도체 패키지 제조용 인쇄회로기판은 패키지 제조를 위한 여러공정을 거치게 됨에 따라 휘어지는 현상 즉, 워피지(warpage) 현상이 발생되는 문제점이 있다.Such a printed circuit board for manufacturing a semiconductor package has a problem that a warpage phenomenon occurs, as it goes through various processes for manufacturing a package.
즉, 반도체 패키지의 여러 공정을 거치게 되면, 반도체 패키지에 워피지 현상이 발생되는 경우가 있으며, 이 워피지(warpage) 현상은 반도체 칩과 몰딩수지 그리고 인쇄회로기판 등이 서로 다른 열팽창계수를 갖고 있기 때문에 발생하는 현상으로서, 인쇄회로기판이 휘어지는 동시에 반도체 패키지 자체가 휘어지는 현상을 말한다.In other words, when the semiconductor package is subjected to various processes, warpage may occur in the semiconductor package, and the warpage phenomenon has a different thermal expansion coefficient between the semiconductor chip, the molding resin, and the printed circuit board. This phenomenon occurs because the printed circuit board is bent and the semiconductor package itself is bent.
이러한 워피지 현상은 반도체 패키지의 크기가 클수록 더 크게 발생하게 되며, 이러한 워피지 현상은 반도체 칩과 인쇄회로기판 또는 반도체 칩과 몰딩 컴파운드 수지간의 박리(delamination)현상을 유발하는 원인이 된다.The warpage phenomenon occurs as the size of the semiconductor package increases, and this warpage phenomenon causes delamination between the semiconductor chip and the printed circuit board or the semiconductor chip and the molding compound resin.
이에, 반도체 패키지 제조를 위한 인쇄회로기판의 워피지 현상을 방지하는 수단을 통하여 반도체 패키지 자체의 워피지 현상을 방지할 수 있는 기술 개발이 계속 이루어지고 있다.Accordingly, the development of a technology that can prevent the warpage phenomenon of the semiconductor package itself through the means for preventing the warpage phenomenon of the printed circuit board for the semiconductor package manufacture continues.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 바이메탈(Bimetal) 원리에 따라 열팽창계수가 작은 재질과 열팽창계수가 큰 재질을 상하로 적층시킨 워피지 상쇄수단을 구비하여, 인쇄회로기판의 내부에 상하로 대칭되게 내재시키거나 인쇄회로기판의 상하 외표면에 대칭으로 부착시킴으로써, 반도체 패키지 제조공정중에 인쇄회로기판이 열에 의한 스트레스로 인하여 상방향 또는 하방향으로 휘어지는 워피지 현상이 발생되더라도, 상부쪽에 배열된 워피지 상쇄수단이 아래쪽으로 휘어지는 동시에 하부쪽에 배열된 워피지 상쇄수단이 위쪽으로 휘어지게 되는 서로간의 상쇄작용으로 인하여 인쇄회로기판이 휘어지는 워피지 현상을 현격히 감소시킬 수 있도록 한 워피지 방지 수단을 갖는 인쇄회로기판을 제공하는데 그 목적이 있다.The present invention has been made in view of the above, and according to the bimetal (Bimetal) principle, a material having a small thermal expansion coefficient and a material having a large thermal expansion coefficient are stacked up and down, the warpage offset means, the inside of the printed circuit board By symmetrically embedded in the upper and lower sides or symmetrically attached to the upper and lower outer surfaces of the printed circuit board, even if the warpage phenomenon occurs in which the printed circuit board is bent upward or downward due to thermal stress during the semiconductor package manufacturing process, The warpage prevention means that the warpage phenomenon that the printed circuit board bends can be significantly reduced due to the mutual offsetting action that the warpage offset means arranged at the side is bent downward and the warpage offset means arranged at the bottom is bent upward. It is an object to provide a printed circuit board having means.
상기한 목적을 달성하기 위한 본 발명의 일구현예는 수지층과, 이 수지층의 상하면에 식각 처리된 전도성패턴과, 수지층 상면의 전도성패턴중 와이어 본딩용 전도성패턴 및 수지층 저면의 볼랜드를 제외한 표면에 코팅된 솔더 마스크 등을 포 함하는 인쇄회로기판에 있어서, 열팽창계수가 작은 재질과 열팽창계수가 큰 재질을 상하로 적층시킨 제1워피지 방지수단 및 반대로 열팽창계수가 큰 재질과 열팽창계수가 작은 재질을 상하로 적층시킨 제2워피지 방지수단을 구비하여, 상기 수지층 상면 및 솔더마스크 사이영역중 전도성 패턴을 제외한 영역에 상기 제1워피지 방지수단을 부착하고, 상기 수지층 저면 및 솔더마스크 사이영역중 볼랜드를 제외한 영역에 상기 제2워피지 방지수단을 부착하여서 된 것을 특징으로 하는 워피지 방지 수단을 갖는 인쇄회로기판을 제공한다.One embodiment of the present invention for achieving the above object is a resin layer, a conductive pattern etched on the upper and lower surfaces of the resin layer, a conductive pattern for wire bonding of the conductive pattern on the upper surface of the resin layer and the ball land of the bottom of the resin layer In a printed circuit board including a solder mask coated on a surface excluding the material, a first warpage prevention means in which a material having a small thermal expansion coefficient and a material having a large thermal expansion coefficient is stacked up and down, and on the contrary, a material having a large thermal expansion coefficient and a thermal expansion coefficient And a second warpage prevention means in which a small material is stacked up and down, wherein the first warpage prevention means is attached to a region excluding the conductive pattern in an area between the upper surface of the resin layer and the solder mask, and the bottom surface of the resin layer and The warpage prevention means characterized in that the second warpage prevention means is attached to an area excluding the land of the solder mask. It provides a print circuit board.
다른 구현예로서, 열팽창계수가 작은 재질과 열팽창계수가 큰 재질을 상하로 적층시킨 제1워피지 방지수단 및 반대로 열팽창계수가 큰 재질과 열팽창계수가 작은 재질을 상하로 적층시킨 제2워피지 방지수단을 구비하여, 상기 인쇄회로기판의 상면에 도포된 솔더마스크 일부영역에 제1워피지 방지수단을 부착하고, 상기 인쇄회로기판의 저면에 도포된 솔더마스크 일부영역에 제2워피지 방지수단을 부착하여서 된 것을 특징으로 하는 워피지 방지 수단을 갖는 인쇄회로기판을 제공한다.In another embodiment, the first warpage prevention means in which a material having a low thermal expansion coefficient and a material having a high thermal expansion coefficient is stacked up and down, and a second warpage prevention in which a material having a high thermal expansion coefficient and a material having a low thermal expansion coefficient are stacked up and down Means for attaching a first warpage prevention means to a portion of a solder mask applied to an upper surface of the printed circuit board, and applying a second warpage prevention means to a portion of a solder mask applied to a bottom of the printed circuit board. Provided is a printed circuit board having warpage prevention means characterized in that it is attached.
바람직하게는, 상기 열팽창계수가 작은 재질은 니켈과 철의 합금이고, 상기 열팽창계수가 큰 재질은 구리와 아연의 합금, 니켈과 망간과 철의 합금, 니켈과 몰리브덴과 철의 합금, 망간과 니켈과 구리의 합금 중 선택된 어느 하나 인 것을 특징으로 한다.Preferably, the material having a low coefficient of thermal expansion is an alloy of nickel and iron, and the material having a high coefficient of thermal expansion is an alloy of copper and zinc, an alloy of nickel, manganese and iron, an alloy of nickel, molybdenum and iron, manganese and nickel It is characterized in that any one selected from an alloy of copper.
더욱 바람직하게는, 상기 제1 및 제2워피지 방지수단은 서로 동일한 면적으로 형성된 것으로서, 판형 또는 링 타입의 형상으로 형성된 것을 특징으로 한다.More preferably, the first and second warpage prevention means are formed in the same area as each other, characterized in that formed in the shape of a plate or ring type.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도 1은 본 발명에 따른 워피지 방지수단을 갖는 인쇄회로기판의 일실 시예를 나타내는 모식도로서, 제1 및 제2워피지 방지수단이 인쇄회로기판의 내부에 대칭으로 상하 배열된 것을 보여주고 있다.1 is a schematic diagram showing an example of a printed circuit board having a warpage prevention means according to the present invention, and shows that the first and second warpage prevention means are symmetrically arranged up and down inside the printed circuit board. have.
전술한 바와 같이, 인쇄회로기판(100)은 열경화성 수지층(20)과, 이 열경화성 수지층(20)을 중심으로 그 상하면에 식각 등의 공정으로 형성되는 구리박막의 전도성 회로패턴(24) 및 볼랜드(26)와, 상면의 전도성 회로패턴(24)과 저면의 볼랜드(26)간을 통전시키기 위하여 관통 형성되는 비아홀(22)과, 상면의 와이어 본딩용 전도성 회로패턴(24)과 솔더볼 부착을 위한 저면의 볼랜드(26) 영역 등을 제외한 표면에 코팅되는 솔더마스크(28) 등을 포함하여 구성된다.As described above, the printed
본 발명의 제1구현예에 따르면, 열팽창계수가 작은 재질과 열팽창계수가 큰 재질을 상하로 적층시킨 제1워피지 방지수단(10) 및 반대로 열팽창계수가 큰 재질과 열팽창계수가 작은 재질을 상하로 적층시킨 동일한 면적의 제2워피지 방지수단(12)을 구비한 다음, 상기 인쇄회로기판(100)의 내부에 상하로 대칭되게 부착시킨다.According to the first embodiment of the present invention, the first warpage prevention means 10 in which a material having a small thermal expansion coefficient and a material having a large thermal expansion coefficient is stacked up and down and a material having a large thermal expansion coefficient and a material having a small thermal expansion coefficient up and down After the second warpage prevention means 12 having the same area stacked on the upper surface of the printed
보다 상세하게는, 도 5a에서 잘 볼 수 있듯이, 상기 제1워피지 방지수단(10)을 인쇄회로기판(100)의 수지층(20) 상면의 전도성 회로패턴(24)을 제외한 영역에 부착하고, 상기 제2워피지 방지수단(12)을 수지층(20) 저면의 볼랜드(26)를 제외한 영역에 부착시킨다.In more detail, as can be seen in FIG. 5A, the first warpage prevention means 10 is attached to an area except for the
특히, 상기 제1 및 제2워피지 방지수단(10,12)은 판형 또는 납작한 링 타입의 형상으로 성형된 것이며, 그 평면 형상은 인쇄회로기판(100)의 전도성 회로패턴(24) 및 볼랜드(26)의 형성 영역을 제외한 영역에 간섭없이 부착될 수 있는 어떠한 평면 형상이라도 가능하게 채택될 수 있다.In particular, the first and second warpage prevention means (10, 12) is formed in the shape of a plate or flat ring type, the planar shape of the
이때, 상기 제1 및 제2워피지 방지수단(10,12)을 부착시키는 공정은 상기 인쇄회로기판(100)의 수지층(20) 상하면에 전도성 회로패턴을 형성하는 공정중에 더 진행된다.In this case, the process of attaching the first and second warpage prevention means 10 and 12 is further performed during the process of forming a conductive circuit pattern on the upper and lower surfaces of the
첨부한 도 2는 본 발명에 따른 워피지 방지 수단을 갖는 인쇄회로기판의 다른 실시예를 나타내는 모식도로서, 제1 및 제2워피지 방지수단이 인쇄회로기판의 상하 외표면에 대칭으로 부착된 상태를 보여주고 있다.2 is a schematic view showing another embodiment of a printed circuit board having warpage prevention means according to the present invention, in which the first and second warpage prevention means are symmetrically attached to upper and lower outer surfaces of the printed circuit board. Is showing.
본 발명의 제2구현예에 따르면, 열팽창계수가 작은 재질과 열팽창계수가 큰 재질을 상하로 적층시킨 제1워피지 방지수단(10) 및 반대로 열팽창계수가 큰 재질과 열팽창계수가 작은 재질을 상하로 적층시킨 동일한 면적의 제2워피지 방지수단(12)을 구비한 다음, 상기 인쇄회로기판(100)의 상면 및 저면 표면에 대칭되게 부착시킨다.According to the second embodiment of the present invention, the first
보다 상세하게는, 도 5b에서 잘 볼 수 있듯이 상기 제1워피지 방지수단(10)을 인쇄회로기판(100)의 상면 즉, 솔더마스크(28)층 표면에 부착시키되, 외부로 노출된 와이어 본딩용 전도성 패턴 및 골드게이트 등을 제외한 영역에 간섭없이 부착시키고, 마찬가지로 상기 제2워피지 방지수단(12)을 인쇄회로기판(100)의 저면 표면에 부착시키되, 외부로 노출된 솔더볼 부착용 볼랜드(26) 등을 제외한 영역에 간섭없이 부착시킨다.More specifically, as shown in FIG. 5B, the first warpage prevention means 10 is attached to the upper surface of the printed
바람직하게는, 본 발명의 제1 및 제2구현예에 따른 상기 열팽창계수가 작은 재질은 니켈과 철의 합금이고, 상기 열팽창계수가 큰 재질은 구리와 아연의 합금, 니켈과 망간과 철의 합금, 니켈과 몰리브덴과 철의 합금, 망간과 니켈과 구리의 합금 중 선택된 어느 하나를 사용한다.Preferably, the material having a low thermal expansion coefficient according to the first and second embodiments of the present invention is an alloy of nickel and iron, and the material having a high thermal expansion coefficient is an alloy of copper and zinc, an alloy of nickel, manganese and iron. , Any one selected from an alloy of nickel and molybdenum and iron, and an alloy of manganese and nickel and copper.
첨부한 도 4은 본 발명에 따른 워피지 방지수단이 인쇄회로기판의 외표면에 링 타입으로 부착된 예를 보여주는 개략도로서, 인쇄회로기판의 저면에 제2워피지 방지수단이 부착된 모습을 보여주고 있으며, 인쇄회로기판의 상면에 동일한 형상으로 부착되는 제2워피지 방지수단의 도시는 생략하였다.4 is a schematic view showing an example in which the warpage prevention means according to the present invention is attached to the outer surface of the printed circuit board in a ring type, and the second warpage prevention means is attached to the bottom of the printed circuit board. The illustration of the second warpage prevention means attached to the upper surface of the printed circuit board in the same shape is omitted.
도 4에서 보는 바와 같이, 제1 및 제2워피지 방지수단(10,12)을 전체 인쇄회로기판(100)의 상하 외표면에서 그 에지부를 따라 사각형의 링 타입으로 부착시킬 수 있다.As shown in Figure 4, the first and second warpage prevention means (10, 12) can be attached in a rectangular ring type along its edge portion on the upper and lower outer surfaces of the entire printed circuit board (100).
첨부한 도 5a 및 도 5b는 본 발명에 따른 인쇄회로기판을 이용하여 제조된 반도체 패키지의 모습을 보여주는 단면도로서, 링 타입의 제1 및 제2워피지 방지수단(10,12)이 인쇄회로기판(100)의 에지부 내부에 형성된 것을 보여주고 있다.5A and 5B are cross-sectional views illustrating a semiconductor package manufactured by using a printed circuit board according to the present invention, in which ring type first and second
도 5a 및 도 5b에서 보는 바와 같이, 범프(30)에 의하여 칩(32)과 인쇄회로기판(100)이 전기적 신호 교환 가능하게 연결된 형태의 반도체 패키지를 제조함에 있어서, 본 발명의 인쇄회로기판을 유용하게 적용할 수 있는 바, 제1 및 제2워피지 방지수단(10,12)을 인쇄회로기판(100)의 에지부 내부(전도성패턴, 비아홀, 볼랜드 등의 전기적 신호 경로가 없는 부분)에 전도성 회로패턴 형성 공정중에 링 타입으로 내재시켜, 인쇄회로기판의 워피지 현상을 방지할 수 있다.5A and 5B, in manufacturing a semiconductor package in which a
이러한 바이메탈 원리를 이용한 제1 및 제2워피지 방지수단이 개재된 본 발명의 인쇄회로기판을 사용시, 워피지 현상이 방지될 수 있는 작용에 대하여 도 3을 참조로 설명하면 다음과 같다.When using the printed circuit board of the present invention, the first and second warpage prevention means using the bimetal principle is described with reference to Figure 3 with respect to the action that can prevent the warpage phenomenon.
통상, 반도체 패키지 제조를 위한 인쇄회로기판이 각 제조 공정을 거치면서 고열에 노출됨에 따라, 상방향 또는 하방향으로 휘어지는 워피지 현상이 발생된다.In general, as a printed circuit board for manufacturing a semiconductor package is exposed to high heat during each manufacturing process, a warpage phenomenon that is bent upward or downward occurs.
이러한 열적 스트레스에 의하여 인쇄회로기판이 하방향으로 휘어지는 경우(측면에서 보았을 때, 인쇄회로기판이 스마일 모양을 띠는 경우), 상기 제1워피지 방지수단(10)도 스마일 모양으로 휘어지게 된다.When the printed circuit board is bent downward due to such thermal stress (when viewed from the side, the printed circuit board is smiley), the first
즉, 제1워피지 방지수단(10)의 상층을 이루고 있는 열팽창계수가 작은 재질이 그 길이 및 폭방향을 따라 작게 팽창하는 반면에, 하층을 이루고 있는 열팽창계수가 큰 재질이 그 길이 및 폭방향을 따라 크게 팽창되기 때문에 제1워피지 방지수단(10)이 스마일(smile) 모양으로 휘어지게 된다.That is, while the material having the small thermal expansion coefficient constituting the upper layer of the first warpage prevention means 10 expands small along its length and the width direction, the material having the large thermal expansion coefficient constituting the lower layer is its length and width direction Since it is greatly expanded along the first warpage prevention means 10 is bent in a smile (smile) shape.
이와 동시에, 제2워피지 방지수단(12)의 상층을 이루고 있는 열팽창계수가 큰 재질이 그 길이 및 폭방향을 따라 크게 팽창하는 반면에 하층을 이루고 있는 열팽창계수가 작은 재질이 그 길이 및 폭방향을 따라 작게 팽창되기 때문에 제2워피지 방지수단(12)이 마치 크라잉(crying) 모양으로 휘어지게 된다.At the same time, the material having the large thermal expansion coefficient constituting the upper layer of the second warpage prevention means 12 expands greatly along its length and the width direction, while the material having the lower thermal expansion coefficient constituting the lower layer is its length and width direction. The second warpage prevention means 12 is bent in a crying shape because it is expanded small along.
따라서, 서로 다른 방향으로 발생된 워피지 특성에 의해 발생되는 스트레스(Stress)가 상기 제1 및 제2워피지 방지수단(10,12)에 의하여 첨부한 도 3의 모식도에서 보는 바와 같이 서로 상쇄되어 인쇄회로기판을 수평상태로 잡아주는 기능을 하게 되며, 이로 인하여 인쇄회로기판의 워피지 현상을 현격히 줄일 수 있게 된다.Accordingly, stresses generated by warpage characteristics generated in different directions are canceled with each other as shown in the schematic diagram of FIG. 3 attached by the first and second
보다 상세하게는, 저온 상태에서는 수평이었던 인쇄회로기판이 반도체 패키지 제조 공정중 고온 혹은 리플로우(reflow)공정을 거치면서 상기 제1워피지 방지수단(10)의 경우는 열팽창계수가 작은 재질(니켈과 철 합금)쪽으로 구부러지게 되고(smile 모양), 상기 제2워피지 방지수단(12)의 경우에는 반대방향으로 구부러지 게 되어(crying 모양), 결국 인쇄회로기판 자체는 수평 혹은 워피지가 없는 상태을 유지하게 된다.More specifically, in the case of the first warpage prevention means 10, the printed circuit board, which is horizontal in a low temperature state, is subjected to a high temperature or a reflow process in a semiconductor package manufacturing process. And iron alloy), and the second warpage prevention means 12 is bent in the opposite direction (crying shape), so that the printed circuit board itself has no horizontal or warpage. State is maintained.
이상에서 본 바와 같이, 본 발명에 따른 워피지 방지 수단을 갖는 인쇄회로기판에 의하면, 바이메탈(Bimetal) 원리에 따라 열팽창계수가 작은 재질과 열팽창계수가 큰 재질을 상하로 적층시킨 워피지 방지수단을 구비하여, 인쇄회로기판의 내부에 상하로 대칭되게 내재시키거나 인쇄회로기판의 상하 외표면에 대칭으로 부착시킴으로써, 반도체 패키지 제조공정중에 인쇄회로기판이 열에 의한 스트레스로 인하여 상방향 또는 하방향으로 휘어지는 워피지 현상이 발생되더라도, 상부쪽에 배열된 제1워피지 방지수단이 아래쪽으로 휘어지는 동시에 하부쪽에 배열된 제2워피지 방지수단이 위쪽으로 휘어지게 되는 서로간의 상쇄작용으로 인하여 인쇄회로기판이 휘어지는 워피지 현상을 현격히 감소시킬 수 있다.As described above, according to the printed circuit board having the warpage prevention means according to the present invention, according to the bimetal (Bimetal) principle, the warpage prevention means in which a material having a low thermal expansion coefficient and a material having a high thermal expansion coefficient is laminated up and down By symmetrically embedded in the printed circuit board up and down or symmetrically attached to the upper and lower outer surfaces of the printed circuit board, the printed circuit board is bent in the upward or downward direction due to heat stress during the semiconductor package manufacturing process Although the warpage phenomenon occurs, the warpage of the printed circuit board due to the offset action between the first warpage prevention means arranged on the upper side and the second warpage prevention means arranged on the lower side is bent upward Sebum phenomenon can be significantly reduced.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050063548A KR100714620B1 (en) | 2005-07-14 | 2005-07-14 | Printed circuit board having means for preventing warpage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050063548A KR100714620B1 (en) | 2005-07-14 | 2005-07-14 | Printed circuit board having means for preventing warpage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070008956A KR20070008956A (en) | 2007-01-18 |
| KR100714620B1 true KR100714620B1 (en) | 2007-05-07 |
Family
ID=38010856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050063548A KR100714620B1 (en) | 2005-07-14 | 2005-07-14 | Printed circuit board having means for preventing warpage |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100714620B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100965336B1 (en) * | 2008-06-17 | 2010-06-22 | 삼성전기주식회사 | Printed circuit board for semi-conductor package and method of manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980068062U (en) * | 1997-05-30 | 1998-12-05 | 엄길용 | Twist-resistant printed circuit board |
| JP2000059018A (en) * | 1998-08-12 | 2000-02-25 | Yaskawa Electric Corp | Prevention of warpage of printed wiring board |
| KR20000075058A (en) * | 1999-05-28 | 2000-12-15 | 이형도 | A printed circuit board without bend |
| KR20040037269A (en) * | 2002-10-09 | 2004-05-06 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer composite and method for preparing the same |
-
2005
- 2005-07-14 KR KR1020050063548A patent/KR100714620B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980068062U (en) * | 1997-05-30 | 1998-12-05 | 엄길용 | Twist-resistant printed circuit board |
| JP2000059018A (en) * | 1998-08-12 | 2000-02-25 | Yaskawa Electric Corp | Prevention of warpage of printed wiring board |
| KR20000075058A (en) * | 1999-05-28 | 2000-12-15 | 이형도 | A printed circuit board without bend |
| KR20040037269A (en) * | 2002-10-09 | 2004-05-06 | 가부시키가이샤 무라타 세이사쿠쇼 | Multilayer composite and method for preparing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070008956A (en) | 2007-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4897281B2 (en) | Wiring board manufacturing method and electronic component mounting structure manufacturing method | |
| US8080741B2 (en) | Printed circuit board | |
| KR101297915B1 (en) | Flexible circuit substrate for flip-chip-on-flex applications | |
| JP3494593B2 (en) | Semiconductor device and substrate for semiconductor device | |
| JP5107959B2 (en) | substrate | |
| KR20070078711A (en) | Wiring board and semiconductor apparatus | |
| JP2008227348A (en) | Semiconductor device and its manufacturing method | |
| US7952199B2 (en) | Circuit board including solder ball land having hole and semiconductor package having the circuit board | |
| US7781899B2 (en) | Leadframe having mold lock vent | |
| KR101070098B1 (en) | Printed circuit board and fabricating method of the same | |
| JP2005079581A (en) | Tape substrate, semiconductor chip package using tape substrate, and lcd device using semiconductor chip package | |
| JP5000877B2 (en) | Semiconductor device | |
| KR100714620B1 (en) | Printed circuit board having means for preventing warpage | |
| KR19990062915A (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic device | |
| CN108461405B (en) | Circuit carrier plate and manufacturing method thereof | |
| US11670574B2 (en) | Semiconductor device | |
| KR20070083021A (en) | Printed circuit board for preventing warpage | |
| KR100891652B1 (en) | Substrate for mounting a semiconductor chip on | |
| KR101104021B1 (en) | Printed circuit board and making method the same | |
| KR20140115808A (en) | Printed circuit board, semiconductor package having the same and method for manufacturing the same | |
| JP4439248B2 (en) | Wiring substrate and semiconductor device using the same | |
| KR100649865B1 (en) | Substrate for manufacturing semiconductor package | |
| KR101251659B1 (en) | Printed circuit board, pcb card using the printed circuit board, method for manufacturing the printed circuit board and the pcb card | |
| CN116130448A (en) | Electronic package and package substrate thereof | |
| JP4670213B2 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130405 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140403 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160404 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180409 Year of fee payment: 12 |