KR100713899B1 - 바이어스 전류 측정 회로 - Google Patents

바이어스 전류 측정 회로 Download PDF

Info

Publication number
KR100713899B1
KR100713899B1 KR1020000083142A KR20000083142A KR100713899B1 KR 100713899 B1 KR100713899 B1 KR 100713899B1 KR 1020000083142 A KR1020000083142 A KR 1020000083142A KR 20000083142 A KR20000083142 A KR 20000083142A KR 100713899 B1 KR100713899 B1 KR 100713899B1
Authority
KR
South Korea
Prior art keywords
voltage
bias current
bias
signal
output
Prior art date
Application number
KR1020000083142A
Other languages
English (en)
Other versions
KR20020053495A (ko
Inventor
최영배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000083142A priority Critical patent/KR100713899B1/ko
Publication of KR20020053495A publication Critical patent/KR20020053495A/ko
Application granted granted Critical
Publication of KR100713899B1 publication Critical patent/KR100713899B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 바이어스 전류 측정 회로에 관한 것으로, 측정하기 위한 바이어스 전류와 정해진 스펙의 상, 하 범위를 모두 전압으로 변환한 뒤, 스펙의 상, 하 범위와 측정하기 위한 바이어스 전류를 비교함으로써, 테스트모드에서 측정하던 바이어스전류를 일반적인 동작상태에서도 측정이 가능하다. 이를 위한 본 발명의 바이어스 전류 측정 회로는 측정하고자 하는 바이어스 전류와 정해진 스펙의 최소 전류 및 정해진 스펙의 최대 전류를 입력하여 각각 전압으로 변환된 바이어스 전압과 스펙의 최소 전압 및 스펙의 최대 전압을 출력하는 전류/전압 변환부와, 상기 바이어스 전압과 스펙의 최소 전압 및 스펙의 최대 전압을 입력하여 비교 검출한 신호와 소오스 신호를 비교하여 바이어스전류 검출신호를 출력하는 바이어스 전류 검출부로 구성된다.

Description

바이어스 전류 측정 회로{CIRCUIT OF MEASUREMENT FOR BIAS CURRENT}
도 1은 본 발명에 의한 바이어스 전류 측정 회로의 블록구성도
도 2는 도 1에 도시된 바이어스 검출부의 구성도
* 도면의 주요부분에 대한 부호의 설명 *
10 : 전류/전압 변환부 20 : 바이어스전류 검출부
22 : 제1 전압비교부 24 : 제2 전압비교부
본 발명은 바이어스 전류 측정 회로에 관한 것으로, 특히 바이어스 전류를 측정하는 테스트 모드에 들어가지 않고도 회로의 출력값만을 이용하여 정해진 스펙의 만족 여부를 알수 있도록 한 바이어스 전류 측정 회로에 관한 것이다.
바이어스 전류 측정 회로는 반도체 메모리 소자를 만들기 위한 회로를 구성한 후 회로가 설계자의 의도대로 제대로 구성이 되었는지를 알아보기 위해 바이어스 전류를 측정하는 회로이다. 이때, 측정된 바이어스 전류가 정해진 스펙내에 들어오는지를 비교 측정함으로써 회로가 제대로 구성이 되었는지를 알수 있다.
그런데, 종래의 바이어스 전류 측정 회로는 바이어스 전류를 측정하기 위한 테스트 모드에서만 동작이 되며, 또한 바이어스 전류만을 측정하기 때문에 일반적인 동작에서는 측정이 불가능하였다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 측정하기 위한 바이어스 전류와 정해진 스펙의 상, 하 범위를 모두 전압으로 변환한 뒤, 스펙의 상, 하 범위와 측정하기 위한 바이어스 전류를 비교함으로써, 테스트모드에서 측정하던 바이어스전류를 일반적인 동작상태에서도 측정이 가능한 바이어스 전류 측정 회로를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 바이어스 전류 측정 회로는,
측정하고자 하는 바이어스 전류와 정해진 스펙의 최소 전류 및 정해진 스펙의 최대 전류를 입력하여 각각 전압으로 변환된 바이어스 전압과 스펙의 최소 전압 및 스펙의 최대 전압을 출력하는 전류/전압 변환부와,
상기 바이어스 전압과 스펙의 최소 전압 및 스펙의 최대 전압을 입력하여 비교 검출한 신호와 소오스 신호를 비교하여 바이어스전류 검출신호를 출력하는 바이어스 전류 검출부로 구성된다.
상기 바이어스 전류 검출부는 상기 바이어스 전압 및 상기 스펙의 최대 전압을 입력하여 비교 검출한 신호를 출력하는 제1 전압비교부와, 상기 바이어스 전압 및 상기 스펙의 최소 전압을 입력하여 비교 검출한 신호를 출력하는 제2 전압비교부와, 상기 제1 전압비교부의 출력 신호 및 상기 제2 전압비교부의 출력 신호를 입 력하여 서로 신호가 다를 경우 '하이' 신호를 출력하는 배타적 OR 게이트부와, 상기 배타적 OR 게이트부의 출력 신호와 소오스 신호를 입력하여 두 신호가 동일한지를 검출하는 검출부로 구성된다.
상기 검출부는 NAND 게이트로 구성된다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 1은 본 발명에 의한 바이어스 전류 측정 회로의 블록구성도이다.
본 발명의 바이어스 전류 측정 회로는 측정하고자 하는 바이어스 전류(Ibias)와 정해진 스펙의 최소 전류(Imin) 및 정해진 스펙의 최대 전류(Imax)을 입력하여 각각 전압(Vbias, Vmin, Vmax)으로 변환하여 출력하는 전류/전압 변환부(10)와, 상기 전류/전압 변화부(10)에서 출력된 바이어스 전압(Vbias)과 정해진 스펙의 최소 전압(Vmin) 및 정해진 스펙의 최대 전압(Vmax)을 비교 검출하고 이 검출된 신호와 소오스 신호(S)를 비교 검출하여 상기 바이어스 전류(Ibias)가 정해진 스펙내에 있는지를 검출하는 바이어스 전류 검출부(20)로 구성된다.
도 2는 도 1에 도시된 바이어스 검출부(20)의 구성도이다.
본 발명의 바이어스 검출부(20)는 상기 바이어스 전압(Vbias) 및 상기 스펙의 최대 전압(Vmax)을 입력하여 비교 검출한 신호(c1)를 출력하는 제1 전압비교부와, 상기 바이어스 전압(Vbias) 및 상기 스펙의 최소 전압(Vmin)을 입력하여 비교 검출한 신호(c2)를 출력하는 제2 전압비교부와, 상기 제1 전압비교부(22)의 출력 신호 (c1)및 상기 제2 전압비교부(24)의 출력 신호(c2)를 입력하여 서로 신호가 다를 경우 '하이' 신호를 출력하는 배타적 OR 게이트부(XOR)와, 상기 배타적 OR 게이트부(XOR)의 출력 신호(Y)와 소오스 신호(S)를 입력하여 두 신호가 동일한지를 검출한 바이어스 검출신호를 출력하는 NAND 게이트부(NAND)로 구성된다.
상기 구성에 의한 본 발명의 바이어스 전류 측정 회로의 동작은 다음과 같다.
먼저, 측정하고자 하는 바이어스 전류(Ibias)와 정해진 스펙의 최소 전류(Imin) 및 정해진 스펙의 최대 전류(Imax)을 전류/전압 변환부(10)에 입력하여 바이어스 전압(Vbias), 스펙의 최소 전압(Vmin), 스펙의 최대 전압(Vmax)으로 변환한다.
상기 바이어스 전류 검출부(20)는 상기 전류/전압 변화부(10)에서 출력된 바이어스 전압(Vbias)과 정해진 스펙의 최대 전압(Vmax)을 제1 전압비교부(22)에서 비교 출력한다. 그리고, 상기 바이어스 전류 검출부(20)는 상기 전류/전압 변화부(10)에서 출력된 바이어스 전압(Vbias)과 정해진 스펙의 최소 전압(Vmin)을 제2 전압비교부(24)에서 비교 출력한다. 이때, 제1 전압비교부(22) 및 제2 전압비교부(24)는 바이어스 전압(Vbias)이 스펙의 정해진 값보다 크면 '하이'를 출력하고 작으면 '로우'를 출력한다. 그러므로 바이어스 전류(Ibias)가 스펙범위내에 있으면 제1 전압비교부(22) 및 제2 전압비교부(24) 중 하나는 '하이'를 출력하고, 나머지 하나는 '로우'를 출력한다.
상기 배타적 OR 게이트(XOR)는 상기 제1 전압비교부(22)의 출력 신호 (c1)및 상기 제2 전압비교부(24)의 출력 신호(c2)를 입력하여 서로 신호가 다를 경우 '하이' 신호를 출력한다. 이때, 바이어스 전류(Ibias)가 스펙에 못미치거나 넘게되면 출력은 항상 '로우'가 된다.
상기 NAND 게이트부(NAND)는 상기 배타적 OR 게이트부(XOR)의 출력 신호(Y)와 소오스 신호(S)를 입력하여 두 신호가 동일한지를 검출한 바이어스 검출신호를 패드(PAD)로 출력한다. 이때, 패드(PAD)에서 출력되는 신호가 상기 소오스 신호(S)와 동일하면 바이어스 전류(Ibias)는 항상 스펙범위내에서 동작하는 것을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명의 바이어스 전류 측정 회로에 의하면, 측정하기 위한 바이어스 전류와 정해진 스펙의 상, 하 범위를 모두 전압으로 변환한 뒤, 스펙의 상, 하 범위와 측정하기 위한 바이어스 전류를 비교함으로써, 테스트모드에서 측정하던 바이어스전류를 일반적인 동작상태에서도 측정이 가능하다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (3)

  1. 삭제
  2. 바이어스 전류 측정 회로에 있어서,
    측정하고자 하는 바이어스 전류와 정해진 스펙의 최소 전류 및 정해진 스펙의 최대 전류를 입력하여 각각 전압으로 변환된 바이어스 전압과 스펙의 최소 전압 및 스펙의 최대 전압을 출력하는 전류/전압 변환부와,
    상기 바이어스 전압과 스펙의 최소 전압 및 스펙의 최대 전압을 입력하여 비교 검출한 신호와 소오스 신호를 비교하여 바이어스 전류 검출신호를 출력하는 바이어스 전류 검출부를 포함하고,
    상기 바이어스 전류 검출부는,
    상기 바이어스 전압 및 상기 스펙의 최대 전압을 입력하여 비교 검출한 신호를 출력하는 제1 전압비교부와,
    상기 바이어스 전압 및 상기 스펙의 최소 전압을 입력하여 비교 검출한 신호를 출력하는 제2 전압비교부와,
    상기 제1 전압비교부의 출력 신호 및 상기 제2 전압비교부의 출력 신호를 입력하여 서로 신호가 다를 경우 '하이' 신호를 출력하는 배타적 OR 게이트부와,
    상기 배타적 OR 게이트부의 출력 신호와 소오스 신호를 입력하여 두 신호가 동일한지를 검출하는 검출부로 구성된 것을 특징으로 하는 바이어스 전류 측정 회로.
  3. 제 2 항에 있어서
    상기 검출부는 NAND 게이트로 구성된 것을 특징으로 하는 바이어스 전류 측정 회로.
KR1020000083142A 2000-12-27 2000-12-27 바이어스 전류 측정 회로 KR100713899B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000083142A KR100713899B1 (ko) 2000-12-27 2000-12-27 바이어스 전류 측정 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000083142A KR100713899B1 (ko) 2000-12-27 2000-12-27 바이어스 전류 측정 회로

Publications (2)

Publication Number Publication Date
KR20020053495A KR20020053495A (ko) 2002-07-05
KR100713899B1 true KR100713899B1 (ko) 2007-05-07

Family

ID=27686860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000083142A KR100713899B1 (ko) 2000-12-27 2000-12-27 바이어스 전류 측정 회로

Country Status (1)

Country Link
KR (1) KR100713899B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960018592A (ko) * 1994-11-29 1996-06-17 김광호 직류전동기 과전류 검출장치
KR19990061986A (ko) * 1997-12-31 1999-07-26 김영환 메모리 모듈의 불량소자 검출기
KR20000061067A (ko) * 1999-03-23 2000-10-16 장병우 전압형 전력 변환기의 데드 타임 억제 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960018592A (ko) * 1994-11-29 1996-06-17 김광호 직류전동기 과전류 검출장치
KR0132521B1 (ko) * 1994-11-29 1998-10-01 김광호 직류전동기 과전류 검출장치
KR19990061986A (ko) * 1997-12-31 1999-07-26 김영환 메모리 모듈의 불량소자 검출기
KR20000061067A (ko) * 1999-03-23 2000-10-16 장병우 전압형 전력 변환기의 데드 타임 억제 장치

Also Published As

Publication number Publication date
KR20020053495A (ko) 2002-07-05

Similar Documents

Publication Publication Date Title
US6789224B2 (en) Method and apparatus for testing semiconductor devices
KR100843227B1 (ko) 프로브를 이용한 반도체 메모리 장치의 테스트 방법 및 그방법을 사용하는 반도체 메모리 장치
KR102045204B1 (ko) 집적 회로 내에서 공급 전압 스윙의 감지
EP1008857B1 (en) System and method for detecting defects within an electrical circuit by analyzing quiescent current
US6255839B1 (en) Voltage applied type current measuring circuit in an IC testing apparatus
US20070041425A1 (en) Temperature detector, temperature detecting method, and semiconductor device having the temperature detector
US7023352B2 (en) Voltage-detecting method and related circuits
CN216646725U (zh) 芯片管脚测试系统
KR100713899B1 (ko) 바이어스 전류 측정 회로
CN116298648B (zh) 一种静电路径的检测方法、装置及电子设备
US6401225B1 (en) Comparator circuit for semiconductor test system
JP2008505329A (ja) 被試験デバイスの出力信号の評価
KR100895138B1 (ko) 지연 회로
US6323694B1 (en) Differential comparator with a programmable voltage offset for use in an automatic tester
US6204699B1 (en) Voltage detection circuit
EP1642142B1 (en) Method and circuit arrangement for the self-testing of a reference voltage in electronic components
CN211453929U (zh) 一种参数检测电路
US20020079917A1 (en) IC measuring device
CN113885968B (zh) 一种自适应数模混合的启动模式设置系统及方法
TWI832652B (zh) 電源量測裝置
JP2610824B2 (ja) ハイ・インピーダンス機能素子を備えた論理回路の測定装置
JP3082682B2 (ja) Ｄ／ａ変換器の試験回路とこれを備えるマイクロコンピュータ
KR100682750B1 (ko) 대상회로의 내장형 온라인 테스팅장치 및 그 방법
KR20010105061A (ko) 아날로그 회로의 노드 전압 측정 회로
KR0180764B1 (ko) 가변저항 검사회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee