KR100708238B1 - 스페이서 홀을 갖는 액정 표시 장치 - Google Patents

Abstract

액정 표시 장치는 복수의 원주형 스페이서 (106) 에 의해 한정된 갭을 사이에 가지고 서로 대향하는 능동 매트릭스 기판 (101) 과 대향 기판 (103) 을 포함한다. 능동 매트릭스 기판 (101) 은 원주형 스페이서 (104) 중 대응 스페이서를 각각 수용하는 복수의 스페이서 홀 (106) 과, 스페이서 홀 (106) 과 함께 정렬되며 원주형 스페이서를 각각 수용하지 않는 복수의 스페이서 홀 (106) 을 갖는다.

스페이서 홀, 액정 표시 장치

Description

스페이서 홀을 갖는 액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE HAVING SPACER HOLES}

도 1은 본 발명의 실시형태에 따른 액정 표시 장치에서의 액정 패널을 나타내는 평면도.

도 2는 도 1에서의 A-A 선을 따른 단면도.

도 3은 그 안에 원주형 스페이서 (104) 를 포함하는 픽셀을 나타내는 확대 평면도.

도 4는 도 3에서의 B-B 선을 따른 단면도.

도 5는 어레이 기판을 위한 러빙 처리를 나타내는 단면도.

도 6은 상기 실시형태에서의 액정 패널로부터 변형된 액정 패널을 나타내는 평면도.

도 7은 상기 실시형태에서의 액정 패널로부터 변형된 다른 액정 패널을 나타내는 평면도.

도 8은 상기 실시형태로 부터 변형된 다른 액정 패널을 나타내는 평면도.

도 9는 액정 표시 장치에서 종래의 액정 패널의 부분 단면도.

도 10은 종래의 액정 패널에서 원주형 스페이서의 배열을 나타내는 평면도.

도 11은 특허 공보에 설명된 종래의 액정 표시 장치를 나타내는 단면도.

도 12는 종래의 어레이 기판의 제조에 있어서 러빙 처리를 나타내는 단면도.

도 13은 종래의 액정 패널에서 원주형 스페이서의 근접부를 나타내는 단면도.

도 14는 액정층에서 배향막의 더스트에 의해 유발되는 이미지 표시에서의 결함을 나타내는 평면도.

* 도면의 주요부분에 대한 부호의 설명 *

101: 능동 매트릭스 기판 102: 액정층

103: 대향기판 104: 원주형 스페이서

105: 유기절연막 106: 스페이서 홀

본 발명은 액정 표시 장치에 관한 것이며, 보다 상세하게는 한 쌍의 투명 기판이 복수의 원주형 스페이서를 통해서 서로 대향하는 액정 표시 장치에 관한 것이다.

액정 표시 장치는 박형, 저소비전력 및 경량의 장점을 가지며, 따라서 평판 표시 장치로서 더욱더 많이 사용된다. 도 9 는 구동 회로 등과 함께 액정 표시 장치를 형성하는 종래의 액정 패널의 부분 단면도를 나타낸다. 액정 패널 (200) 은 한 쌍의 투명 기판 (201) 과 (203) 사이에 개재된 액정층 (202) 을 갖는다. 일반적으로, 한 쌍의 투명 기판 중의 하나는, 예컨대, 투명기판 (201) 은 일련의 스위칭 소자들을 갖는 어레이 기판으로 구성되고, 다른, 투명기판 (203) 은, 컬러필터 등이 형성된 대향 기판으로 구성된다.

어레이 기판 (201) 은 액정 구동 모드에 기초하여 설계된다. 예를 들어, IPS (in-plane-switching) 모드 액정 표시 장치에서, 픽셀의 개구율 증가의 요구에 대응하기 위해 배선층과 전극층의 사이에 제공된 유기 절연막 (205) 을 갖는 구조가 채택된다. 여기서 사용된 개구율이란 용어는 총 픽셀 영역에 대한 각각의 픽셀에서의 유효 광투과 영역의 비율이다.

반사형 액정 표시 장치에서, 예컨대, 그것의 반사막에 요철부를 형성하기 위해, 어레이 기판 (201) 상에 유기 절연막 (205) 이 제공된 구조가 또한 제공된다. 액정 패널 (200) 에서, 어레이기판 (201) 과 대향 기판 (203) 은 그들 사이에 특정 탄성도를 각각 갖는 원주형 스페이서 (204) 에 의해 한정되는 소정의 셀 갭을 가지고 서로 대향하고 있으며, 이에 의해 셀갭은 표시 패널의 표시 영역 내에서 균일하고 정확하게 유지된다.

도 10은 액정 패널 (200) 의 평면도를 나타낸다. 만약 원주형 스페이서 (204) 가 액정패널 (200) 의 모든 픽셀에 배치된다면, 어레이 기판 (201) 과 대향 기판 (203) 의 조립을 위한 작업에서, 원주형 스페이서 (204) 의 과도한 갯수 때문에, 정확한 정렬을 이루기 어렵다. 또한, 액정 패널 (200) 은 한 쌍의 기판 (201) 과 (203) 사이에 액정이 주입된 후 불균일한 셀 갭을 가질 수도 있다. 이것은 모든 원주형 스페이서 (204) 가 기판 사이에 균일하게 압입되어야 하지만, 과도한 갯수의 원주형 스페이서로 인해 한 쌍의 기판 (201) 과 (203) 사이에 원주 형 스페이서를 압입하기 어렵기 때문이다. 액정패널 (200) 에서 이러한 문제를 피하기 위해, 원주형 스페이서 (204) 는 도 10에 도시한 바와 같이 몇몇의 픽셀에 각각 배치된다.

일반적으로, 액정 패널 (200) 에서, 액정 패널 (200) 의 이미지 표시에 대한 응답속도를 가속화하기 위해 셀 갭이 작게 형성되는 것이 바람직하다. 그러나, 액정 패널 (200) 에서, 셀 갭이 좁아짐에 따라, 원주형 스페이서 (204) 의 높이 (H1) 가 낮아져야 되는데, 그것에 의해 각 원주형 스페이서 (204) 의 가능한 탄성 변형의 양이 감소하고, 따라서 갭 불균일이 발생한다. 또한, 셀 갭의 정확도는 원주형 스페이서 (204) 의 높이 (H1) 의 정확도와 유기층 (205) 의 두께의 정확도에 기초하여 주로 결정되므로, 셀 갭의 설계된 값과 실제 셀 갭 사이의 오차는 이러한 불균일 인자들의 증가에 따라 증가한다.

상기 문제점을 해결하기 위한 기술로서 일본 특허 공개 공보 제 2003-121859호에 기술이 설명되어 있다. 도 11은 특허 공보에 설명된 액정 표시 장치의 단면도를 나타낸다. 이 기술에서, 유기 절연층 (205) 은 원주형 스페이서 (204) 를 형성하기 위한 위치에 대응하는 위치에서 제거되며, 각각의 원주형 스페이서 (204) 를 수용하기 위한 스페이서 홀 (206) 이 형성된다. 각각의 원주형 스페이서 (204) 의 높이 (H2) 가 셀갭에 비해 증가되며, 그 결과 원주형 스페이서 (204) 의 탄성 변형 정도가 증가될 수 있다. 이렇게 함으로써, 액정 표시 장치가 더욱 균일한 셀 갭을 가질 수 있다. 또한, 셀 갭의 정확도는 원주형 스페이서 (204) 의 높이의 정확도에 기초하여 결정되므로, 더 작은 불균일 인자를 통해 셀 갭의 설계된 값과 실제 셀 갭의 오차는 감소한다.

각각의 어레이 기판 (201) 과 대향 기판 (203) 상에 배향막으로서 다른 유기막이 형성된다. 배향막은, 도 12에 도시된 바와 같이, 고속으로 회전하는 러빙 롤러 (207) 에 의해 러빙된다. 러빙 처리에서, 배향막의 표면은 배향막의 더스트나 미세한 입자를 생성하기 위해 러빙된다. 일반적으로 이 더스트는 러빙 방향으로 러빙 롤러 (207) 의 후방을 향해 푸쉬된다. 원주형 스페이서를 위한 유기 절연막 (205) 에 형성된 스페이서 홀 (206) 은 배향막의 더스트를 수용할 수도 있다.

도 13은 액정 패널 (200a) 에서 원주형 스페이서 (204) 중 하나의 근접부의 확대도를 나타낸다. 액정 패널 (200a) 의 조립된 상태에서, 배향막의 더스트는 원주형 스페이서 (204) 와 어레이 기판 (201a) 사이의 접촉 표면의 근접부에 잔류한다. 이 상태에서, 액정 패널 (200a) 에 외력이 가해지면, 배향막의 더스트가 액정층 (202) 내로 비산되도록 배향막의 더스트는 외력의 충격으로 인해 스페이서 홀 (206) 을 빠져나갈 수도 있다. 예컨대 액정층 (202) 에 비산된 배향막 (208) 의 더스트는 도 14에 도시된 바와 같이, 배향막에 의해 정렬된 액정 분자의 방향을 교란시키며, 그로 인해, 액정 패널 (100a) 의 이미지 표시에 결함을 유발한다.

종래 기술에서의 문제를 고려하여, 본 발명의 목적은 탄성도를 갖는 원주형 스페이서의 높이가 셀 갭 보다 큰 액정 표시 장치를 개선하는 것과 액정 표시 장치 에서 액정 패널의 이미지 표시에 러빙 공정에 의해 발생되는 배향막의 더스트에 의한 결함이 발생하는 것을 방지하기 위한 것이다.

본 발명은, 스위칭 소자를 각각 구비한 복수의 픽셀이 탑재되고 최상층 표면에 배향막을 갖는 능동 매트릭스 기판, 복수의 원주형 스페이서에 의해 형성된 갭을 사이에 가지고 상기 능동 매트릭스 기판과 대향하는 대향 기판, 및 상기 능동 매트릭스 기판과 대향 기판 사이에 개재된 액정층을 구비하며, 상기 능동 매트릭스 기판은 내부에 상기 원주형 스페이서 중 대응 스페이서를 각각 수용하는 복수의 스페이서 홀 및 상기 스페이서 홀의 크기와 실질적으로 동일한 크기를 갖고 내부에 원주형 스페이서를 각각 수용하지 않는 복수의 더미 스페이서 홀을 갖는 액정 표시 장치를 제공한다.

본 발명의 액정 표시 장치에 따라, 각각의 스페이서 홀에 수용된 배향막의 더스트의 양이 감소할 수 있다. 그러므로, 외력이 원주형 스페이서에 가해지더라도, 스페이서 홀로부터 비산된 배향막의 더스트의 양이 감소될 수 있으며, 그러므로 배향막의 비산된 더스트에 의해 유발되는 결함의 발생이 감소될 수 있다. 본 발명에서의 원주형 스페이서와 스페이서 홀은 정사각형이나 다각형과 같은 어떠한 단면 모양도 가질 수 있다.

[바람직한 실시형태의 상세한 설명]

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시형태에 기초하여 본 발명을 더욱 자세하게 설명하기로 한다. 도 1은 본 발명의 실시형태에 따른 액 정 표시 장치에서의 액정 패널을 나타내는 평면도이다. 도 2는 도 1의 A-A선을 따른 단면도를 나타낸다. 액정 표시 장치는 액정 패널 (100), 백라이트 유닛 (미도시), 및 구동기판 (미도시) 등을 포함한다. 도 2에 도시된 바와 같이, 액정 패널 (100) 은 어레이 기판 (101), 액정층 (102), 대향 기판 (103), 및 원주형 스페이서 (104) 를 포함한다. 어레이 기판 (101) 은 그 위에 유기 절연막 (105) 을 가지며, 유기 절연막은 그 안에 복수의 스페이서홀 (106) 을 갖는다.

액정 패널 (100) 의 조립은 다음과 같이 수행된다. 어레이 기판 (101) 과 대향 기판 (103) 이 함께 조립되기 전에, 어레이 기판 (101) 또는 대향 기판 (103) 의 주변부를 둘러싸도록 밀봉부재가 형성된다. 어레이 기판 (101) 과 대향 기판 (103) 은 원주형 스페이서 (104) 에 의해 결정되는 두 기판 사이에 소정의 셀 갭을 갖고 서로 대향된다. 그 후, 액정층 (102) 을 형성하기 위해 액정 적하 (one-drop fill, ODF) 방식 등을 사용함으로써 액정이 주입되며, 그리고 주입구가 차단된다. 어레이 기판 (101) 과 대향 기판 (103) 의 주변부는 적당한 위치에서 절단되며, 편광판 (미도시) 은 각각 액정패널 (100) 의 전면과 후면 상에 부착된다.

도 1에서, 인접한 파선이나 실선에 의해 각각 나뉘어진 직사각형 모양은 한 픽셀 (단색 픽셀) 에 대응한다. 통상적으로, 컬러 액정 패널에서, 한 색의 픽셀은 세 개의 단색 픽셀로 이루어진다. 원주형 스페이서 (104) 는 액정 패널 (100) 의 X-Y 평면에 분산되어 배치되고, 한개의 원주형 스페이서 (104) 는 복수의 "픽셀"에 배치되며, 픽셀 각각은 단지 픽셀로 언급되는 한 이하의 설명에서 단색 픽셀을 의미한다. 원주형 스페이서 (104) 는 원주형 스페이서 (104) 와 어레이 기판 (101) 사이의 접촉 표면의 총 면적과 X-Y 평면에서의 액정 패널 (100) 의 전체 면적의 비율이 1:1000이 되도록 배치된다.

스페이서 홀 (106) 은 어레이 기판 (101) 의 유기 절연막 (105, 도 2) 의 일부를 제거함으로써 형성된다. 모든 스페이서 홀 (106) 은, 같은 모양과 같은 크기를 갖고 각각의 픽셀에 대한 원주형 스페이서의 위치에 대응하는 위치에 배치되도록 설계된다. 어레이 기판 (101) 에서, 스페이서 홀 (106) 은 실제 스페이서 홀과 더미 스페이서 홀을 포함한다. 실제 스페이서 홀 (106) 은 그 안에 각각 원주형 스페이서 (104) 를 가지며, 반면 더미 스페이서 홀 (106) 은 그 안에 원주형 스페이서를 갖지 않는다.

도 3은 원주형 스페이서 (104) 가 형성된 픽셀 중 하나의 확대도를 나타낸다. 도 3에 도시된 예에서, 액정 패널 (100) 은 IPS 모드에서 동작하는 패널로 구성된다. 어레이 기판 (101) 에서, 각각의 픽셀은 X-방향을 따라 연장된 게이트 선 (111, 또는 공통선 112) 과 Y-방향을 따라 연장된 신호 선 (113) 사이의 교차점 중 하나의 교차점 근방에 배치된다. 액정 패널 (100) 에서, 원주형 스페이서 (104) 가 형성된 픽셀 이외의 다른 픽셀은 원주형 스페이서 (104) 가 더미 스페이서 홀에 배치되지 않는다는 것을 제외하고, 도 3에 도시된 바와 같은 픽셀의 구조와 유사한 구조를 갖는다.

도 3에 도시된 바와 같이, 각각의 픽셀은 박막 트랜지스터 (TFT, 114), 픽셀 내선 (115), 픽셀 전극 (116), 공통 전극 (117), 및 보호 공통 전극 (118) 을 포 함한다. 픽셀 전극 (116) 은 콘택트 홀 (119) 을 통해서 픽셀내선 (115) 로 연결되며, 공통 전극 (117) 과 보호 공통 전극 (118) 은 콘택트홀 (120) 을 통해서 공통 선 (112) 으로 연결된다. 원주형 스페이서 (104) 와 스페이서 홀 (106) 은, 예컨대, X-Y 평면에 평행한 평면을 따른 단면 모양이 정사각형이 되도록 형성된다. 인접한 공통 선 (112) 와 인접한 신호 선 (113) 에 의해 나뉘어진 영역은 픽셀 내에 유효 광투과 영역을 형성한다.

도 4는 도 3에서의 B-B 선을 따른 단면도를 나타낸다. 대향 기판 (103) 은 그 위에 블랙 매트릭스 (121), 컬러층 (122), 및 오버코트층 (123) 을 가지며, 그것들은 이 순서대로 하나씩 적층된다. 컬러층 (122) 은 RGB와 같은 빛의 3원색중 어느것이라도 갖는다. 블랙 매트릭스 (121) 은 차광성을 가지며, 유효 광투과 영역을 분할한다. 원주형 스페이서 (104) 와 스페이서 홀 (106) 은 픽셀의 유효 광투과 영역 외부의 게이트 선 (111) 상에 형성된다. 도 4에서, 원주형 스페이서 (104) 와 어레이 기판 (101) 이 접촉된 부분의 폭은, 예컨대, 12 ㎛이고, 스페이서 홀 (106) 의 폭은, 예컨대, 약 25∼30 ㎛이다.

어레이 기판 (101) 은 아래 설명한 제조 공정에 의해 얻어진다. 먼저, 게이트 선 (111) 과 공통선 (112) 이 유리기판 위에 형성되고, 게이트 절연막 (124) 이 형성되며, TFT (114) 를 형성하는데 필요한 비정질 실리콘 (a-Si) 층이 형성된다. 그 후에, 신호 선 (113) 과 픽셀내선 (115) 이 형성되고, 다음으로 무기 보호막 (125) 이 형성된다. 이어서, 유기 절연막 (105) 이 형성되고, 유기 절연막 (105) 의 일부가 콘택트홀 (119) 과 (120) 및 스페이서 홀 (106) 을 형 성하기 위해 제거된다. 스페이서 홀 (106) 은 원주형 스페이서 홀 (104) 이 형성되는 픽셀과 원주형 스페이서 (104) 가 형성되지 않는 픽셀 모두를 위해 형성된다. 픽셀 전극 (116), 공통 전극 (117) 및 보호 공통 전극 (118) 이 ITO막으로부터의 유기 절연막 (105) 상에 형성된다. 이 예에서 보호 공통 전극 (118) 은 유기 절연막 (105) 상에 형성되고, 따라서 신호 선 (113) 과 보호 공통 전극 (118) 이 서로 중첩되도록 배치된다. 이 구조는 각각의 픽셀에 대한 더 큰 유효 광투과 영역을 확보할 수 있게 한다.

도 5는 어레이 기판의 러빙 처리의 상태를 나타낸다. 유기막이 어레이 기판 (101) 상에 배향막으로서 형성되고, 배향막은 액정층에서 소정 방향으로 액정 분자를 초기 배향시키기 위한 러빙 처리의 영향을 받는다. 러빙 처리는 고속으로 회전되는 러빙 롤러 (107) 에 의해 수행된다. 이 예에서, 어레이 기판 (101) 은 Y-방향으로 움직이며, 따라서 배향막은 Y-방향으로 러빙된다. 러빙 처리에서, 배향막의 표면은 배향막의 더스트를 생성하기 위해 러빙된다. 배향막의 더스트는 주로 러빙 롤러 (107) 의 후면 쪽으로 몰리며, 그 후 스페이서 홀 (106) 내에 수용된다.

도 12에 도시된 종래의 어레이 기판 (201a) 에서, 스페이서 홀 (206) 은 원주형 스페이서 (204) 를 갖는 픽셀에만 형성되기 때문에, 인접한 두 개의 스페이서 홀 (206) 사이에 러빙 방향으로 배치된 네 개의 픽셀의 영역에서 발생된 배향막의 더스트는 러빙 롤러의 후면에 배치된 스페이서 홀 (206) 의 하나에 수용된다. 도 5와 도 12를 비교하면, 본 발명의 실시형태에서 러빙 방향으로 정렬된 스페이서 홀 (106) 의 갯수는 종래의 어레이 기판 (201a) 에서 러빙 방향으로 정렬된 스페이서 홀 (206) 의 갯수보다 4배 많다. 그러므로, 한 개의 스페이서 홀 (106) 에 수용되기 위한 배향막의 더스트의 양은 한 개의 픽셀의 면적에서 생성되는 배향막의 더스트의 양에 상당하며, 그에 따라 각각의 스페이서 홀에 수용되는 더스트의 양은 종래의 어레이 기판 (201a) 에서의 각각의 스페이서 홀에 수용되는 배향막의 더스트의 양의 4분의 1이다.

여기서, 콘택트홀 (119) 와 (120) 은 또한 유기 절연막 (105) 에 형성된다. 일반적으로, 콘택트홀은 약 7∼8㎛의 폭을 갖도록 형성되고, 콘택트홀 (119) 와 (120) 의 개구 면적은 스페이서 홀 (106) 의 개구 면적에 비해 상당히 작다. 그러므로, 콘택트홀 (119) 와 (120) 에 수용되는 배향막의 더스트의 양은 스페이서 홀 (16) 에 수용되는 더스트의 양과 비교할 때 무시할 수 있다.

본 발명의 실시형태에서, 픽셀이 그 안에 원주형 스페이서 (104) 를 갖는지의 여부와 상관없이 원주형 스페이서 (104) 를 수용하기에 충분한 부피를 갖는 스페이서 홀 (106) 이 모든 픽셀에 형성되므로, 본 실시형태에서의 각각의 스페이서 홀 (106) 에 수용된 배향막의 더스트의 양이 종래 기술에서와 같이 실제 스페이서 홀만이 원주형 스페이서에 대응하도록 형성된 경우에 비해 감소된다.

본 실시형태의 액정 패널 (100) 에서도, 도 14에 도시된 바와 유사하게, 배향막의 더스트는 조립된 상태의 원주형 스페이서 (104) 와 어레이 기판 (101) 사이의 접촉 표면의 인접부에 저장된다. 그러나, 본 실시형태에서 상기된 바와 같이, 스페이서 홀 (106) 에 저장된 배향막의 더스트의 양은 종래의 액정 패널 (200a) 에서의 스페이서 홀 (206) 내에 저장된 배향막의 더스트와 비교할 때 상당히 작다. 그러므로, 액정 패널 (100) 에 가해진 외력의 영향에 의해 액정층 (102) 에 비산된 배향막의 더스트의 양은 종래의 액정 패널 (200a) 에서의 액정층 (202) 에 비산된 배향막의 양보다 작다. 그러므로, 액정 패널 내의 원주형 스페이서 (104) 의 높이가 셀 갭보다 큰 본 실시형태의 액정 패널 (100) 에서, 셀 갭의 불균일도를 줄이는 한편, 갭 불균일의 발생이 억제되고, 이미지 표시에서의 결함의 발생이 감소될 수 있다.

위의 실시형태에서, 스페이서 홀 (106) 이 모든 픽셀에 형성된 예가 도시되었는데, 그러나 스페이서 홀 (106) 을 모든 픽셀에 형성할 필요는 없다. 예를 들어, 만약 러빙 처리가 Y-방향을 따라 수행된다면, 상기의 실시형태로부터의 변형을 그린 도 6에 도시된 바와 같이, 스페이서 홀 (106) 은 Y-방향으로 배열된 픽셀의 열에만 형성될 수 있으며, 원주형 스페이서를 갖는 픽셀을 포함할 수 있다. 또한 이 경우, 스페이서 홀 (106) 에 수용된 배향막의 더스트는 상기의 실시형태에 도시된 예에서 처럼 러빙 방향으로 정렬된 스페이서 홀 (106) 의 갯수를 증가시킴으로써 감소될 수 있다. 더미 스페이서 홀의 배열이 배향막의 더스트를 수용하기 위한 것이 아니고, 사실상 더미 스페이서 홀은 어레이 기판의 표면 상에 형성된 홀의 어느것에라도 수용될 더스트의 양을 감소시키기 위해 형성된다. 더스트는 러빙 동작 동안에 주로 러빙 방향을 따라 나아가며, 이 때문에 더미 스페이서 홀이 실제 스페이서 홀과 함께 러빙 방향으로 배열된다. 만약 러빙 처리 동안 배향막의 더스트가 스페이서 홀에 수용되지 않는다면, 그것은 액정 표시 장치의 이미지 표시에 어떠한 결함도 유발하지 않는다.

도 7은 도 6의 변형에서 추가적인 변형을 나타낸다. 도 7에서, 원주형 스페이서 (104) 를 갖는 픽셀과 이 픽셀과 함께 Y-방향으로 정렬된 픽셀을 포함하는 첫째 열의 픽셀 뿐만아니라, X-방향에서의 첫째 열에 인접한 둘째 및 셋째 열의 픽셀 또한 더미 스페이서 홀을 갖는다. 이 경우, 각각의 스페이서 홀 (106) 에 수용된 배향막의 더스트의 양은 배향막의 더스트를 수용하기 위한 스페이서 홀의 갯수를 증가시킴으로써 감소될 수 있다.

만약 러빙 처리가 X-방향 또는 Y-방향에 비스듬한 방향으로 수행된다면, 도 8에 도시된 구조가 채택될 수도 있다. 도 8에 도시된 바와 같이, 스페이서 홀 (106) 은 러빙 방향으로 정렬된 픽셀의 어느 열에 형성될 수도 있다.

상기의 실시형태 및 변형예에서, 스페이서 홀 (106) 이 모든 픽셀 또는 러빙 방향과 평행한 방향으로 배열된 픽셀의 열에 형성되는 예들이 도시된다. 그러나, 스페이서 홀은 러빙 방향에 평행한 방향으로 정확하게 배열될 필요가 없거나, 또는 원주형 스페이서를 갖는 픽셀을 포함한 열의 모든 픽셀에 형성될 필요가 없다. 예를 들어, 원주형 스페이서를 갖는 픽셀을 포함한 열의 픽셀의 일부는 더미 스페이서 홀을 가질 수도 있다. 또한, 본 발명의 액정 표시 장치는 ISP 모드와는 다른 표시 모드를 채택한 액정 표시 장치일 수도 있다.

상기의 실시형태 및 변형은 단지 예를 들어 설명된 것이므로, 본 발명은 상기의 실시형태들에 한정되지 않으며 다양한 다른 변형 및 대안들이 당업자에 의해서 본 발명의 범위를 벗어나지 않고 이루어 질 수 있다.

상술한 바와 같이, 본 발명의 액정 표시 장치에 따르면, 각각의 스페이서 홀에 수용된 배향막의 더스트의 양이 감소할 수 있다. 따라서, 외력이 원주형 스페이서에 가해지더라도, 스페이서 홀로부터 비산된 배향막의 더스트의 양이 감소될 수 있으며, 이에 따라 배향막의 비산된 더스트에 의해 유발되는 표시불량의 발생이 감소될 수 있다.

Claims (6)

1. 스위칭 소자 (114) 를 각각 구비한 복수의 픽셀이 탑재되고 최상층 표면에 배향막을 갖는 능동 매트릭스 기판 (101);

   복수의 원주형 스페이서 (104) 에 의해 한정된 갭을 사이에 가지고 상기 능동 매트릭스 기판 (101) 과 대향하는 대향 기판 (103); 및

   상기 능동 매트릭스 기판 (101) 과 상기 대향 기판 (103) 사이에 개재된 액정층 (102) 을 구비하며,

   상기 능동 매트릭스 기판 (101) 은 내부에 상기 원주형 스페이서 (104) 중 대응 스페이서를 각각 수용하는 복수의 스페이서 홀 (106) 및 상기 스페이서 홀 (106) 의 크기와 동일한 크기를 갖고 내부에 원주형 스페이서를 각각 수용하지 않는 복수의 더미 스페이서 홀 (106) 을 갖는, 액정 표시 장치.
2. 제 1 항에 있어서,

   상기 능동 매트릭스 기판 (101) 은 상부에 상기 배향막으로 피복된 유기 절연막 (105) 을 가지며,

   상기 스페이서 홀 (106) 및 상기 더미 스페이서 홀 (106) 은 상기 유기 절연막 (105) 의 부분들을 제거함으로써 형성되는, 액정 표시 장치.
3. 제 1 항에 있어서,

   상기 더미 스페이서 홀 (106) 의 일부는 상기 배향막의 러빙 방향으로 상기 스페이서 홀 (106) 의 일부와 정렬되는, 액정 표시 장치.
4. 제 3 항에 있어서,

   상기 스페이서 홀 (106) 과 상기 더미 스페이서 홀 (106) 각각은 유효 광-투과 영역 외부의 상기 픽셀 중 대응 픽셀에 배치되는, 액정 표시 장치.
5. 제 3 항에 있어서,

   상기 픽셀의 열은 상기 스페이서 홀 (106) 중 대응 스페이서 홀이 각각 제공되는 제 1 픽셀, 및 상기 더미 스페이서 홀 (106) 중 대응 더미 스페이서 홀이 각각 제공되는 제 2 픽셀을 포함하는, 액정 표시 장치.
6. 제 1 항에 있어서,

   상기 액정 표시 장치는 인-플레인-스위칭 모드로 동작하는, 액정 표시 장치.

Images