KR100707297B1 - Jtag test apparatus using system bus - Google Patents
Jtag test apparatus using system bus Download PDFInfo
- Publication number
- KR100707297B1 KR100707297B1 KR1020050116250A KR20050116250A KR100707297B1 KR 100707297 B1 KR100707297 B1 KR 100707297B1 KR 1020050116250 A KR1020050116250 A KR 1020050116250A KR 20050116250 A KR20050116250 A KR 20050116250A KR 100707297 B1 KR100707297 B1 KR 100707297B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- system bus
- jtag
- parallel
- instruction
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
본 발명은 보드 레벨 테스트를 위한 시스템 버스를 이용한 JTAG(Joint Test Access Group) 테스트 장치에 관한 것이다. The present invention relates to a Joint Test Access Group (JTAG) test apparatus using a system bus for board level testing.
본 발명에 의한 시스템 버스를 이용한 JTAG 테스트 장치는 보드 레벨 테스트를 위한 테스트 패턴을 생성하는 중앙처리장치; 상기 중앙처리장치의 테스트 패턴(Test Pattern)을 전송하는 시스템 버스; 상기 시스템 버스를 이용하여 경계 스캔 레지스터로 상기 테스트 패턴을 로드(load)하고, 상기 경계 스캔 레지스터로부터 상기 테스트 패턴을 리드(Read)하여 로드(Load)와 리드(Read) 동작(Operation)을 병렬(Parallel)로 수행하는 JTAG 인터페이스; 상기 JTAG 인터페이스의 경계 스캔 레지스터가 상기 시스템 버스로부터 소정의 인스트럭션에 의해 상기 테스트 패턴을 받을 수 있도록 제어하는 탭 제어기(TAP controller); 및 상기 탭(TAP) 제어기로부터 인스트럭션(Instruction)이 준비될 경우 이를 상기 중앙처리장치에 알리고, 상기 중앙처리장치로부터 상기 탭(TAP) 제어기로 상기 테스트 패턴이 로드(Load) 또는 리드(Read)되었음을 알리는 신호를 출력하는 인터럽트 제어기를 포함함을 특징으로 한다.JTAG test apparatus using a system bus according to the present invention comprises a central processing unit for generating a test pattern for the board level test; A system bus for transmitting a test pattern of the CPU; The test pattern is loaded into a boundary scan register using the system bus, and the test pattern is read from the boundary scan register to parallel load and read operations. Parallel) JTAG interface; A tap controller for controlling a boundary scan register of the JTAG interface to receive the test pattern by a predetermined instruction from the system bus; And instructing the CPU when an instruction is prepared from the tap controller, and that the test pattern is loaded or read from the CPU to the tap controller. It characterized in that it comprises an interrupt controller for outputting a signal.
본 발명에 의하면, 테스트 데이터의 로드(Load) 및 테스트 결과 언로드(Unload)에 필요한 테스트 시간을 줄일 수 있다.According to the present invention, a test time required for loading test data and unloading test results can be reduced.
Description
도 1은 경계 스캔 셀의 구조를 도시한 것이다. 1 illustrates the structure of a boundary scan cell.
도 2는 JTAG(Joint Test Access Group) 아키텍쳐를 도시한 것이다.2 illustrates a Joint Test Access Group (JTAG) architecture.
도 3은 TAP 제어기의 상태 천이도를 도시한 것이다.3 shows a state transition diagram of the TAP controller.
도 4는 본 발명에 의한 시스템 버스를 이용한 JTAG 테스트 장치의 구조를 도시한 것이다.4 illustrates the structure of a JTAG test apparatus using a system bus according to the present invention.
도 5는 병렬 입력을 갖는 경계 스캔 레지스터 셀의 구조를 도시한 것이다.5 illustrates the structure of a boundary scan register cell with parallel inputs.
도 6은 인스트럭션 디코더를 도시한 것이다.6 shows an instruction decoder.
도 7은 시스템 버스 인터페이스를 도시한 것이다.7 shows a system bus interface.
본 발명은 보드 레벨 테스트 장치에 관한 것으로, 특히 JTAG을 이용한 보드레벨 테스트 장치에 관한 것이다.The present invention relates to a board level test apparatus, and more particularly, to a board level test apparatus using JTAG.
도 1은 경계 스캔 셀의 구조를 도시한 것이다. 1 illustrates the structure of a boundary scan cell.
경계 스캔(Boundary Scan)은 일반적으로 보드 레벨 테스트(Board Level Test)와 함께 칩 내의 테스트를 위한 용도로 IEEE 표준으로 제정되었다. Boundary Scan was generally established as an IEEE standard for in-chip testing along with Board Level Test.
도 2는 JTAG(Joint Test Access Group) 아키텍쳐를 도시한 것으로, 옵션으로 사용되는 TRST를 포함한 5개 입출력과 TAP 제어기, 경계 스캔 셀 들로 구성된다.FIG. 2 illustrates a Joint Test Access Group (JTAG) architecture, which is composed of five input / output, a TAP controller, and boundary scan cells including an optional TRST.
상기 5개의 입출력은 TAP 제어기의 상태를 설정하거나, 경계 스캔 셀로 테스트 데이터를 입력 또는 출력을 할 수 있게 하는 것으로, TCK, TMS, TDI, TDO 및 TRST로 구성된다.The five inputs and outputs are configured to set the state of the TAP controller or to input or output test data to the boundary scan cell, and are composed of TCK, TMS, TDI, TDO, and TRST.
1. TCK: TAP 제어기와 경계 스캔 셀에 공급되는 클럭이다.1. TCK: A clock supplied to the TAP controller and the boundary scan cell.
2. TMS: TAP 제어기의 상태 천이를 위한 입력이다.2. TMS: Input for state transition of TAP controller.
3. TDI: 경계 스캔 셀의 직렬 입력이다.3. TDI: Serial input of the boundary scan cell.
4. TDO: 경계 스캔 셀의 직렬 출력이다.4. TDO: Serial output of the boundary scan cell.
5. TRST: 경계 스캔에 사용되는 모든 회로를 리셋한다.5. TRST: Reset all circuits used for boundary scan.
도 3은 TAP 제어기의 상태 천이도를 도시한 것으로, 16개의 상태를 가지게 되며, 각 상태에 따라 경계 스캔 셀의 동작을 결정짓는다.3 illustrates a state transition diagram of the TAP controller, which has 16 states and determines the operation of the boundary scan cell according to each state.
1. Test-Logic/Reset: JTAG Logic은 Reset 상태이다.1. Test-Logic / Reset: JTAG Logic is in Reset.
2. Run-Test/Idle: Test를 수행 중이거나 Idle 상태로서 JTAG Logic에는 변화가 없다.2. Run-Test / Idle: There is no change in JTAG Logic as a test is running or in Idle state.
3. Select-DR-Scan: Data Register가 선택된 상태이다.3. Select-DR-Scan: Data Register is selected.
4. Capture-DR: Chip 외부 또는 Chip 내의 Data 입출력을 Data Register로 저장하는 상태이다.4. Capture-DR: A state in which data I / O outside the chip or in the chip is stored as a data register.
5. Shift-DR: 입력 Data 또는 출력 Data를 Data Register의 Serial Path를 통하여 전달하는 상태이다.5. Shift-DR: This is a state in which input data or output data is transmitted through the serial path of the data register.
6. Exit1-DR: Capture-DR 또는 Shift-DR에서 다음 상태로 넘어가기 전에 거치는 상태이다.6. Exit1-DR: This is the state to pass before going to the next state in Capture-DR or Shift-DR.
7. Pause-DR: Data Register의 동작을 멈추는 상태이다.7. Pause-DR: Stops the operation of the data register.
8. Exit2-DR: Pause-DR에서 다시 Shift-DR 또는 Update-DR로 가기 위해 거치는 상태이다.8. Exit2-DR: It goes through Pause-DR to go back to Shift-DR or Update-DR.
9. Update-DR: 현재 Data Register의 내용을 Chip 외부 또는 Chip 내로 인가하는 상태이다.9. Update-DR: The status of the current data register is applied to the outside of the chip or into the chip.
10. Select-IR-Scan: Instruction Register가 선택된 상태이다.10. Select-IR-Scan: Instruction Register is selected.
11. Capture-IR: Instruction Register의 내용을 Instruction Data Shift Register에 저장하는 상태이다.11. Capture-IR: It is a state to save the contents of Instruction Register to Instruction Data Shift Register.
12. Shift-IR: 입력된 Instruction을 Serial Path를 통하여 전달하는 상태이다.12. Shift-IR: It sends the Instruction inputted through Serial Path.
13. Exit1-IR: Capture-IR 또는 Shift-IR에서 다음 상태로 넘어가기 전에 거치는 상태이다.13. Exit1-IR: The state that passes through Capture-IR or Shift-IR before moving on to the next state.
14. Pause-IR: Instruction Shift Register의 동작을 멈추는 상태이다.14. Pause-IR: Stops the operation of the Instruction Shift Register.
15. Exit2-IR: Pause-IR 상태에서 Shift-IR 또는 Update-IR로 가기 위해 거치는 상태이다.15. Exit2-IR: The Pause-IR state goes through to go to Shift-IR or Update-IR.
16. Update-IR: Instruction Shift Register에 입력된 Instruction을 Decoding Logic으로 인가하는 상태이다. 이 때, Update된 Instruction이 Decode되어 JTAG의 동작을 결정짓는다.16. Update-IR: Instruction inputted to Instruction Shift Register is applied to Decoding Logic. At this time, the updated instruction is decoded to determine the operation of the JTAG.
상기 도 2와 도 3과 같은 구조를 가진 일반적인 JTAG(Joint Test Access Group)은 다음과 같은 Sequence를 가진다. A general JTAG (Joint Test Access Group) having a structure as shown in FIGS. 2 and 3 has a sequence as follows.
TMS에 입력을 주어 TAP 제어기의 FSM을 Test-Logic/Reset에서 Shift-IR까지 옮긴다. Input the TMS to move the FSM of the TAP controller from Test-Logic / Reset to Shift-IR.
TMS 입력을 0으로 하여 Shift-IR에 머무르게 하면서 TDI를 통해 원하는 인스트럭션(Instruction)을 인스트럭션 쉬프트 레지스터(Instruction Shift Register)에 입력한다.With the TMS input set to zero, the desired instruction is entered into the instruction shift register via TDI while staying at Shift-IR.
상기 원하는 인스트럭션(Instruction)이 인스트럭션 쉬프트 레지스터에 입력이 되면, TMS에 1을 2회 인가하여 Update-IR 상태로 만듦으로써 현재 Instruction의 내용을 JTAG회로에 반영한다.When the desired instruction is input to the instruction shift register, 1 is applied to TMS twice to make the Update-IR state to reflect the contents of the current instruction to the JTAG circuit.
인스트럭션(Instruction)이 로드(Load)되면 TAP 제어기 내의 디코드 로직(Decode Logic)을 통해 데이터 패스(Data Path)등이 결정이 되는데, 상기 테이터 패스(Data Path)를 통해 다음과 같은 단계를 거쳐 테스트를 위한 테스트 입력(Test Input)을 로드(Load)하거나 테스트 출력(Test Output)을 언로드(Unload)한다.When an instruction is loaded, the data path is determined through the decode logic in the TAP controller. The test is performed through the data path through the following steps. Load the test input for the test or unload the test output.
1. TMS에 입력을"0-1-0-0"을 주어 TAP 제어기의 FSM을 Test-Logic/Reset에서 Shift-DR까지 옮긴다. 이 때, 거치게 되는 Capture-DR 상태(State)에서 칩(Chip) 내부 또는 외부로부터의 입력을 데이터 쉬프트 레지스터(Data Shift Register)로 캡쳐(Capture) 한다.1. Move the FAP of the TAP controller from Test-Logic / Reset to Shift-DR by giving TMS an input of "0-1-0-0". At this time, the input from the inside or outside the chip is captured to the data shift register in the Capture-DR state.
2.TMS 입력을 0으로 고정하면서 TDI를 통해 Data Shift Register로 Test Input Data를 전달하는 통시에 Data Shift Register에 Capture된 Test Output Data를 TDO로 전달한다.2. While the TMS input is fixed to 0, the test output data captured in the data shift register is transferred to the TDO at the time of passing the test input data to the data shift register through the TDI.
3.원하는 Data가 Load/Unload되면 TMS에 1을 2회 인가하여 Update-DR 상태로 만듦으로써 현재 Test Data를 Chip 외부와 내부에 인가한다.3. If desired data is loaded / unloaded, apply 1 to TMS twice to make Update-DR state, and apply current test data to outside and inside of chip.
하지만 상기와 같은 JTAG 구조는 Primary In/Output Port에 각각 하나의 Shift와 Update, Capture 기능을 담당하는 경계 스캔 레지스터(Boundary Scan Register)를 사용하는데 Pin수가 점점 많아짐에 따라 그 수도 많아진다. However, the above JTAG structure uses a boundary scan register for one shift, update, and capture function for each primary in / output port. As the number of pins increases, the number increases.
또한, 각 경계 스캔 레지스터에 로드(Load)되는 테스트 패턴(Test Pattern)은 각 경계 스캔 레지스터를 따라 Serial하게 로드되게 되는데, 보드 레벨 테스트(Board Level Test)를 위한 테스트 패턴 1개를 각 경계 스캔 레지스터에 로드하는데 필요한 시간은 경계 스캔 레지스터의 증가에 따라 비례하여 늘어나게 된다.In addition, a test pattern loaded in each boundary scan register is loaded serially along each boundary scan register, and one test pattern for board level test is loaded into each boundary scan register. The time required to load the load increases proportionally as the boundary scan register increases.
또한, 상기 동작과정은 Serial I/O를 사용하여 테스트 패턴을 로드(Load)하고 테스트 결과를 언로드(Unload)함으로써 테스트 시간이 길어지는 단점이 있다. In addition, the operation process has a disadvantage in that the test time is long by loading the test pattern using the serial I / O and unloading the test result.
본 발명이 이루고자 하는 기술적 과제는 JTAG으로 테스트 패턴(Test Pattern)을 시스템 버스(System Bus)를 이용하여 경계 스캔 레지스터로 로드(Load)하고 경계 스캔 레지스터로부터 데이터를 리드(Read)하여 로드(Load)와 리드(Read) 옵션(Operation)을 병렬(Parallel)로 하게 함으로써 테스트 시간(Test Time)을 줄이는 장치를 제공하는 것이다. The technical problem to be achieved by the present invention is to load a test pattern (Test Pattern) to the boundary scan register by using a system bus and read data from the boundary scan register using JTAG. It provides a device to reduce the test time by allowing the parallel and read options to be parallel.
상기 기술적 과제를 해결하기 위한 본 발명에 의한 시스템 버스를 이용한 JTAG 테스트 장치는 보드 레벨 테스트를 위한 테스트 패턴을 생성하는 중앙처리장치; 상기 중앙처리장치의 테스트 패턴을 전송하는 시스템 버스; 상기 시스템 버스를 이용하여 경계 스캔 레지스터(Boundary Scan Register)로 상기 테스트 패턴을 로드(Load)하고, 상기 경계 스캔 레지스터로부터 상기 테스트 패턴을 리드(Read)하여 로드와 리드 동작(Operation)을 병렬(Parallel)로 수행하는 JTAG 인터페이스; 상기 JTAG 인터페이스의 경계 스캔 레지스터가 상기 시스템 버스로부터 소정의 인스트럭션(Instruction)에 의해 상기 테스트 패턴을 받을 수 있도록 제어하는 탭 제어기(TAP controller); 및 상기 탭 제어기로부터 인스트럭션이 준비될 경우 이를 상기 중앙처리장치에 알리고, 상기 중앙처리장치로부터 상기 탭 제어기로 상기 테스트 패턴이 로드 또는 리드되었음을 알리는 신호를 출력하는 인터럽트 제어기를 포함함을 특징으로 한다.JTAG test apparatus using a system bus according to the present invention for solving the technical problem is a central processing unit for generating a test pattern for a board level test; A system bus for transmitting a test pattern of the central processing unit; The test pattern is loaded into a boundary scan register using the system bus, and the test pattern is read from the boundary scan register to parallel load and read operations. JTAG interface to perform; A tap controller configured to control a boundary scan register of the JTAG interface to receive the test pattern by a predetermined instruction from the system bus; And an interrupt controller for notifying the CPU when an instruction is prepared from the tap controller, and outputting a signal indicating that the test pattern has been loaded or read from the CPU to the tap controller.
이하 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명에 의한 시스템 버스를 이용한 JTAG 테스트 장치의 구조를 도시한 것이다.4 illustrates the structure of a JTAG test apparatus using a system bus according to the present invention.
중앙처리장치(410)는 보드 레벨 테스트(Board Level Test)에 사용되는 테스트 패턴(Test Pattern)을 생성한다. The
시스템 버스(420)는 중앙처리장치(410)에서 생성된 테스트 패턴을 전송한다.The
JTAG 인터페이스(430)는 보드 레벨 테스트에 범용으로 사용되는 DFT(Design For Testability) 회로에 본 발명에서 제안하는 시스템 버스(420)를 이용하여 경계 스캔 레지스터(Boundary Scan Register)로 상기 테스트 패턴을 로드(load)하고, 상기 경계 스캔 레지스터로부터 상기 테스트 패턴을 리드(Read)하여 로드(Load)와 리드(Read) 옵션을 병렬(Parallel) 처리를 수행할 수 있도록 한다.The
또한, JTAG 인터페이스(430)의 경계 스캔 레지스터가 TAP 제어기(440)로부터의 인스트럭션(Instruction)에 의해 시스템 버스(420)로부터 테스트 패턴 데이터를 받을 수 있도록 하여야 하며, TAP 제어기(440)로부터 인스트럭션(Instruction)이 준비될 경우 이를 중앙처리장치(410)에게 알리기 위하여 인터럽트 제어기(Interrupt Controller:450)로 연결된다. 반대로 중앙처리장치(410)로부터 TAP 제어기(440)로 상기 테스트 패턴 데이터가 로드(Load) 또는 리드(Read)되었다는 알리기 위한 신호가 필요하다.In addition, the boundary scan register of the
상기 도 4의 발명에서 병렬처리하기 위해서는 경계 스캔 레지스터 셀의 구조를 변경해야 한다. In order to perform parallel processing in the above-described invention of FIG. 4, the structure of the boundary scan register cell must be changed.
도 5는 병렬 입력을 갖는 경계 스캔 레지스터 셀의 구조를 도시한 것으로, 병렬 데이터 입력(Parallel Data In), Parallel-DR 및 병렬 데이터 출력(Parallel-Data Out)을 추가로 갖는다. FIG. 5 shows the structure of a boundary scan register cell with parallel inputs and further has Parallel Data In, Parallel-DR and Parallel-Data Out.
1.병렬 데이터 입력: 시스템 버스(System Bus:420)를 통하여 테스트 패턴 데이터를 입력한다. 1.Parallel data input: Enter test pattern data through the system bus (420).
2.Parallel-DR: 병렬(Parallel)로 로드(Load)된 테스트 패턴 데이터와 쉬프트(shift)된 테스트 패턴 데이터를 선택하기 위한 멀티플렉서 선택(Mux Selection) 신호 입력으로 TAP 제어기(440)의 인스트럭션 레지스터(Instruction Register)에 저장된 인스트럭션(Instruction)에 따라 선택된다.2.Parallel-DR: Instruction register of the
3.병렬 데이터 출력: 시스템 버스(420)를 통한 데이터 출력한다.3. Parallel data output: Data output via the
도 6은 인스트럭션 디코더를 도시한 것이다. 6 shows an instruction decoder.
JTAG 내의 인스트럭션 레지스터(Instruction Register)의 내용을 해석하여 모드 신호(Mode Signal)를 결정하는 인스트럭션 디코더(Instruction Decoder)는 병렬 로드 인스트럭션(Parallel Load Instruction)이 들어올 경우 이를 해석하여 이를 중앙처리장치(410)에게 알려야 한다.The instruction decoder, which interprets the contents of the instruction register in the JTAG and determines the mode signal, interprets the parallel load instruction when the parallel load instruction comes in and processes the same. Should be informed.
따라서 상기 중앙처리장치(410)에 알리기 위해서는 도 6과 같이 인터럽트(Interrupt)를 발생하도록 한다. Accordingly, in order to notify the
인스트럭션(Instruction) 신호 외에 경계 스캔 레지스터로 전달되는 Parallel-DR 신호와 Normal Signal값을 캡처한 데이터가 유효한(Valid) 가를 알려주는 Parallel_Out_Valid 신호를 출력한다.In addition to the instruction signal, a parallel-DR signal transmitted to the boundary scan register and a parallel_out_valid signal indicating whether valid data captured by the normal signal are valid are output.
즉, 인스트럭션 디코더(Instruction Decoder)가 해석해야 할 명령은 다음 2개 명령이다.That is, the instructions to be interpreted by the instruction decoder are the following two instructions.
1.Parallel_Load: 경계 스캔 레지스터에 데이터를 로드(Load)한다.1.Parallel_Load: Loads data into the boundary scan register.
2.Parallel_Unload: 경계 스캔 레지스터로부터 데이터를 언로드(Un-Load)하여 그 값을 레지스터 파일(Register File)에 저장할 수 있도록 한다.2. Parallel_Unload: Unload the data from the boundary scan register and store the value in the register file.
도 7은 시스템 버스 인터페이스를 도시한 것이다. 7 shows a system bus interface.
시스템 버스 인터페이스(System Bus Interface)는 AMBA와 같은 시스템 버스(420)와 각 경계 스캔 레지스터 사이의 인터페이스(Interface)를 담당하고, 중앙처리장치(410)로부터 시스템 버스 요청(System Bus Request)에 맞추어 경계 스캔 레지스터에 데이터를 로드(Load) 또는 언로드(Unload)하는 역할을 담당한다.The System Bus Interface is responsible for the interface between the
그리고, 상기 시스템 버스 인터페이스는 중앙처리장치(410)가 테스트 패턴 데이터를 언로드(Unload)할 때, 현재 경계 스캔 레지스터의 출력이 유효한(Valid) 가를 알려줄 수 있는 Parallel_Out_Valid 신호를 읽을 수 있도록 한다.When the
또한, 본 발명에서 사용되는 JTAG 테스트 소프트웨어는 JTAG Parallel Load/Unload를 지원 가능하도록 한다. 상기 JTAG 테스트 소프트웨어는 사용되고 있는 System Bus의 Width, Boundary Scan Register의 수, JTAG TCK 대비 System Clock의 속도를 미리 계산하여 정해진 JTAG TCK Clock 수 내에 Data Load/Unload를 수행한다.In addition, the JTAG test software used in the present invention enables to support JTAG Parallel Load / Unload. The JTAG test software calculates the width of the used system bus, the number of boundary scan registers, and the speed of the system clock relative to the JTAG TCK to perform data load / unload within a predetermined number of JTAG TCK clocks.
물론 이전에 각 Input Data와 올바르게 테스트가 진행되었을 때의 출력 값을 메모리에 저장하고 있어야 한다. 단, 메모리의 위치는 중요하지 않으나 메모리의 Access Time 또한 함께 고려가 되어야 한다.Of course, each input data and the output value when the test was properly performed must be stored in the memory. The location of the memory is not important, but the access time of the memory should be considered.
또, JTAG 테스트 소프트웨어는 각 Test Data의 비교 Routine을 가지고 있으며, 비교된 결과를 JTAG내의 1개 Register에 Write하여 JTAG Test System에서 Serial하게 출력하여 그 결과를 알 수 있도록 한다.In addition, JTAG test software has a comparison routine of each test data, and compares the result to one register in JTAG and outputs it serially from the JTAG test system so that the result can be seen.
이상으로, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예 시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary, and those skilled in the art may understand that various modifications and equivalent other embodiments are possible therefrom. will be. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
본 발명에 의하면, 테스트 패턴 데이터의 Load 및 Test 결과 Unload에 필요한 테스트 시간을 줄일 수 있으며, 테스트 결과 비교를 중앙처리장치(CPU)가 담당하여 처리하고 그 결과를 1 Bit Data로 출력함으로써 테스트 시간을 줄이는 동시에 결과를 해석하는데 편리하다.According to the present invention, it is possible to reduce the test time required for loading test pattern data and unloading test results, and the test processor compares the test result with the CPU and outputs the result as 1 bit data. It is convenient to interpret the results while reducing them.
또한, 각 Test의 결과를 내장된 CPU를 통해 비교하고 그 결과를 단 1개의 출력으로 내보냄으로써 사용자가 Test 결과를 알기 쉽게 하고자 한다.In addition, the results of each test are compared through the built-in CPU and the results are exported to only one output so that the user can easily understand the test results.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050116250A KR100707297B1 (en) | 2005-12-01 | 2005-12-01 | Jtag test apparatus using system bus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050116250A KR100707297B1 (en) | 2005-12-01 | 2005-12-01 | Jtag test apparatus using system bus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100707297B1 true KR100707297B1 (en) | 2007-04-12 |
Family
ID=38161805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050116250A KR100707297B1 (en) | 2005-12-01 | 2005-12-01 | Jtag test apparatus using system bus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100707297B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010012172A1 (en) * | 2008-07-31 | 2010-02-04 | 华为技术有限公司 | Data processing method, controller and system |
| CN104076272A (en) * | 2013-03-28 | 2014-10-01 | 意法半导体公司 | Dual master JTAG method, circuit, and system |
| KR20150026202A (en) * | 2013-09-02 | 2015-03-11 | 삼성전자주식회사 | Integrated circuit for reconstructing values of flip-flops connected scan-chain using jtag interface, method thereof, and devices having same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07260883A (en) | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | System tester |
| JPH1172541A (en) | 1997-06-10 | 1999-03-16 | Altera Corp | Method for constituting programmable integrated circuit, usage of programmable integrated circuit and jtag circuit, and usage of command inputted to jtag command register |
| KR100262452B1 (en) | 1996-10-18 | 2000-08-01 | 윤종용 | Clock generation for testing of integrated circuit |
| KR20050079566A (en) * | 2004-02-06 | 2005-08-10 | 삼성전자주식회사 | Semiconductor intergrated circuit test system using jtag interface |
| KR20050096006A (en) * | 2004-03-29 | 2005-10-05 | 대한민국(충북대학교총장) | Method for improving efficiency of test system using jtag and system for performing the same |
-
2005
- 2005-12-01 KR KR1020050116250A patent/KR100707297B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07260883A (en) | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | System tester |
| KR100262452B1 (en) | 1996-10-18 | 2000-08-01 | 윤종용 | Clock generation for testing of integrated circuit |
| JPH1172541A (en) | 1997-06-10 | 1999-03-16 | Altera Corp | Method for constituting programmable integrated circuit, usage of programmable integrated circuit and jtag circuit, and usage of command inputted to jtag command register |
| KR20050079566A (en) * | 2004-02-06 | 2005-08-10 | 삼성전자주식회사 | Semiconductor intergrated circuit test system using jtag interface |
| KR20050096006A (en) * | 2004-03-29 | 2005-10-05 | 대한민국(충북대학교총장) | Method for improving efficiency of test system using jtag and system for performing the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010012172A1 (en) * | 2008-07-31 | 2010-02-04 | 华为技术有限公司 | Data processing method, controller and system |
| CN104076272A (en) * | 2013-03-28 | 2014-10-01 | 意法半导体公司 | Dual master JTAG method, circuit, and system |
| KR20150026202A (en) * | 2013-09-02 | 2015-03-11 | 삼성전자주식회사 | Integrated circuit for reconstructing values of flip-flops connected scan-chain using jtag interface, method thereof, and devices having same |
| KR102066661B1 (en) | 2013-09-02 | 2020-01-15 | 삼성전자 주식회사 | Integrated circuit for reconstructing values of flip-flops connected scan-chain using jtag interface, method thereof, and devices having same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5623503A (en) | Method and apparatus for partial-scan testing of a device using its boundary-scan port | |
| US6574762B1 (en) | Use of a scan chain for configuration of BIST unit operation | |
| US6311302B1 (en) | Method and arrangement for hierarchical control of multiple test access port control modules | |
| US5701308A (en) | Fast bist architecture with flexible standard interface | |
| EP1651971B1 (en) | Test standard interfaces and architectures | |
| US6385749B1 (en) | Method and arrangement for controlling multiple test access port control modules | |
| US11604222B2 (en) | Commanded JTAG test access port operations | |
| JP2001523005A (en) | Boundary scanning system with address-dependent instructions | |
| US6173428B1 (en) | Apparatus and method for testing using clocked test access port controller for level sensitive scan designs | |
| JP6297091B2 (en) | Electronic system, system diagnostic circuit and operation method thereof | |
| KR20000029365A (en) | Circuit structure for testing microprocessors and test method thereof | |
| KR100707297B1 (en) | Jtag test apparatus using system bus | |
| US7284174B2 (en) | Enhanced JTAG interface | |
| US8754668B2 (en) | Integrated circuit and a method for testing a multi-tap integrated circuit | |
| Park et al. | A new IEEE 1149.1 boundary scan design for the detection of delay defects | |
| US6865703B2 (en) | Scan test system for semiconductor device | |
| Song et al. | A simple wrapped core linking module for SoC test access | |
| Alves et al. | From design-for-test to design-for-debug-and-test: analysis of requirements and limitations for 1149.1 | |
| JP3043871B2 (en) | Semiconductor integrated circuit | |
| KR100697264B1 (en) | Test circuit using delay chain circuit in semiconductor and testing method of the same | |
| KR20010082321A (en) | Boundary scan method for terminating or modifying integrated circuit operating modes | |
| KR20030027989A (en) | Chip testing apparatus | |
| US7747916B2 (en) | JTAG interface | |
| KR100419935B1 (en) | Apparatus for detecting delay fault | |
| Huang et al. | Synthesis and Exploration of Embedded In-Circuit Emulators for Microcontrollers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130322 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180405 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190430 Year of fee payment: 13 |