KR100707021B1 - Liquid Cristal Display Device - Google Patents
Liquid Cristal Display Device Download PDFInfo
- Publication number
- KR100707021B1 KR100707021B1 KR1020030024043A KR20030024043A KR100707021B1 KR 100707021 B1 KR100707021 B1 KR 100707021B1 KR 1020030024043 A KR1020030024043 A KR 1020030024043A KR 20030024043 A KR20030024043 A KR 20030024043A KR 100707021 B1 KR100707021 B1 KR 100707021B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- common voltage
- liquid crystal
- data
- driver integrated
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
Abstract
본 발명은 액정표시장치에 관한 것으로, 특히, 복수의 게이트 라인과, 복수의 데이터 라인과, 복수의 게이트 라인과 복수의 데이터 라인의 교차영역에 매트릭스 형태로 배열된 복수의 박막트랜지스터와, 복수의 박막트랜지스터에 전기적으로 결합된 복수의 화소전극을 갖는 하부기판; 공통전압을 인가받고 화소전극에 대향 배치되는 상대전극이 형성되며, 하부기판에 합착되는 상부기판; 복수의 게이트 라인에 스캔신호를 출력하는 복수의 게이트 드라이버 집적회로; 복수의 데이터 라인에 데이터신호를 출력하는 복수의 데이터 드라이버 집적회로; 및 게이트 라인의 후단부와 데이터 라인의 상단부가 교차하는 영역에 배치되며, 상대전극에 전기적으로 결합되어 공통전압을 상대전극에 인가하는 단일의 트랜스퍼를 구비하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a plurality of thin film transistors arranged in a matrix form at a cross region of a plurality of gate lines, a plurality of data lines, a plurality of gate lines and a plurality of data lines, A lower substrate having a plurality of pixel electrodes electrically coupled to the thin film transistor; An upper substrate receiving a common voltage and having a counter electrode disposed to face the pixel electrode, wherein the upper substrate is bonded to the lower substrate; A plurality of gate driver integrated circuits outputting scan signals to the plurality of gate lines; A plurality of data driver integrated circuits for outputting data signals to the plurality of data lines; And a single transfer disposed in an area where the rear end of the gate line and the upper end of the data line cross each other and are electrically coupled to the counter electrode to apply a common voltage to the counter electrode.
Description
도 1은 종래 기술에 따른 액정표시장치의 패널 구조를 나타낸 단면도.1 is a cross-sectional view showing a panel structure of a liquid crystal display device according to the prior art.
도 2는 종래 기술에 따른 액정표시장치의 패널 구조를 나타낸 사시도.2 is a perspective view illustrating a panel structure of a liquid crystal display according to the related art.
도 3a 및 도 3b는 종래 기술에 따른 액정표시장치의 트랜스퍼 구성을 설명하기 위한 도면.3A and 3B are diagrams for explaining a transfer configuration of a liquid crystal display device according to the prior art.
도 4는 종래 기술에 따른 액정표시장치에 있어 게이트 라인의 전압 파형을 나타낸 타이밍도.4 is a timing diagram showing the voltage waveform of the gate line in the liquid crystal display according to the prior art.
도 5는 종래 기술에 따른 액정표시장치에 있어 데이터 라인의 전압 파형을 나타낸 타이밍도.5 is a timing diagram showing voltage waveforms of data lines in the liquid crystal display according to the related art.
도 6은 본 발명의 일실시예에 따른 액정표시장치의 패널 구조를 나타낸 단면도.6 is a cross-sectional view illustrating a panel structure of a liquid crystal display according to an exemplary embodiment of the present invention.
도 7은 본 발명의 일실시예에 따른 액정표시장치를 설명하기 위한 도면.7 is a view for explaining a liquid crystal display device according to an embodiment of the present invention;
도 8은 본 발명의 일실시예에 따른 액정표시장치의 테스트 방법을 설명하기 위한 도면.8 is a view for explaining a test method of a liquid crystal display according to an embodiment of the present invention.
본 발명은 액정표시장치에 관한 것으로, 특히, 도트 반전 구동방식의 액정표 시장치에 있어 상대전극(counter electrode)에 공통전압(Common Voltage)을 효율적으로 인가할 수 있는 액정표시장치에 관한 것이다. BACKGROUND OF THE
일반적으로, 라인 반전 구동방식을 채용한 액정표시장치에서는 공통전압으로 교류전압을 사용하는데, 다양한 영향으로 인해 왜곡 및 간섭을 받아 디스플레이상의 크로스-토크나 웨이브 등이 발생되며, 결과적으로 화면품위가 저하되는 문제가 발생된다. 이러한 문제점을 방지하기 위해 라인 반전 구동방식 및 도트 반전 구동방식의 액정표시장치에서는 공통전압을 상부기판의 상대전극에 안정적으로 공급할 수 있도록 다수의 트랜스퍼(transfer)를 사용하는 방식이 적용되고 있다.In general, the liquid crystal display adopting the line inversion driving method uses an alternating voltage as a common voltage, and cross-talk or wave occurs on the display due to distortion and interference due to various influences, resulting in a deterioration of screen quality. Problem occurs. In order to prevent such a problem, a liquid crystal display device having a line inversion driving method and a dot inversion driving method uses a plurality of transfers to stably supply a common voltage to a counter electrode of an upper substrate.
도 1은 종래 기술에 따른 도트 반전 구동방식 액정표시장치의 패널 구조를 나타낸 단면도로서, 도시된 바와 같이, 액정(1)을 개재하여 소정 간격 이격되어 대향하며, 봉지재(seal)(2)에 의해 합착된 하부기판(4)과 상부기판(6)을 구비한다.FIG. 1 is a cross-sectional view illustrating a panel structure of a dot inversion driving type liquid crystal display device according to the related art, and as shown in FIG. 1, is spaced apart from each other by a predetermined interval through a
상기 하부기판(4)의 상부에는 복수의 화소전극(8)과 배향막(10)이 형성되고, 상기 하부기판(4)의 하부에는 편광판(12)이 형성된다. 복수의 화소전극(8)은 투명하고 전도성을 갖는 ITO(Indium Thin Oxide) 재료로 형성된다. 상기 상부기판(6)의 하부에는 복수의 컬러필터(14)와, 블랙매트릭스(미도시)와, 상대전극(16)과, 배향막(18)이 형성되고, 상기 상부기판(6)의 상부에는 편광판(20)이 형성된다. 상대전극(16)은 투명하고 전도성을 갖는 ITO(Indium Thin Oxide) 재료로 형성된다. 상기 배향막(10,18)의 사이에는 일정 간격 유지를 위해 복수의 스페이서(22)가 산포된다. 그리고, 상기 봉지재(seal)(2)의 내측에는 하부기판(4) 상에 형성된 공통전압라인과 상부기판(6) 상에 형성된 상대전극(16)간을 전기적으로 연결시키는 트랜스퍼(24,24')가 형성된다.A plurality of
상기와 같이 구성된 종래의 액정표시장치는 상대전극(16)에 인가된 공통전압과 데이터 라인(미도시)에 인가된 정 및 부극성의 데이터 전압과의 전압차에 의해 발생된 전계에 따라 구동된다. The conventional liquid crystal display configured as described above is driven according to an electric field generated by a voltage difference between the common voltage applied to the
도 2는 종래 기술에 따른 도트 반전 구동방식 액정표시장치의 패널 구조를 나타낸 사시도로서, 도 1의 구성과 동일한 부분에 대해 동일한 참조부호가 사용된다. 동도면에서, 참조부호 26은 인쇄회로기판(PCB:Printed circuit Board)을, 28은 드라이버 집적회로(Drive IC)를, 30은 공통전압라인을 각각 나타낸다.FIG. 2 is a perspective view showing a panel structure of a dot inversion driving type liquid crystal display device according to the related art, in which the same reference numerals are used for the same parts as those of FIG. In the figure,
종래 기술에 따른 액정표시장치는, 도 2에 나타낸 바와 같이, 인쇄회로기판(26)의 공통전압 발생회로로부터 발생되는 공통전압을 드라이버 집적회로를 통해 복수의 공통전압라인(30)에 인가하고, 공통전압라인(30)에 인가된 공통전압을 복수의 트랜스퍼(24,24')를 통해 상부기판(6)의 상대전극에 인가하도록 구성된다.In the liquid crystal display according to the related art, as shown in FIG. 2, the common voltage generated from the common voltage generating circuit of the printed
복수의 공통전압라인(30)은 하부기판(4)에 설치된 복수의 트랜스퍼(24,24')에 전기적으로 접속되어 복수의 공통전압 인가 경로를 형성한다. The plurality of
도 3a 및 도 3b는 종래 기술에 따른 도트 반전 구동방식 액정표시장치의 트랜스퍼 구성을 설명하기 위한 도면이다. 여기서 참조부호 100은 액정패널을, 102는 게이트 드라이버 인쇄회로기판을, 104는 게이트 드라이버 집적회로를, 106은 데이터 드라이버 인쇄회로기판을, 108은 데이터 드라이버 집적회로를 그리고 110은 연성인쇄회로기판(Flexible Printed Circuit:이하, FPC라 함.)을 그리고 112,114는 트랜스퍼를 각각 나타낸다.3A and 3B are diagrams for describing a transfer configuration of a dot inversion driving type liquid crystal display device according to the related art.
도 3a을 참조하면, 복수의 트랜스퍼(112)는 액정패널(100)의 중심영역에 있어 좌측 및 우측의 가장자리부에 대향하여 설치된다.Referring to FIG. 3A, the plurality of
도 3b를 참조하면, 복수의 트랜스퍼(114)는 액정패널(100)의 중심영역에 있어 상측 및 하측의 가장자리부에 대향하여 설치된다. Referring to FIG. 3B, the plurality of
도 4는 종래 기술에 따른 액정표시장치에 있어 게이트 라인의 선단부의 전압 파형과 게이트 라인의 후단부의 전압 파형을 나타낸 타이밍도이고, 도 5는 종래 기술에 따른 액정표시장치에 있어 데이터 라인 선단부의 전압 파형과 데이터 라인 후단부의 전압 파형을 나타낸 타이밍도이다. 여기서, 참조부호 Vgate는 게이트 라인에 인가되는 접압을, Vd+는 정극성 데이터 전압을, Vd-는 부극성 데이터 전압을, Vp+는 정극성 픽셀 충전전압을, Vp-는 부극성 픽셀 충전전압을, Vcom_l은 플리커를 최소화하기 위한 좌측 공통전압을, Vcom_r은 플리커를 최소화하기 위한 우측 공통전압을, Vcom_u는 플리커를 최소화하기 위한 상측 공통전압을 그리고 Vcom_d는 플리커를 최소화하기 위한 하측 공통전압을 각각 나타낸다.FIG. 4 is a timing diagram illustrating a voltage waveform at the front end of a gate line and a voltage waveform at the rear end of a gate line in the liquid crystal display according to the related art. FIG. 5 is a voltage diagram of the data line front end in the liquid crystal display according to the prior art. A timing diagram showing a waveform and a voltage waveform at the rear end of a data line. Here, reference numeral Vgate denotes a voltage applied to the gate line, Vd + denotes a positive data voltage, Vd− denotes a negative data voltage, Vp + denotes a positive pixel charge voltage, and Vp− denotes a negative pixel charge voltage, Vcom_l represents a left common voltage to minimize flicker, Vcom_r represents a right common voltage to minimize flicker, Vcom_u represents an upper common voltage to minimize flicker, and Vcom_d represents a lower common voltage to minimize flicker.
종래 기술에 따른 액정표시장치에서는 도 4 및 도 5에 도시된 바와 같이, 게이트 라인 전압 지연 및 데이터 라인 전압 지연에 의하여 데이터 라인 및 게이트 라인의 선단부에서 후단부로 갈수로 라인의 길이에 비례하는 전압강하가 발생하게 되고, 그 결과로서 도 4 및 도 5의 타이밍도가 얻어진다.In the LCD according to the related art, as shown in FIGS. 4 and 5, the voltage drop is proportional to the length of the line from the front end to the rear end of the data line and the gate line by the gate line voltage delay and the data line voltage delay. Is generated, and as a result, the timing diagrams of Figs. 4 and 5 are obtained.
상기와 같이 구성된 종래 기술에 따른 액정표시장치는 복수의 트랜스퍼를 사용하여 공통전압을 인가하는 방식을 취하고 있기 때문에 다음과 같은 문제점이 발 생된다.The liquid crystal display according to the related art, which is configured as described above, has a method of applying a common voltage using a plurality of transfers.
첫째로, 인쇄회로기판 패턴 설계가 복잡하게 된다.First, the printed circuit board pattern design becomes complicated.
둘째로, 액정패널 설계시 낮은 저항 구현을 위해 많은 수의 트랜스퍼를 배치하고, 두껴운 패턴을 설계하는 데 어려움이 뒤따른다.Second, when designing a liquid crystal panel, it is difficult to arrange a large number of transfers for low resistance and to design a thick pattern.
셋째로, 액정패널 제작 공정이 증가함과 아울러 택트 타임(tact time)이 증가함으로 인해 제조비용이 증가하게 된다.Third, the manufacturing cost increases due to an increase in the manufacturing process of the liquid crystal panel and an increase in tact time.
넷째로, 최근에 개발된 액정표시장치의 모듈은 게이트 인쇄회로기판이 없는 제품으로 기존의 FPC 및 게이트 인쇄회로기판상으로 인가되던 공통전압을 게이트 드라이버 집적회로 구동을 위해 필요한 신호와 함께 하부기판에 형성시킨 패턴을 사용하여야 하기 때문데 액정패널 설계시 많은 공간적인 제약이 발생된다.Fourth, the recently developed module of the liquid crystal display device has no gate printed circuit board, and the common voltage applied to the existing FPC and gate printed circuit board is applied to the lower substrate along with the signals necessary for driving the gate driver integrated circuit. Because the formed pattern must be used, many spatial constraints are generated in the design of the liquid crystal panel.
다섯째로, 전압강하에 의한 게이트 및 데이터 라인의 지연으로 인해 플리커(flicker)가 발생된다. Fifth, flicker occurs due to the delay of the gate and the data line due to the voltage drop.
따라서, 본 발명의 목적은 상기 문제점을 해결하기 위해 도트 반전 구동방식을 채용한 액정표시장치에 있어 단일의 공통전압 인가경로를 통해 상대전극에 공통전압을 인가함으로써, 플리커 발생을 줄일 수 있는 액정표시장치를 제공하는 데 있다.
Accordingly, an object of the present invention is to provide a liquid crystal display capable of reducing flicker by applying a common voltage to a counter electrode through a single common voltage application path in a liquid crystal display device employing a dot inversion driving method to solve the above problems. To provide a device.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 복수의 게이트 라인과, 복수의 데이터 라인과, 상기 복수의 게이트 라인과 상기 복수의 데이터 라인의 교차영역에 매트릭스 형태로 배열된 복수의 박막트랜지스터와, 상기 복수의 박막트랜지스터에 전기적으로 결합된 복수의 화소전극을 갖는 하부기판; 공통전압을 인가받고 상기 화소전극에 대향 배치되는 상대전극이 형성되며, 상기 하부기판에 합착되는 상부기판; 상기 복수의 게이트 라인에 스캔신호를 출력하는 복수의 게이트 드라이버 집적회로; 상기 복수의 데이터 라인에 데이터신호를 출력하는 복수의 데이터 드라이버 집적회로; 및 상기 게이트 라인의 후단부와 상기 데이터 라인의 상단부가 교차하는 영역에 배치되며, 상기 상대전극에 전기적으로 결합되어 상기 공통전압을 상기 상대전극에 인가하는 단일의 트랜스퍼를 구비하는 것을 특징으로 한다.A liquid crystal display according to the present invention for achieving the above object is a plurality of thin film transistors arranged in a matrix form at the intersection of the plurality of gate lines, the plurality of data lines, the plurality of gate lines and the plurality of data lines. A lower substrate having a plurality of pixel electrodes electrically coupled to the plurality of thin film transistors; An upper substrate receiving a common voltage and having a counter electrode disposed to face the pixel electrode, wherein the upper substrate is bonded to the lower substrate; A plurality of gate driver integrated circuits outputting scan signals to the plurality of gate lines; A plurality of data driver integrated circuits for outputting data signals to the plurality of data lines; And a single transfer disposed in an area where a rear end of the gate line and an upper end of the data line cross each other and are electrically coupled to the counter electrode to apply the common voltage to the counter electrode.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 6은 본 발명의 일실시예에 따른 액정표시장치의 패널 구조를 나타낸 단면도로서, 도시된 바와 같이, 액정(200)을 개재하여 소정 간격 이격되어 대향하며, 봉지재(seal)(202)에 의해 합착된 하부기판(204)과 상부기판(206)을 구비한다.FIG. 6 is a cross-sectional view illustrating a panel structure of a liquid crystal display according to an exemplary embodiment of the present invention. As shown in FIG. 6, a panel structure of the liquid crystal display according to an embodiment of the present invention is spaced apart from each other by a predetermined interval through the
상기 하부기판(204)의 상부에는 복수의 화소전극(208)과 배향막(210)이 형성되고, 상기 하부기판(204)의 하부에는 편광판(210)이 형성된다. 복수의 화소전극(208)은 투명하고 전도성을 갖는 ITO(Indium Thin Oxide) 재료로 형성된다. A plurality of
상기 상부기판(206)의 하부에는 복수의 컬러필터(14)와, 블랙매트릭스(미도시)와, 상대전극(216)과, 배향막(218)이 형성되고, 상기 상부기판(206)의 상부에는 편광판(220)이 형성된다. 상대전극(216)은 투명하고 전도성을 갖는 ITO(Indium Thin Oxide) 재료로 형성된다. 상기 배향막(210,218)의 사이에는 일정 간격 유지를 위해 복수의 스페이서(222)가 산포된다. 그리고, 상기 봉지재(seal)(2)의 내측에는 하부기판(4) 상에 형성된 화소전극(8)과 상부기판(6) 상에 형성된 상대전극(16)간을 전기적으로 연결시키는 단일의 트랜스퍼(224)가 형성된다.A plurality of
상기와 같이 구성된 본 발명의 액정표시장치는 상대전극(216)에 인가된 공통전압과 데이터 라인(미도시)에 인가된 정 및 부극성의 데이터 전압과의 전압차에 의해 발생된 전계에 따라 구동된다.The liquid crystal display according to the present invention configured as described above is driven in accordance with an electric field generated by a voltage difference between a common voltage applied to the
도 7은 본 발명의 일실시예에 따른 액정표시장치를 설명하기 위한 도면으로서, 도시된 바와 같이, 액정패널(300)과, 게이트 드라이버 인쇄회로기판(310)과, 데이터 드라이버 인쇄회로기판(320)과, 복수의 게이트 드라이버 집적회로(330)와, 복수의 데이터 드라이버 집적회로(340)와, 연성회로기판(FPC:flexible Printed Circuit Board)(350)을 포함한다.FIG. 7 is a view for explaining a liquid crystal display device according to an exemplary embodiment of the present invention. As illustrated, the
액정패널(300)의 하부기판에는 복수의 게이트 라인(GL)과, 복수의 데이터 라인(DL)과, 복수의 게이트 라인(DL)과 복수의 데이터 라인(DL)의 교차영역에 매트릭스 형태로 배열된 복수의 박막트랜지스터(ST)와, 복수의 박막트랜지스터(ST)에 전기적으로 결합된 복수의 화소전극(PE)이 형성된다.The lower substrate of the
또한, 액정패널(300)의 하부기판에는 복수의 게이트 라인(GL)의 후단부와 데이터 라인(DL)의 상단부가 교차하는 영역에 단일의 트랜스퍼(360)가 설치된다. 단일의 트랜스퍼(360)는 상대전극에 전기적으로 결합되어 공통전압발생부(미도시)에서 발생되어 공통전압 라인에 인가된 공통전압을 상대전극으로 전달하도록 구성된다.In addition, a
게이트 드라이버 인쇄회로기판(310)과 액정패널(300)의 하부기판 사이에는 상기 복수의 게이트 라인에 스캔신호를 출력하는 복수의 게이트 드라이버 집적회로(340)가 테이프 케리어 패키지(TCP: Tape Carrier Pakage, 미도시)을 통해 결합된다. 데이터 드라이버 인쇄회로기판(320)과 액정패널(300)의 하부기판 사이에는 상기 복수의 데이터 라인에 데이터 신호를 출력하는 복수의 데이터 드라이버 집적회로(330)가 테이프 케리어 패키지(TCP: Tape Carrier Pakage, 미도시)를 통해 결합된다.Between the gate driver printed
본 발명의 바람직한 일실시예에 따라 액정패널(300)에 단일의 트랜스퍼(360)를 설치하는 경우, 도 7에 나타낸 바와 같이, 등가회로(370)가 형성된다.When the
도 8은 본 발명의 일실시예에 따른 액정표시장치의 테스트 방법을 설명하기 위한 도면이다. 동도면에서 참조부호 400은 액정패널을, 410은 게이트 인쇄회로기판을, 420은 데이터 드라이버 인쇄회로기판을, 430은 복수의 게이트 드라이버 집적회로를, 440은 복수의 데이터 드라이버 집적회로를, 450은 연성회로기판(FPC:flexible Printed Circuit)을 그리고 460 및 470은 복수의 트랜스퍼를 각각 나타낸다.8 is a view for explaining a test method of a liquid crystal display according to an exemplary embodiment of the present invention. In the figure,
본 발명의 일실시예에 따른 공통전압 테스트 방법을 도 8을 참조하여 설명하면, 액정패널(400)의 중심영역에 있어 상측 및 하측의 가장자리부를 따라 레이저 컷팅이 가능한 복수의 트랜스퍼(460,470)를 설치하고 게이트 라인의 선단부 즉, 게 이트 인쇄회로기판측에서 시작하여 데이터 라인이 후단부까지 순차적으로 레이저 컷팅을 실시하면서 복수의 게이트 드라이버 집적회로 중 선단의 게이트 드라이버 집적회로를 통해 공통전압을 인가하여 플리커 발생률을 측정한다.Referring to FIG. 8, a common voltage test method according to an exemplary embodiment of the present invention is provided with a plurality of
도 9는 본 발명의 일실시예에 따른 액정표시장치의 공통전압 테스트 결과를 나타낸 도면이다. 동도면에서 참조부호 a는 레이저 컷팅을 전혀 실시하지 않은 경우, b는 A부분의 트랜스퍼를 레이저 컷딩한 경우, c는 B부분까지 트랜스퍼를 레이저 컷딩한 경우, d는 C부분까지 트랜스퍼를 레이저 컷딩한 경우의 플리커(flicker) 발생률을 측정한 결과를 나타낸 그래프이다.9 is a diagram illustrating a common voltage test result of a liquid crystal display according to an exemplary embodiment of the present invention. In the same figure, reference numeral a denotes that the laser cutting is not performed at all, b denotes the laser cut of the transfer of the portion A, c denotes the laser cut of the transfer to the portion B, and d denotes the laser cut of the transfer to the portion C. It is a graph showing the result of measuring flicker incidence in the case.
본 발명의 일실시예에 따라 C부분까지 트랜스퍼를 레이저 컷딩한 경우에는 레이저 컷팅을 전혀 실시하지 않은 경우에 비해 플리커 측면에서 1㏈이상 개선된 효과를 얻을 수 있다.According to an embodiment of the present invention, when the laser cut is performed to the portion C, an improvement of 1 dB or more can be obtained in terms of flicker compared to the case where the laser cutting is not performed at all.
본 발명의 다른 실시예에 따라 게이트 드라이버 집적회로로 신호를 인가할 시 게이트 인쇄회로기판이 없는 경우 상기 하부기판상에 공통전압 라인을 형성하지 않는 것이 바람직하다. According to another embodiment of the present invention, when there is no gate printed circuit board when a signal is applied to the gate driver integrated circuit, it is preferable not to form a common voltage line on the lower substrate.
상기에서 본 발명의 특정 실시예가 설명 및 도시되었지만, 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같은 변형된 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 본 발명에 첨부된 특허청구범위 안에 속한다 해야 할 것이다.While specific embodiments of the present invention have been described and illustrated above, it will be apparent that the present invention may be modified and practiced by those skilled in the art. Such modified embodiments should not be individually understood from the technical spirit or the prospect of the present invention, but should fall within the claims appended to the present invention.
이상에서와 같이, 본 발명은 도트 반전 구동방식을 채용한 액정표시장치에 있어 복수의 트랜스퍼 및 공통전압라인을 제거하고 단일의 공통전압 인가경로를 통해 상대전극에 공통전압을 인가함으로써, 플리커 발생을 줄일 수 있을 뿐만 아니라 액정패널의 설계가 간략화되고 용이해지는 효과가 있다. As described above, the present invention eliminates a plurality of transfer and common voltage lines in the liquid crystal display device employing the dot inversion driving method and applies flicker generation to the counter electrode through a single common voltage application path. In addition to reducing, the design of the liquid crystal panel can be simplified and facilitated.
또한, 본 발명은 공통전압라인의 감소로 인해 인쇄회로기판의 설계가 용이한 다른 효과가 있다.In addition, the present invention has another effect that the design of the printed circuit board is easy due to the reduction of the common voltage line.
또한, 본 발명은 게이트 인쇄회로기판의 공통전압 연결선을 제거할 수 있으므로 커넥터 핀 및 FPC 라인 감소로 인해 커넥터 선정 및 FPC 설계가 용이해지는 다른 효과가 있다. In addition, since the present invention can remove the common voltage connection line of the gate printed circuit board, there is another effect that the connector selection and FPC design is facilitated due to the reduction of the connector pin and the FPC line.
또한, 본 발명은 게이트 인쇄회로기판이 없는 액정표시장치에 적용되는 경우 게이트 드라이버 집적회로에 인가되는 신호배선을 패널에 설계할 시 액정패널의 설계가 용이해지는 또 다른 효과가 있다.In addition, when the present invention is applied to a liquid crystal display device without a gate printed circuit board, the liquid crystal panel can be easily designed when the signal wiring applied to the gate driver integrated circuit is designed on the panel.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030024043A KR100707021B1 (en) | 2003-04-16 | 2003-04-16 | Liquid Cristal Display Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030024043A KR100707021B1 (en) | 2003-04-16 | 2003-04-16 | Liquid Cristal Display Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040090115A KR20040090115A (en) | 2004-10-22 |
KR100707021B1 true KR100707021B1 (en) | 2007-04-11 |
Family
ID=37371282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030024043A KR100707021B1 (en) | 2003-04-16 | 2003-04-16 | Liquid Cristal Display Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100707021B1 (en) |
-
2003
- 2003-04-16 KR KR1020030024043A patent/KR100707021B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20040090115A (en) | 2004-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW527513B (en) | Liquid crystal display device and manufacturing method thereof | |
US11409173B2 (en) | Active matrix substrate and display panel | |
KR20080012518A (en) | Flexible member and liquid crystal display device having the same | |
JP4106193B2 (en) | Liquid crystal display device and manufacturing method thereof | |
KR20000012919A (en) | Liquid cystal panel | |
JP3119357B2 (en) | Liquid crystal display | |
KR100990315B1 (en) | Liquid crystal display | |
KR102381908B1 (en) | Display panel and electrostatic discharging method thereof | |
KR101427135B1 (en) | Array substrate for Chip on glass type liquid crystal display device | |
KR20010060587A (en) | Lcd | |
KR100707021B1 (en) | Liquid Cristal Display Device | |
KR101394920B1 (en) | Chip on glass type liquid crystal display device | |
JP4103703B2 (en) | TFT display device | |
KR101192050B1 (en) | Method and Apparatus for Inspecting Flat Panel Display | |
JPH1152340A (en) | Liquid crystal display device | |
JPH11119246A (en) | Production of liquid crystal display device | |
KR100613768B1 (en) | Liquid crystal display device | |
KR20060000232A (en) | Liquid crystal display device and method for driving the same | |
US6842203B2 (en) | Liquid crystal display of line-on-glass type | |
KR100855494B1 (en) | Liquid crystal dispaly apparatus of line on glass type | |
KR20160083376A (en) | Flexible printed circuit board and display device comprising the same | |
JP2849989B2 (en) | Liquid crystal device | |
KR100995633B1 (en) | method for testing liquid crystal display panel of COG type | |
KR100855493B1 (en) | Liquid crystal display device of line on glass type and method of fabricating the same | |
JP2000089685A (en) | Liquid crystal display device and its production |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130315 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160323 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170321 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190326 Year of fee payment: 13 |