KR100705833B1 - Multiplexor of lcd driving circuit - Google Patents

Multiplexor of lcd driving circuit Download PDF

Info

Publication number
KR100705833B1
KR100705833B1 KR1020060002477A KR20060002477A KR100705833B1 KR 100705833 B1 KR100705833 B1 KR 100705833B1 KR 1020060002477 A KR1020060002477 A KR 1020060002477A KR 20060002477 A KR20060002477 A KR 20060002477A KR 100705833 B1 KR100705833 B1 KR 100705833B1
Authority
KR
South Korea
Prior art keywords
voltage level
bit
multiplexer
bits
driving circuit
Prior art date
Application number
KR1020060002477A
Other languages
Korean (ko)
Inventor
김현철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060002477A priority Critical patent/KR100705833B1/en
Application granted granted Critical
Publication of KR100705833B1 publication Critical patent/KR100705833B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Abstract

본 발명은 LCD의 구동 회로에 관한 것으로, 더욱 상세하게는 인터페이스 라인 수를 크게 줄일 수 있는 LCD 구동 회로의 멀티 플렉서에 관한 것이다. LCD 구동 회로 내의 64비트 전압 레벨 신호중 어느 하나를 선택 출력하기 위한 멀티 플렉서에 있어서, 2비트의 제1 및 제2 입력 데이터를 각각 디코딩하고 이를 4비트의 제1 및 제2선택 데이터로서 출력하는 제1 및 제2디코더; 상기 제1 및 제2선택 데이터에 따라 상기 64비트 전압 레벨 신호중 4비트 전압 레벨 신호를 선택 출력하는 스위치; 및 2비트의 제3 입력 데이터에 따라 상기 4비트 전압 레벨 신호중 어느 하나를 선택 출력하는 신호 선택 수단을 포함하는 것을 특징으로 한다. 본 발명에 의하면, 인터페이스 라인 수를 크게 줄일 수 있으며, 집적화 시에 소형화가 가능하다는 효과가 있다.The present invention relates to a driving circuit of the LCD, and more particularly to a multiplexer of the LCD driving circuit that can significantly reduce the number of interface lines. A multiplexer for selectively outputting any one of 64-bit voltage level signals in an LCD driving circuit, the multiplexer for decoding two bits of first and second input data, respectively, and outputting them as four bits of first and second selection data. First and second decoders; A switch for selectively outputting a 4-bit voltage level signal among the 64-bit voltage level signals according to the first and second selection data; And signal selecting means for selectively outputting any one of the 4-bit voltage level signals in accordance with two-bit third input data. According to the present invention, the number of interface lines can be greatly reduced, and the size of the interface lines can be reduced.

LCD, 구동회로, 소스 드라이버, 멀티플렉서 LCD, Driver Circuit, Source Driver, Multiplexer

Description

액정 표시 장치 구동 회로의 멀티 플렉서{Multiplexor of LCD driving circuit}Multiplexer of LCD driving circuit

도 1은 일반적인 LCD 구동 회로의 개략적인 구성 블록도이다.1 is a schematic block diagram of a general LCD driving circuit.

도 2는 종래의 LCD 구동 회로의 멀티 플렉서의 구성 블록도이다.2 is a block diagram illustrating a multiplexer of a conventional LCD driving circuit.

도 3은 본 발명에 따른 LCD 구동 회로의 멀티 플렉서의 구성 블록도이다.3 is a block diagram illustrating a multiplexer of the LCD driving circuit according to the present invention.

도 4는 도 3에 도시된 64비트 스위치의 구성을 설명하기 위한 도면이다.4 is a view for explaining the configuration of the 64-bit switch shown in FIG.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1: 홀드 & 샘플 레치 3: 레벨 쉬프터1: Hold & Sample Latch 3: Level Shifter

5: 64x1 멀티 플렉서 7: 소스 드라이버5: 64x1 multiplexer 7: source driver

10: 3x8 디코더 20: 64 스위치10: 3x8 decoder 20: 64 switch

30: 8x1 멀티 플렉서 50, 60: 2x4 디코더30: 8x1 multiplexer 50, 60: 2x4 decoder

70: 64 스위치 71,73,75,77: 16x1 멀티 플렉서70: 64 switches 71,73,75,77: 16x1 multiplexer

80: 4x1 멀티 플렉서80: 4x1 multiplexer

본 발명은 LCD의 구동 회로에 관한 것으로, 더욱 상세하게는 인터페이스 라 인 수를 크게 줄일 수 있는 LCD 구동 회로의 멀티 플렉서에 관한 것이다.The present invention relates to a driving circuit of the LCD, and more particularly to a multiplexer of the LCD driving circuit that can significantly reduce the number of interface lines.

일반적으로 액정 표시 장치(LCD: liquid crystal display)의 소스 드라이버(source driver)는 구동 회로 내에서 디지털 화면 데이터를 아날로그 신호로 변환하여 화면상에 표시하기 위한 회로를 말한다. In general, a source driver of a liquid crystal display (LCD) refers to a circuit for converting digital screen data into an analog signal and displaying the same on a screen in a driving circuit.

도 1은 LCD의 구동 회로의 개략적인 구성 블록도를 도시한 것으로, 입력된 전압을 일정하게 유지시켜 주는 샘플 및 홀드 레치(sample & hold latch)(1), 전압 레벨 변환을 위한 레벨 쉬프터(level shifter)(3), 64비트 전압 레벨 신호중 어느 하나를 선택 출력하는 64 x 1 멀티플렉서(5), 및 소스 드라이버(7)로 구성된다.1 shows a schematic block diagram of a driving circuit of an LCD, which includes a sample and hold latch 1 for keeping a constant input voltage, and a level shifter for voltage level conversion. shifter) 3, a 64x1 multiplexer 5 for selectively outputting any one of the 64-bit voltage level signals, and a source driver 7.

도 2는 도 1에 도시된 멀티 플렉서(7)의 상세 구성 블록도를 도시한 것이다.FIG. 2 shows a detailed block diagram of the multiplexer 7 shown in FIG. 1.

도 2에 도시된 바와 같이, 종래의 LCD 구동 회로의 멀티 플렉서는 입력되는 6비트 디지털 화면 데이터 중 상위 3비트(DH)에 따라 이를 디코딩하여 최종 8비트 코드화하여 출력하는 3 x 8(3비트 입력, 8비트 출력) 디코더(10), 8비트 입력에 따라 64비트의 전압 레벨 중 8개를 선택 출력하는 64 스위치(20), 그리고 6비트 디지털 화면 데이터 중 하위 3비트(DL)에 따라 8개의 전압 레벨 신호중 어느 하나를 선택 출력하는 8 x 1 멀티플렉서(30)로 구성된다. As shown in FIG. 2, a multiplexer of a conventional LCD driving circuit decodes the final 8-bit coded 3D 8 (3 bits) according to the upper 3 bits (DH) of the 6-bit digital screen data input. Input, 8-bit output) decoder 10, 64 switches 20 for selecting and outputting 8 of the 64-bit voltage levels according to 8-bit input, and 8 according to the lower 3 bits (DL) of 6-bit digital screen data. It consists of an 8 x 1 multiplexer 30 for selectively outputting any one of the two voltage level signals.

이러한 종래의 멀티 플렉서는 6비트 디지털 화면 데이터에 따라 64비트의 전압 레벨 신호중 어느 하나를 선택 출력하는 것이다. 이때, 구성 요소간의 연결을 위한 인터페이스 라인 수는 총 16개(반전신호 포함시 32개)가 되며, 64 스위치(20)는 주로 4개의 8 x 2 멀티플렉서로 구성된다.Such a conventional multiplexer selectively outputs any one of 64-bit voltage level signals according to 6-bit digital screen data. In this case, the number of interface lines for connection between the components is 16 (32 including the inverted signal), the 64 switch 20 is mainly composed of four 8 x 2 multiplexer.

상기한 종래의 멀티 플렉서는 한 채널에 적용되는 것으로, 실제 다수의 채널 이 존재하므로 채널별로 별도로 존재해야 한다. 최근 들어, LCD의 구동 회로의 고집적화 및 소형화에 대한 요구에 부응하기 위하여 LCD 구동 회로의 면적을 최소화하기 위한 많은 노력을 기울이고 있다. 따라서, 다수의 채널마다 별도로 존재해야 하는 이러한 종래의 멀티 플렉서에 있어서, 많은 수의 인터페이스 라인은 실제 집적화 시 설계상의 많은 제약 요인이 되었다. 특히, 회로의 높이를 낮추고 핀 간격을 최소화하기 위해서는 이러한 인터페이스 라인 수를 최소화해야 한다.The conventional multiplexer is applied to one channel, and since a plurality of channels exist, they must exist separately for each channel. Recently, in order to meet the demand for high integration and miniaturization of LCD driving circuits, many efforts have been made to minimize the area of LCD driving circuits. Thus, in such a conventional multiplexer that must exist separately for a plurality of channels, a large number of interface lines have become a design constraint in actual integration. In particular, the number of these interface lines must be minimized to lower the height of the circuit and minimize pin spacing.

상술한 종래의 문제점을 해결하기 위한 본 발명의 목적은 인터페이스 경로를 크게 줄여 고집적화 및 소형화가 가능한 LCD 구동 회로의 멀티 플렉서를 제공하는 데에 있다.SUMMARY OF THE INVENTION An object of the present invention for solving the above-described problems is to provide a multiplexer of an LCD driving circuit that can be highly integrated and miniaturized by greatly reducing the interface path.

상술한 본 발명의 목적을 달성하기 위한 본 발명에 따른 LCD 구동 회로의 멀티 플렉서는 LCD 구동 회로 내의 64비트 전압 레벨 신호중 어느 하나를 선택 출력하기 위한 멀티 플렉서에 있어서, 2비트의 제1 및 제2 입력 데이터를 각각 디코딩하고 이를 4비트의 제1 및 제2선택 데이터로서 출력하는 제1 및 제2디코더; 상기 제1 및 제2선택 데이터에 따라 상기 64비트 전압 레벨 신호중 4비트 전압 레벨 신호를 선택 출력하는 스위치; 및 2비트의 제3 입력 데이터에 따라 상기 4비트 전압 레벨 신호중 어느 하나를 선택 출력하는 신호 선택 수단을 포함하는 것을 특징으로 한다.In the multiplexer of the LCD driving circuit according to the present invention for achieving the above object of the present invention, the multiplexer for selectively outputting any one of the 64-bit voltage level signal in the LCD driving circuit, the first and second two-bit First and second decoders for decoding the second input data and outputting the second input data as four bits of first and second selection data, respectively; A switch for selectively outputting a 4-bit voltage level signal among the 64-bit voltage level signals according to the first and second selection data; And signal selecting means for selectively outputting any one of the 4-bit voltage level signals in accordance with two-bit third input data.

여기서, 상기 제1, 제2 또는 제3 입력 데이터는 6비트 디지털 화면 데이터의 상위, 중간 및 하위 2비트 중 어느 하나인 것을 특징으로 한다.Here, the first, second or third input data is characterized in that any one of the upper, middle and lower two bits of the 6-bit digital screen data.

또한, 상기 스위치는 64비트 전압 레벨 신호중 각각 16비트 전압 레벨 신호를 각각 분할 입력받아 어느 한 비트를 상기 제1 및 제2입력 데이터에 따라 선택 출력하는 4개의 멀티 플렉서로 구성된 것을 특징으로 한다.The switch may be configured as four multiplexers which respectively receive 16-bit voltage level signals among 64-bit voltage level signals and selectively output one bit according to the first and second input data.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 LCD 구동 회로의 멀티 플렉서의 구성 블록도를 도시한 것으로, 특히 다수 채널 중 한 채널에 대하여 6비트 디지털 화면 데이터에 따라 64비트 전압 레벨 신호중 어느 하나의 전압 레벨 신호를 선택 출력하는 멀티 플렉서를 나타낸 것이다.3 is a block diagram illustrating a multiplexer of the LCD driving circuit according to the present invention. In particular, a voltage level signal of any one of 64-bit voltage level signals according to 6-bit digital screen data for one of a plurality of channels is illustrated. This shows a multiplexer for selective output.

본 발명에 따른 멀티 플렉서는 종래에 6비트 디지털 화면 데이터를 상위 및 하위 3비트씩 구분 적용하는 방식과 달리, 상위 2비트, 중간 2비트, 및 하위 2비트씩 구분하고 이를 각 디코더 및 멀티플렉서의 선택 신호로 이용한다.Unlike the conventional method of dividing 6-bit digital screen data into upper and lower 3 bits, the multiplexer according to the present invention distinguishes the upper 2 bits, the middle 2 bits, and the lower 2 bits, and divides them into the respective decoders and multiplexers. Used as a selection signal.

그 구체적인 구성을 살펴보면, 2 x 4(2비트 입력 4비트 출력) 디코더(50)는 6비트 디지털 화면 데이터 중 상위 2비트(DH)를 입력받아 이를 디코딩하여 최종 4비트로 출력한다. 2 x 4 디코더(60)는 6비트 디지털 화면 데이터 중 하위 2비트(DL)를 입력받아 이를 디코딩하여 최종 4비트로 출력한다. 64비트 스위치(70)는 2개의 디코더(50, 60)의 총 8비트의 선택 신호에 따라 64비트 전압 레벨 신호중 4개의 전압 레벨 신호를 선택 출력한다. 또한, 4 x 1 멀티플렉서(80)는 6비트 디지털 화면 데이터 중 중간 2비트(DM)에 따라 4개의 전압 레벨 신호중 어느 하나를 선택 출력한다. 이 신호는 LCD 패널의 한 픽셀을 구동하게 된다. 이때, 디코더(50, 60) 및 멀티플렉서(70)에 인가되는 6비트 디지털 화면 데이터 중 2비트는 실제 구현시 그 위치 변경이 가능함은 자명하다. Looking at the specific configuration, the 2 x 4 (2-bit input 4-bit output) decoder 50 receives the upper two bits (DH) of the 6-bit digital screen data, decodes it and outputs the final 4 bits. The 2 x 4 decoder 60 receives the lower 2 bits (DL) of the 6-bit digital screen data, decodes it, and outputs the final 4 bits. The 64-bit switch 70 selects and outputs four voltage level signals among the 64-bit voltage level signals according to the selection signals of the total 8 bits of the two decoders 50 and 60. In addition, the 4x1 multiplexer 80 selectively outputs any one of four voltage level signals according to the middle two bits (DM) of the 6-bit digital picture data. This signal drives one pixel of the LCD panel. At this time, it is obvious that 2 bits of the 6-bit digital screen data applied to the decoders 50 and 60 and the multiplexer 70 can be changed in actual implementation.

도 4는 도 3에 도시된 64비트 스위치(70)를 좀 더 상세히 설명하기 위한 구성 블록도이다.4 is a block diagram illustrating the 64-bit switch 70 illustrated in FIG. 3 in more detail.

도 4에 있어서, 64비트 스위치(70)는 두 개의 디코더(50, 60)로부터 디코딩된 8비트 데이터에 따라 64비트 전압 레벨 신호중 각각 16비트씩의 전압 레벨 신호를 입력받아 1비트 전압 레벨 신호를 선택 출력하는 4개의 16 x 1 멀티 플렉서(71, 73, 75, 77)로 구성되며, 따라서 최종 4비트의 전압 레벨 신호가 선택 출력된다.In FIG. 4, the 64-bit switch 70 receives 16-bit voltage level signals from among 64-bit voltage level signals according to 8-bit data decoded by two decoders 50 and 60 to receive 1-bit voltage level signals. It consists of four 16x1 multiplexers 71, 73, 75, 77 for selective output, so that the final four-bit voltage level signal is selectively output.

상기한 멀티 플렉서는 한 채널에 관한 것으로, 종래의 16개(반전신호 포함 32)의 인터페이스가 존재하나, 본 발명은 총 12개(반전신호 포함 24)의 인터페이스가 존재한다. 따라서, 하나의 채널만을 고려한다면 4개의 인터페이스 라인 수가 차이가 나지만 모든 채널을 고려하면 매우 큰 차이를 갖는다. 최근 들어 LCD 구동 회로는 점점 더 고집적화되고 소형화되고 있다. 따라서, 인터페이스 라인 수를 적게 가져 감으로써 칩 제작시 소스 드라이버의 폭 및 높이를 좀 더 작게 설계할 수 있으며, 소스 드라이버가 상당 부분의 회로 면적을 차지하므로 회로 면적 감소 효과가 크다.The multiplexer relates to one channel, and there are 16 conventional interfaces (32 including inverted signals), but the present invention has a total of 12 interfaces (24 including inverted signals). Therefore, if only one channel is considered, the number of four interface lines is different, but considering all channels, there is a very big difference. In recent years, LCD driving circuits have become increasingly integrated and miniaturized. Therefore, the width and height of the source driver can be designed to be smaller when the chip is manufactured by reducing the number of interface lines. Since the source driver occupies a large portion of the circuit area, the circuit area reduction effect is large.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하 여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

이상에서 살펴본 바와 같이, 본 발명에 따른 LCD 구동 회로의 멀티 플렉서는 구조적인 변경을 통해 종래에 비해 인터페이스 경로를 크게 줄일 수 있다. 따라서, LCD 구동 회로의 집적화 시 이러한 인터페이스 경로를 크게 줄임으로써, 고집적화 및 소형화가 가능함에 따라 비용을 절감시킬 수 있는 효과가 있다.As described above, the multiplexer of the LCD driving circuit according to the present invention can significantly reduce the interface path compared to the conventional through the structural change. Therefore, by greatly reducing such an interface path when the LCD driving circuit is integrated, high integration and miniaturization are possible, thereby reducing the cost.

Claims (3)

LCD 구동 회로 내의 64비트 전압 레벨 신호중 어느 하나를 선택 출력하기 위한 멀티 플렉서에 있어서,A multiplexer for selectively outputting any one of the 64-bit voltage level signals in the LCD driving circuit, 2비트의 제1 및 제2 입력 데이터를 각각 디코딩하고 이를 4비트의 제1 및 제2선택 데이터로서 출력하는 제1 및 제2디코더;First and second decoders for decoding two bits of first and second input data, respectively, and outputting them as four bits of first and second selection data; 상기 제1 및 제2선택 데이터에 따라 상기 64비트 전압 레벨 신호중 4비트 전압 레벨 신호를 선택 출력하는 스위치; 및A switch for selectively outputting a 4-bit voltage level signal among the 64-bit voltage level signals according to the first and second selection data; And 2비트의 제3 입력 데이터에 따라 상기 4비트 전압 레벨 신호중 어느 하나를 선택 출력하는 신호 선택 수단을 포함하는 것을 특징으로 하는 LCD 구동 회로의 멀티 플렉서.And a signal selecting means for selectively outputting any one of the four bit voltage level signals in accordance with two bits of third input data. 제1항에 있어서,The method of claim 1, 상기 제1, 제2 또는 제3 입력 데이터는 6비트 디지털 화면 데이터의 상위, 중간 및 하위 2비트 중 어느 하나인 것을 특징으로 하는 LCD 구동 회로의 멀티 플렉서.And wherein the first, second or third input data is any one of upper, middle and lower two bits of 6 bit digital screen data. 제1항에 있어서,The method of claim 1, 상기 스위치는 64비트 전압 레벨 신호중 각각 16비트 전압 레벨 신호를 각각 분할 입력받아 어느 한 비트를 상기 제1 및 제2입력 데이터에 따라 선택 출력하는 4개의 신호 선택 수단을 포함하는 것을 특징으로 하는 LCD 구동 회로의 멀티 플렉서.The switch includes four signal selection means for receiving a 16-bit voltage level signal of the 64-bit voltage level signal, respectively, and selectively outputs any one bit according to the first and second input data. Multiplexer of the circuit.
KR1020060002477A 2006-01-09 2006-01-09 Multiplexor of lcd driving circuit KR100705833B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060002477A KR100705833B1 (en) 2006-01-09 2006-01-09 Multiplexor of lcd driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060002477A KR100705833B1 (en) 2006-01-09 2006-01-09 Multiplexor of lcd driving circuit

Publications (1)

Publication Number Publication Date
KR100705833B1 true KR100705833B1 (en) 2007-04-09

Family

ID=38161427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060002477A KR100705833B1 (en) 2006-01-09 2006-01-09 Multiplexor of lcd driving circuit

Country Status (1)

Country Link
KR (1) KR100705833B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252240A (en) * 1996-03-14 1997-09-22 Toppan Printing Co Ltd Multiplexer
US6369790B1 (en) 1998-04-17 2002-04-09 Kabushiki Kaisha Toshiba Liquid crystal driving circuit and liquid crystal display system
KR100373349B1 (en) 2000-12-30 2003-02-25 주식회사 하이닉스반도체 Low power Source driver for LCD

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252240A (en) * 1996-03-14 1997-09-22 Toppan Printing Co Ltd Multiplexer
US6369790B1 (en) 1998-04-17 2002-04-09 Kabushiki Kaisha Toshiba Liquid crystal driving circuit and liquid crystal display system
KR100373349B1 (en) 2000-12-30 2003-02-25 주식회사 하이닉스반도체 Low power Source driver for LCD

Similar Documents

Publication Publication Date Title
US6097362A (en) Driver for liquid crystal display
US7821299B2 (en) Matrix decoder
US6344814B1 (en) Driving circuit
US7423572B2 (en) Digital-to-analog converter
US10984697B2 (en) Driving apparatus of display panel and operation method thereof
KR100763847B1 (en) LCD driver IC having double column structure
US7372381B2 (en) Programmable serializer for a video display
JP2007124606A (en) Apparatus for driving display panel and digital-to-analog converter thereof
US10460702B2 (en) Display pixel overdrive systems and methods
US7358873B2 (en) LVDS and TMDS dualfunction device
KR100716733B1 (en) Semiconductor Device and Method for Test it
US8743103B2 (en) Source driver utilizing multiplexing device and switching device
US20040164941A1 (en) LCD source driving circuit having reduced structure including multiplexing-latch circuits
KR100705833B1 (en) Multiplexor of lcd driving circuit
US7212037B2 (en) Multi-level shifter having small chip size and small current consumption
KR20120025777A (en) Deblocking filter and display device having the same
KR100611509B1 (en) Source driving circuit of a liquid crystal display device and method for driving source thereof
KR100593670B1 (en) Decoding circuit for selecting gradation voltage of source driver of thin film transistor liquid crystal display
JP2004279426A (en) Semiconductor integrated circuit and its testing method
US20090046047A1 (en) Source driving apparatus
JP5314478B2 (en) Display device
KR100405411B1 (en) Apparatus and method for controlling LCD of dual monitor
KR101035590B1 (en) Gamma correction circuit 0f display chip
KR100433222B1 (en) Device for transmitting data and liquid crystal display using the same
CN100498912C (en) Circuit arrangement of LCD gate pole driver

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110328

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee