KR100373349B1 - Low power Source driver for LCD - Google Patents

Low power Source driver for LCD Download PDF

Info

Publication number
KR100373349B1
KR100373349B1 KR20000086611A KR20000086611A KR100373349B1 KR 100373349 B1 KR100373349 B1 KR 100373349B1 KR 20000086611 A KR20000086611 A KR 20000086611A KR 20000086611 A KR20000086611 A KR 20000086611A KR 100373349 B1 KR100373349 B1 KR 100373349B1
Authority
KR
South Korea
Prior art keywords
output voltage
digital data
register
means
bits
Prior art date
Application number
KR20000086611A
Other languages
Korean (ko)
Other versions
KR20020058503A (en
Inventor
초대열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR20000086611A priority Critical patent/KR100373349B1/en
Publication of KR20020058503A publication Critical patent/KR20020058503A/en
Application granted granted Critical
Publication of KR100373349B1 publication Critical patent/KR100373349B1/en

Links

Abstract

PURPOSE: A low power LCD source driving circuit is provided to reduce power consumption using a multiplexer having a decoder. CONSTITUTION: A resistance element(200) generates a reference voltage. The reference voltage generated by the resistance element(200) is applied to a buffer(203). A register(201) stores an external input digital data. A multiplexer(202) includes a decoder. The decoder selects and outputs one among output voltages of the buffer(203) according to an output signal from the register(201). The decoder decodes upper bit data among the digital data from the register(201). A switch selects a corresponding voltage among output voltages from the buffer(203). A multiplexing section selects and outputs one among output signals of the switch according to lower bit data as the reference voltage. A reference voltage corresponding to the external input digital data is an LCD panel to drive an LCD panel.

Description

저전력 엘씨디 소오스 구동회로{Low power Source driver for LCD} A low-power LCD source driver circuit {Low power Source driver for LCD}

본 발명은 액정표시소자에 관한 것으로서, 보다 구체적으로는 디코더가 혼합된 멀티플렉서를 이용하여 소비전력을 감소시킬 수 있는 LCD 소오스 드라이버에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly to a LCD source driver with the decoder can reduce the power consumption by using a mixed multiplexer.

LCD 구동회로중 디지털 입력신호를 아날로그 전압으로 변환하여 LCD에 표시하여 주는 회로가 LCD 소오스 구동회로이다. Converting a digital input signal of a LCD driver circuit to an analog voltage by a circuit, which displays on the LCD the LCD source driver circuit. LCD 소오스 구동회로에는 LCD 에 전압을 주어진 시간에 구동하기 위해 앰프가 버퍼의 역할을 한다. A source driving circuit, the LCD acts as a buffer amplifier to drive a given voltage to the LCD time.

도 1은 종래의 LCD 소오스 구동회로의 구성도를 도시한 것이다. Figure 1 shows a block diagram of a conventional LCD source driver circuit. 도 1을 참조하면, 종래의 LCD 구동회로는 입력되는 디지털 데이터를 저장하기 위한 레지스터(101)와, 상기레지스터(101)로부터 전달되는 디지털 데이터에 따라 저항열(100)의 다수의 전압중 하나를 선택하기 위한 멀티플렉서(102)와, 상기 멀티플렉서(102)에 의해 선택된 전압을 LCD 패널로 제공하기 위한 버퍼(103)를 구비한다. To 1, the conventional LCD drive circuit is one of a plurality of voltage of the resistance heating (100) in accordance with the digital data transmitted from the register 101, the register 101 for storing the digital data input and a multiplexer 102 for selection, and a buffer 103 for providing the voltage selected by the multiplexer 102 to the LCD panel.

상기한 바와같은 종래의 LCD 구동회로는 외부로부터 디지털 데이터가 입력되면, 입력된 디지털 데이터가 레지스터(101)에 저장되고, 멀티플렉서(102)는 상기 저항열(100)의 다수의 전압중 해당하는 하나를 선택하여 버퍼(103)로 제공한다. When conventional in LCD driver circuit as described above, the digital data is inputted from outside, the input digital data is stored in the register 101, the multiplexer 102 is one that corresponds to a number of the voltage of the resistance heat 100 select the samples to provide a buffer 103.

이때, 저항열(100)과 LCD 의 캐패시터성분으로 이루어지는 지연시간에 의해 선택된 저항열(100)의 전압으로 되기까지 시간이 걸리게 되는데, 종래에는 멀티플렉서(102)와 LCD 패널(도면상에는 도시되지 않음)사이에 앰프로 구성된 상기 버퍼(103)를 배열하여, 시간을 감소시켜 준다. At this time, the resistance heating (100) and until the voltage of the resistance heat 100 is selected by the delay time consisting of a capacitor element of the LCD there is takes time, in the prior art, (not shown formed on the figure) the multiplexer 102 and the LCD panel by arranging the buffer 103 consisting of the amplifier in between, it reduces the time.

그러나, 상기 버퍼가 출력되는 채널마다 모두 배열되어야 하므로, 채널이 늘어나게 됨에 따라 그에 비례하여 전력소모가 늘어나는 문제점이 있었다. However, since all be arranged for each channel at which the output buffer, there is a problem as the channel increases proportionally increasing the power consumption.

본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 디코더수단을 구비한 멀티플렉서를 사용하여 소비전력을 감소시킬 수 있는 LCD 소오스 구동회로를 제공하는데 그 목적이 있다. The present invention for solving the problems of the prior art as described above, using a multiplexer having a decoder means for providing a LCD source driver circuit which can reduce power consumption it is an object.

도 1은 종래의 LCD 소오스 구동회로의 구성도, Figure 1 is a block diagram of a conventional LCD source driver circuit;

도 2은 본 발명의 실시예에 따른 LCD 소오스 구동회로의 구성도, Figure 2 is a structural view of a LCD source driver circuit according to an embodiment of the present invention,

도 3은 도 2의 본 발명의 LCD 소오스 구동회로에 있어서, 멀티플렉서의 상세 구성도, Figure 3 is according to a LCD source driver circuit of the invention of Figure 2, the detailed structure of the multiplexer,

도 4는 도 3의 멀티플렉서 회로의 일예, Figure 4 is an example of a multiplexer circuit of Figure 3,

*도면의 주요부분에 대한 부호의 설명* * Description of the Related Art *

201 : 레지스터 203 : 버퍼 201: register 203: buffer

203 : 디코더가 혼합된 멀티플렉서 203: The decoder mixture multiplexer

200 : 저항열 301 : 디코더 200: Heat resistance 301: decoder

302 : 스위치 303 : 멀티플렉서 302: switch 303: the multiplexer

이와 같은 목적을 달성하기 위한 본 발명은 외부로부터 인가되는 소정비트의 디지털 데이터를 저장하기 위한 레지스터와; The present invention for achieving the object, the registers and for storing the digital data of the predetermined number of bits applied from the outside; 저항열로부터 제공되는 다수의 출력전압을 입력하기 위한 버퍼와; Buffer for inputting a plurality of output voltages provided by the resistor string; 상기 레지스터에 저장된 디지털 데이터중 상위비트의 데이터를 디코딩하여 상기 버퍼로부터 다수의 출력전압중 소정의 출력전압만을 선택하고, 상기 레지스터에 저장된 디지털 데이터중 하위비트의 데이터에 의해 상기 소정의 출력전압중 해당하는 하나의 출력전압만을 선택하여 액정패널로 제공하기 위한 디코더수단을 구비한 멀티플렉서로 이루어지는 LCD 의 소오스 구동회로를 제공하는 것을 특징으로 한다. By selection decodes the data of the upper bits of the digital data stored in the register only a predetermined output voltage of a plurality of the output voltage from the buffer, and the lower bit data of the digital data stored in the register corresponding one of the predetermined output voltage selecting only one of the output voltage and is characterized in that provided in the source driver circuit of an LCD made of a multiplexer comprising a decoder means for providing a liquid crystal panel.

상기 디코더수단을 구비한 멀티플렉서는 상기 레지스터에 저장된 디지털 데이터중 상위비트의 데이터를 디코딩하기 위한 디코더수단과; A multiplexer provided with the decoder means, decoder means for decoding the data from the upper bits of the digital data stored in the register and; 상기 디코더수단의 출력 디코딩신호에 의해 상기 버퍼로부터 다수의 출력전압중 소정의 출력전압만을 선택하는 스위치수단과; Switch means for decoding the signal by the output of said decoder means for selecting only a predetermined output voltage of a plurality of the output voltage from the buffer; 상기 레지스터에 저장된 디지털 데이터중 하위비트의 데이터에 의해 상기 스위치를 통해 출력되는 소정의 출력전압중 해당하는 하나의 출력전압만을 선택하여 액정패널로 제공하기 위한 멀티플렉서수단으로 이루어진다. And by the low-order bit data of the digital data stored in the register selects only one of the output voltage of the predetermined output voltage outputted through said switch comprises a multiplexer means for providing the liquid crystal panel.

상기 디코더수단은 상기 레지스터로부터 출력되는 6비트의 디지털 데이터중상위 3비트의 디지털 데이터를 디코딩하는 3 to 8 디코더로 구성되고, 상기 스위치수단은 64개의 스위치로 구성되어 상기 3 to 8 디코더로부터 출력되는 디코딩출력에 의해 8개의 스위치가 동시에 선택되어, 상기 버퍼의 64개의 출력전압중 8개의 출력전압을 상기 멀티플렉서수단으로 제공한다. Said decoder means is comprised of a 3 to 8 decoder for decoding digital data from the higher-order 3 bits of the digital data of 6 bits outputted from the register, it said switch means is composed of the 64 switch output from the 3 to 8 decoder the eight switches are simultaneously selected by the decoded output, and provides eight output voltage of the output voltage of the buffer 64 to the multiplexer means. 상기 멀티플렉서 수단은 상기 레지스터로부터 출력되는 6비트의 디지털 데이터중 하위 3비트의 디지털 데이터에 의해 상기 스위치수단으로부터 인가되는 8개의 출력전압중 해당하는 하나의 출력전압을 선택하여 액정패널로 제공하기 위한 8 to 1 멀티플렉서로 구성된다. The multiplexer means 8 for providing a liquid crystal panel and by the digital data of the lower three bits of the digital data of 6 bits outputted from the registers select one of an output voltage corresponding to the eight output voltage applied by the switching means It consists to 1 multiplexer.

또한, 본 발명은 외부로부터 인가되는 소정비트의 디지털 데이터를 저장하기 위한 레지스터와; Further, the present invention provides a register for storing the digital data of the predetermined number of bits applied from the outside; 저항열로부터 제공되는 다수의 출력전압을 입력하기 위한 버퍼와; Buffer for inputting a plurality of output voltages provided by the resistor string; 상기 레지스터에 저장된 디지털 데이터중 소정의 상위비트의 데이터를 디코딩하기 위한 디코딩수단과; Decoding means for decoding the predetermined data of the upper bits of the digital data stored in the register and; 상기 디코딩수단의 출력 디코딩출력신호에 의해 상기 버퍼로부터의 다수의 출력전압중 소정의 출력전압만을 선택하기 위한 스위치수단과; By decoding the output signal output from the decoding means and the switch means for selecting only a predetermined output voltage of a plurality of output voltage from the buffer; 상기 레지스터에 저장된 디지털 데이터중 하위비트의 데이터에 의해 스위치수단으로부터 제공되는 상기 소정의 출력전압중 해당하는 하나의 출력전압만을 선택하여 액정패널로 제공하기 위한 멀티플렉서로 이루어지는 LCD 의 소오스 구동회로를 제공하는 것을 특징으로 한다. And by the low-order bit data of the digital data stored in the register selects only one of the output voltage corresponding to the above predetermined output voltage to be provided from the unit switches to provide an LCD with a source driving circuit constituted by a multiplexer for providing the liquid crystal panel and that is characterized.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 일 실시예를 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다. With reference to the accompanying drawings, one embodiment according to the present invention in order to illustrate the present invention and more specifically it will be described in detail with.

도 2는 본 발명의 실시예에 따른 LCD 소오스 구동회로의 블록구성도를 도한 것이다. 2 is a block diagram of an excessive source to the LCD drive circuit according to an embodiment of the invention.

도 2를 참조하면, 본 발명의 실시예에 따른 LCD 소오스 구동회로는 기준전압을 발생하기 위한 저항열(200)과, 상기 저항열(200)로부터 기준전압이 인가되는 버퍼(203)와; 2, the source and the LCD drive circuit is thermal resistance (200) and a buffer 203 which is a reference voltage from the thermal resistance (200) is for generating a reference voltage according to an embodiment of the present invention; 외부로부터 입력되는 데지탈 데이터를 저장하기 위한 레지스터(201)와, 상기 레지스터(201)로부터의 출력신호에 따라 상기 버퍼(203)의 출력전압중 하나를 선택하여 출력하는 디코더수단을 구비한 멀티플렉서(202)를 구비한다. In accordance with the output signals from the register 201 for storing a DES deionized data inputted from the outside, the register 201, a multiplexer comprising a decoder means for selecting and outputting one of the output voltage of the buffer 203 ( 202) and a.

상기한 바와같은 구성을 갖는 본 발명의 LCD 소오스 드라이버 구동회로의 동작을 설명하면 다음과 같다. The operation of the source driver to the LCD drive circuit of the present invention having such a configuration described above as follows.

먼저, 저항열(200)에 의해 발생되는 기준전압이 버퍼(203)로 제공되고, 버퍼(203)는 상기 저항열(200)로부터 인가된 기준전압을 디코더수단을 구비한 멀티플렉서(202)로 제공한다. First, the reference voltage generated by the resistance heat 200 is provided to a buffer 203, buffer 203 provides a reference voltage applied from the resistance heat 200 to a multiplexer 202 having a decoder means do.

상기 레지스터(201)는 외부로부터 인가되는 디지털 데이터를 저장하고, 멀티플렉서(202)는 상기 레지스터(201)에 저장된 디지털 데이터를 입력하여 상기 버퍼(203)로부터 제공되는 출력전압중 하나를 상기 디지털 데이터에 따라 선택한다. The register 201 stores the digital data applied from the outside, and a multiplexer 202 to the digital data wherein one of the output voltage supplied from the buffer 203 to the input digital data stored in the register 201 It is selected in accordance with. 따라서, 외부로부터 입력되는 디지털 데이터에 해당하는 기준전압을 LCD 패널(도면상에는 도시되지 않음)로 제공하여 LCD 패널을 구동하도록 한다. Thus, by providing a reference voltage corresponding to the digital data input from the external to the LCD panel (not shown formed on the drawing) and to drive the LCD panel.

상기한 바와같은 본 발명의 LCD 소오스 드라이버에서는 상기 버퍼(203)가 동작할 때 멀티플렉서(202)의 저항성분과 LCD의 캐패시터성분에 의한 지연시간이 발생하개 되므로, 멀티플렉서의 저항을 줄이기 위하여 도 3에 도시된 바와같은 디코더수단을 구비한 멀티플렉서(203)를 사용한다. Since the LCD source driver of the present invention as described above, the delay time due to the capacitor component of the resistive division LCD of the multiplexer 202 when the buffer 203, the operation occurs one, shown in Figure 3 in order to reduce the resistance of the multiplexer use of a multiplexer 203 having a decoder unit as shown.

도 3을 참조하면, 본 발명의 LCD 소오스 드라이버에 있어서, 디코더수단을구비한 멀티플렉서(202)는 레지스터(201)로부터 출력되는 디지털 데이터중 소정비트의 상위비트 데이타를 입력하여 디코딩하기 위한 디코더수단(301)과, 상기 디코더(310)의 출력신호에 따라 상기 버퍼(203)로부터 출력되는 출력전압중 해당하는 전압을 선택하기 위한 스위치수단(302)와, 상기 레지스터(201)로부터 출력되는 디지털 데이터중 소정비트의 하위비트 데이타를 입력하여 상기 스위치수단(302)으로부터 출력되는 전압중 해당하는 하나를 상기 하위비트의 데이터에 따라 선택하이 기준전압으로서 액정패널에 인가하기 위한 멀티플렉서수단(303)을 구비한다. Referring to Figure 3, in the LCD source driver of the present invention, a multiplexer 202 having a decoder means receives input of a high-order bit data of a predetermined bit of the digital data output from the register 201, a decoder means for decoding ( 301) and, with the switch means (302) for selecting a voltage corresponding of the output voltage outputted from the buffer 203 in accordance with an output signal of the decoder 310, the digital data output from the register 201 of the includes a multiplexer means (303) for applying to the liquid crystal panel as an optional high reference voltage according to one the data of the lower bits of the input to the low-order bit data of a predetermined number of bits corresponding one of the voltage output from the switch means 302 .

도 4는 도 3의 본 발명의 디코더수단을 구비한 멀티플렉서 회로의 일예를 도시한 것이다. Figure 4 illustrates an example of a multiplexer circuit with the decoder means of the present invention of FIG.

도 4를 참조하면, 디코더수단(301)은 3 to 8 디코더로 구성되어, 상기 레지스터(201)로부터 출력되는 6비트의 디지털 데이터중 상위 3비트의 디지털 데이터(A5, A4, A3)를 입력하여 3 to 8 디코딩하여 상기 스위치수단(302)으로 제공한다. Referring to Figure 4, to enter the decoder means 301 3 consists to 8 decoder, and the register 201, the digital data (A5, A4, A3) of the 6-bit higher-order 3 bits of the digital data of the output from the 3 to 8 the decoding will be provided to the switching means (302).

상기 스위치수단(302)는 64개의 스위치로 구성되어, 상기 버퍼(203)로부터 제공되는 64비트의 출력신호중에서 상기 디코더수단(301)의 3 to 8 디코더의 디코딩 출력신호에 의해 8개의 출력신호만을 선택하여 상기 멀티플렉서수단(303)으로 전달한다. The switch means 302 is composed of 64 switches, only the eight output signals by decoding the output signal of the 3 to 8 decoder of the decoder unit 301 from the output signal of 64 bits supplied from the buffer 203 selected to be transmitted to the multiplexer means (303).

상기 멀티플렉서수단(303)은 8 to 1 멀티플렉서로 구성되어, 상기 레지스터(201)로부터 출력되는 6비트의 디지털 데이터중 하위 3비트의 디지털 데이터(A2, A1, A0)를 입력하여 상기 스위치수단(302)으로부터의 8개의 출력전압을 상기 디지털 데이터(A2, A1, A0)에 따라서 해당하는 하나의 전압을 선택하여 기준전압으로서 액정패널로 제공한다. The multiplexer unit 303 is 8 to 1 multiplexer composed of, by inputting digital data (A2, A1, A0) of the lower 3 bits of the digital data of 6 bits outputted from the register 201 is a means wherein the switch (302 ) to select one of the eight voltage corresponding to the output voltage according to the digital data (A2, A1, A0) from the samples to provide a liquid crystal panel as a reference voltage.

상기한 바와같은 구성을 갖는 본 발명의 디코더수단을 구비한 멀티플렉서(202)의 동작을 설명하면 다음과 같다. The operation of the multiplexer 202 is provided with the decoder means of the present invention having a configuration as described above, as follows.

외부로부터 인가되어 레지스터(201)에 저장된 6비트의 데이터중 3비트의 데이터(A5, A4, A3)는 디코더수단(301)인 3 to 8 디코더에 인가되고, 3 to 8 디코더는 상기 상위 3비트의 디지털 데이터(A5, A4, A3)를 디코딩하여 8개의 디코딩 출력신호를 발생한다. Is is a three-bit data of the 6-bit data stored in the register 201 from the outside (A5, A4, A3) is applied to a 3 to 8 decoder, the decoder means (301), 3 to 8 decoder is the higher-order 3 bits to the digital data (A5, A4, A3) decoded to generate the eight decoded output signal.

상기 3 to 8 디코더의 8개의 디코딩 출력신호는 스위치수단(302)으로 제공되어 상기 64개의 스위치중 8개의 스위치를 동시에 연결한다. 8 decoding the output signal of the 3 to 8 decoder is provided with switch means (302) connects the eight switches of the switch 64 at the same time. 따라서, 상기 버퍼(203)로부터 출력되는 64비트의 출력전압중 8개의 출력전압이 선택되어 상기 멀티플렉서수단(303)으로 제공된다. Thus, the eight output voltage of the output voltage of the 64-bit output from the buffer 203 is selected and provided to the multiplexer means (303).

상기 멀티플렉서수단(303)은 상기 레지스터(201)로부터의 6비트 디지털 데이터중 3비트의 하위 데이터(A2, A1, A0)를 입력하여 상기 스위치수단(302)을 통해 인가되는 8개의 버퍼출력전압중 하나를 선택하여 출력채널로 제공된다. The multiplexer means 303 of the eight buffer output voltage is applied through the switch means 302 to input the sub-data (A2, A1, A0) of the 6-bit digital data of the three bits from the register 201 select one to be provided to the output channel. 따라서, 액정패널에는 소정의 전압이 인가되어 구동되어진다. Therefore, the liquid crystal panel is driven is applied to a predetermined voltage.

상기한 바와같은 본 발명의 LCD 소오스 구동회로는 예를 들어 M 비트의 디지털 데이터와 N개의 채널을 갖는 LCD 소오스 드라이버에 적용하면 상기 버퍼(203)를 구성하는 앰프에서 소모하는 전류를 M/N 만큼 감소시킬 수 있다. A LCD source driver circuit of the present invention as described above, for example, when applied to the LCD source driver with the digital data of M bits and N-channel current for consumption in the amplifier constituting the buffer (203) M / N by It can be reduced.

상기한 바와같은 본 발명의 LCD 구동회로에 따르면, 종래의 멀티플렉서와 출력채널사이에 연결되는 앰프로 구성된 버퍼를 저항열과 멀티플렉서사이에 연결하여 상기 버퍼를 구성하는 앰프의 소모전력을 감소시킬 수 있다. According to the LCD driving circuit of the present invention as described above, it is possible to connect a buffer consisting of amplifiers connected between a conventional multiplexer with the output channel between the resistance heat and a multiplexer to reduce the power consumption of the amplifier constituting the buffer.

또한, 본 발명의 LCD 구동회로에서는 종래의 멀티플렉싱기능만 하는 멀티플렉서대신에 디코더기능을 구비한 멀티플렉서를 사용함으로써 멀티플렉서의 저항을 줄여 지연시간을 감소시킬 수 있다. Further, in the LCD driver circuit of the present invention can reduce the delay time by reducing the resistance of the multiplexer by using a multiplexer having a decoder in place of a multiplexer for multiplexing only the conventional function.

게다가 본 발명의 LCD 구동회로를 소형게임기나 휴대용 단말기 등에 사용되는 6비트 LCD 소오스 구동회로에 적용하면 상기의 효과는 더욱더 커진다. In addition, when applied to the LCD drive circuit of the present invention to a 6-bit LCD source driver circuit used in a compact game machine or a mobile terminal of the effect is even more increased.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Wherein in a preferred embodiment has been with reference to describe, to vary the invention within the scope not departing from the spirit and scope of the invention as set forth in the claims below are those skilled in the art modifications and variations of the present invention it will be appreciated that it can be.

Claims (12)

  1. 외부로부터 인가되는 소정비트의 디지털 데이터를 저장하기 위한 레지스터와; A register for storing the digital data of the predetermined number of bits applied from the outside;
    저항열로부터 제공되는 다수의 출력전압을 입력하기 위한 버퍼와; Buffer for inputting a plurality of output voltages provided by the resistor string;
    상기 레지스터에 저장된 디지털 데이터중 상위비트의 데이터를 디코딩하여 상기 버퍼로부터 다수의 출력전압중 소정의 출력전압만을 선택하고, 상기 레지스터에 저장된 디지털 데이터중 하위비트의 데이터에 의해 상기 소정의 출력전압중 해당하는 하나의 출력전압만을 선택하여 액정패널로 제공하기 위한 디코더수단을 구비한 멀티플렉서로 이루어지는 것을 특징으로 하는 LCD 의 소오스 구동회로. By selection decodes the data of the upper bits of the digital data stored in the register only a predetermined output voltage of a plurality of the output voltage from the buffer, and the lower bit data of the digital data stored in the register corresponding one of the predetermined output voltage a source driving circuit of the LCD, it characterized in that comprise a multiplexer having a decoder means for providing a liquid crystal panel to select a single output voltage.
  2. 제1항에 있어서, 상기 디코더수단을 구비한 멀티플렉서는 The method of claim 1, wherein a multiplexer is provided with the decoder means
    상기 레지스터에 저장된 디지털 데이터중 상위비트의 데이터를 디코딩하기 위한 디코더수단과; Decoder means for decoding the data from the upper bits of the digital data stored in the register and;
    상기 디코더수단의 출력 디코딩신호에 의해 상기 버퍼로부터 다수의 출력전압중 소정의 출력전압만을 선택하는 스위치수단과; Switch means for decoding the signal by the output of said decoder means for selecting only a predetermined output voltage of a plurality of the output voltage from the buffer;
    상기 레지스터에 저장된 디지털 데이터중 하위비트의 데이터에 의해 상기 스위치를 통해 출력되는 소정의 출력전압중 해당하는 하나의 출력전압만을 선택하여 액정패널로 제공하기 위한 멀티플렉서수단으로 이루어지는 것을 특징으로 하는 LCD소오스 구동회로. LCD source driver circuit, characterized in that by the lower-bit data of the digital data stored in the register comprising a multiplexor means for providing the liquid crystal panel in only the selected one of the output voltage corresponding to one predetermined output voltage outputted through the switch in.
  3. 제2항에 있어서, 상기 레지스터는 6비트의 디지털 데이터를 저장하고, 상기 버퍼는 64개의 출력전압을 제공하는 것을 특징으로 하는 LCD 소오스 구동회로. The method of claim 2, wherein the register stores the digital data of 6 bits, and a LCD source driver circuit, characterized in that the buffer provides 64 output voltage.
  4. 제3항에 있어서, 상기 버퍼는 앰프로 구성되는 것을 특징으로 하는 LCD 소오스 구동회로. The method of claim 3 wherein the buffer is a LCD source driver circuit, characterized in that consisting of the amplifier.
  5. 제3항에 있어서, 상기 디코더수단은 상기 레지스터로부터 출력되는 6비트의 디지털 데이터중 상위 3비트의 디지털 데이터를 디코딩하는 3 to 8 디코더로 구성되는 것을 특징으로 하는 LCD 소오스 구동회로. 4. The method of claim 3 wherein the decoder means is a LCD source driver circuit being configured as a 3 to 8 decoder for decoding digital data from the higher-order 3 bits of the digital data of 6 bits outputted from the register.
  6. 제5항에 있어서, 상기 스위치수단은 64개의 스위치로 구성되어 상기 3 to 8 디코더로부터 출력되는 디코딩출력에 의해 8개의 스위치가 동시에 선택되어, 상기 버퍼의 64개의 출력전압중 8개의 출력전압을 상기 멀티플렉서수단으로 제공하는 것을 특징으로 하는 LCD 소오스 구동회로. The method of claim 5, wherein the switch means is an eight switches simultaneously selected by the decoded output is composed of the 64 switch output from the 3 to 8 decoder, and the eight output voltage of 64 output voltage of the buffer a LCD source driver circuit, characterized in that provided by multiplexer means.
  7. 제6항에 있어서, 상기 멀티플렉서 수단은 상기 레지스터로부터 출력되는 6비트의 디지털 데이터중 하위 3비트의 디지털 데이터에 의해 상기 스위치수단으로부터 인가되는 8개의 출력전압중 해당하는 하나의 출력전압을 선택하여 액정패널로 제공하기 위한 8 to 1 멀티플렉서로 구성되는 것을 특징으로 하는 LCD 소오스 구동회로. 7. The method of claim 6 wherein the multiplexer means is the liquid crystal to the digital data of 6 bits outputted from the register by the digital data of the lower three bits select one of an output voltage corresponding to the eight output voltage applied by the switching means a LCD source driver circuit, characterized in that consisting of 8 to 1 multiplexor for providing to the panel.
  8. 외부로부터 인가되는 소정비트의 디지털 데이터를 저장하기 위한 레지스터와; A register for storing the digital data of the predetermined number of bits applied from the outside;
    저항열로부터 제공되는 다수의 출력전압을 입력하기 위한 버퍼와; Buffer for inputting a plurality of output voltages provided by the resistor string;
    상기 레지스터에 저장된 디지털 데이터중 소정의 상위비트의 데이터를 디코딩하기 위한 디코딩수단과; Decoding means for decoding the predetermined data of the upper bits of the digital data stored in the register and;
    상기 디코딩수단의 출력 디코딩출력신호에 의해 상기 버퍼로부터의 다수의 출력전압중 소정의 출력전압만을 선택하기 위한 스위치수단과; By decoding the output signal output from the decoding means and the switch means for selecting only a predetermined output voltage of a plurality of output voltage from the buffer;
    상기 레지스터에 저장된 디지털 데이터중 하위비트의 데이터에 의해 스위치수단으로부터 제공되는 상기 소정의 출력전압중 해당하는 하나의 출력전압만을 선택하여 액정패널로 제공하기 위한 멀티플렉서로 이루어지는 것을 특징으로 하는 LCD 의 소오스 구동회로. A source driving circuit of the LCD, characterized in that the by the low-order bit data of the digital data stored in the register selects only one of the output voltage corresponding to the above predetermined output voltage to be provided from the unit switch comprises a multiplexer for providing the liquid crystal panel in.
  9. 제8항에 있어서, 상기 레지스터는 6비트의 디지털 데이터를 저장하고, 상기 버퍼는 64개의 출력전압을 제공하는 것을 특징으로 하는 LCD 소오스 구동회로. 9. The method of claim 8 wherein the register stores the digital data of 6 bits, and a LCD source driver circuit, characterized in that the buffer provides 64 output voltage.
  10. 제9항에 있어서, 상기 디코더수단은 상기 레지스터로부터 출력되는 6비트의 디지털 데이터중 상위 3비트의 디지털 데이터를 디코딩하는 3 to 8 디코더로 구성되는 것을 특징으로 하는 LCD 소오스 구동회로. 10. The method of claim 9, wherein the decoder means is a LCD source driver circuit being configured as a 3 to 8 decoder for decoding digital data from the higher-order 3 bits of the digital data of 6 bits outputted from the register.
  11. 제10항에 있어서, 상기 스위치수단은 64개의 스위치로 구성되어 상기 3 to 8 디코더로부터 출력되는 디코딩출력에 의해 8개의 스위치가 동시에 선택되어, 상기 버퍼의 64개의 출력전압중 8개의 출력전압을 상기 멀티플렉서수단으로 제공하는 것을 특징으로 하는 LCD 소오스 구동회로. 11. The method of claim 10, wherein the switch means is an eight switches simultaneously selected by the decoded output is composed of the 64 switch output from the 3 to 8 decoder, and the eight output voltage of 64 output voltage of the buffer a LCD source driver circuit, characterized in that provided by multiplexer means.
  12. 제11항에 있어서, 상기 멀티플렉서 수단은 상기 레지스터로부터 출력되는 6비트의 디지털 데이터중 하위 3비트의 디지털 데이터에 의해 상기 스위치수단으로부터 인가되는 8개의 출력전압중 해당하는 하나의 출력전압을 선택하여 액정패널로제공하기 위한 8 to 1 멀티플렉서로 구성되는 것을 특징으로 하는 LCD 소오스 구동회로. 12. The method of claim 11, wherein the multiplexer means is the liquid crystal to the digital data of 6 bits outputted from the register by the digital data of the lower three bits select one of an output voltage corresponding to the eight output voltage applied by the switching means a LCD source driver circuit, characterized in that consisting of 8 to 1 multiplexor for providing to the panel.
KR20000086611A 2000-12-30 2000-12-30 Low power Source driver for LCD KR100373349B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20000086611A KR100373349B1 (en) 2000-12-30 2000-12-30 Low power Source driver for LCD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20000086611A KR100373349B1 (en) 2000-12-30 2000-12-30 Low power Source driver for LCD

Publications (2)

Publication Number Publication Date
KR20020058503A KR20020058503A (en) 2002-07-12
KR100373349B1 true KR100373349B1 (en) 2003-02-25

Family

ID=27689599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20000086611A KR100373349B1 (en) 2000-12-30 2000-12-30 Low power Source driver for LCD

Country Status (1)

Country Link
KR (1) KR100373349B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705833B1 (en) 2006-01-09 2007-04-03 엘지전자 주식회사 Multiplexor of lcd driving circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101081356B1 (en) 2009-10-27 2011-11-08 주식회사 실리콘웍스 Liquid Crystal Display Panel Driving Circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705833B1 (en) 2006-01-09 2007-04-03 엘지전자 주식회사 Multiplexor of lcd driving circuit

Also Published As

Publication number Publication date
KR20020058503A (en) 2002-07-12

Similar Documents

Publication Publication Date Title
KR100263672B1 (en) Apparatus for address transition supporting of varable page size
US20020039090A1 (en) Liquid crystal driving circuit and load driving circuit
US4038564A (en) Multi-level voltage selection circuit
CN1288617C (en) Data driving device and method for liquid crystal display
EP1465147A2 (en) Drive circuit for display apparatus with selective inactivation of amplifier units for reducing power consumption
JP4359504B2 (en) Simplified multi-output digital-to-analog converter for flat panel displays
US8330690B2 (en) Gamma control circuit and method thereof
CN1213395C (en) Signal wire drive circuit, image display device and shifting apparatus
KR100304502B1 (en) Source driver circuit of liquid crystal display
US20060017683A1 (en) Display device, method for driving the same, and portable terminal apparatus using the same
CN1127215C (en) Low power liquid crystal display driver
US7385545B2 (en) Reduced component digital to analog decoder and method
US7268763B2 (en) Method for driving display and drive circuit for display
KR930703685A (en) Shift is used as a select line scanner for a liquid crystal display register
KR100561979B1 (en) Circuit for driving self-emitting display device
US6750839B1 (en) Grayscale reference generator
KR970071449A (en) Method of driving a liquid crystal display device
KR20000000788A (en) Thin-film transistor liquid crystal display(tft-lcd) driving circuit
TW417077B (en) Liquid crystal driving circuit and liquid crystal display device
KR20020019425A (en) Multi-format active matrix displays
JPH07181917A (en) Method for controlling microchip fluorescent display and device therefore
KR940024650A (en) Active matrix liquid crystal display device
KR20030095356A (en) Drive circuit, electrooptical device and driving method thereof
KR970066680A (en) A liquid crystal display device
KR970006862B1 (en) Driving circuit for a display apparatus and the same device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 17