KR100703508B1 - 디지털 타임 스위치를 구비하는 디지털 교환기 시스템 - Google Patents

디지털 타임 스위치를 구비하는 디지털 교환기 시스템 Download PDF

Info

Publication number
KR100703508B1
KR100703508B1 KR1020010010606A KR20010010606A KR100703508B1 KR 100703508 B1 KR100703508 B1 KR 100703508B1 KR 1020010010606 A KR1020010010606 A KR 1020010010606A KR 20010010606 A KR20010010606 A KR 20010010606A KR 100703508 B1 KR100703508 B1 KR 100703508B1
Authority
KR
South Korea
Prior art keywords
time switch
digital
cpu board
main cpu
switch
Prior art date
Application number
KR1020010010606A
Other languages
English (en)
Other versions
KR20020069985A (ko
Inventor
조정래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010010606A priority Critical patent/KR100703508B1/ko
Publication of KR20020069985A publication Critical patent/KR20020069985A/ko
Application granted granted Critical
Publication of KR100703508B1 publication Critical patent/KR100703508B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08—Time only switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

본 발명은 음성 및 신호 교환에 사용되고 기본 시스템의 메인 CPU 보드에 장착된 디지털 타임 스위치를 구비하는 디지털 교환기 시스템에 있어서, 상기 디지털 타임 스위치는 기본 시스템을 지원하기 위해 메인 타임 스위치 및 증설 시스템을 지원하기 위해 자식 타임 스위치와, 공통 자원 타임 스위치를 구비하며, 상기 기본 시스템의 라인 카드가 타임 스위치를 요구하는 경우에는, 상기 기본 시스템의 메인 CPU 보드에 바이패스되어 상기 메인 타임 스위치에 의해 메인 CPU 보드의 상기 공통 자원 타임 스위치에 접속하고, 상기 증설 시스템의 라인 카드가 타임 스위치를 요구하는 경우에는 상기 증설 시스템의 슬레이브 CPU 보드에 바이패스되고 메인 CPU 보드의 자식 타임 스위치에 전달된 후 메인 CPU 보드의 공통 자원 타임 스위치에 접속하는 것을 특징으로 한다.
디지털 타임 스위치, 랙

Description

디지털 타임 스위치를 구비하는 디지털 교환기 시스템{DIGITAL EXCHANGING SYSTEM HAVING A DIGITAL TIME SWITCH}
도 1은 본 발명에 따른 교환 시스템의 랙 구조를 나타낸 도면,
도 2는 본 발명에 따른 타임 스위치의 전체 구성을 나타내는 도면,
도 3은 기본 시스템의 타임 스위치의 구성을 나타내는 도면,
도 4는 시스템의 회선 증설이 이루어진 경우의 확장 시스템 타임 스위치의 구성을 나타낸 도면,
도 5는 자식 타임 스위치의 구성을 나타내는 도면.
본 발명은 디지털 타임 스위치에 관한 것으로, 특히 디지털 교환기에서 사용되는 디지털 타임 스위치에 관한 것이다.
디지털 타임 스위치는 PABX(Private Automatic Branch Exchange), 키 시스템의 디지털 교환기에서 음성 및 신호 교환에 널리 사용되고 있는 회로이다. 이 타 임 스위치의 설계는 이러한 시스템에서 중요한 자리를 차지하고 있다. PABX나 대용량 키 시스템에는 소용량, 중용량 키 시스템에서 보다 회선수가 많기 때문에 타임 스위치를 보다 많이 사용한다.
종래 타임 스위치 회로는 단위 시스템의 메인 타임 스위치가 전체 시스템의 회선 용량을 고려하여 기본 시스템에 실장된 형태로 회선 용량이 증설될 때마다 증설되는 시스템에 메인 타임 스위치가 고정 구조로 장착되는 구조를 갖는다.
이러한 메인 타임 스위치가 단위 시스템에 대해 고정된 수량을 제공하기 때문에, 실제로 증설되는 회선보다 타임 스위치가 더 많이 제공되게 된다. 이에 따라 고가의 타임 스위치는 불필요하게 되어 낭비를 초래한다. 따라서 종래에는 회선 등의 특수한 용도에 의해 추가 타임 스위치의 요구가 있을 때 전체 시스템 구조를 재설계해야만 하는 문제점이 있었다.
본 발명의 목적은 가장 최소의 타임 스위치 구조로 설계하고 시스템 회선 용량이 증가하면 이에 따라 타임 스위치의 개수를 증가시킬 수 있는 타임 스위치를 포함한 시스템을 제공함에 있다.
상기 목적을 달성하기 위해 본 발명은 음성 및 신호 교환에 사용되고 기본 시스템의 메인 CPU 보드에 장착된 디지털 타임 스위치를 구비하는 디지털 교환기 시스템에 있어서, 상기 디지털 타임 스위치는 기본 시스템을 지원하기 위해 메인 타임 스위치 및 증설 시스템을 지원하기 위해 자식 타임 스위치와, 공통 자원 타임 스위치를 구비하며, 상기 기본 시스템의 라인 카드가 타임 스위치를 요구하는 경우에는, 상기 기본 시스템의 메인 CPU 보드에 바이패스되어 상기 메인 타임 스위치에 의해 메인 CPU 보드의 상기 공통 자원 타임 스위치에 접속하고, 상기 증설 시스템의 라인 카드가 타임 스위치를 요구하는 경우에는 상기 증설 시스템의 슬레이브 CPU 보드에 바이패스되고 메인 CPU 보드의 자식 타임 스위치에 전달된 후 메인 CPU 보드의 공통 자원 타임 스위치에 접속하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.
도 1은 본 발명에 따른 교환 시스템의 랙 구조를 나타내는 도면이다.
도 1에 도시된 교환 시스템의 랙 구조는 3개의 랙을 스택하여 구성되어 있다. 각각의 랙 프레임은 각각 전원 공급 장치(12), 카드가 장착될 수 있는 UNIV(universal)(14) 및 컨트롤 프로세서를 포함하고 있다. 도 1의 랙 구조에서 하부에 있는 랙 프레임이 기본 시스템으로 사용된다. 이러한 기본 랙 프레임은 마스터 컨트롤 프로세서(18)를 구비하고, 추가되는 랙 프레임에는 라인 컨트롤 프로세서(16)를 구비한다. 기본 시스템으로 사용되는 랙 프레임이 구비한 마스터 컨트롤 프로세서(18)는 추가 시스템의 랙 프레임에 대해 메인 타임 스위치를 구비하지 않도록 한다. 즉, 본 발명은 기본 시스템에서 시스템의 회선 용량이 증가할 때 자식 형태의 타임 스위치를 장착함으로써 메인 타임 스위치의 수량을 증가시키는 구조를 갖는다.
도 2는 본 발명에 따른 타임 스위치의 전체 구성을 나타내는 도면이다.
도 2의 타임 스위치(20)는 기본 시스템을 지원하는 타임 스위치(22)와 추가되는 시스템을 지원하는 타임 스위치(24)를 포함한다. 메인 시스템의 메인 보드에는 공통 자원(TONE, MOH(Music on Hold) internal/external)에 해당하는 타임 스위치를 장착한다. 또한 메인 시스템의 메인 CPU 보드에는 메인 타임 스위치(512 ×512)를 기본으로 장착한다. 시스템 회선 용량이 증가하면, 이에 따라 요구되는 타임 스위치는 메인 CPU 모드에 자식 보드 형태로 추가할 수 있도록 자식 타임 스위치를 설계한다(1204 ×1204). 즉, 본 발명은 기본 시스템에서는 2 종류의 타임 스위치(공통 자원 타임 스위치 및 메인 타임 스위치)를 장착한다. 시스템 회선 용량이 증설된 시스템에서는 기본 시스템의 2가지 타임 스위치에 부가하여 자식 보드 형태의 자식 타임 스위치(1204 ×1204)를 장착한다.
도 2를 다시 참조하면, 도면 부호 32, 42, 52는 ASIC 칩을 나타내는데, DTMF(Dual Tone Multi-Frequency), 타임 스위치 등을 구현한다. 도면 부호 34, 44 및 54는 쉘프(Shelf)를 나타낸다. 도 2의 HWX 및 HWR은 하이웨이 송신 및 하이웨이 수신을 나타낸다.
도 3은 기본 시스템의 타임 스위치의 구성을 나타내는 도면이다.
도 3의 타임 스위치(20)는 기본 시스템의 마더 보드에 장착된 라인 카드들이 하이웨이(즉, 타임 스위치)를 요구하면 마더 보드를 거쳐 메인 CPU 보드에 바로 바이-패스된다. 이 타임 스위치(20)는 마더 보드의 공통 자원 타임 스위치 단으로 접속되어 기본적인 시그널링에 필요한 제어 처리를 행하고, 이후 목적 라인 카드의 하이웨이가 연결된다.
도 4는 시스템의 회선 증설이 이루어진 경우의 확장 시스템 타임 스위치의 구성을 나타낸 도면이다. 도 4의 타임 스위치(20)는 랙 #1, 랙 #2 및 랙 #3를 지원한다. 마더 보드에 장착된 라인 카드들이 하이웨이를 요구하면 마더 보드를 거쳐 슬레이브 CPU 보드로 바이패스되고, HDLC-패스(케이블)를 통해 기본 시스템(랙)에 전달된다. 메인 CPU 보드의 자식 타임 스위치(자식 보드 타임 스위치)의 1024 ×1024 타임 스위치에 도달한 하이웨이는 매트릭스 제어에 의해 메인 CPU의 기존 타임 스위치와 연결되어 마더 보드의 공통 자원 타임 스위치 단으로 접속되어 기본적인 시그널링에 필요한 타임 스위치를 이용한 제어를 처리하고, 이후 상대 목적 라인 카드의 하이웨이에 연결된다.
도 5는 자식 타임 스위치의 구성을 나타내는 도면이다. 이 자식 타임 스위치는 기본 시스템의 MCP(master control processor)에 장착되는 메인 타임 스위치에 대한 마스터 키 스위치를 포함한다.
이상 설명한 바와 같이 본 발명에 따르면, 공통 자원의 타임 스위치를 독립 적으로 분리하여 사용함으로써 제어가 용이하며, 3가지 형태의 타임 스위치 자원을 사용함으로써 기본 시스템의 타임 스위치를 최소화할 수 있다. 또한, 본 발명은 확장형 시스템으로 변환할 때 타임 스위치의 증설 보드만 추가하면 되고 메인 CPU 보드내에서 자식 보드 형태로 설치함으로써 제어가 용이하다

Claims (3)

  1. 음성 및 신호 교환에 사용되고 기본 시스템의 메인 CPU 보드에 장착된 디지털 타임 스위치를 구비하는 디지털 교환기 시스템에 있어서,
    상기 디지털 타임 스위치는 기본 시스템을 지원하기 위해 메인 타임 스위치 및 증설 시스템을 지원하기 위해 자식 타임 스위치와, 공통 자원 타임 스위치를 구비하며,
    상기 기본 시스템의 라인 카드가 타임 스위치를 요구하는 경우에는, 상기 기본 시스템의 메인 CPU 보드에 바이패스되어 상기 메인 타임 스위치에 의해 메인 CPU 보드의 상기 공통 자원 타임 스위치에 접속하고,
    상기 증설 시스템의 라인 카드가 타임 스위치를 요구하는 경우에는 상기 증설 시스템의 슬레이브 CPU 보드에 바이패스되고 메인 CPU 보드의 자식 타임 스위치에 전달된 후 메인 CPU 보드의 공통 자원 타임 스위치에 접속하는 것을 특징으로 하는 디지털 교환기 시스템.
  2. 제1항에 있어서, 상기 기본 시스템은 최소 사양의 디지털 타임 스위치를 구비하는 것을 특징으로 하는 디지털 교환기 시스템.
  3. 제1항에 있어서, 상기 자식 타임 스위치는 상기 디지털 교환기 시스템의 회선 용량이 증가할 때 상기 메인 CPU 보드에 장착되는 것을 특징으로 하는 디지털 교환기 시스템.
KR1020010010606A 2001-02-28 2001-02-28 디지털 타임 스위치를 구비하는 디지털 교환기 시스템 KR100703508B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010010606A KR100703508B1 (ko) 2001-02-28 2001-02-28 디지털 타임 스위치를 구비하는 디지털 교환기 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010010606A KR100703508B1 (ko) 2001-02-28 2001-02-28 디지털 타임 스위치를 구비하는 디지털 교환기 시스템

Publications (2)

Publication Number Publication Date
KR20020069985A KR20020069985A (ko) 2002-09-05
KR100703508B1 true KR100703508B1 (ko) 2007-04-03

Family

ID=27696034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010010606A KR100703508B1 (ko) 2001-02-28 2001-02-28 디지털 타임 스위치를 구비하는 디지털 교환기 시스템

Country Status (1)

Country Link
KR (1) KR100703508B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910005629A (ko) * 1989-08-26 1991-03-30 경상현 타임 스위치 장치
KR970056054A (ko) * 1995-12-20 1997-07-31 유기범 디지털 전전자 교환기의 광가입자 접속장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910005629A (ko) * 1989-08-26 1991-03-30 경상현 타임 스위치 장치
KR970056054A (ko) * 1995-12-20 1997-07-31 유기범 디지털 전전자 교환기의 광가입자 접속장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1019910005629
1019970056054

Also Published As

Publication number Publication date
KR20020069985A (ko) 2002-09-05

Similar Documents

Publication Publication Date Title
CA2271910A1 (en) Telecommunications system
GB2187609A (en) Interfacing data units to a telephone line
US12117952B2 (en) Multi-path server and multi-path server signal interconnection system
KR100703508B1 (ko) 디지털 타임 스위치를 구비하는 디지털 교환기 시스템
US6608761B2 (en) Multiple processor cards accessing common peripherals via transparent and non-transparent bridges
US4792970A (en) Expansion port for use in a communication system
US4726054A (en) System for interconnecting a pair of communication systems
CN100395681C (zh) 一种时钟系统
DE69832499D1 (de) Unterraten-fernmeldevermittlungsanlage
FI73855B (fi) Indirekt styrd foermedlingsanordning med tidskanalfoerbindelser, saerskilt telefonfoermedlingsanordning.
FR2418597A1 (fr) Systeme de commande de reseau interurbain
US6356549B1 (en) Digital switching equipment
US6226371B1 (en) Communication system with assembly carrier unit
KR960028662A (ko) 소용량 교환기의 가입자용량 확장용 스위치 네트워크
JPS5991791A (ja) 加入者線集線装置
KR970019705A (ko) 전전자 교환기의 가입자 정합회로 단위모듈 실장구조
JP2001290562A (ja) 内部コンピュータネットワーク用コンピュータシステム
JPS6139795B2 (ko)
KR100197424B1 (ko) 전전자 교환기의 프로세서와 디바이스간 알람 통신 장치
KR0144036B1 (ko) 전전자 교환기 내 포트 스위칭 접속 보드의 포트 확장 방법
KR0184362B1 (ko) 가입자간 통화상태 점검장치
KR20040044247A (ko) 억세스 게이트웨이 시스템에서 다기능 이원 인터페이스 카드
KR960040045A (ko) 디지탈 이동통신 교환기에서 대 용량 프로세서간 통신보드의 예비용(spare) 노드 이용방법
KR19990058016A (ko) 교환기에서의 공용 백보오드 운용방법
JPH04290499A (ja) 平面ブロック構造の電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee