KR100702784B1 - Method of manufacturing a semiconductor device - Google Patents
Method of manufacturing a semiconductor device Download PDFInfo
- Publication number
- KR100702784B1 KR100702784B1 KR1020050102952A KR20050102952A KR100702784B1 KR 100702784 B1 KR100702784 B1 KR 100702784B1 KR 1020050102952 A KR1020050102952 A KR 1020050102952A KR 20050102952 A KR20050102952 A KR 20050102952A KR 100702784 B1 KR100702784 B1 KR 100702784B1
- Authority
- KR
- South Korea
- Prior art keywords
- ions
- junction
- semiconductor substrate
- implanted
- ion implantation
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 76
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 58
- 238000005468 ion implantation Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 30
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 29
- 230000003647 oxidation Effects 0.000 claims abstract description 26
- 238000000137 annealing Methods 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000007864 aqueous solution Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 2
- 238000009826 distribution Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Plasma & Fusion (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 1차 이온 주입 공정으로 불활성 이온을 주입하여 반도체 기판을 비정질화시킨 후 2차 이온 주입 공정으로 접합부를 형성하고, 래디컬 산화 공정으로 1차 주입된 이온을 외부 확산시킨 후 질소 어닐링 공정으로 2차 주입된 이온의 외부 확산을 억제하여 2차 주입된 이온의 농도를 균일화함으로써 래디컬 산화에 의해 접합부내의 결함 생성 사이트를 제거할 수 있고, 질소 어닐링에 의해 1차 주입된 이온에 의한 2차 주입된 이온의 표면 분포를 제어하여 2차 주입된 이온의 농도를 균일화하여 안정된 Rc를 확보할 수 있는 반도체 소자의 제조 방법이 제시된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, wherein an inert ion is implanted in a primary ion implantation process to amorphousize a semiconductor substrate, and then a junction is formed by a secondary ion implantation process, and ions first implanted in a radical oxidation process. After the external diffusion, by suppressing the external diffusion of the secondary implanted ions by the nitrogen annealing process to equalize the concentration of the secondary implanted ions, it is possible to remove defect generation sites in the junction by radical oxidation, and by nitrogen annealing A method of manufacturing a semiconductor device capable of securing a stable Rc by controlling the surface distribution of secondary implanted ions by secondary implanted ions and equalizing the concentration of secondary implanted ions.
얕은 접합, 래디컬 산화, 질소 어닐링, 농도 구배, Rc Shallow Junction, Radical Oxidation, Nitrogen Annealing, Concentration Gradient, Rc
Description
도 1(a) 내지 도 1(e)는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.1 (a) to 1 (e) are cross-sectional views of devices sequentially shown to explain a method of manufacturing a semiconductor device according to an embodiment of the present invention.
도 2는 본 발명의 일 실시 예에 따른 1차 및 2차 이온 주입 후 접합부의 이온 농도 구배를 설명하기 위한 도면.2 is a view for explaining the ion concentration gradient of the junction after the primary and secondary ion implantation according to an embodiment of the present invention.
도 3은 본 발명의 일 실시 예에 따른 래디컬 산화 공정 후 접합부의 이온 농도 구배를 설명하기 위한 도면.3 is a view for explaining the ion concentration gradient of the junction after the radical oxidation process according to an embodiment of the present invention.
도 4는 본 발명의 일 실시 예에 따른 질소 어닐링 후 접합부의 이온 농도 구배를 설명하기 위한 도면.4 is a view for explaining the ion concentration gradient of the junction after nitrogen annealing according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11 : 반도체 기판 12 : 게이트 산화막11
13 : 폴리실리콘막 14 : 스페이서13: polysilicon film 14: spacer
15 : 접합부 16 : 층간 절연막15
17 : 산화막 18 : 질소 리치 산화막17
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 얕은 접합부를 형성하면서 접합부의 2차 주입된 이온의 농도를 균일화할 수 있는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device capable of uniformizing the concentration of secondary implanted ions in a junction while forming a shallow junction.
반도체 소자의 제조 공정에서 MOS 트랜지스터 또는 셀 트랜지스터등의 게이트는 반도체 기판 상부의 소정 영역에 형성되고, 소오스 및 드레인으로 작용하는 접합부는 반도체 기판의 소정 영역에 이온 주입 공정을 실시하여 형성된다. 그리고, 접합부를 형성하기 위해 주입된 이온의 활성화와 높은 도우즈량으로 주입된 이온에 의한 반도체 기판의 재결정화를 위해 후속 열처리 공정을 실시하게 된다. 그런데, 후속 열처리 공정의 영향으로 접합부 기저부(bottom)에서 측면 방향으로 서브 펀치(sub punch)가 빈번하게 발생하고 있다. 이러한 펀치 현상은 질량이 작은 이온을 이용하여 접합부를 형성하는 PMOS 트랜지스터에서 특히 심하게 발생하고 있다. 따라서, 접합부를 얕은 깊이로 형성할 필요성이 부각되고 있다. 한편, 콘택을 형성하기 위한 식각 공정시 로딩 효과(loading effect)에 의해 비정상적인 깊이의 접합부가 형성되고, 이러한 접합부의 비정상적인 깊이는 도우즈의 농도 차이를 유발하여 Rc 차이를 유발시키고 있다. 또한, Rc 차이는 포화 전류(saturation current)의 차이를 유발하여 저전압 PMOS 트랜지스터의 특성을 저하시키고 있다.In the process of manufacturing a semiconductor device, a gate such as a MOS transistor or a cell transistor is formed in a predetermined region above the semiconductor substrate, and a junction portion serving as a source and a drain is formed by performing an ion implantation process in the predetermined region of the semiconductor substrate. Subsequently, a subsequent heat treatment process is performed to activate the implanted ions to form the junction and to recrystallize the semiconductor substrate by the implanted ions at a high dose. However, sub punches frequently occur in the lateral direction at the bottom of the joint due to the influence of the subsequent heat treatment process. This punch phenomenon is particularly severe in PMOS transistors in which junctions are formed using ions of small mass. Therefore, the necessity of forming the junction part to a shallow depth is highlighted. On the other hand, during the etching process for forming a contact, an abnormal depth of the junction is formed by the loading effect (loading effect), the abnormal depth of the junction causes a difference in the concentration of the dose to cause a difference in Rc. In addition, the difference in Rc causes a difference in saturation current to deteriorate the characteristics of the low voltage PMOS transistor.
본 발명의 목적은 얕은 깊이로 접합부를 형성하면서도 로딩 효과에 의한 Rc 차이를 방지할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.An object of the present invention is to provide a method for manufacturing a semiconductor device that can prevent the difference Rc by the loading effect while forming a junction in a shallow depth.
본 발명의 다른 목적은 1차 이온 주입에 의해 반도체 기판을 비정질화시킨 후 2차 이온 주입에 의해 접합부를 형성하고, 래디컬 산화(radical oxidation)에 의해 1차 주입된 이온을 외부 확산시킨 후 질소 어닐링에 의해 2차 주입된 이온의 외부 확산을 억제하여 2차 주입된 이온의 농도를 균일화함으로써 얕은 접합부를 형성할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.Another object of the present invention is to amorphous the semiconductor substrate by primary ion implantation, to form a junction by secondary ion implantation, and to externally diffuse the primary implanted ions by radical oxidation, followed by nitrogen annealing. The present invention provides a method of manufacturing a semiconductor device capable of forming a shallow junction by suppressing external diffusion of secondary implanted ions and equalizing the concentration of secondary implanted ions.
본 발명에 적용되는 래디컬 산화(radical oxidation) 공정은 H2와 O2의 래디컬(radical)기를 형성하여 산화막을 증착하는 방법으로, 기존의 산화 공정이 H2O 수증기를 이용하는 방법에 대비된다. 즉, 수증기에 의한 산화 반응이 아닌 래디컬기를 이용하는 산화 반응이다. 수증기에 의한 산화 반응이 온도에 지배적이라면, 래디컬 산화는 가스 분압비에 지배적이다. 한편, 최근들어 래디컬 산화 공정을 많이 이용하는데, 이는 기존의 산화 반응이 이방성(anisotropic) 반응이라면 래디컬 산화는 등방성(isotropic) 반응이기 때문이다.The radical oxidation process applied to the present invention is a method of depositing an oxide film by forming a radical group of H 2 and O 2 , and is compared with a conventional oxidation process using H 2 O water vapor. That is, it is an oxidation reaction using a radical group rather than the oxidation reaction by water vapor. If the oxidation reaction by water vapor is dominated by temperature, the radical oxidation is dominated by the gas partial pressure ratio. On the other hand, in recent years, a radical oxidation process is frequently used, since radical oxidation is an isotropic reaction if the existing oxidation reaction is anisotropic.
본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판 상부의 소정 영역에 게이트 전극을 형성한 후 상기 게이트 전극 측벽에 스페이서를 형성하는 단계, 상기 반도체 기판에 1차 이온 주입 공정으로 불활성 이온을 주입하여 상기 반도체 기판을 비정질화시키는 단계, 상기 비정질화된 반도체 기판의 소정 영역에 2차 이온 주입 공정으로 접합부를 형성하는 단계, 전체 구조 상부에 층간 절연막을 형성한 후 상기 접합부가 노출되도록 상기 층간 절연막의 소정 영역을 식각하는 단계, 및 상기 접합부의 상기 2차 주입된 이온의 외부 확산을 억제하여 상기 2차 주입된 이온의 농도를 균일화하는 단계를 포함한다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, forming a spacer on a sidewall of the gate electrode after forming a gate electrode in a predetermined region on an upper surface of the semiconductor substrate, and inert ions by a primary ion implantation process into the semiconductor substrate. Injecting the semiconductor substrate into an amorphous layer, forming a junction portion in a predetermined region of the amorphous semiconductor substrate by a second ion implantation process, forming an interlayer insulating layer over the entire structure, and then exposing the junction portion to expose the junction portion. Etching a predetermined region of the insulating layer, and suppressing external diffusion of the secondary implanted ions of the junction to equalize the concentration of the secondary implanted ions.
본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판 상부의 소정 영역에 게이트 전극을 형성한 후 상기 게이트 전극 측벽에 스페이서를 형성하는 단계, 1차 이온 주입 공정을 실시하여 상기 반도체 기판을 비정질화시킨 후 2차 이온 주입 공정을 실시하여 상기 반도체 기판의 소정 영역에 접합부를 형성하는 단계, 전체 구조 상부에 층간 절연막을 형성한 후 상기 접합부가 노출되도록 상기 층간 절연막의 소정 영역을 식각하는 단계, 래디컬 산화 공정을 실시하여 상기 노출된 반도체 기판에 산화막을 형성하는 동시에 상기 1차 주입된 이온을 외부 확산시키는 단계, 질소 어닐링 공정을 실시하여 상기 산화막을 질소 리치 산화막으로 변화시키는 동시에 상기 접합부의 2차 주입된 이온의 외부 확산을 억제하여 2차 주입된 이온의 농도를 균일화하는 단계, 및 상기 질소 리치 산화막을 제거하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of fabricating a semiconductor device, by forming a gate electrode in a predetermined region on an upper surface of the semiconductor substrate, forming a spacer on a sidewall of the gate electrode, and performing a first ion implantation process to process the semiconductor substrate. Forming a junction in a predetermined region of the semiconductor substrate by performing an amorphous ion implantation process, forming an interlayer insulating layer over the entire structure, and etching a predetermined region of the interlayer insulating layer to expose the junction. Performing a radical oxidation process to form an oxide film on the exposed semiconductor substrate and simultaneously diffusing the first implanted ions, and performing a nitrogen annealing process to change the oxide film to a nitrogen rich oxide film, The concentration of secondary implanted ions can be reduced by suppressing the external diffusion of secondary implanted ions. Homogenizing, and removing the nitrogen rich oxide film.
상기 1차 이온은 불활성 이온을 포함한다.The primary ions include inert ions.
상기 1차 이온은 1 내지 20keV의 에너지와 1×1014 내지 5×1015 ions/㎠의 도우즈량으로 주입된다.The primary ions are implanted with an energy of 1 to 20 keV and a dose of 1 × 10 14 to 5 × 10 15 ions / cm 2.
상기 2차 이온은 붕소 또는 BF2를 포함한다.The secondary ions include boron or BF 2 .
상기 2차 이온은 5 내지 50keV의 에너지와 1×1014 내지 1×1016 ions/㎠의 도우즈량으로 주입된다.
상기 2차 이온 주입 공정은 0도의 틸트(tilt)로 실시한다.The secondary ions are implanted with an energy of 5 to 50 keV and a dose of 1 × 10 14 to 1 × 10 16 ions / cm 2.
The secondary ion implantation process is performed with a tilt of 0 degrees.
삭제delete
상기 래디컬 산화 공정은 50℃/min의 램프업율로 온도를 상승시켜 700 내지 800℃의 온도에서 실시한다.The radical oxidation process is carried out at a temperature of 700 to 800 ℃ by raising the temperature at a ramp-up rate of 50 ℃ / min.
상기 질소 어닐링 공정은 900 내지 950℃ 온도에서 1 내지 30분 동안 실시한다.The nitrogen annealing process is carried out for 1 to 30 minutes at a temperature of 900 to 950 ℃.
상기 질소 리치 산화막은 300:1의 HF 수용액을 이용한 습식 식각 공정으로 제거한다.The nitrogen rich oxide film is removed by a wet etching process using a 300: 1 HF aqueous solution.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;
도 1(a) 내지 도 1(e)는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.1 (a) to 1 (e) are cross-sectional views of devices sequentially shown to explain a method of manufacturing a semiconductor device according to an embodiment of the present invention.
도 1(a)를 참조하면, 반도체 기판(11)상에 웰을 형성하기 위한 이온 주입 공정을 실시한 후 전체 구조 상부에 게이트 산화막(12) 및 폴리실리콘막(13)을 형성한 후 패터닝하여 게이트 전극을 형성한다. 그리고 게이트 전극 측벽에 스페이서(14)를 형성한다. Referring to FIG. 1A, after performing an ion implantation process for forming a well on a
여기서, 웰을 형성하기 위한 이온 주입 공정은 PMOS 트랜지스터의 경우 n형 이온, 예컨데 인(P) 이온을 200∼1000keV의 에너지와 1×1012∼1×1014 ions/㎠의 도우즈량으로 주입한다. 또한, 이온 주입시 도펀트의 채널링 방지를 위해 틸트(tilt) 이온 주입을 실시한다. Here, in the ion implantation process for forming a well, an n-type ion such as phosphorus (P) ion is implanted in a PMOS transistor at an energy of 200 to 1000 keV and a dose of 1 × 10 12 to 1 × 10 14 ions / cm 2. . In addition, tilt ion implantation is performed to prevent channeling of the dopant during ion implantation.
그리고, 게이트 산화막(12)은 700∼800℃의 온도에서 습식 산화 공정으로 형성하며, 폴리실리콘막(13)은 SiH4 또는 Si2H6와 PH3 가스를 이용하여 그레인 사이즈가 최소화된 도프트 폴리실리콘막을 형성하며, LPCVD 방법으로 형성한다. 또한, 스페이서(14)는 HTO막을 이용하여 1∼3Torr 이하의 압력과 650∼800℃의 온도에서 LPCVD 방법으로 형성한다.In addition, the
도 1(b)를 참조하면, 불활성 이온을 주입하는 1차 이온 주입 공정을 실시하여 반도체 기판(11)을 비정질화시킨 후 2차 이온 주입 공정을 실시하여 반도체 기판(11)에 접합부(15)를 형성한다. Referring to FIG. 1 (b), the
반도체 기판(11)이 비정질화시키기 위한 1차 이온 주입 공정은 불소 또는 질소의 불활성 이온을 포함하는 소오스를 이용하여 1∼20keV의 에너지와 1×1014 ∼ 5×1015 ions/㎠의 도우즈량으로 실시되고, 1차 이온 주입 공정에 의해 접합부(15)를 형성하기 위해 주입되는 도펀트의 채널링이 억제된다.The primary ion implantation process for amorphizing the
그리고, 접합부(15)를 형성하기 위한 2차 이온 주입 공정은 붕소 또는 BF2를 소오스로 5∼50keV의 에너지와 1×1014 ∼1×1016 ions/㎠의 도우즈량으로 실시되며, 채널링과 쉐도잉을 방지하기 위해 0도의 틸트(tilt)로 실시한다.The secondary ion implantation process for forming the
상기와 같이 1차 이온 주입 공정으로 반도체 기판(11)을 비정질화시킨 후 2차 이온 주입 공정으로 접합부(15)를 형성하면 도 2에 도시된 바와 같이 반도체 기판의 표면부에서는 1차 주입된 이온(A10)의 농도가 2차 주입된 이온(B10)의 농도보다 높지만, 접합부(15)의 깊이가 깊어질수록 1차 주입된 이온(A10)의 농도는 급격히 낮아지며 2차 주입된 이온(B10)의 농도는 1차 주입된 이온(A10)의 농도보다 높게 유지된다.As described above, when the
도 1(c)를 참조하면, 전체 구조 상부에 층간 절연막(16)을 형성한 후 접합부(15)를 노출시키는 콘택홀을 형성한다. 래디컬 산화(radical oxidation) 공정을 실시하여 반도체 기판(11) 상에 산화막(17)을 형성한다.Referring to FIG. 1C, a contact hole exposing the
여기서, 래디컬 산화 공정은 저온에서 50℃/min의 빠른 램프업율로 온도를 상승시켜 700∼800℃의 온도에서 실시하고, 이렇게 하면 래디컬 산화 공정이 진행되는 동안 접합부(15)의 1차 이온 주입된 불소만이 OED를 통해 외부 확산된다. 도 3은 래디컬 산화 공정 후의 접합부(15)의 농도 구배의 변화를 설명하기 위한 도면으로서, A10은 1차 주입된 이온 주입 후 1차 주입된 이온의 농도 구배이고, A20은 산화 공정 후 1차 주입된 이온의 농도 구배이며, B10은 2차 이온 주입 후 2차 주입된 이온의 농도 구배이다. 도시된 바와 같이 래디컬 산화 공정에 의해 1차 주입된 이온의 표면에서의 농도는 낮아졌음을 알 수 있다.Here, the radical oxidation process is performed at a temperature of 700 to 800 ° C. at a low ramp rate of 50 ° C./min at a low temperature, so that the primary ion of the
도 1(d)를 참조하면, 질소 어닐링 공정을 실시하여 산화막(17) 내부로 질소 성분이 유입되어 질소 리치 산화막(18)이 형성되도록 한다. 질소 어닐링 공정은 900∼950℃ 온도에서 1∼30분 동안 실시한다.Referring to FIG. 1D, a nitrogen annealing process is performed to allow nitrogen to flow into the
질소 리치 산화막으로 인해 1차 이온 주입된 불소에 의해 유도되는 2차 이온 주입된 붕소의 외부 확산이 억제되고, 2차 주입된 이온이 활성화되어 접합부(15)내에 균일한 도핑 프로파일을 얻을 수 있다. 도 4는 래디컬 산화 및 질소 어닐링 공정이 진행된 후 접합부의 농도 구배의 변화를 설명하기 위한 도면으로서, A20은 산화 공정 후 1차 주입된 이온의 농도 구배이며, B10은 2차 이온 주입 후 2차 주입된 이온의 농도 구배이고, B20은 질소 어닐링 후 2차 주입된 이온의 농도 구배이다. 도시된 바와 같이 질소 어닐링 공정에 의해 2차 주입된 이온의 농도가 기판에서 깊이가 낮은 부분에서 균일화되었음을 알 수 있다.Due to the nitrogen rich oxide film, the external diffusion of the secondary ion implanted boron induced by the primary ion implanted fluorine is suppressed, and the secondary implanted ions are activated to obtain a uniform doping profile in the
즉, 도 3 및 도 4를 참조하면, 래디컬 산화 공정에 의해 1차 주입된 불소의 표면에서의 농도는 낮아지고, 질소 어닐링 공정에 의해 2차 주입된 붕소는 접합부의 전영역에 걸쳐 균일한 도핑 프로파일의 안정된 농도 구배를 갖게 된다.That is, referring to FIGS. 3 and 4, the concentration at the surface of the fluorine first injected by the radical oxidation process is lowered, and the boron second injected by the nitrogen annealing process is uniformly doped over the entire region of the junction. You will have a stable concentration gradient of the profile.
도 1(e)를 참조하면, 접합부의 전영역에 걸쳐 2차 주입된 이온의 농도를 균일화한 후 300:1의 HF 수용액을 이용한 습식 식각 공정으로 질소 리치 산화막(18)을 완전히 제거하여 산화막 잔류에 의한 저항의 증가 원인을 제거한다.Referring to FIG. 1 (e), the concentration of secondary implanted ions is uniformed over the entire area of the junction, and then the nitrogen-
상술한 바와 같이 본 발명에 의하면 1차 이온 주입 공정으로 반도체 기판을 비정질화시킨 후 2차 이온 주입 공정으로 접합부를 형성하고, 래디컬 산화 공정으로 1차 주입된 이온을 외부 확산시킨 후 질소 어닐링 공정으로 2차 주입된 이온의 외부 확산을 억제하여 2차 주입된 이온의 농도를 균일화한다. 따라서, 래디컬 산화에 의해 접합부내의 결함 생성 사이트를 제거할 수 있고, 질소 어닐링에 의해 1차 주입된 이온에 의한 2차 주입된 이온의 표면 분포를 제어하여 2차 주입된 이온의 농도를 균일화함으로써 안정된 Rc를 확보할 수 있다. 또한, 콘택 형성시 반도체 기판의 손상 및 그에 의한 접합부의 깊이 차이를 래디컬 산화 공정에 의한 손상 보상 및 2차 주입된 이온의 농도 재분배로 극복할 수 있으며, 2차 주입된 이온을 균일하게 분포되도록 할 수 있다.As described above, according to the present invention, the semiconductor substrate is amorphized by the primary ion implantation process, and then a junction is formed by the secondary ion implantation process, and the ion implanted by the radical oxidation process is externally diffused, followed by the nitrogen annealing process. External diffusion of the secondary implanted ions is suppressed to equalize the concentration of the secondary implanted ions. Therefore, it is possible to remove defect generation sites in the junction by radical oxidation, and to stabilize the concentration of the secondary implanted ions by controlling the surface distribution of the secondary implanted ions by the primary implanted ions by nitrogen annealing. Rc can be secured. In addition, the damage of the semiconductor substrate and the depth difference between the junctions at the time of contact formation can be overcome by the compensation of the damage by the radical oxidation process and the redistribution of the concentration of the second implanted ions, thereby uniformly distributing the secondary implanted ions. Can be.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050102952A KR100702784B1 (en) | 2005-10-31 | 2005-10-31 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050102952A KR100702784B1 (en) | 2005-10-31 | 2005-10-31 | Method of manufacturing a semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100702784B1 true KR100702784B1 (en) | 2007-04-03 |
Family
ID=38160683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050102952A KR100702784B1 (en) | 2005-10-31 | 2005-10-31 | Method of manufacturing a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100702784B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018116A (en) * | 1995-09-26 | 1997-04-30 | 김광호 | Manufacturing Method of Semiconductor Memory Device |
-
2005
- 2005-10-31 KR KR1020050102952A patent/KR100702784B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970018116A (en) * | 1995-09-26 | 1997-04-30 | 김광호 | Manufacturing Method of Semiconductor Memory Device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7217627B2 (en) | Semiconductor devices having diffusion barrier regions and halo implant regions and methods of fabricating the same | |
| KR101811796B1 (en) | Semiconductor devices including source/drain regions with abrupt junction profiles and methods of fabricating the same | |
| JP5235486B2 (en) | Semiconductor device | |
| JP2007073578A (en) | Semiconductor device and its manufacturing method | |
| JP2006059843A (en) | Semiconductor device and its manufacturing method | |
| US7429771B2 (en) | Semiconductor device having halo implanting regions | |
| JP5401803B2 (en) | Manufacturing method of semiconductor device | |
| KR20080046992A (en) | Semiconductor device and the fabrication method | |
| JP5578001B2 (en) | Manufacturing method of semiconductor device | |
| US20060030109A1 (en) | Method to produce highly doped polysilicon thin films | |
| CN110098146B (en) | Semiconductor device and method of forming the same | |
| KR100574172B1 (en) | Method for fabricating semiconductor device | |
| US7235450B2 (en) | Methods for fabricating semiconductor devices | |
| KR100650901B1 (en) | Metal oxide semiconductor transistor having buried gate | |
| KR100702784B1 (en) | Method of manufacturing a semiconductor device | |
| KR100680436B1 (en) | Method of manufacturing a transistor in a semiconductor device | |
| JP3574613B2 (en) | Method for manufacturing semiconductor device | |
| US6624014B2 (en) | Process for fabricating a deep submicron complementary metal oxide semiconductor device having ultra shallow junctions | |
| CN112750835B (en) | Anti-fuse structure and manufacturing method thereof | |
| KR100466193B1 (en) | Method for manufacturing a semiconductor memory device | |
| KR100950756B1 (en) | Soi device and method for fabricating the same | |
| KR20060027525A (en) | Method of forming a semiconductor device having a recessed transistor channel region | |
| KR100588787B1 (en) | Fabricating method of semiconductor device | |
| KR100687430B1 (en) | Method for manufacturing semiconductor device | |
| KR100531120B1 (en) | Fabricating method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |