KR100701359B1 - Method and apparatus for forming insulating layer - Google Patents
Method and apparatus for forming insulating layer Download PDFInfo
- Publication number
- KR100701359B1 KR100701359B1 KR1020057001481A KR20057001481A KR100701359B1 KR 100701359 B1 KR100701359 B1 KR 100701359B1 KR 1020057001481 A KR1020057001481 A KR 1020057001481A KR 20057001481 A KR20057001481 A KR 20057001481A KR 100701359 B1 KR100701359 B1 KR 100701359B1
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- insulating film
- temperature control
- plasma
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000012545 processing Methods 0.000 claims description 45
- 238000004904 shortening Methods 0.000 claims description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 239000006185 dispersion Substances 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims 1
- 238000004528 spin coating Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 30
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 18
- 230000008569 process Effects 0.000 description 17
- 239000010949 copper Substances 0.000 description 12
- 239000012495 reaction gas Substances 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 6
- 238000001816 cooling Methods 0.000 description 6
- 239000000498 cooling water Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002493 microarray Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052704 radon Inorganic materials 0.000 description 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31058—After-treatment of organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32192—Microwave generated discharge
- H01J37/32211—Means for coupling power to the plasma
- H01J37/3222—Antennas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/336—Changing physical properties of treated surfaces
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical Vapour Deposition (AREA)
- Plasma Technology (AREA)
- Formation Of Insulating Films (AREA)
Abstract
전자 디바이스용 기재상에 배치된 경화성 재료 함유막에 대하여, 저에너지 플라즈마를 조사하여, 해당 경화성 재료 함유막을 경화시킨다. 과도한 열이력이 가해지는 것을 방지하면서, 또한 양질인 절연막을 부여할 수 있는 절연막의 형성 방법이 제공된다.
A low energy plasma is irradiated to the curable material-containing film disposed on the substrate for electronic device to cure the curable material-containing film. There is provided a method of forming an insulating film which can prevent an excessive thermal history from being applied and can also impart a good insulating film.
Description
본 발명은 경화성의 유기재료를 포함하는 전자 디바이스용 기재상의 막을 저에너지의 플라즈마를 이용하여 경화시키는 절연막의 형성 방법에 관한 것이다.This invention relates to the formation method of the insulating film which hardens the film | membrane on the base material for electronic devices containing a curable organic material using low energy plasma.
본 발명은 반도체 내지 반도체 디바이스, 액정 디바이스 등의 전자 디바이스 재료의 제조에 일반적으로 적용 가능한데, 여기서는 설명의 편의를 위해서 반도체 디바이스의 배경기술을 예로 들어 설명한다.The present invention is generally applicable to the manufacture of electronic device materials such as semiconductors, semiconductor devices, liquid crystal devices, and the like. Here, the background art of the semiconductor device is described as an example for convenience of description.
종래부터, 반도체 디바이스에 있어서는 설계 룰을 미세화함으로써 고집적화 및/또는 고성능이 진행되어 왔다. 그러나, 설계 룰이 미세화(예컨대, 0.18㎛ 이하 정도) 되면 배선 저항 및 배선간 용량의 증가가 현저해져 종래의 배선재료로는 더 이상 디바이스를 고성능화하는 것이 곤란해지는 문제가 있었다.Background Art Conventionally, high integration and / or high performance have been advanced in semiconductor devices by miniaturizing design rules. However, when the design rule becomes finer (e.g., about 0.18 mu m or less), the increase in wiring resistance and inter-wire capacity is remarkable, and there is a problem that it is difficult to improve the performance of the device any more with conventional wiring materials.
예컨대, 반도체 디바이스의 동작속도를 올리기 위해서는 전기 신호의 속도를 올릴 필요가 있다. 그러나, 종래의 알루미늄 배선에서는 이 이상(예컨대, 0.18㎛ 이하 정도로) 반도체 디바이스의 미세화가 진행되면 반도체 디바이스를 구성하는 회로를 흐르는 전기 신호의 속도에 한계가 발생한다(이른바 「배선 지연」이 발생 함). 따라서, 알루미늄보다도 전기 저항이 낮은 동(Cu) 등의 재료로 이루어지는 배선을 사용하는 것이 필요해지고 있다. Cu는 알루미늄보다도 전기 저항이 낮기 때문에 배선 지연이 저하하여 가는 배선으로 해도 전기가 원할하게 흐른다고 하는 특징을 갖는다.For example, in order to increase the operation speed of the semiconductor device, it is necessary to increase the speed of the electric signal. However, in the conventional aluminum wiring, when the semiconductor device becomes smaller than this (for example, about 0.18 µm or less), there is a limit in the speed of the electric signal flowing through the circuit constituting the semiconductor device (so-called "wiring delay"). ). Therefore, it is necessary to use a wiring made of a material such as copper (Cu) having lower electrical resistance than aluminum. Since Cu has lower electrical resistance than aluminum, it has the feature that electricity flows smoothly even when the wiring delay decreases.
상기한 바와 같은 전기 저항이 낮은 동 등의 재료를 사용함에 있어서는 절연막으로서 전기가 「더욱 누설되기 어려운 절연막」을 사용해야 한다. 이러한 전기가 통하기 쉬운 Cu 배선과 전기가 누설되기 어려운 절연막을 조합시킴으로써 지극히 고속으로 동작하는 반도체 디바이스를 제작할 수 있기 때문이다.When using a material such as copper having a low electrical resistance as described above, an insulating film that is less likely to leak electricity should be used as the insulating film. It is because a semiconductor device which operates at extremely high speed can be manufactured by combining such an electrically conductive Cu wiring and an insulating film which is hard to leak electricity.
종래의 알루미늄 배선의 시대에는 절연막으로서 SiO2막(비유전률=4.1)이 사용되고 있었지만, Cu 배선을 사용하는 경우에는 이것보다도 훨씬 낮은 비유전률(Low-k)의 절연막이 필요해진다. 일반적으로 Low-k막이라고 하면 비유전률이 3.0 이하인 막을 의미한다.In the era of the conventional aluminum wiring, an SiO 2 film (relative dielectric constant = 4.1) was used as the insulating film. However, when Cu wiring is used, an insulating film having a relatively low dielectric constant (Low-k) is required. In general, a low-k film means a film having a relative dielectric constant of 3.0 or less.
이러한 Low-k막을 제작하는 방법으로서는 종래부터 두개의 방법이 알려져 있다. 그 하나는 CVD 장치를 사용하는 방법이다. 이 방법은 품질이 좋은 Low-k막을 부여할 수 있지만 당연히 Low-k막 제작의 생산성이 낮고 따라서 러닝 코스트는 높다. 다른 방법은 스핀코터 등을 이용하여 액체 등의 유동성을 갖는 Low-k 재료를 기재 등의 위에 도포하는 방법이다(이른바, SOD(Spin 0n Dielectric) 절연막을 형성하는 방법).Two methods are known conventionally as a method of manufacturing such a low-k film. One method is to use a CVD apparatus. This method can give a high quality low-k film, but of course the productivity of low-k film production is low and therefore the running cost is high. Another method is a method of applying a low-k material having fluidity, such as a liquid, onto a substrate or the like by using a spin coater or the like (so-called a method of forming an SOD (Spin 0n Dielectric) insulating film).
이러한 코팅법에 의하면 러닝 코스트 및 생산성이 우수하다고 하는 이점을 얻을 수 있다.According to such a coating method, the advantage that running cost and productivity are excellent can be acquired.
상기 코팅법에 있어서는 기재 등의 위에 도포된 도포막을 경화시키는 공정(가교 등의 반응에 근거하는 경화공정)이 절연막의 막질을 향상시키기 위해서 실제로는 필수이다. 그러나, 예컨대 반도체 디바이스를 구성하는 배선층이 다층으로 된 경우, 해당 도포막 내지는 그 경화에 의해 형성된 절연막에 과도한 열이력(thermal budget)이 가해진다. 그 결과, 해당 도포막으로 이루어지는 절연막의 열화가 생기기 쉬워진다고 하는 문제가 있었다.In the coating method, a step of curing the coating film applied on the substrate or the like (hardening process based on the reaction such as crosslinking) is actually essential to improve the film quality of the insulating film. However, in the case where the wiring layers constituting the semiconductor device are multilayered, for example, excessive thermal budget is applied to the coating film or the insulating film formed by the curing thereof. As a result, there existed a problem that deterioration of the insulating film which consists of this coating film becomes easy to occur.
본 발명의 목적은 상기한 종래 기술의 결점을 해소한 절연막의 형성 방법을 제공하는 것에 있다.An object of the present invention is to provide a method for forming an insulating film which solves the above-mentioned drawbacks of the prior art.
본 발명의 다른 목적은 과도한 열이력이 가해지는 것을 방지하면서, 또한 양질인 절연막을 부여할 수 있는 절연막의 형성 방법을 제공하는 것에 있다.It is another object of the present invention to provide a method for forming an insulating film which can prevent an excessive thermal history from being applied and can provide a good insulating film.
본 발명자는 예의 연구한 결과, 저에너지 플라즈마를 조사하여 유기재료 함유막을 경화시키는 것이 상기 목적의 달성을 위해서 매우 효과적인 것임을 발견했다.As a result of intensive studies, the inventors have found that curing an organic material-containing film by irradiating a low energy plasma is very effective for achieving the above object.
본 발명의 절연막의 형성 방법은 상기 지견에 근거하는 것으로, 보다 자세하게는 전자 디바이스용 기재상에 배치된 경화성 재료 함유막에 대하여 저에너지 플라즈마를 조사함으로써 해당 경화성 재료 함유막을 경화시키는 것을 특징으로 하는 것이다.The formation method of the insulating film of this invention is based on the said knowledge, More specifically, the curable material containing film is hardened by irradiating a low energy plasma with respect to the curable material containing film arrange | positioned on the base material for electronic devices.
도 1은 본 발명에 있어서 적합하게 사용 가능한 마이크로파 플라즈마 처리 장치의 구조를 도시하는 개략 블럭도이다.1 is a schematic block diagram showing the structure of a microwave plasma processing apparatus that can be suitably used in the present invention.
도 2는 도 1에 도시하는 마이크로파 플라즈마 처리 장치에 사용되는 슬롯 전극의 구체적 구성예를 설명하기 위한 개략 평면도이다.FIG. 2 is a schematic plan view for explaining a specific configuration example of a slot electrode used in the microwave plasma processing apparatus shown in FIG. 1.
도 3은 도 1에 도시하는 마이크로파 플라즈마 처리 장치에 사용되는 제 1 온도 제어 장치와 온도 조절판의 구성을 도시하는 개략 블럭도이다.FIG. 3 is a schematic block diagram showing a configuration of a first temperature control device and a temperature control plate used in the microwave plasma processing device shown in FIG. 1.
도 4는 제 3 온도 제어 장치(95)를 설명하기 위한 부분 확대 단면도이다.4 is a partially enlarged cross-sectional view for explaining the third
도 5는 도 1에 도시하는 마이크로파 플라즈마 장치의 온도 조절판의 변형예를 도시하는 부분 확대 단면도이다. 5 is a partially enlarged cross-sectional view showing a modification of the temperature control plate of the microwave plasma device shown in FIG. 1.
도면중에 있어서의 부호의 의미는 이하와 같다.The meaning of the code | symbol in a figure is as follows.
10···마이크로파원Microwave source
20···안테나 수납 부재20 ... antenna storing member
22···파장 단축 부재22 ... wavelength shortening member
24···슬롯 전극24 ... slot electrodes
25···슬릿25 Slits
28···유전체28 ... Dielectric
30···제 1 온도 제어 장치30 ... first temperature control device
32···온도 조절판32 temperature control plate
36···온도 센서36 Temperature sensor
38···히터 장치38 ... heater apparatus
39···수원39 ... Suwon
40···처리실40 ... processing chamber
42···열판42 ...
50···반응 가스 공급 노즐50 Reaction gas supply nozzle
58···반응 가스원58 ...
60···진공 펌프60 ... vacuum pump
70···제 2 온도 제어 장치70 ... second temperature control device
72···온도 센서72 temperature sensor
이하, 필요에 따라 도면을 참조하면서 본 발명을 더욱 구체적으로 설명한다. 이하의 기재에 있어서 양비를 나타내는 「%」는 특별히 미리 말하지 않는 한 질량 기준으로 한다.EMBODIMENT OF THE INVENTION Hereinafter, this invention is demonstrated further more concretely, referring drawings as needed. "%" Which shows a quantity ratio in the following description is taken as a mass reference | standard unless there is particular notice.
(절연막의 형성 방법)(Formation method of insulating film)
본 발명의 절연막의 형성 방법에 있어서, 전자 디바이스용 기재상에 배치된 경화성의 재료를 포함하는 유기재료 함유막에 대하여 저에너지 플라즈마를 조사함으로써 해당 경화성 재료 함유막을 경화시킨다.
In the method for forming an insulating film of the present invention, the curable material-containing film is cured by irradiating a low energy plasma to an organic material-containing film containing a curable material disposed on a substrate for an electronic device.
(전자 디바이스용 기재)(Base material for electronic device)
본 발명에 있어서 사용 가능한 상기의 전자 디바이스용 기재는 특별히 제한되지 않고 공지의 전자 디바이스용 기재의 1종 또는 2종 이상의 조합에서 적절히 선택하여 사용하는 것이 가능하다. 이러한 전자 디바이스용 기재의 예로서는 예컨대 반도체 재료, 액정 디바이스 재료 등을 들 수 있다. 반도체 재료의 예로서는 예컨대 단결정 실리콘을 주성분으로 하는 재료 등을 들 수 있다.
The said base material for electronic devices which can be used in this invention is not specifically limited, It is possible to select suitably from 1 type, or 2 or more types of combination of a well-known base material for electronic devices, and to use it. As an example of such a base material for electronic devices, a semiconductor material, a liquid crystal device material, etc. are mentioned, for example. As an example of a semiconductor material, the material which has single crystal silicon as a main component, etc. are mentioned, for example.
(전자 디바이스용 기재상)(On base material for electronic device)
본 발명에 있어서, 「전자 디바이스용 기재상」이란 형성해야 할 절연막이 전자 디바이스용 기재의 위쪽(즉, 해당 기재의 전자 디바이스를 구성하는 각 층을 형성하는 측의 위쪽)에 위치하고 있으면 충분하다. 바꾸어 말하면, 그동안에 다른 절연층, 도체층(예컨대, Cu층), 반도체층 등이 배치되어 있어도 무방하다. 또한, 본 발명에서 형성해야 할 절연막을 포함하는 각종 절연층, 도체층(예컨대, Cu층), 반도체층 등이 필요에 따라 복수 배치되어 있어도 무방한 것은 물론이다.
In the present invention, the term "on the substrate for electronic device" means that an insulating film to be formed is located above the substrate for the electronic device (that is, above the side for forming each layer constituting the electronic device of the substrate). In other words, another insulating layer, conductor layer (for example, Cu layer), semiconductor layer, or the like may be disposed in the meantime. In addition, it goes without saying that various insulating layers including the insulating film to be formed in the present invention, a conductor layer (for example, Cu layer), a semiconductor layer, and the like may be arranged as necessary.
(경화성 재료)(Curable material)
본 발명에 있어서 사용 가능한 경화성 재료는 특별히 제한되지 않지만 Cu 등의 전도성이 양호한 배선재료와 조합에 있어서 바람직한 측면으로, 경화후에 유전율이 3 이하인 절연막을 부여하는 경화성 재료가 바람직하다.Although the curable material which can be used in this invention is not specifically limited, It is a preferable aspect in combination with the wiring material with good electroconductivity, such as Cu, The curable material which gives the insulating film whose dielectric constant is 3 or less after hardening is preferable.
이러한 경화성 재료로서는 예컨대 경화후에 유전율이 3 이하인 저유전율 특성의 유기 절연막을 이용할 수 있고, 예컨대 PAE-2(Shumacher사 제품), HSG-R7(HitachiChemical사 제품), FLARE(Apllied Signal사 제품), BCB(Dow Chemical사 제품), SILK(Dow Chemical사 제품), Speed Film(W. L. Gore사 제품) 등의 유기 폴리머를 사용할 수 있다.As such a curable material, for example, an organic insulating film having a low dielectric constant having a dielectric constant of 3 or less after curing can be used. For example, PAE-2 (manufactured by Shumacher), HSG-R7 (manufactured by Hitachi Chemical), FLARE (manufactured by Apllied Signal), BCB Organic polymers such as (Dow Chemical Co., Ltd.), SILK (Dow Chemical Co., Ltd.), Speed Film (WL Gore Co., Ltd.) can be used.
(경화성 재료의 형성 방법)(Formation Method of Curable Material)
상기의 경화성 재료를 전자 디바이스용 기재상에 배치해야 할 방법은 특별히 제한되지 않지만 유동성을 갖는 경화성 재료의 용액 내지 분산액을 상기 전자 디바이스용 기재상에 도포하는 것이 바람직하다. 균일성의 측면에서, 이 도포는 스핀코트인 것이 바람직하다.
Although the method in which the said curable material should be arrange | positioned on the base material for electronic devices is not restrict | limited, It is preferable to apply | coat the solution or dispersion liquid of the curable material which has fluidity on the said base material for electronic devices. In terms of uniformity, this application is preferably spin coat.
(막두께)(Film thickness)
본 발명에 있어서, 플라즈마 조사에 의한 경화 전후의 막두께는 특별히 제한되지 않지만 하기와 같은 막두께가 적합하게 사용 가능하다.
In the present invention, the film thickness before and after curing by plasma irradiation is not particularly limited, but the following film thicknesses can be suitably used.
<경화전의 막두께><Film thickness before hardening>
바람직하게는 100 내지 1000 ㎚정도, 더욱 바람직하게는 400 내지 600 ㎚ 정도Preferably it is about 100-1000 nm, More preferably, it is about 400-600 nm
<경화후의 막두께><Film thickness after curing>
바람직하게는 수%(예컨대 5 내지 6%) 막두께가 감소하는 정도, Preferably, the extent to which the film thickness is reduced by several percent (eg 5-6%),
(저에너지 플라즈마)(Low energy plasma)
본 발명에 있어서, 상기한 경화성의 도포막에 대하여 저에너지 플라즈마를 조사한다. 여기에서, 「저에너지 플라즈마」란 전자의 온도가 2 eV 이하인 것을 말한다.
In the present invention, a low energy plasma is irradiated to the curable coating film. Here, "low energy plasma" means that the temperature of an electron is 2 eV or less.
(플라즈마 처리 조건)(Plasma treatment conditions)
본 발명의 하지막 제작에 있어서는 형성되어야 할 절연막의 특성에 있어서는 하기의 플라즈마 처리 조건을 적합하게 사용할 수 있다.In fabrication of the base film of the present invention, the following plasma treatment conditions can be suitably used in the characteristics of the insulating film to be formed.
희가스(예컨대, Kr, Ar, He 또는 Xe) : 10 내지 3000 sccm, 보다 바람직하게는 200 내지 500 sccm,Rare gas (eg Kr, Ar, He or Xe): 10 to 3000 sccm, more preferably 200 to 500 sccm,
N2 : 10 내지 1000 sccm, 보다 바람직하게는 100 내지 200 sccm,N 2 : 10-1000 sccm, more preferably 100-200 sccm,
온도 : 실온(25℃) 내지 500℃, 보다 바람직하게는 실온 내지 400℃, 특히 바람직하게는 250 내지 350℃Temperature: room temperature (25 ° C.) to 500 ° C., more preferably room temperature to 400 ° C., particularly preferably 250 to 350 ° C.
압력 : 0.1 내지 1000 Pa, 보다 바람직하게는 1 내지 100 Pa, 특히 바람직하게는 1 내지 10 PaPressure: 0.1 to 1000 Pa, more preferably 1 to 100 Pa, particularly preferably 1 to 10 Pa
마이크로파 : 1 내지 10 W/㎝2, 보다 바람직하게는 2 내지 5 W/㎝2, 특히 바람직하게는 3 내지 4 W/㎝2 Microwave: 1 to 10 W / cm 2 , more preferably 2 to 5 W / cm 2 , particularly preferably 3 to 4 W / cm 2
처리 시간 : 10 내지 300초, 보다 바람직하게는 60 내지 120초
Treatment time: 10 to 300 seconds, more preferably 60 to 120 seconds
(바람직한 조건의 예)(Example of preferred conditions)
본 발명에 있어서는, 예컨대 하기 조건을 적합하게 사용 가능하다.In the present invention, for example, the following conditions can be suitably used.
마이크로파 : 2 kW/㎝2 Microwave: 2 kW / cm 2
가스 : Ar 100O sccm + N2 10O sccm, 또는,Gas: Ar 100O sccm + N 2 10O sccm, or,
Kr 100O sccm + N2 10O sccmKr 100O sccm + N 2 10O sccm
압력 : 13.3 내지 133 PaPressure: 13.3 to 133 Pa
기재 온도 : 350 ± 50℃Base temperature: 350 ± 50 ℃
처리 시간 : 60 내지 120초
Treatment time: 60 to 120 seconds
(절연막의 바람직한 특성)(Preferred Characteristics of Insulation Film)
본 발명에 의하면 하기와 같이 바람직한 특성을 갖는 경화된 절연막을 용이하게 형성할 수 있다.According to the present invention, it is possible to easily form a cured insulating film having desirable characteristics as follows.
본 발명에 있어서, 상기한 저에너지 플라즈마의 조사가 가능한 한 사용 가능한 플라즈마는 특별히 제한되지 않는다. 열이력이 실질적으로 저감된 경화막을 용이하게 얻을 수 있는 점에서 있어서, 전자 온도가 비교적 낮고, 또한 고밀도인 플라즈마를 이용하는 것이 바람직하다. 열이력이 실질적으로 저감된 경화막을 형성함으로써 막의 벗겨짐이나, Cu 등의 절연막으로 번져 나오는 것을 억제할 수 있고, 따라서 고품질의 절연막을 형성하는 것이 가능해진다. 특히, 400℃ 이하의 온도에서 경화성 재료에 대하여 저에너지 플라즈마 처리를 한 경우에는, 특히 손상이 적 은 절연막을 얻을 수 있다.
In the present invention, the plasma that can be used is not particularly limited as long as the above-mentioned low energy plasma irradiation is possible. In terms of easily obtaining a cured film having substantially reduced thermal history, it is preferable to use a plasma having a relatively low electron temperature and a high density. By forming a cured film whose thermal history is substantially reduced, peeling of the film and spreading to an insulating film such as Cu can be suppressed, thereby making it possible to form a high quality insulating film. In particular, when low energy plasma treatment is performed on the curable material at a temperature of 400 ° C. or lower, an insulating film having particularly low damage can be obtained.
(바람직한 플라즈마)(Preferred plasma)
본 발명에 있어서 적합하게 사용 가능한 플라즈마의 특성은 이하와 같다.The characteristics of the plasma which can be suitably used in the present invention are as follows.
전자 온도 : 1 eV 내지 2 eVElectronic temperature: 1 eV to 2 eV
밀도 : 1E12 cm-3 내지 1E13 cm-3 Density: 1E12 cm -3 to 1E13 cm -3
플라즈마 밀도의 균일성 : ± 5% 이하
Uniformity of Plasma Density: Less than ± 5%
(평면 안테나 부재)(Flat antenna member)
본 발명의 절연막의 형성 방법에 있어서, 복수의 슬롯을 갖는 평면 안테나 부재를 거쳐서 마이크로파를 조사함으로써 전자 온도가 낮고 또한 고밀도인 플라즈마를 형성하는 것이 바람직하다. 본 발명에 있어서, 이러한 우수한 특성을 갖는 플라즈마를 이용하여 절연막의 형성을 한 경우 플라즈마 손상이 특히 작고, 또한 저온에서 반응성이 높은 프로세스가 가능해진다. 본 발명에 있어서는, 또한 (종래의 플라즈마를 이용한 경우에 비교하여) 평면 안테나 부재를 거쳐서 마이크로파를 조사함으로써 양질인 절연막의 형성이 용이하다고 하는 이점을 얻을 수 있다.
In the method for forming the insulating film of the present invention, it is preferable to form a plasma having a low electron temperature and a high density by irradiating microwaves through a planar antenna member having a plurality of slots. In the present invention, when the insulating film is formed by using the plasma having such excellent characteristics, a plasma damage is particularly small and a highly reactive process at a low temperature is possible. In the present invention, it is also possible to obtain an advantage that it is easy to form a high quality insulating film by irradiating microwaves through a planar antenna member (compared to the case of using a conventional plasma).
(플라즈마 조사 장치의 1형태)(One form of plasma irradiation apparatus)
이하, 첨부 도면을 참조하여 플라즈마 조사 장치로서 사용 가능한 예시적인 마이크로파 플라즈마 장치(100)에 대하여 설명한다. 또한, 각 도면에 있어서 동일 한 참조 부호는 동일 부재를 나타내고 있다. 종래의 마이크로파는 1 내지 100GHz의 주파수를 말하는데, 본 발명의 마이크로파는 이것에 한하지 않고, 약 50MHz 내지 100GHz의 것을 말한다.Hereinafter, an exemplary
여기서, 도 1은 마이크로파 플라즈마 장치(100)의 개략 블럭도이다. 본 실시예의 마이크로파 플라즈마 장치(100)는 마이크로파원(10)과 반응 가스 공급 노즐(50)과 진공 펌프(60)에 접속되고, 안테나 수납 부재(20)와, 제 1 온도 제어 장치(30)와, 처리실(40)과, 제 2 온도 제어 장치(70)를 갖고 있다.1 is a schematic block diagram of a
[P. 9][P. 9]
마이크로파원(10)은, 예컨대 마그네트론으로 이루어지고, 통상 2.45 GHz의 마이크로파(예컨대, 5 kW)를 발생할 수 있다. 마이크로파는, 그 후, 도시하지 않는 모드 변환기에 의해 전송형태가 TM, TE 또는 TEM 모드 등으로 변환된다. 또, 도 1에서는 발생한 마이크로파가 마그네트론으로 되돌아가는 반사파를 흡수하는 아이솔레이터나, 부하측과의 매칭을 취하기 위한 EH 튜너 또는 스터브 튜너는 생략되어 있다.The
안테나 수납 부재(20)에는 파장 단축 부재(22)가 수납되고 파장 단축 부재(22)에 접촉하여 슬롯 전극(24)이 안테나 수납 부재(20)의 바닥판으로서 구성되어 있다. 안테나 수납 부재(20)에는 열전도율이 높은 재료(예컨대, 알루미늄)가 사용되고 있고, 또한 후술하는 바와 같이, 온도 조절판(32)과 접촉하고 있다. 따라서, 안테나 수납 부재(20)의 온도는 온도 조절판(32)의 온도와 대략 같은 온도로 설정된다.
The
파장 단축 부재(22)로서는 마이크로파의 파장을 짧게 하기 위해서 소정의 유전율을 가짐과 동시에 열전도율이 높은 소정의 재료가 선택된다. 처리실(40)에 도입되는 플라즈마 밀도를 균일하게 하기 위해서는 후술하는 슬롯 전극(24)에 많은 슬릿(25)을 형성해야 한다. 파장 단축 부재(22)는 슬롯 전극(24)에 많은 슬릿(25)을 형성하는 것을 가능하게 하는 기능을 갖는다. 파장 단축 부재(22)로서는, 예컨대 알루미나계 세라믹, SiN, AlN을 사용할 수 있다. 예컨대, AlN은 비유전률 εt이 약 9이며, 파장 단축율 n=1/(εt)1/2=0.33이다. 이에 따라, 파장 단축 부재(22)를 통과한 마이크로파의 속도는 0.33배가 되고 파장도 0.33배가 되어 후술하는 슬롯 전극(24)의 슬릿(25)의 간격을 짧게 할 수 있기 때문에 보다 많은 슬릿(25)이 형성되는 것을 가능하게 하고 있다.As the
슬롯 전극(24)은 파장 단축 부재(22)에 나사 고정되어 있고, 예컨대 직경 50㎝, 두께 1 ㎜ 이하의 원통형 동판으로 구성된다. 슬롯 전극(24)은 도 2에 도시하는 바와 같이 중심에서 조금 외측으로, 예컨대 수 ㎝정도 떨어진 위치로부터 시작되어 다수의 슬릿(25)이 소용돌이치는 형상으로 점차적으로 주연부를 향해서 형성되어 있다.The
도 2에 있어서, 슬릿(25)은 2회 소용돌이 쳐져 있다. 본 실시예에서는, 대략 T자 형상으로 약간의 간격을 두고 배치한 한 쌍의 슬릿(25A 및 25B)을 조(組)로 하는 슬릿쌍을 상술한 바와 같이 배치함으로써 슬릿군을 형성하고 있다. 각 슬릿(25A, 25B)의 길이(L1)는 마이크로파의 관내 파장 λ의 대략 1/16에서 1/2의 범위내로 설정됨과 동시에 폭은 1 ㎜ 정도로 설정되고, 슬릿 소용돌이의 외륜과 내륜과 의 간격(L2)은 근소한 조정은 있지만 관내 파장 λ과 대략 동일한 길이로 설정되어 있다. 즉, 슬릿의 길이(L1)는 다음 식으로 표시되는 범위내로 설정된다.
In FIG. 2, the
이와 같이 각 슬릿(25A, 25B)을 형성함으로써 처리실(40)에는 균일한 마이크로파의 분포를 형성하는 것이 가능해 진다. 소용돌이치는 형상 슬릿의 외측으로서 원반 형상 슬롯 전극(24)의 주연부에는 이것을 따라 폭 수㎜ 정도의 마이크로파 전력 반사 방지용 방사 소자(26)가 형성되는 경우도 있다(생략도 가능). 이에 따라, 슬롯 전극(24)의 안테나 효율을 올리고 있다. 또한, 본 실시예의 슬롯 전극(24)의 슬릿의 모양은 단순한 예시이며 임의의 슬릿형상(예컨대, L자 형상 등)을 갖는 전극을 슬롯 전극으로서 이용할 수 있는 것은 말할 필요도 없다.By forming each of the
안테나 수납 부재(20)에는 제 1 온도 제어 장치(30)가 접속되어 있다. 제 1 온도 제어 장치(30)는 마이크로열에 의한 안테나 수납 부재(20) 및 이 근방의 구성요소의 온도 변화가 소정의 범위가 되도록 제어하는 기능을 갖는다. 도 3에 도시하는 바와 같이, 제 1 온도 제어 장치(30)는 온도 조절판(32)과, 밀봉부재(34)와, 온도 센서(36)와 히터 장치(38)를 갖고, 수도 등의 수원(39)으로부터 냉각수를 공급한다. 제어의 용이성에 관한 측면에서, 수원(39)으로부터 공급되는 냉각수의 온도는 항온인 것이 바람직하다. 온도 조절판(32)은, 예컨대 스테인레스 등 열전도율이 좋고 유로(33)를 가공하기 쉬운 재료가 선택된다. 유로(33)는, 예컨대 직사각형형상의 온도 조절판(32)을 종횡으로 관통하고 나사 등의 밀봉부재(34)를 관통구멍에 돌려 넣음으로써 형성할 수 있다. 물론, 도 3에 관계없이, 온도 조절판(32)과 유로(33) 각각은 임의의 형상을 가질 수 있다. 냉각수 대신에 다른 종류의 냉매(알콜, 가르덴(등록상표), 플론 등)를 사용할 수 있는 것은 물론이다.The first
온도 센서(36)는, PTC 서미스터, 적외선 센서 등 주지의 센서를 사용할 수 있다. 또한, 열전쌍도 온도 센서(36)를 사용할 수 있지만 마이크로파의 영향을 받지 않도록 구성하는 것이 바람직하다. 온도 센서(36)는 유로(33)에 접속해도 무방하고 접속하지 않아도 무방하다. 대체적으로, 온도 센서(36)는 안테나 수납 부재(20), 파장 단축 부재(22) 및/또는 슬롯 전극(24)의 온도를 측정해도 무방하다.The
히터 장치(38)는, 예컨대 온도 조절판(32)의 유로(33)에 접속된 수도관의 주위에 감긴 히터선 등으로서 구성된다. 히터선에 흐르는 전류의 크기를 제어함으로써 온도 조절판(32)의 유로(33)를 흐르는 수온을 조절할 수 있다. 온도 조절판(32)은 열전도율이 높기 때문에 유로(33)를 흐르는 물의 수온과 대략 같은 온도로 제어될 수 있다.The
온도 조절판(32)은 안테나 수납 부재(20)에 접촉하고 있고, 안테나 수납 부재(20)와 파장 단축 부재(22)는 열전도율이 높다. 이 결과, 온도 조절판(32)의 온도를 제어함으로써 파장 단축 부재(22)와 슬롯 전극(24)의 온도를 제어할 수 있다.The
파장 단축 부재(22)와 슬롯 전극(24)은 온도 조절판(32) 등이 없으면, 마이 크로파원(10)의 전력(예컨대, 5 kW)을 장시간 가하는 것에 의해 파장 단축 부재(22)와 슬롯 전극(24)에서의 전력 손실로 전극 자체의 온도가 상승한다. 이 결과, 파장 단축 부재(22)와 슬롯 전극(24)이 열팽창하여 변형한다.When the
예컨대, 슬롯 전극(24)은 열팽창에 의해 최적의 슬릿 길이가 변화하여 후술하는 처리실(40)내에서의 전체의 플라즈마 밀도가 저하하거나 부분적으로 플라즈마 밀도가 집중하거나 한다. 전체의 플라즈마 밀도가 저하하면 반도체 웨이퍼(W)의 처리속도가 변화한다. 그 결과, 플라즈마 처리가 시간적으로 관리되어 소정 시간(예컨대, 2분) 경과하면 처리를 정지하고 반도체 웨이퍼(W)를 처리실(40)로부터 출력하도록 설정한 경우, 전체의 플라즈마 밀도가 저하하면 소망하는 처리(에칭 깊이나 성막 두께)가 반도체 웨이퍼(W)에 형성되어 있지 않은 경우가 있다. 또한, 부분적으로 플라즈마 밀도가 집중하면 부분적으로 반도체 웨이퍼(W)의 처리가 변화해 버린다. 이와 같이 슬롯 전극(24)이 온도 변화에 의해 변형하면 플라즈마 처리의 품질이 저하한다.For example, the
또한, 온도 조절판(32)이 없으면 파장 단축 부재(22)와 슬롯 전극(24)의 재질이 다르고, 또한 양자는 나사 고정되어 있으므로 슬롯 전극(24)이 휘어지게 된다. 이 경우도 마찬가지로 플라즈마 처리의 품질이 저하하는 것이 이해될 것이다.In addition, without the
한편, 슬롯 전극(24)은 온도가 일정하면 고온하에 배치되더라도 변형을 발생하지 않는다. 또한, 플라즈마 CVD 장치에 있어서, 처리실(40)에 수분이 액형상 또는 안개형상으로 존재하면 반도체 웨이퍼(W)의 막중에 불순물로서 혼입되게 되기 때문에 가능한 한 온도를 올려놓아야 한다. 또한, 처리실(40)과 후술하는 유전체 (28)와의 사이를 밀봉하는 O 링(90) 등의 부재는 80 내지 100℃ 정도의 내열성을 갖는 것을 고려하면 온도 조절판(32)(즉, 슬롯 전극(24))은 예컨대 70℃를 기준으로 ± 5℃ 정도가 되도록 제어된다. 70℃ 등의 설정 온도와 ± 5℃ 등의 허용 온도 범위는 요구되는 처리나 구성부재의 내열성 그 외에 따라서 임의로 설정할 수 있다.On the other hand, when the temperature is constant, the
이 경우, 제 1 온도 제어 장치(30)는 온도 센서(36)의 온도 정보를 얻어 온도 조절판(32)의 온도가 70℃ ± 5℃가 되도록 히터 장치(38)에 공급하는 전류를(예컨대, 가변 저항 등을 사용하여) 제어한다. 슬롯 전극(24)은 70℃에서 사용되는 것을 전제로, 즉 70℃의 분위기하에 놓여졌을 때에 최적의 슬릿 길이를 갖도록 설계된다. 대체적으로, 온도 센서(36)가 온도 조절판(32)에 배치되는 경우에는 온도 조절판(32)으로부터 슬롯 전극(24)으로 또는 이 반대로 열이 전파되기 위해서는 시간이 걸리므로 70℃ ± 10℃로 하는 등 보다 넓은 허용 범위를 설정해도 무방하다.In this case, the first
제 1 온도 제어 장치(30)는 처음에는 실온하에 놓여진 온도 조절판(32)의 온도는 70℃보다도 낮으므로 히터 장치(38)를 가장 먼저 구동하여 수온을 70℃ 정도로 하여 온도 조절판(32)에 공급해도 무방하다. 대체적으로, 마이크로열에 의한 온도 상승을 70℃ 부근이 될 때까지 온도 조절판(32)에 물을 흐르게 하지 않아도 무방하다. 따라서, 도 3에 나타내는 예시적인 온도 제어 기구는 수원(39)으로부터의 수량을 조절하는 매스플로우컨트롤러와 개폐 밸브를 포함하고 있어도 무방하다. 온도 조절판(32)의 온도가 75℃를 넘은 경우에는, 예컨대 15℃ 정도의 물을 수원(39)으로부터 공급하여 온도 조절판(32)의 냉각을 개시하고, 그 후, 온도 센서(36) 가 65℃를 나타냈을 때에 히터 장치(38)를 구동하여 온도 조절판(32)의 온도가 70℃ ± 5℃가 되도록 제어한다. 제 1 온도 제어 장치(30)는 상술한 매스 플로 우컨트롤러와 개폐 밸브를 이용함으로써, 예컨대 15℃ 정도의 물을 수원(39)으로부터 공급하여 온도 조절판(32)의 냉각을 개시하고, 그 후, 온도 센서(36)가 70℃를 나타냈을 때에 물의 공급을 정지하는 등 여러가지 제어 방법을 채용할 수 있다.Since the temperature of the
이와 같이, 제 1 온도 제어 장치(30)는 파장 단축 부재(22)와 슬롯 전극(24)이 소정의 설정 온도를 중심으로 하는 소정의 허용 온도 범위가 되도록 온도 제어를 한다고 하는 점에서 이들을 설정하지 않고 단순히 냉각한다고 하는 일본 특허 공개 평성3-191073호의 냉각 수단과 상위하다. 이에 따라, 처리실(40)에 있어서의 처리의 품질을 유지할 수 있다. 예컨대, 슬롯 전극(24)은 70℃의 분위기하에 놓여졌을 때에 최적의 슬릿 길이를 갖도록 설계된 경우에, 이것을 단순히 15℃ 정도로 냉각하는 것만으로는 최적의 처리환경을 얻는 데 무의미한 것임을 알게될 것이다.In this way, the first
또한, 제 1 온도 제어 장치(30)는 온도 조절판(32)을 흐르는 물의 온도를 제어함으로써 파장 단축 부재(22)와 슬롯 전극(24)의 온도를 동시에 제어하고 있다. 이것은 온도 조절판(32), 안테나 수납 부재(20) 및 파장 단축 부재(22)를 열전도율이 높은 재료로 구성한 것에 의한 것이다. 이러한 구성을 채용함으로써 이들 3개의 온도 제어를 하나의 장치로 겸용할 수 있기 때문에 복수의 장치가 필요하지 않은 점에서 장치 전체의 대형화와 코스트 상승을 방지할 수 있다. 또한, 온도 조절판(32)은 온도 조절 수단의 단순한 일례이며 냉각팬 등 그 밖의 냉각 수단을 채용할 수 있는 것은 말할 것도 없다.
Moreover, the 1st
다음에, 도 4를 참조하여 제 3 온도 제어 장치(95)에 대하여 설명한다. 여기서, 도 4는 제 3 온도 제어 장치(95)를 설명하기 위한 부분 확대 단면도이다. 제 3 온도 제어 장치(95)는 유전체(28)의 주변을 냉각수나 냉매 등을 이용하여 온도 제어하는 것이다. 제 3 온도 제어 장치(95)는 제 1 온도 제어 장치와 같이, 온도 센서, 히터 장치를 이용하여 마찬가지로 구성할 수 있으므로 그 상세한 설명은 생략한다.Next, the third
본 실시예에서는, 온도 조절판(32)과 안테나 수납 부재(20)는 별개의 부재이지만 온도 조절판(32)의 기능을 안테나 수납 부재(20)가 가지게 해도 무방하다. 예컨대, 안테나 수납 부재(20)의 상면 및/또는 측면에 유로(33)를 형성함으로써 안테나 수납 부재(20)를 직접 냉각할 수 있다. 또한, 도 5에 도시하는 바와 같이 안테나 수납 부재(20)의 측면에 유로(33)와 유사한 유로(99)를 갖는 온도 조절판(98)을 형성하면, 파장 단축 부재(22)와 슬롯 전극(24)을 동시에 냉각하는 것도 가능하다. 여기서, 도 5는 도 1에 도시하는 마이크로파 플라즈마 장치(100)의 온도 조절판(32)의 변형예를 나타내는 부분 확대 단면도이다. 또한, 슬롯 전극(24)의 주위에 온도 조절판을 마련하거나, 또는 슬릿(25)의 배치를 방해하지 않도록 슬롯 전극(24) 자체에 유로를 형성할 수도 있다.In the present embodiment, the
유전체(28)는 슬롯 전극(24)과 처리실(40)과의 사이에 배치되어 있다. 슬롯 전극(24)과 유전체(28)는 예컨대 납땜에 의해서 강고히 또한 기밀하게 면접합된다. 대체적으로, 소성된 세라믹제의 유전체(28)의 이면에, 스크린 인쇄 등의 수단에 의해 동박막을, 슬릿을 포함하는 슬롯 전극(24)의 형상으로 패턴형성하고, 이것을 프린트하도록 동박막의 슬롯 전극(24)을 형성해도 좋다. 유전체(28)와 처리실(40)은 O 링(90)에 의해서 접합되어 있다. 유전체(28)의 주변을 예컨대 80℃ 내지 100℃로 온도 조절하는 제 3 온도 제어 장치(95)가 마련되는 경우에는, 도 4에 도시하는 바와 같이 구성된다. 제 3 온도 제어 장치(95)는 온도 조절판(32)과 마찬가지로 유전체(28)를 둘러싸는 유로(96)를 갖고 있다. 이와 같이 제 3 온도 제어 장치는 O 링(90)의 근방에 설치되기 때문에, 유전체(28) 및 슬롯 전극(24)을 온도 조절함과 동시에 O 링(90)의 온도 조절도 효과적으로 실행할 수 있다. 유전체(28)는 질화알루미늄(AlN) 등으로 이루어지고, 감압 또는 진공 환경에 있는 처리실(40)의 압력이 슬롯 전극(24)에 인가되어 슬롯 전극(24)이 변형하거나 슬롯 전극(24)이 처리실(40)로 노출되어 스퍼터되거나 동오염을 발생하거나 하는 것을 방지하고 있다. 필요하면, 유전체(28)를 열전도율이 낮은 재질로 구성함으로써 슬롯 전극(24)이 처리실(40)의 온도에 의해 영향을 받는 것을 방지해도 좋다.The
선택적으로, 유전체(28)는 파장 단축 부재(22)와 같이, 열전도율이 높은 재질(예컨대, AlN)로 형성할 수 있다. 이 경우에는, 유전체(28)의 온도를 제어함으로써 슬롯 전극(24)의 온도 제어를 할 수 있고, 슬롯 전극(24)을 거쳐서 파장 단축 부재(22)의 온도 제어를 할 수 있다. 이 경우, 유전체(28)의 내부에 마이크로파의 처리실(40)로의 도입을 방해하지 않도록 유로를 형성하는 것도 가능하다. 또, 상술한 온도 제어는 임의로 조합하는 것도 가능하다.Alternatively, the dielectric 28 may be formed of a material having high thermal conductivity (for example, AlN), such as the
처리실(40)은 측벽이나 바닥부가 알루미늄 등의 도체에 의해 구성되어 전체가 통형상으로 성형되어 있고 내부는 후술하는 진공 펌프(60)에 의해 소정의 감압 또는 진공 밀폐 공간으로 유지될 수 있다. 처리실(40)내에는 열판(42)과 그 위에 피처리체인 반도체 웨이퍼(W)가 수납되어 있다. 또한, 도 1에서는 반도체 웨이퍼(W)를 고정하는 정전척이나 클램프기구 등은 편의상 생략되어 있다.The
열판(42)은 히터 장치(38)와 동일한 구성을 갖고 반도체 웨이퍼(W)의 온도 제어를 한다. 예컨대, 플라즈마 CVD 처리에 있어서 열판(42)은 반도체 웨이퍼(W)를 예시적으로 약 450℃로 가열한다. 또한, 플라즈마 에칭 처리에 있어서는 열판(42)은 반도체 웨이퍼(W)를 예시적으로 약 80℃ 이하로 가열한다. 열판(42)에 의한 이들의 가열온도는 프로세스에 따라 다르다. 결과적으로, 열판(42)은 반도체 웨이퍼(W)에 불순물로서의 수분이 부착·혼입하지 않도록 반도체 웨이퍼(W)를 가열한다. 제 2 온도 제어 장치(70)는 열판(42)의 온도를 측정하는 온도 센서(72)가 측정한 온도에 따라서 열판(42)에 흐르는 가열용 전류의 크기를 제어할 수 있다.The
처리실(40)의 측벽에는 반응 가스를 도입하기 위한 석영 파이프제의 가스 공급 노즐(50)이 마련되고, 이 노즐(50)은 가스 공급로(52)에 의해 매스 플로우 컨트롤러(54) 및 개폐 밸브(56)를 거쳐서 반응 가스원(58)에 접속되어 있다. 예컨대, 질화 실리콘막을 퇴적시키고자 하는 경우에는, 반응 가스로서 소정의 혼합 가스(즉, 네온, 크세논, 아르곤, 헬륨, 라돈, 크립톤 중 어느 하나에 N2와 H2를 가한 것)에 NH3나 SiH4가스 등을 혼합한 것이 선택될 수 있다.On the side wall of the
진공 펌프(60)는 처리실(40)의 압력을 소정의 압력(예컨대, 0.1 내지 수십mTorr)까지 진공 배기할 수 있다. 또한, 도 1에서는 배기계의 상세한 구조도 생략 되어 있다.
The
(플라즈마 처리 장치의 동작)(Operation of Plasma Processing Equipment)
다음에, 이상과 같이 구성된 본 실시예의 마이크로파 플라즈마 처리 장치(100)의 동작에 대하여 설명한다. 우선, 통상 처리실(40)의 측벽에 설치되어 있는 도시하지 않는 게이트 밸브를 거쳐서 반도체 웨이퍼(W)를 반송아암에 의해 처리실(40)에 수납한다. 그 후, 도시하지 않은 리프터핀을 상하 운동시킴으로써 반도체 웨이퍼(W)를 소정의 탑재면에 배치한다.Next, the operation of the microwave
다음에, 처리실(40)내를 소정의 처리 압력, 예컨대 50mTorr로 유지하고 노즐(50)로부터, 예컨대 아르곤 및 질소의 혼합 가스를 포함하는 반응가스가 하나 이상의 반응 가스원(58)으로부터 매스 플로우 컨트롤러(54) 및 개폐 밸브(56)를 거쳐서 유량 제어하면서 처리실(40)에 도입된다.Next, the reaction gas containing the mixed gas of argon and nitrogen, for example, from the
처리실(40)의 온도는 70℃ 정도가 되도록 제 2 온도 제어 장치(70)와 열판(42)에 의해 조정된다. 또한, 제 1 온도 제어 장치(30)는 온도 조절판(32)의 온도가 70℃ 정도가 되도록 히터 장치(38)를 제어한다. 이에 따라, 온도 조절판(32)을 거쳐서 파장 단축 부재(22)와 슬롯 전극(24)의 온도가 70℃ 정도로 유지된다. 슬롯 전극(24)은 70℃에서 최적의 슬릿 길이를 갖도록 설계되어 있다. 또한, 슬롯 전극(24)은 ± 5℃ 정도의 온도 오차가 허용 범위라는 것을 미리 알고 있는 것으로 한다. 플라즈마가 발생할 때, 슬롯 전극이 플라즈마에 의한 열로 가열되기 때문에 슬롯 전극도 소정의 온도 이하가 되었을 때에 마이크로파를 공급하도록 하여 플라즈마 상승시의 열을 억제하도록 제어해도 무방하다.The temperature of the
한편, 마이크로파원(10)으로부터의 마이크로파를 도시하지 않는 직사각형 도파관이나 동축 도파관 등을 거쳐서 안테나 수납 부재(20)내의 파장 단축 부재(22)에, 예컨대 TEM 모드 등으로 도입한다. 파장 단축 부재(22)를 통과한 마이크로파는 그 파장이 단축되어 슬롯 전극(24)에 입사하고 슬릿(25)으로부터 처리실(40)로 유전체(28)를 거쳐서 도입된다. 파장 단축 부재(22)와 슬롯 전극(24)은 온도 제어되어 있기 때문에 열팽창 등에 의한 변형은 없고 슬롯 전극(24)은 최적의 슬릿 길이를 유지할 수 있다. 이것에 의해서 마이크로파는 균일하게(즉, 부분적 집중 없이) 또한 전체적으로 소망하는 밀도로 (즉, 밀도의 저하 없이) 처리실(40)에 도입될 수 있다.On the other hand, the microwave from the
계속적인 사용에 의해, 온도 조절판(32)의 온도가 75℃보다도 상승하면 제 1 온도 제어 장치(30)는 수원(39)으로부터 15℃ 정도의 냉각수를 온도 조절판(32)에 도입함으로써 이것을 75℃ 이내가 되도록 제어한다. 마찬가지로, 처리 개시시나 과냉각에 의해 온도 조절판(32)의 온도가 65℃ 이하가 되면 제 1 온도 제어 장치(30)는 히터 장치(38)를 제어하여 수원(39)으로부터 온도 조절판(32)에 도입되는 수온을 올려 온도 조절판(32)의 온도를 65℃ 이상으로 할 수 있다.When the temperature of the
한편, 온도 조절판(32)에 의한 과냉각에 의해서 처리실(40)의 온도가 소정 온도 이하가 된 것을 온도 센서(72)가 검지하면 수분이 불순물로서 웨이퍼(W)에 부착·혼입하는 것을 막기 위해서 제 2 온도 제어 장치(70)는 열판(42)을 제어하여 처리실(40)의 온도를 제어할 수 있다.
On the other hand, when the
그 후, 마이크로파는 반응 가스를 플라즈마화하여 전자 디바이스용 기재상에 배치된 경화성 재료 함유막에 저에너지 플라즈마를 조사하고 해당 경화성 재료 함유막을 경화시킨다. 이 경화 처리는, 예컨대 사전에 설정된 소정 시간만큼 행하여지고, 그 후, 반도체 웨이퍼(W)는 상술하는 도시하지 않은 게이트 밸브로부터 처리실(40)의 바깥으로 내보내진다. 처리실(40)에는 소망하는 밀도의 마이크로파가 균일하게 공급되기 때문에 웨이퍼(W)에는 소망하는 두께의 막이 균일하게 형성되게 된다. 또한, 처리실(40)의 온도는 수분 등이 웨이퍼(W)에 혼입하는 일이 없는 온도로 유지되기 때문에 소망하는 성막 품질을 유지할 수 있다.Thereafter, the microwave converts the reaction gas into a plasma, irradiates a low energy plasma to the curable material-containing film disposed on the substrate for an electronic device, and cures the curable material-containing film. This hardening process is performed, for example for predetermined time set in advance, and the semiconductor wafer W is then sent out of the
이상, 본 발명에 있어서 적합하게 사용 가능한 장치의 실시예를 설명했는데, 본 발명은 그 요지의 범위내에서 여러가지의 변형 및 변경이 가능하다. 예컨대, 본 발명의 마이크로파 플라즈마 처리 장치(100)는 전자 사이클로트론 공명의 이용을 방해하는 것이 아니기 때문에 소정의 자장을 발생시키는 코일 등을 구비해도 무방하다. 또한, 본 실시예의 마이크로파 플라즈마 처리 장치(100)는 플라즈마 CVD 장치로서 설명되어 있지만, 마이크로파 플라즈마 처리 장치(100)는 반도체 웨이퍼(W)를 에칭하거나 클리닝하거나 하는 경우에도 사용할 수 있는 것은 말할 필요도 없다. 또한, 본 발명에서 처리되는 피처리체는 반도체 웨이퍼에 한정되지 않고, LCD 등을 포함하는 것이다.
As mentioned above, although the Example of the apparatus which can be used suitably in this invention was described, this invention can be variously modified and changed in the range of the summary. For example, the microwave
상술한 바와 같이, 본 발명에 의하면 과도한 열이력이 가해지는 것을 방지하 면서, 또한 양질인 절연막을 부여할 수 있는 절연막의 형성 방법이 제공된다.As described above, the present invention provides a method of forming an insulating film which can prevent an excessive thermal history from being applied and can provide a good insulating film.
Claims (12)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2002-00221585 | 2002-07-30 | ||
JP2002221585 | 2002-07-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050026018A KR20050026018A (en) | 2005-03-14 |
KR100701359B1 true KR100701359B1 (en) | 2007-03-28 |
Family
ID=31184867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057001481A KR100701359B1 (en) | 2002-07-30 | 2003-07-30 | Method and apparatus for forming insulating layer |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP4580235B2 (en) |
KR (1) | KR100701359B1 (en) |
CN (1) | CN100382251C (en) |
AU (1) | AU2003252352A1 (en) |
WO (1) | WO2004012252A1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104183541B (en) * | 2013-05-22 | 2017-03-01 | 中芯国际集成电路制造(上海)有限公司 | The method repairing medium K value |
CN105499069B (en) * | 2014-10-10 | 2019-03-08 | 住友重机械工业株式会社 | Membrane formation device and film forming method |
JP6698560B2 (en) | 2017-02-01 | 2020-05-27 | 東京エレクトロン株式会社 | Microwave plasma source, microwave plasma processing apparatus, and plasma processing method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000076774A (en) * | 1999-03-10 | 2000-12-26 | 히가시 데쓰로 | Semiconductor fabrication method and semiconductor fabrication equipment |
WO2001070628A2 (en) * | 2000-03-20 | 2001-09-27 | Dow Corning Corporation | Plasma processing for porous silica thin film |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57103333A (en) * | 1980-12-18 | 1982-06-26 | Toshiba Corp | Manufacture of semiconductor device |
KR0138853B1 (en) * | 1994-11-03 | 1998-06-01 | 양승택 | Curing method of spin-on glass by plasma process |
JP3485425B2 (en) * | 1996-11-18 | 2004-01-13 | 富士通株式会社 | Method for forming low dielectric constant insulating film and semiconductor device using this film |
JP3566046B2 (en) * | 1997-10-02 | 2004-09-15 | アルプス電気株式会社 | Plasma processing device and sputtering device |
TW439197B (en) * | 1997-10-31 | 2001-06-07 | Dow Corning | Electronic coating having low dielectric constant |
DE69941677D1 (en) * | 1998-09-25 | 2010-01-07 | Jgc Catalysts & Chemicals Ltd | LIQUID COATING COMPOSITION FOR SILICONE COATING WITH LOW SOLUBILITY AND WITH D |
JP4222707B2 (en) * | 2000-03-24 | 2009-02-12 | 東京エレクトロン株式会社 | Plasma processing apparatus and method, gas supply ring and dielectric |
-
2003
- 2003-07-30 KR KR1020057001481A patent/KR100701359B1/en not_active IP Right Cessation
- 2003-07-30 AU AU2003252352A patent/AU2003252352A1/en not_active Abandoned
- 2003-07-30 WO PCT/JP2003/009696 patent/WO2004012252A1/en active Application Filing
- 2003-07-30 JP JP2004524318A patent/JP4580235B2/en not_active Expired - Fee Related
- 2003-07-30 CN CNB038124831A patent/CN100382251C/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000076774A (en) * | 1999-03-10 | 2000-12-26 | 히가시 데쓰로 | Semiconductor fabrication method and semiconductor fabrication equipment |
WO2001070628A2 (en) * | 2000-03-20 | 2001-09-27 | Dow Corning Corporation | Plasma processing for porous silica thin film |
Also Published As
Publication number | Publication date |
---|---|
JP4580235B2 (en) | 2010-11-10 |
WO2004012252A1 (en) | 2004-02-05 |
AU2003252352A1 (en) | 2004-02-16 |
JPWO2004012252A1 (en) | 2006-01-05 |
CN100382251C (en) | 2008-04-16 |
CN1692478A (en) | 2005-11-02 |
KR20050026018A (en) | 2005-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060291132A1 (en) | Electrostatic chuck, wafer processing apparatus and plasma processing method | |
JP5086083B2 (en) | Method for processing a substrate | |
JP5122966B2 (en) | Surface wave plasma source | |
US7771796B2 (en) | Plasma processing method and film forming method | |
KR100458424B1 (en) | Plasma processing apparatus | |
US5911852A (en) | Plasma processing apparatus | |
JP4861329B2 (en) | Plasma processing system for processing substrates | |
KR101243632B1 (en) | Substrate processing apparatus and method of manufacturing semiconductor device | |
US5707466A (en) | Method and apparatus for selectively annealing heterostructures using microwave | |
JP5242162B2 (en) | Surface wave plasma source | |
US20070224839A1 (en) | Heat treating apparatus, heat treating method and storage medium | |
US6736930B1 (en) | Microwave plasma processing apparatus for controlling a temperature of a wavelength reducing member | |
US20060154492A1 (en) | Forming method of low dielectric constant insulating film of semiconductor device, semiconductor device, and low dielectric constant insulating film forming apparatus | |
JP2006244891A (en) | Microwave plasma processing device | |
JP2010129790A (en) | Deposition method | |
US8197913B2 (en) | Film forming method for a semiconductor | |
KR100701359B1 (en) | Method and apparatus for forming insulating layer | |
JP2002231637A (en) | Plasma processor | |
US7569497B2 (en) | Method and apparatus for forming insulating layer | |
EP0749148B1 (en) | Plasma processing apparatus | |
US20070044916A1 (en) | Vacuum processing system | |
JP4226135B2 (en) | Microwave plasma processing apparatus and method | |
JP2923879B2 (en) | Plasma processing equipment | |
JP3477573B2 (en) | Plasma processing apparatus, plasma generation introduction member and slot electrode | |
JP2006054206A (en) | Plasma processing apparatus and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150224 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |