KR100699846B1 - ＳｉＨ4 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법 및 이를 포함한 반도체 소자 - Google Patents

ＳｉＨ4 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법 및 이를 포함한 반도체 소자 Download PDF

Info

Publication number
KR100699846B1
KR100699846B1 KR1020050051995A KR20050051995A KR100699846B1 KR 100699846 B1 KR100699846 B1 KR 100699846B1 KR 1020050051995 A KR1020050051995 A KR 1020050051995A KR 20050051995 A KR20050051995 A KR 20050051995A KR 100699846 B1 KR100699846 B1 KR 100699846B1
Authority
KR
South Korea
Prior art keywords
silicon
insulating film
ion implantation
hydrogen
crystals
Prior art date
Application number
KR1020050051995A
Other languages
English (en)
Other versions
KR20060131496A (ko
Inventor
황현상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050051995A priority Critical patent/KR100699846B1/ko
Priority to US11/452,397 priority patent/US7449398B2/en
Publication of KR20060131496A publication Critical patent/KR20060131496A/ko
Application granted granted Critical
Publication of KR100699846B1 publication Critical patent/KR100699846B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/89—Deposition of materials, e.g. coating, cvd, or ald

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nanotechnology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 고농도의 실리콘 나노-결정(Silicom Nano-Crystal)을 극박막 절연막안에 효과적으로 형성하기 위해, 저에너지 (<500eV) SiH4/H2 플라즈마 이온주입을 이용하여, Si+이온과 다량의 수소를 절연막에 함유시켜서, 열처리과정에서 수소에 의한 핵생성을 이용하여, 기존 Si+ 이온 주입공정 대비, 고농도의 실리콘 나노-결정을 효과적으로 형성할 수 있다. 또한 기존 이온주입 공정의 단점으로 낮은 에너지에서는 이온빔밀도가 낮아져서, 고농도 이온 주입시 소요되는 시간의 증가 및 이로 인한 공정 단가의 증가를 플라즈마 이온주입 방법을 이용함으로써 해결할 수 있다.
실리콘 나노결정, 플라즈마 이온주입, 수소효과 비휘발성 메모리

Description

ＳｉＨ4 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법 및 이를 포함한 반도체 소자{Method for forming silicon nano-crystals by SiH4 plasma ion implant and Semiconductor device using the same}
도1은 실리콘 이온주입 시편과 수소가 추가로 도핑된 시편의PL(Photoluminiscence) 특성을 나타낸 것이다.
도 2는 프로그램 속도를 비교한 그래프이다.
도 3은 온도에 따른 전하 디트래핑 특성 비교한 것이다.
본 발명은 SiH4 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법 및 이를 이용한 반도체에 관한 것으로써, 특히 비휘발성 메모리에 응용 가능한 수준의 고농도의 실리콘 나노-크리스탈을 절연막에 형성하기 위해, 기존 실리콘 이온주입 공정 대신, 수소와 실리콘을 절연막에 플라즈마 도핑공정으로 낮은 에너지에 서 주입시킨 후, 열처리를 통해 수소의 촉매효과로 고농도의 실리콘 나노-결정을 형성한다.
Applied Physics Letter (vol. 68, p. 1377)에 발표된 S. Tiwari의 실리콘 나노-결정에 근거하는 메모리소자에 논문에 의하면, 실리콘 위에 터널링 산화물을 형성하고, 그 위에 실리콘 닷(dot)을 형성하고 이곳에 전하를 저장함으로써, 메모리 소자로 사용하는 것이 특징이다.
이러한 실리콘 나노-결정을 형성하기 위하여, 화학기상증착(CVD)공정이나 실리콘 이온주입 공정이 이용된다. 2003년 IEDM p. 597에 발표된 바와 같이 CVD공정으로 절연막위에 형성하는 실리콘 나노-결정은 최대 밀도가 약 1x1012/cm2를 넘지 않아서 차세대 고밀도 소자에 적용하기에는 무리가 있다. 최근 실리콘을 절연막에 1keV로 이온 주입하여, 실리콘 나노-결정 형성공정에 대해 발표된 논문 (Applied Physics Letter vol. 68, p. 1377) 및 특허 (US 6774061 B2, Aug./10, 2004)에 의하면, 고농도 실리콘 이온주입으로 실리콘 나노-결정의 형성이 가능함을 보였으나, 이 또한 닷(dot) 밀도는 상대적으로 낮다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로써, 그 목적은 기존 공정의 가장 큰 문제점이었던, 낮은 닷(dot) 밀도문제를 해결하기 위하여, 수소와 실리콘 포함 개스를 동시에 이온 주입함으로써, 열처리과정에서, 수소의 촉 매 효과로 핵생성이 촉진되어 닷(dot) 밀도를 현저히 개선함으로써, 비휘발성 메모리 소자의 특성을 개선하는 방법 및 이를 이용한 반도체를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 SiH4 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법은 실리콘 기판위에 소정의 두께의 절연막을 형성하는 단계 및 수소와 Si 함유개스를 이용하여 상기 절연막에 이온을 주입한 후 실리콘 나노결정을 형성하는 단계를 포함한다.
본 발명에서 상기 절연막은 SiO2 또는 터널링 절연막인 것이 바람직하다.
본 발명에서 상기 절연막 상부에는 실리콘 질화막이 더 증착되는 것이 바람직하다.
본 발명에서 상기 Si 함유개스는 SiH4 이고, 상기 열처리 온도는 400~650℃ 이며, 상기 이온 주입 방법은 플라즈마 이온주입방법을 이용하는 것이 바람직하다.
본 발명에서 상기 이온주입 에너지는 1 KeV 이하이고, 상기 이온주입된 실리콘의 농도는 1 x 1016/㎠ 이상이며, 상기 수소 농도비는 90% 이상인 것이 바람직하다.
본 발명에서 상기 실리콘 나노결정 상부에는 SiO2 또는 high-k 절연막 층이 더 형성되고, 상기 SiO2 또는 high-k 절연막 층은 화학기상증착(CVD)방법에 의해 형 성되는 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
<실시예 1>
아래와 같은 공정 순서를 이용하여 실리콘 나노-결정을 함유하는 비휘발성 메모리를 형성한다.
① 실리콘 기판위에 적정 두께의 절연막을 형성한다. 실시예 1에서는, 상기 절연막은 SiO2로 형성하는 것이 바람직하다.
② 수소가 밸런스(balance) 기체이고, 여기에 SiH4 농도가 5% 또는 그 이하인 개스 분위기 하에서, 낮은 에너지에서 플라즈마 이온주입을 이용하여, 고농도의 실리콘과 수소를 절연막에 함유시킨다. 상기 에너지는 500eV이하인 것이 바람직하다.
③ 400~650℃범위의 열처리를 통해 수소의 촉매 효과를 이용하여, 고농도 실리콘 나노-결정을 형성하여 메모리 소자로 이용한다.
<실시예 2>
① 실리콘 기판위에 적정 두께의 터널링 절연막을 형성하고, 그 위에 실리콘 질화막을 증착한다. 상기 터널링 절연막의 두께는 5nm인 것이 바람직하다.
② 수소가 밸런스(balance) 기체이고, 여기에 SiH4 농도가 5% 또는 그 이하인 개스 분위기 하에서, 낮은 에너지에서 플라즈마 이온주입을 이용하여, 고농도의 실리콘과 수소를 절연막에 함유시킨다. 실시예 2에서의 플라즈마 이온주입 에너지는 상기 실시예 1에서와 동일하게 500eV이하인 것이 바람직하다.
③ 400-650℃ 범위의 열처리를 통해 수소의 촉매 효과를 이용하여, 고농도 실리콘 나노-결정을 형성한다.
④ 그 위에 화학기상증착(CVD)공정으로 SiO2 또는 high-k 절연막층을 블로킹 옥사이드(blocking oxide)로 형성한다.
기존의 실리콘만 이온주입한 시편과 본 공정과 비교하기 위해 실리콘만 이온주입한 시편에 추가로 수소 플라즈마 이온주입을 실시한 후, 이를 동일한 조건에서 열처리한 경우에 개선된 소자의 특성은 다음과 같다.
도 1은 실리콘 이온주입 시편과 수소가 추가로 도핑된 시편의 PL 특성을 나타낸 것으로써, PL 강도가 높은 것은 고농도 나노-결정의 밀도에 기인한다.
photoluminescence 분석을 통해 수소가 함유된 소자의 intensity가 높음을 확인함으로써, 나노-결정의 밀도가 높음을 알 수 있다.
도 2는 프로그램 속도를 비교한 그래프로써, 본 발명을 적용한 소자의 프로그램 속도가 현저히 개선됨을 확인하였다. 즉, 동일한 인가 전압에서 프로그램 속도가 수소처리를 한 시편의 경우 빠르고, 이는 실리콘 나노-결정의 밀도가 높음을 알 수 있다.
도 3은 온도에 따른 전하 디트래핑(detrapping) 특성 비교한 것으로써, 본 발명을 적용한 소자의 디트래핑 비율이 낮음을 확인하여 비휘발성 메모리에 적합함을 알 수 있다. 즉, 프로그램후 고온에서 전자가 빠져나오는 특성을 평가한 경우, 상대적으로 실리콘 처리한 시편의 특성이 안정적임을 나타냄으로, 이는 나노-결정의 밀도가 높고, 균일하며, 등간격을 유지하고 있음을 의미한다.
상기와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은 고농도의 실리콘 나노-결정을 극박막 절연막안에 효과적으로 형성하기 위해, 저에너지 (<500eV) SiH4/H2 플라즈마 이온주입을 이 용하여, Si+이온과 다량의 수소를 절연막에 함유시켜서, 열처리과정에서 수소에 의한 핵생성을 이용하여, 기존 Si+ 이온 주입공정 대비, 고농도의 실리콘 나노-결정을 효과적으로 형성할 수 있다.
또한 기존 이온주입 공정의 단점으로 낮은 에너지에서는 이온빔밀도가 낮아져서, 고농도 이온 주입시 소요되는 시간의 증가 및 이로 인한 공정 단가의 증가를 플라즈마 도핑방법을 이용함으로써 해결할 수 있다.

Claims (13)

  1. 실리콘 나노 결정체 형성방법에 있어서,
    실리콘 기판위에 소정의 두께의 절연막을 형성하는 단계; 및
    수소와 실리콘(Si) 함유개스를 이용하여 상기 절연막에 이온을 주입한 후 열처리를 통해 실리콘 나노결정을 형성하는 단계를 포함하는 것을 특징으로 하는 실리콘 나노 결정체 형성방법.
  2. 제 1항에 있어서, 상기 절연막은 SiO2인 것을 특징으로 하는 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법.
  3. 제 1항에 있어서, 상기 절연막은 SiO2위에 실리콘 질화막을 증착한 것을 특징으로 하는 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법.
  4. 제 1항에 있어서, 상기 절연막은 HfO2 계열의 high-k 절연막을 특징으로 하는 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법.
  5. 제 1항에 있어서, 상기 Si 함유개스는 SiH4 인 것을 특징으로 하는 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법.
  6. 삭제
  7. 제 1항에 있어서, 상기 열처리 온도는 400~650℃인 것을 특징으로 하는 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법.
  8. 제 1항에 있어서, 상기 이온주입 에너지는 1 KeV 이하인 것을 특징으로 하는 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법.
  9. 제 1항에 있어서, 상기 이온주입된 실리콘의 농도는 1 x 1016/㎠ 이상인 것을 특징으로 하는 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법.
  10. 제 1항에 있어서, 상기 수소 농도비는 90% 이상인 것을 특징으로 하는 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법.
  11. 제 1항에 있어서, 상기 실리콘 나노결정 상부에는 SiO2 또는 high-k 절연막 층이 더 형성되는 것을 특징으로 하는 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법.
  12. 제 11항에 있어서, 상기 SiO2 또는 high-k 절연막 층은 화학기상증착(CVD)방법에 의해 형성되는 것을 특징으로 하는 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법.
  13. 실리콘 기판;
    상기 실리콘 기판 위에 형성된 소정 두께의 절연막; 및
    청구항 제 1항 내지 제 12항 중 어느 한 항에 따른 실리콘 나노 결정체 형성방법에 의해, 수소와 Si 함유개스를 이용하여 상기 절연막에 이온을 주입한 후 열처리를 통해 형성된 실리콘 나노결정;
    을 포함하는 반도체 소자.
KR1020050051995A 2005-06-16 2005-06-16 ＳｉＨ4 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법 및 이를 포함한 반도체 소자 KR100699846B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050051995A KR100699846B1 (ko) 2005-06-16 2005-06-16 ＳｉＨ4 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법 및 이를 포함한 반도체 소자
US11/452,397 US7449398B2 (en) 2005-06-16 2006-06-14 Methods of forming silicon nano-crystals using plasma ion implantation and semiconductor devices using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050051995A KR100699846B1 (ko) 2005-06-16 2005-06-16 ＳｉＨ4 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법 및 이를 포함한 반도체 소자

Publications (2)

Publication Number Publication Date
KR20060131496A KR20060131496A (ko) 2006-12-20
KR100699846B1 true KR100699846B1 (ko) 2007-03-27

Family

ID=37811557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050051995A KR100699846B1 (ko) 2005-06-16 2005-06-16 ＳｉＨ4 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법 및 이를 포함한 반도체 소자

Country Status (2)

Country Link
US (1) US7449398B2 (ko)
KR (1) KR100699846B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690925B1 (ko) * 2005-12-01 2007-03-09 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030059936A (ko) * 2002-01-03 2003-07-12 강윤묵 실리콘 나노 결정을 형성하는 새로운 공정.

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919254B2 (ja) * 1993-11-22 1999-07-12 日本電気株式会社 半導体装置の製造方法および形成装置
US5620906A (en) * 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
JP3027968B2 (ja) * 1998-01-29 2000-04-04 日新電機株式会社 成膜装置
US6143631A (en) * 1998-05-04 2000-11-07 Micron Technology, Inc. Method for controlling the morphology of deposited silicon on a silicon dioxide substrate and semiconductor devices incorporating such deposited silicon
US6344403B1 (en) * 2000-06-16 2002-02-05 Motorola, Inc. Memory device and method for manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030059936A (ko) * 2002-01-03 2003-07-12 강윤묵 실리콘 나노 결정을 형성하는 새로운 공정.

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020030059936 *

Also Published As

Publication number Publication date
US20070117402A1 (en) 2007-05-24
KR20060131496A (ko) 2006-12-20
US7449398B2 (en) 2008-11-11

Similar Documents

Publication Publication Date Title
US7510935B2 (en) Method of manufacturing a charge-trapping dielectric and method of manufacturing a sonos-type non-volatile semiconductor device
JP2007043147A (ja) 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
Sahu et al. Effect of annealing treatments on photoluminescence and charge storage mechanism in silicon-rich SiN x: H films
Normand et al. Nanocrystals manufacturing by ultra-low-energy ion-beam-synthesis for non-volatile memory applications
US9136282B2 (en) Memories and methods of forming thin-film transistors using hydrogen plasma doping
KR100636022B1 (ko) 반도체 장치의 박막 형성 방법 및 이를 이용한 불휘발성메모리 장치의 제조 방법.
JP2004048062A (ja) 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子
WO2006019871A2 (en) Method of discharging a semiconductor device
US20070202645A1 (en) Method for forming a deposited oxide layer
KR100699846B1 (ko) ＳｉＨ4 플라즈마 이온주입을 이용한 실리콘 나노 결정체 형성방법 및 이를 포함한 반도체 소자
US20060105524A1 (en) Non-volatile device manufactured using ion-implantation and method of manufacture the same
JP2012089556A (ja) 半導体素子およびその製造方法
KR100336230B1 (ko) 프로그램화가능한반도체디바이스와그제조방법
US20060180845A1 (en) Memory device with silicon rich silicon oxide layer and method of manufacturing the same
Roizin et al. ONO structures and oxynitrides in modern microelectronics: material science, characterization and application
CN101106078A (zh) 形成纳米单晶硅的方法和非挥发性半导体存储器制造方法
JPH09266308A (ja) 半導体装置の製造方法
Gebel et al. Non-volatile memories based on Si+-implanted gate oxides
Ioannou-Sougleridis et al. Oxide–nitride–oxide dielectric stacks with Si nanoparticles obtained by low-energy ion beam synthesis
KR100722776B1 (ko) 원자층 증착 공정을 이용한 실리콘 리치 나노-크리스탈구조물의 형성 방법 및 이를 이용한 불휘발성 반도체장치의 제조 방법
Young et al. Gate bias instability in polycrystalline silicon thin film transistors formed using various gate dielectrics
KR101038398B1 (ko) 반도체 소자의 플로팅 게이트막 형성방법
US20130113034A1 (en) Non-volatile semiconductor memory device, production method for same, and charge storage film
JPH098157A (ja) 不揮発性半導体記憶装置及びその製造方法
Masarotto et al. Double Si nanocrystal layers grown by RPCVD for non-volatile memory applications

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 14