KR100697377B1

KR100697377B1 - Circuit of correction dc of lcd device

Info

Publication number: KR100697377B1
Application number: KR1020000087516A
Authority: KR
Inventors: 최교운; 김하숙
Original assignee: 비오이 하이디스 테크놀로지 주식회사
Priority date: 2000-12-30
Filing date: 2000-12-30
Publication date: 2007-03-20
Also published as: KR20020057226A

Abstract

본 발명은 게이트 타임 딜레이(gate time delay)에 의해 발생하는 dVp의 차이를 해결하여 제품의 특성을 향상시킬 수 있도록한 액정 표시 장치의 DC 보정 회로에 관한 것으로, 액정 표시 장치의 Vcom 공급 회로에 있어서,패널과 Y PCB와의 사이에 구성되는 DC 보정용 접지 라인과,상기 DC 보정용 접지 라인에 연결 구성되는 DC 보정용 제 1 저항 그리고 X PCB와 패널의 사이 그리고 패널의 하부에 각각 구성되는 DC 보정용 제 2,3 저항을 포함하고,상기 DC 보정용 제 2,3 저항(R1(1),(2))을 통과한 Vcom 전압이 DC 보정용 제 1 저항(R2)의 전단에서 전압이 감소되어 패널의 첫단에 인가되고 패널의 끝단에서는 PCB에서 직접 인가하는 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a DC correction circuit of a liquid crystal display device that can improve product characteristics by resolving a difference in dVp caused by a gate time delay. A DC correction ground line configured between the panel and the Y PCB, a DC correction first resistor connected to the DC correction ground line, and a DC correction second configured between the X PCB and the panel and at the bottom of the panel, respectively. And a third resistor, wherein the Vcom voltage passing through the second and third resistors R1 (1) and (2) for DC correction is applied to the first stage of the panel by decreasing the voltage at the front end of the first resistor R2 for the DC correction. At the end of the panel is applied directly from the PCB.

Description

DC correction circuit of liquid crystal display {CIRCUIT OF CORRECTION DC OF LCD DEVICE}

도 1a와 도 1b는 종래 기술의 액정 표시 장치의 구성도 및 구동 파형 그래프1A and 1B are a block diagram and a driving waveform graph of a conventional liquid crystal display device

도 2는 패널 위치에 따른 구동 파형 그래프2 is a drive waveform graph according to the panel position

도 3은 본 발명에 따른 DC 보정 기능을 갖는 액정 표시 장치의 구성도3 is a configuration diagram of a liquid crystal display device having a DC correction function according to the present invention;

도 4는 본 발명에 따른 DC 보정 회로의 상세 구성도4 is a detailed configuration diagram of a DC correction circuit according to the present invention.

도 5는 본 발명에 따른 패널 위치에 따른 구동 파형 그래프5 is a drive waveform graph according to the position of the panel according to the present invention

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

31. 패널 32. Y PCB31.Panel 32.Y PCB

33. X PCB 34. DC 보정용 접지 라인33.X PCB 34.DC compensating ground line

35. DC 보정용 제 1 저항 36. DC 보정용 제 2 저항35. First resistor for DC correction 36. Second resistor for DC correction

37. DC 보정용 제 3 저항37.Third resistor for DC correction

본 발명은 액정 표시 장치에 관한 것으로, 특히 게이트 타임 딜레이(gate time delay)에 의해 발생하는 킥백전압(dVp)의 차이를 해결하여 제품의 특성을 향상시킬 수 있도록한 액정 표시 장치의 DC 보정 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a DC correction circuit of a liquid crystal display device that can improve product characteristics by resolving a difference in kickback voltage (dVp) caused by a gate time delay. It is about.

TFT LCD가 점차 대형화 고해상도화 됨에 따라 패널의 충전율과 플리커(flicker)가 큰 문제가 된다.As TFT LCDs become larger in size and higher in resolution, the filling rate and flicker of panels become a big problem.

이는 일정한 프레임 시간동안 충전을 시켜야 하는 게이트 라인수가 증가함에 따라 하나의 게이트를 충전시키는 시간이 현저히 줄어들기 때문이다.This is because the time to charge one gate is significantly reduced as the number of gate lines to be charged for a certain frame time increases.

이는 패널의 크기가 커지면 전체의 균일도가 떨어져 플리커에 심각한 문제를 야기한다.This causes serious problems for the flicker as the panel size increases and the overall uniformity drops.

플리커란 일종의 화면 떨림 현상인데, 입력되는 데이터 전압의 왜곡으로 인해 발생하는 광학적인 비대칭 성분 때문에 사용자의 눈에는 화면이 떨리는 현상으로 나타나게 된다.Flicker is a kind of screen shaking, which causes the screen to shake in the eyes of the user due to the optical asymmetry caused by the distortion of the input data voltage.

액정 표시 장치에서 떨림없는 화면을 볼 수 있으려면 1초에 60회 이상의 주사(Scanning)가 수행되어야 한다.In order to be able to see a shake-free screen in the liquid crystal display, at least 60 scannings should be performed per second.

그리고 액정 표시 장치를 구동하는 데에 있어서, 액정의 열화를 방지하기 위해 공통 전압(Vcom)을 기준으로 데이터 전압(Vs)을 프레임(Frame)마다 반전시키는 교류 구동 방법을 사용한다.In driving the liquid crystal display, an AC driving method in which the data voltage Vs is inverted for each frame based on the common voltage Vcom is used to prevent deterioration of the liquid crystal.

박막 트랜지스터의 소스(source)에 인가되는 데이터 전압(Vs)과 액정 커패시터에 실제로 인가되는 화소 전압(Vp)과는 ΔV 만큼의 차이가 발생하는데, 이를 킥-백(Kick-back) 전압이라 한다.The difference between the data voltage Vs applied to the source of the thin film transistor and the pixel voltage Vp actually applied to the liquid crystal capacitor occurs by ΔV. This is called a kick-back voltage.

이러한 킥-백 전압은 박막 트랜지스터의 게이트(gate)와 드레인(drain) 사이에 존재하는 기생 커패시턴스(Cgd) 때문에 발생하는데, 이러한 킥-백 전압으로 인해 데이터 전압(Vs)이 왜곡되어 액정의 투과율이 변화되므로 결국 플리커가 발생하 게 된다.This kick-back voltage is caused by the parasitic capacitance Cgd existing between the gate and drain of the thin film transistor, and the kick-back voltage causes the data voltage Vs to be distorted, thereby increasing the transmittance of the liquid crystal. As it changes, flicker eventually occurs.

이하, 첨부된 도면을 참고하여 종래 기술의 액정 표시 장치에 관하여 설명하면 다음과 같다.Hereinafter, a liquid crystal display of the prior art will be described with reference to the accompanying drawings.

도 1a와 도 1b는 종래 기술의 액정 표시 장치의 구성도 및 구동 파형 그래프이다.1A and 1B are a configuration diagram and a driving waveform graph of a liquid crystal display of the prior art.

종래 기술에서는 공통전압(Vcom)은 Y PCB(11),X PCB(12)의 게이트 및 소오스에서 패널(10)내부에 인가한다. 여기서, 동일한 공통전압(Vcom)을 인가하며, 패널(10) 좌우측에 직류 전압이 인가된다.In the prior art, the common voltage Vcom is applied inside the panel 10 at the gates and sources of the Y PCB 11 and the X PCB 12. Here, the same common voltage Vcom is applied, and a DC voltage is applied to the left and right sides of the panel 10.

TFT를 사용한 액정 소자는 일반적으로 다음 식에 의해 단위 픽셀에서의 전압 강하가 표현된다.In a liquid crystal element using a TFT, a voltage drop in a unit pixel is generally expressed by the following equation.

dVp =Cgs/(Cgs+Clc+Cst)*(Vgh-Vgl)dVp = Cgs / (Cgs + Clc + Cst) * (Vgh-Vgl)

여기서, dVp는 단위 픽셀의 전압 강하 즉 킥백 전압, Cgs는 TFT의 게이트 및 소오스의 기생용량이다.Here, dVp is the voltage drop of the unit pixel, that is, the kickback voltage, Cgs is the parasitic capacitance of the gate and the source of the TFT.

그리고 Vgh는 게이트 온 전압, Vbl은 게이트 오프 전압, Clc는 단위 픽셀의 용량 그리고 Cst는 단위 픽셀의 보조 용량(Storage Cap)이다.Vgh is the gate-on voltage, Vbl is the gate-off voltage, Clc is the unit pixel capacity, and Cst is the storage capacities of the unit pixels.

이때, 패널(10)에서는 게이트 라인의 저항과 load에 의해 게이트 타임 딜레이가 발생한다. At this time, in the panel 10, a gate time delay occurs due to the resistance and load of the gate line.

즉, 게이트의 입력 파형은 패널(10)의 액티브 영역을 통과하며 딜레이는 증가하고 패널의 끝단에서는 다량의 딜레이가 발생한다.That is, the input waveform of the gate passes through the active region of the panel 10, and the delay increases, and a large amount of delay occurs at the end of the panel.

Gate Time Delay = K * Rgate * Rcap Gate Time Delay = K * Rgate * Rcap

여기서, (K : 상수, Rgate : gate의 전체 저항, Rcap : gate에 걸리는 부하)이다.Where K is a constant, R gate is the total resistance of the gate, and R cap is the load on the gate.

이와 같은 종래 기술의 액정 표시 장치는 동일한 Vcom이 인가됨에 따라 플리커를 발생 시킨다.The liquid crystal display of the related art generates flicker as the same Vcom is applied.

또한, 동시에 DC가 인가됨에 따라 액정의 열화등을 통해 제품의 신뢰성을 저하시키게 된다.In addition, as the DC is applied at the same time, the reliability of the product is lowered through deterioration of the liquid crystal.

단위 픽셀의 전압 강하를 게이트 타임 딜레이를 고려하지 않아 실제의 패널에서는 패널의 좌우측에서 발생하는 킥백전압(dVp)의 양이 틀리게 된다.Since the voltage drop of the unit pixel does not consider the gate time delay, the amount of kickback voltage (dVp) generated on the left and right sides of the panel is incorrect in an actual panel.

따라서 동일한 킥백전압(dVp)를 가정하고 동일한 공통전압(Vcom)을 인가할 경우에 패널의 첫단과 끝단은 실제 다량의 직류전압이 인가되고 있는 것이다. 이는 플리커의 발생과 신뢰성의 문제를 발생시킨다.Therefore, when the same kickback voltage (dVp) is applied and the same common voltage (Vcom) is applied, a large amount of DC voltage is applied to the first and end of the panel. This causes problems of flickering and reliability.

본 발명은 이와 같은 종래 기술의 액정 표시 장치의 문제를 해결하기 위한 것으로, 게이트 타임 딜레이(gate time delay)에 의해 발생하는 dVp의 차이를 해결하여 제품의 특성을 향상시킬 수 있도록한 액정 표시 장치의 DC 보정 회로를 제공하는데 그 목적이 있다.The present invention solves the problems of the conventional liquid crystal display device, and solves the difference of dVp caused by the gate time delay to improve the product characteristics of the liquid crystal display device. The purpose is to provide a DC correction circuit.

이와 같은 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치의 DC 보정 회로는, Y-PCB(32)가 구성되는 패널(31)의 세로방향 일 변부쪽에 구성되며, 연장된 일 단부가 X-PCB(33)에 연장되어 연결되는 DC 보정용 접지라인, 상기 DC 보정용 접지 라인과 연결되는 제 1 저항, 및 상기 패널(31)의 상부와 하부에 가로방향으로 각각 구성되는 DC 보정용 제2, 3 저항을 포함하고, 상기 X-PCB(33)를 통하여 전달되는 공통전압(Vcom)이 상기 패널(31)과 상기 제2, 3 저항의 상기 Y-PCB(32)가 구성되지 않는 상기 패널(31)의 다른 변부쪽에 인가되며, 상기 제 1 저항은 상기 패널(31)과 상기 제 2, 3 저항과 각각 병렬로 공통 연결됨을 특징으로 한다.In order to achieve the above object, the DC correction circuit of the liquid crystal display according to the present invention is configured at one side of the longitudinal direction of the panel 31 in which the Y-PCB 32 is formed, and one end thereof is extended to the X-PCB. A DC correction ground line extending and connected to (33), a first resistor connected to the DC correction ground line, and second and third resistors for DC correction configured in a horizontal direction at upper and lower portions of the panel 31, respectively. And a common voltage Vcom transmitted through the X-PCB 33 to the panel 31 and the Y-PCB 32 of the second and third resistors. It is applied to the other side, characterized in that the first resistor is commonly connected in parallel with the panel 31 and the second and third resistors, respectively.

이하, 첨부된 도면을 참고하여 본 발명에 따른 액정 표시 장치의 DC 보정 회로에 관하여 상세히 설명하면 다음과 같다.Hereinafter, the DC correction circuit of the liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 패널 위치에 따른 구동 파형 그래프이고, 도 3은 본 발명에 따른 DC(직류전압) 보정 기능을 갖는 액정 표시 장치의 구성도이다.2 is a driving waveform graph according to the panel position, and FIG. 3 is a configuration diagram of a liquid crystal display having a DC (DC) correction function according to the present invention.

그리고 도 4는 본 발명에 따른 DC 보정 회로의 상세 구성도이고, 도 5는 본 발명에 따른 패널 위치에 따른 구동 파형 그래프이다.4 is a detailed configuration diagram of a DC correction circuit according to the present invention, and FIG. 5 is a driving waveform graph according to a panel position according to the present invention.

본 발명의 액정 표시 장치의 DC 보정회로는 도 3과 같이 장방형상의 패널(31)의 세로 방향 두 변부 중 일측에 Y-PCB(32)가 구성되고, 가로 방향 두 변부의 일측에 X-PCB(33)가 구성된 액정표시장치에 적용되며, 상기 DC 보정 회로는 Vcom(공통전압)을 Y-PCB(32)가 구성되지 않은 쪽의 세로 방향 변부에서 인가하는 것이다.In the DC correction circuit of the liquid crystal display of the present invention, as shown in FIG. 3, the Y-PCB 32 is formed on one side of two longitudinal sides of the rectangular panel 31, and the X-PCB ( 33) is applied to the configured liquid crystal display device, wherein the DC correction circuit is to apply Vcom (common voltage) at the side of the vertical direction where the Y-PCB 32 is not configured.

그리고, 패널(31)의 Y-PCB(32)가 구성된 쪽에 세로 방향으로 연장된 DC 보정용 접지 라인(34)이 형성되고, 패널(31)의 상부와 하부에 가로 방향으로 각각 DC 보정용 제2, 3저항(36, 37)이 형성되며, 공통전압(Vcom)은 패널(31)의 Y-PCB(32)가 구성되지 않은 쪽의 세로 방향 변부에서 제2, 3저항(36,37) 및 패널(31)에 공통으로 인가되고, 제2, 3저항(36,37) 및 패널(31)의 공통전압(Vcom)이 인가되는 반대 쪽에는 제 1 저항(35)이 연결되며, 제 1 저항(35)은 DC 보정용 접지라인(34)과 연결되고, DC 보정용 접지라인(34)은 Y-PCB(32)와 평행하게 세로 방향으로 형성되며 일단부는 접지를 위하여 X-PCB(33)로 연장되어 연결되도록 구성된다.Then, a DC correction ground line 34 extending in the vertical direction is formed on the side where the Y-PCB 32 of the panel 31 is formed, and the second and second DC corrections are disposed in the horizontal direction on the upper and lower portions of the panel 31, respectively. Three resistors 36 and 37 are formed, and the common voltage Vcom is the second and third resistors 36 and 37 and the panel at the longitudinal edges of the panel 31 in which the Y-PCB 32 is not formed. The first resistor 35 is connected to the opposite side to which the second and third resistors 36 and 37 and the common voltage Vcom of the panel 31 are applied. 35 is connected to the DC correction ground line 34, the DC correction ground line 34 is formed in the longitudinal direction in parallel with the Y-PCB 32 and one end is extended to the X-PCB 33 for grounding It is configured to be connected.

삭제delete

본 발명에서는 킥백전압(dVp)의 패널 위치에 따른 특성은 다음과 같이 표현한다.In the present invention, the characteristics according to the panel position of the kickback voltage (dVp) is expressed as follows.

위치에 따른 N(dVp) = dVp - dVp * (각 위치에서의 gate time delay) * T로 나타낼 수 있다.(단, T : 보정 Factor, N(dVp): panel 위치에 따른 dVp) N (dVp) = dVp-dVp * (gate time delay at each position) * T according to position (where T: correction factor, N (dVp): dVp according to panel position)

따라서, 패널의 세로 방향 양단 변부 간의 킥백전압(dVp)의 차이를 보정해야만 DC가 인가되지 않으며, 플리커와 신뢰성을 해결 할 수 있다.Therefore, DC must not be applied only when correcting the difference in kickback voltage dVp between the both ends of the longitudinal direction of the panel, and the flicker and reliability can be solved.

본 발명에서 공통전압(Vcom)은 패널(31)의 Y-PCB(32)가 구성되지 않은 세로 방향 변부에서 제 2,3 저항(36, 37) 및 패널(31)로 인가되고, 상기와 같이 인가되는 공통전압(Vcom)은 제 1저항(35)과 DC 보정용 접지 라인(34)로 전달된다.In the present invention, the common voltage Vcom is applied to the second and third resistors 36 and 37 and the panel 31 at the vertical edge portion where the Y-PCB 32 of the panel 31 is not configured. The applied common voltage Vcom is transmitted to the first resistor 35 and the DC correction ground line 34.

즉, 본 발명의 실시예는 패널에 DC 보정용 접지 라인(34)을 형성하여 Y PCB(32)에 연결하고, DC 보정용 제 2,3 저항(36)(37)(R1(1),(2))을 통과한 Vcom 전압이 DC 보정용 제 1 저항(R2)(35)을 통하여 DC 보정용 접지 라인(34)로 인가되는 구조로 구성된다.That is, the embodiment of the present invention forms a DC correction ground line 34 on the panel and connects it to the Y PCB 32, and the second and third resistors 36, 37 (R1 (1), (2) for DC correction are provided. Vcom voltage passing through)) is applied to the DC correction ground line 34 through the DC correction first resistor R2 35.

회로 구성은 공통전압(Vcom)의 전압을 강하시켜 필요로 하는 패널의 첫단(Y-PCB(32)가 구성된 길이방향 변부쪽)에 인가되는 전압을 만드는 것으로 R1은 R1(1)과 R2(2)와 패널의 스토리지 라인(storage line)의 병렬 연결이며, 전체 R은 R1(1)과 R2(2)의 값을 조절하여 얻을 수 있다.In the circuit configuration, the voltage of the common voltage Vcom is dropped to make a voltage applied to the first stage of the panel (the lengthwise side where the Y-PCB 32 is configured), where R1 is R1 (1) and R2 (2). ) Is a parallel connection of the storage line of the panel and the total R can be obtained by adjusting the values of R1 (1) and R2 (2).

삭제delete

도 4에서와 같이, 회로의 동작은 패널에 끝단(Y-PCB(32)가 구성되지 않은 길이방향 변부쪽)에서 인가되는 Vcom보다 적은 전압을 패널의 첫단에 공급하는 것으로 즉, 끝단에서의 킥백전압(dVp)는 게이트 타임 딜레이에 의해 항상 작은 값을 가지며, 따라서 이 양을 보정하기 위해 첫단의 Vcom은 끝단보다 작아야한다.As in Fig. 4, the operation of the circuit is to supply the panel with a lower voltage than Vcom applied at the end of the panel (on the longitudinal edge where the Y-PCB 32 is not configured), i.e. kickback at the end. The voltage dVp always has a small value due to the gate time delay, so to correct this amount, the first Vcom must be smaller than the end.

도 5에서와 같이, 킥백전압(dVp)가 클수록 상대적인 Vcom이 작아야 포지티브 필드(Positive Field)와 네가티브 필드(Negative Field)의 액정에 인가되는 실효 전압을 동일하게 만들 수 있다.As shown in FIG. 5, the larger the kickback voltage dVp is, the smaller the relative Vcom is, so that the effective voltage applied to the liquid crystals of the positive field and the negative field may be the same.

따라서 R1과 R2의 저항의 비는 첫단과 끝단의 킥백전압(dVp)값의 차이를 고려하여 얻을 수 있다.Therefore, the ratio of the resistances of R1 and R2 can be obtained by considering the difference between the kickback voltage (dVp) at the first end and the end.

즉, dVp2를 끝단의 dVp이고 dVp1이 첫단의 것이며, Vcom2가 끝단의 Vcom이라고 하면, That is, if dVp2 is the end of dVp, dVp1 is the first end, and Vcom2 is the end of Vcom,

(dVp1 - dVp2) = (Vcom2 - Vcom1)의 관계가 성립된다.The relationship of (dVp1-dVp2) = (Vcom2-Vcom1) is established.

이와 같은 본 발명에 따른 액정 표시 장치의 DC 보정 회로는 다음과 같은 효과가 있다.Such a DC correction circuit of the liquid crystal display according to the present invention has the following effects.

첫째, 패널의 DC 인가를 방지하여 신뢰성을 향상시킨다.First, the panel is prevented from applying DC to improve reliability.

둘째, 플리커를 근원적으로 제거하여 제품 특성 향상시킬 수 있고, DC 보정 회로를 패널에 설계하므로 추가의 제작 비용이 소요되지 않는다.Secondly, the flicker can be eliminated fundamentally to improve product characteristics, and the DC correction circuit is designed on the panel, so there is no additional manufacturing cost.

Claims

A DC correction ground line configured at one side of the longitudinal direction of the panel 31 in which the Y-PCB 32 is configured, and having one end thereof extended and connected to the X-PCB 33;

A first resistor connected to the DC correction ground line, and

A second and third resistors for DC correction, which are respectively configured in a horizontal direction at upper and lower portions of the panel 31;

The common voltage Vcom transmitted through the X-PCB 33 is on the other side of the panel 31 in which the panel 31 and the Y-PCB 32 of the second and third resistors are not configured. And the first resistor is commonly connected in parallel with the panel (31) and the second and third resistors, respectively.

delete