KR100697367B1 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR100697367B1
KR100697367B1 KR1020000036602A KR20000036602A KR100697367B1 KR 100697367 B1 KR100697367 B1 KR 100697367B1 KR 1020000036602 A KR1020000036602 A KR 1020000036602A KR 20000036602 A KR20000036602 A KR 20000036602A KR 100697367 B1 KR100697367 B1 KR 100697367B1
Authority
KR
South Korea
Prior art keywords
data bus
line
electrode
gate
bus lines
Prior art date
Application number
KR1020000036602A
Other languages
Korean (ko)
Other versions
KR20020002138A (en
Inventor
이승민
이석열
전정목
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020000036602A priority Critical patent/KR100697367B1/en
Publication of KR20020002138A publication Critical patent/KR20020002138A/en
Application granted granted Critical
Publication of KR100697367B1 publication Critical patent/KR100697367B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0242Compensation of deficiencies in the appearance of colours

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 극성 발생시 그린 라인에서 데이터 버스 라인과 형성되는 캐패시터를 증가시켜 공통전압신호의 왜곡을 감소시킴으로써 그리니쉬화 현상을 방지할 수 있다. 본 발명의 액정 표시 장치는 하부기판 상에 형성된 게이트 절연막을 개재시켜 직교되게 형성되어 화소 영역을 한정하는 다수 개의 게이트 버스 라인 및 다수 개의 데이터 버스 라인과, 상기 다수 개의 게이트 버스 라인과 상기 다수 개의 데이터 버스 라인에 설치되며 게이트전극, 채널층과 소오스 및 드레인 전극으로 이루어진 박막트랜지스터와, 상기 하부기판 상에 상기 화소 영역 내에 게이트 전극과 동일한 평면 상에 사각틀 형태로 형성된 대향전극과, 상기 게이트 전극을 개재시켜 상기 대향전극 상부에 문자 "I”자의 형태로 배열되며 상기 소오스 및 드레인 전극 중 어느 하나와 전기적으로 연결되게 형성된 화소전극을 포함하는 액정표시장치에 있어서, 상기 다수 개의 데이터 버스 라인 중 그린 신호가 들어가는 데이터 버스 라인의 선폭과 레드 또는 블루 신호가 들어가는 데이터 버스 라인의 선폭이 동일하게 형성되되, 대향 전극 라인과 중첩되는 부분에 상기 그린 신호가 들어가는 데이터 버스 라인의 선폭이 상기 레드 또는 블루 신호가 들어가는 데이터 버스 라인의 선폭 보다 2배 크게 형성되는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device. When the polarity occurs, the greenish phenomenon can be prevented by increasing the capacitor formed with the data bus line in the green line to reduce distortion of the common voltage signal. According to an exemplary embodiment of the present invention, a liquid crystal display includes a plurality of gate bus lines and a plurality of data bus lines that are formed orthogonally with a gate insulating layer formed on a lower substrate to define a pixel area, and the plurality of gate bus lines and the plurality of data. A thin film transistor formed on a bus line, the thin film transistor including a gate electrode, a channel layer, and a source and drain electrode, an opposite electrode formed on the lower substrate in a rectangular frame shape on the same plane as the gate electrode in the pixel area, and the gate electrode interposed therebetween; And a pixel electrode arranged on the counter electrode in the form of a letter “I” and electrically connected to any one of the source and drain electrodes, wherein the green signal of the plurality of data bus lines The line width and width of the incoming data bus line Alternatively, the line width of the data bus line into which the blue signal enters is the same, but the line width of the data bus line into which the green signal enters in a portion overlapping the opposite electrode line is twice the line width of the data bus line into which the red or blue signal enters. It is characterized in that it is formed large.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}Liquid crystal display {LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 종래의 IPS 및 FFS 모드의 TFT-LCD 화소의 구조도1 is a structural diagram of a TFT-LCD pixel in the conventional IPS and FFS mode

도 2는 종래의 TFT-LCD의 도트 인버젼 구동시 각 필드에서 액정에 가해지는 전압의 극성을 나타낸 도면2 is a view showing the polarity of the voltage applied to the liquid crystal in each field during the dot inversion driving of the conventional TFT-LCD

도 3은 종래의 TFT-LCD에서 공통전압신호의 왜곡으로 화면이 그리니쉬화 되는 것을 설명하기 위한 설명도3 is an explanatory diagram for explaining that a screen is greenish due to distortion of a common voltage signal in a conventional TFT-LCD.

도 4는 본 발명에 의한 IPS 및 FFS 모드의 TFT-LCD 화소의 구조도4 is a structural diagram of a TFT-LCD pixel in IPS and FFS mode according to the present invention;

도 5는 본 발명의 다른 실시예에 의한 IPS 및 FFS 모드의 TFT-LCD 화소의 구조도5 is a structural diagram of TFT-LCD pixels in IPS and FFS mode according to another embodiment of the present invention.

도 6은 본 발명의 또다른 실시예에 의한 IPS 및 FFS 모드의 TFT-LCD 화소의 구조도6 is a structural diagram of a TFT-LCD pixel in IPS and FFS mode according to another embodiment of the present invention;

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 대향전극 2 : 대향전극 라인1: counter electrode 2: counter electrode line

3 : 화소전극 4 : 데이터 버스 라인3: pixel electrode 4: data bus line

5 : 게이트 버스 라인 6 : 박막트랜지스터5: gate bus line 6: thin film transistor

7 : 인너 쇼트링7: inner short ring

10 : 하부기판 40, 400 : 그린(G) 데이터 버스 라인10: lower substrate 40, 400: green (G) data bus line

42 : 레드(R) 또는 블루(B) 데이터 버스 라인42: Red (R) or Blue (B) data bus line

본 발명은 액정 표시 장치에 관한 것으로, 특히 광시야각 모드 액정 표시 장치인 IPS(In plane switching)에 있어서, 공통전압신호(Vcom)의 왜곡으로 화면이 그리니쉬(greenish)화 되는 것을 방지시킨 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display, and in particular, in an in-plane switching (IPS) which is a wide viewing angle mode liquid crystal display, a liquid crystal display which prevents the screen from being greenish due to distortion of the common voltage signal Vcom. Relates to a device.

도 1은 종래의 인플랜 스위칭(In-Plane Switching : IPS) 모드 및 프린지 필드 스위칭 모드(Fringe Field Switching : FFS) 모드의 TFT-LCD 화소의 구조를 나타낸 것이다.1 illustrates a structure of a TFT-LCD pixel in a conventional In-Plane Switching (IPS) mode and a Fringe Field Switching Mode (FFS) mode.

종래의 IPS 모드 및 FFS 모드의 액정 표시 장치에서는 하부 기판(10)의 상부에 다수개의 게이트 버스 라인(5)이 제 1 방향, 즉 x 방향으로 서로 평행하게 배열되고, 다수개의 데이터 버스 라인(4)이 제 2 방향, 즉 y 방향으로 서로 평행하게 배열되어, 매트릭스 배열을 이루고 있다. 이 매트릭스 배열은 각각 단위 화소영역을 한정한다. In the liquid crystal display of the conventional IPS mode and FFS mode, the plurality of gate bus lines 5 are arranged in parallel with each other in the first direction, that is, the x direction, on the lower substrate 10 and the plurality of data bus lines 4 ) Are arranged parallel to each other in the second direction, that is, the y direction, forming a matrix arrangement. Each of these matrix arrays defines a unit pixel area.

도 1은 LCD의 단위 셀을 보여주는 도면으로, 1개의 게이트 버스 라인(5)과 1개의 데이터 버스 라인(4)이 도시되어 있다. 게이트 버스 라인(5)과 데이터 버스 라인(4)은 게이트 절연막(도시되지 않음)을 사이에 두고 절연되어 있다.1 shows a unit cell of an LCD, in which one gate bus line 5 and one data bus line 4 are shown. The gate bus line 5 and the data bus line 4 are insulated with a gate insulating film (not shown) interposed therebetween.

대향전극(1)은 단위 화소공간내에 예를들어, 사각틀 형태를 갖도록 각각 형성된다. 대향전극(1)은 게이트 버스 라인(5)과 같이 하부 기판의 표면에 배치된다. The counter electrodes 1 are formed in the unit pixel space so as to have a rectangular frame shape, for example. The counter electrode 1 is disposed on the surface of the lower substrate like the gate bus line 5.

화소전극(3)은 게이트 절연막(도시되지 않음)을 사이에 두고 대향전극(1)의 상부에 배열되어 있으며, 사각형틀 형태의 대향전극(1)이 둘러싸고 있는 영역을 분할하도록 문자 "I”자의 형태로 배열되어 있다.The pixel electrode 3 is arranged above the counter electrode 1 with a gate insulating film (not shown) interposed therebetween, and is divided into letters “I” so as to divide the area surrounded by the counter electrode 1 having a rectangular frame shape. It is arranged in the form.

박막 트랜지스터(6)는 게이트 버스 라인(5)과 데이터 버스 라인(4)의 교차 부분에 설치된다. 이 박막 트랜지스터(6)는 게이트 버스 라인(5)으로부터 연장된 게이트 전극, 데이터 버스 라인(4)으로부터 연장되어 형성된 드레인 전극, 화소 전극(3)으로부터 연장된 소오스 전극 및 게이트 전극의 상부에 형성된 채널층을 포함한다. The thin film transistor 6 is provided at the intersection of the gate bus line 5 and the data bus line 4. The thin film transistor 6 includes a gate electrode extending from the gate bus line 5, a drain electrode extending from the data bus line 4, a source electrode extending from the pixel electrode 3, and a channel formed on the gate electrode. Layer.

그리고, 보조 용량 캐패시터(Cst)는 대향전극(1)과 화소전극(3)이 오버랩되는 부분에서 형성된다. 도 1에서는 도시되지 않았지만, 컬러 필터(도시되지 않음)를 구비한 상부 기판(도시되지 않음)은 하부 기판(10)상에 소정거리를 갖으며 대향, 배치된다. 여기서, 게이트 버스 라인(5), 대향전극(1), 화소전극(3) 및 데이터 버스 라인(4)은 알루미늄, 티타늄, 탄탈륨, 크롬 및 이의 조합 ITO으로 구성된 그룹에서 선택된 적어도 하나이상의 금속으로 형성된다. The storage capacitor Cst is formed at a portion where the counter electrode 1 and the pixel electrode 3 overlap each other. Although not shown in FIG. 1, an upper substrate (not shown) having a color filter (not shown) is disposed to face the lower substrate 10 at a predetermined distance. Here, the gate bus line 5, the counter electrode 1, the pixel electrode 3 and the data bus line 4 are formed of at least one metal selected from the group consisting of aluminum, titanium, tantalum, chromium and combination ITO thereof. do.

이와 같이, IPS 모드와 FFS 모드의 경우 일반 TN 모드와 달리 대향전극(1)이 하부기판(10)위에 형성이 된다. 이때, 형성된 대향전극(1)은 데이터 버스 라인(4)과의 중첩에 의한 캐패시턴스(a)와 데이터 버스 라인(4)과 평행하게 형성되어 발생하는 프린지(fringe) 캐패시턴스(b)가 존재하게 된다. As described above, in the case of the IPS mode and the FFS mode, the counter electrode 1 is formed on the lower substrate 10 unlike the general TN mode. At this time, the formed counter electrode 1 has a capacitance a due to overlap with the data bus line 4 and a fringe capacitance b generated in parallel with the data bus line 4. .

도 2는 종래의 TFT-LCD의 도트 인버젼 구동시 각 필드에서 액정에 가해지는 전압의 극성을 나타낸 도면이고, 도 3은 종래의 TFT-LCD에서 공통전압신호의 왜곡 으로 화면이 그리니쉬(Greenish)화 되는 것을 설명하기 위한 설명도이다.FIG. 2 is a diagram illustrating polarities of voltages applied to liquid crystals in each field during dot inversion driving of a conventional TFT-LCD, and FIG. 3 shows a greenish screen due to distortion of a common voltage signal in a conventional TFT-LCD. It is explanatory drawing to explain what becomes).

도트 인버젼의 경우 적(R), 녹(G), 청(B) 스트립(strip) 배열에서 적(R)과 청(B)의 신호는 항상 같은 극성을 갖게 되며, 녹(G)의 경우는 적(R)과 청(B)의 반대 극성을 갖게 된다. 일반 화면에서는 화면 전체의 극성이 서로 상충되어 "0"이 된다.In the case of dot inversion, the red (R) and blue (B) signals always have the same polarity in the red (R), green (G), and blue (B) strip arrays. Has the opposite polarity of red (R) and blue (B). In a normal screen, the polarities of the entire screen are conflicted with each other and become "0".

그러나 특정 패턴, 예를 들어 1 스킵(skip) 라인과 2 스킵 도트 패턴의 경우, 도 2와 같이 n번의 게이트 버스 라인에서 (+) 내지 (-) 극성을 갖게 된다. 이런 극성은 데이터 버스 라인(4)과 대향전극(1)간의 캐패시턴스에 의해 공통전압(Vcom) 신호를 왜곡시키게 된다. 이때 공통전압(Vcom) 신호는 도 3에 도시된 것과 같이, 적(R)과 청(B)의 밝기를 감소시키는 방향으로 녹(G)의 밝기를 증가시키는 방향으로 왜곡된다. 이러한 Vcom의 왜곡에 의해 화면 전체가 그린(Green)에 가까운 쪽으로 나타나게 된다.However, certain patterns, for example, one skip line and two skip dot patterns, have (+) to (-) polarities in n gate bus lines as shown in FIG. 2. This polarity causes the common voltage Vcom signal to be distorted due to the capacitance between the data bus line 4 and the counter electrode 1. At this time, the common voltage Vcom signal is distorted in a direction of increasing the brightness of green G in a direction of decreasing the brightness of red R and blue B as shown in FIG. 3. Due to the distortion of the Vcom, the entire screen appears closer to green.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 극성 발생시 그린 라인(Green line)에서 데이터 버스 라인과 형성되는 캐패시터를 증가시켜 공통전압신호(Vcom)의 왜곡을 감소시킴으로써 그리니쉬(greenish)화 현상을 방지할 수 있는 액정 표시 장치를 제공하는데 있다.Accordingly, an object of the present invention is to reduce the distortion of the common voltage signal Vcom by increasing the capacitor formed with the data bus line in the green line when polarity occurs. An object of the present invention is to provide a liquid crystal display device which can prevent greenish phenomenon.

상기 목적을 달성하기 위하여, 본 발명에 의한 액정 표시 장치는 하부기판 상에 형성된 게이트 절연막을 개재시켜 직교되게 형성되어 화소 영역을 한정하는 다수 개의 게이트 버스 라인 및 다수 개의 데이터 버스 라인과, 상기 다수 개의 게이트 버스 라인과 상기 다수 개의 데이터 버스 라인에 설치되며 게이트전극, 채널층과 소오스 및 드레인 전극으로 이루어진 박막트랜지스터와, 상기 하부기판 상에 상기 화소 영역 내에 게이트 전극과 동일한 평면 상에 사각틀 형태로 형성된 대향전극과, 상기 게이트 전극을 개재시켜 상기 대향전극 상부에 문자 "I”자의 형태로 배열되며 상기 소오스 및 드레인 전극 중 어느 하나와 전기적으로 연결되게 형성된 화소전극을 포함하는 액정표시장치에 있어서, 상기 다수 개의 데이터 버스 라인 중 그린 신호가 들어가는 데이터 버스 라인의 선폭과 레드 또는 블루 신호가 들어가는 데이터 버스 라인의 선폭이 동일하게 형성되되, 대향 전극 라인과 중첩되는 부분에 상기 그린 신호가 들어가는 데이터 버스 라인의 선폭이 상기 레드 또는 블루 신호가 들어가는 데이터 버스 라인의 선폭 보다 2배 크게 형성되는 것을 특징으로 한다.In order to achieve the above object, the liquid crystal display according to the present invention includes a plurality of gate bus lines and a plurality of data bus lines which are formed orthogonal to each other by interposing a gate insulating film formed on a lower substrate to define a pixel area. A thin film transistor disposed on a gate bus line and the plurality of data bus lines, the thin film transistor including a gate electrode, a channel layer, a source and a drain electrode, and formed in a rectangular frame shape on the lower substrate on the same plane as the gate electrode in the pixel area; The liquid crystal display device comprising: an electrode and a pixel electrode arranged in the form of a letter “I” on the counter electrode via the gate electrode and electrically connected to any one of the source and drain electrodes. Of green data bus lines The line width of the data bus line and the line width of the data bus line into which the red or blue signal enters are formed to be the same, and the line width of the data bus line into which the green signal enters in a portion overlapping with the opposite electrode line includes the red or blue signal. It is characterized in that it is formed twice as large as the line width of the data bus line.

삭제delete

삭제delete

본 발명의 액정 표시 장치에 있어서, 상기 그린 신호가 들어가는 데이터 버스 라인은, 상기 대향 전극 라인과 중첩되는 부분이 2분주되어 형성된 것을 특징으로 한다.In the liquid crystal display of the present invention, the data bus line into which the green signal enters is formed by dividing a portion overlapping with the counter electrode line in two divisions.

상기 목적을 달성하기 위하여, 본 발명의 다른 액정 표시 장치는 하부기판 상에 형성된 게이트 절연막을 개재시켜 직교되게 형성되어 화소 영역을 한정하는 다수 개의 게이트 버스 라인 및 다수 개의 데이터 버스 라인과, 상기 다수 개의 게이트 버스 라인과 상기 다수 개의 데이터 버스 라인에 설치되며 게이트전극, 채널층과 소오스 및 드레인 전극으로 이루어진 박막트랜지스터와, 상기 하부기판 상에 상기 화소 영역 내에 게이트 전극과 동일한 평면 상에 사각틀 형태로 형성된 대향전극과, 상기 게이트 전극을 개재시켜 상기 대향전극 상부에 문자 "I”자의 형태로 배열되며 상기 소오스 및 드레인 전극 중 어느 하나와 전기적으로 연결되게 형성된 화소전극을 포함하는 액정표시장치에 있어서, 상기 다수 개의 데이터 버스 라인을 연장시켜 상기 하부기판 상의 패널 외곽 인너 쇼트링과 연결시키는 부분에서 상기 다수 개의 데이터 버스 라인 중 그린 신호가 들어가는 데이터 버스 라인의 연장선을 상기 대향 전극 라인 중 상기 패널 외곽에 형성된 부분과 중첩시켜 그리니쉬를 줄인 것을 특징으로 한다.In order to achieve the above object, another liquid crystal display of the present invention includes a plurality of gate bus lines and a plurality of data bus lines which are formed orthogonally with a gate insulating film formed on a lower substrate to define a pixel region, A thin film transistor disposed on a gate bus line and the plurality of data bus lines, the thin film transistor including a gate electrode, a channel layer, a source and a drain electrode, and formed in a rectangular frame shape on the lower substrate on the same plane as the gate electrode in the pixel area; The liquid crystal display device comprising: an electrode and a pixel electrode arranged in the form of a letter “I” on the counter electrode via the gate electrode and electrically connected to any one of the source and drain electrodes. Extend the data bus lines to The greenish is reduced by overlapping the extension line of the data bus line to which the green signal of the plurality of data bus lines enters the portion connected to the panel outer inner short ring on the substrate with the portion formed in the outer panel of the counter electrode line. do.

삭제delete

삭제delete

이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.In addition, in all the drawings for demonstrating an embodiment, the thing with the same function uses the same code | symbol, and the repeated description is abbreviate | omitted.

도 4는 본 발명에 의한 IPS 및 FFS 모드의 TFT-LCD 화소의 구조를 나타낸 것이다.Fig. 4 shows the structure of a TFT-LCD pixel in IPS and FFS mode according to the present invention.

도시된 바와 같이, 본 발명의 TFT-LCD 화소의 구조는 다수 개의 게이트 버스 라인(5)과 다수 개 데이터 버스 라인(40)(42)이 게이트 절연막(도시되지 않음)을 사이에 두고 절연되게 수직으로 형성되어 화소 영역을 한정한다. 상기에서 다수 개의 데이터 버스 라인(40)(42)는 그린(G) 데이터 버스 라인(40)과 레드(R) 또는 블루(B) 데이터 버스 라인(42)으로 이루어진다.
그리고, 화소 영역 내에 대향전극(1)이 예를들어, 사각틀 형태를 갖도록 각각 형성된다. 대향전극(1)은 게이트 버스 라인(5)과 같이 하부 기판의 표면에 배치된다. 또한, 화소전극(3)은 게이트 절연막(도시되지 않음)을 사이에 두고 대향전극(1)의 상부에 배열되어 있으며, 사각형틀 형태의 대향전극(1)이 둘러싸고 있는 영역을 분할하도록 문자 "I”자의 형태로 배열되어 있다.
박막 트랜지스터(6)는 게이트 버스 라인(5)과 데이터 버스 라인(40)(42)의 교차 부분에 설치된다. 이 박막 트랜지스터(6)는 게이트 버스 라인(5)으로부터 연장된 게이트 전극, 데이터 버스 라인(40)(42)과 함께 형성되는 소오스 및 드레인 전극과 게이트 전극의 상부에 형성된 채널층을 포함한다. 상기에서 소오스 전극은 화소 전극(3)과 접촉되어 전기적으로 연결된다.
그리고, 보조 용량 캐패시터(Cst)는 대향전극(1)과 화소전극(3)이 오버랩되는 부분에서 형성된다. 하부 기판(10)상에 소정거리 이격되어 컬러 필터(도시되지 않음)를 구비한 상부 기판(도시되지 않음)이 대향, 배치된다. 여기서, 게이트 버스 라인(5), 대향전극(1) 데이터 버스 라인(40)(42)은 알루미늄, 티타늄, 탄탈륨, 크롬 및 이의 조합으로 구성된 그룹에서 선택된 적어도 하나 이상의 금속으로 형성되며, 화소전극(3)은 투명한 ITO막으로 형성된다.
상술한 구성의 TFT-LCD 화소의 구조에 있어서 그린(G) 신호가 들어가는 데이터 버스 라인(40)과 레드(R) 또는 블루(B) 신호가 들어가는 데이터 버스 라인(42)은 대체로 동일한 선폭을 갖도록 형성된다. 그러나, 대향 전극 라인(2)과 중첩되는 그린(G) 신호가 들어가는 데이터 버스 라인(40)의 선폭을 상기 레드(R) 또는 블루(B) 신호가 들어가는 데이터 버스 라인(42)의 선폭 보다 2배로 크게 형성하여 구성한 것이다.
이에 의해, 레드(R) 또는 블루(B) 데이터 버스 라인(42)과 대향 전극 라인(2)의 중첩에 의한 캐패시턴스를 증가되지 않으면서 그린(G) 데이터 버스 라인(40)과 대향 전극 라인(2)의 중첩에 의한 캐패시턴스만 2배 증가된다.
As shown, the structure of the TFT-LCD pixel of the present invention is vertical so that a plurality of gate bus lines 5 and a plurality of data bus lines 40 and 42 are insulated with a gate insulating film (not shown) interposed therebetween. Formed to define a pixel area. The plurality of data bus lines 40 and 42 may include a green (G) data bus line 40 and a red (R) or blue (B) data bus line 42.
In the pixel area, the counter electrode 1 is formed to have a rectangular frame shape, for example. The counter electrode 1 is disposed on the surface of the lower substrate like the gate bus line 5. In addition, the pixel electrode 3 is arranged above the counter electrode 1 with a gate insulating film (not shown) interposed therebetween, and the letter “I” is divided so as to divide a region surrounded by the counter electrode 1 having a rectangular frame shape. Are arranged in the form of characters.
The thin film transistor 6 is provided at the intersection of the gate bus line 5 and the data bus lines 40 and 42. The thin film transistor 6 includes a gate electrode extending from the gate bus line 5, a source and drain electrode formed together with the data bus lines 40 and 42, and a channel layer formed on the gate electrode. The source electrode is in contact with the pixel electrode 3 and electrically connected.
The storage capacitor Cst is formed at a portion where the counter electrode 1 and the pixel electrode 3 overlap each other. An upper substrate (not shown) provided with a color filter (not shown) is spaced apart from the lower substrate 10 by a predetermined distance so as to face each other. Here, the gate bus line 5 and the counter electrode 1 data bus lines 40 and 42 may be formed of at least one metal selected from the group consisting of aluminum, titanium, tantalum, chromium, and combinations thereof. 3) is formed of a transparent ITO film.
In the structure of the TFT-LCD pixel described above, the data bus line 40 into which the green (G) signal enters and the data bus line 42 into which the red (R) or blue (B) signal enters have substantially the same line width. Is formed. However, the line width of the data bus line 40 into which the green (G) signal overlaps with the counter electrode line 2 is 2 larger than the line width of the data bus line 42 into which the red (R) or blue (B) signal enters. It is formed by forming a large ship.
As a result, the green (G) data bus line 40 and the counter electrode line (without increasing the capacitance due to the overlap of the red (R) or blue (B) data bus line 42 and the counter electrode line 2). Only capacitance due to overlap of 2) is doubled.

일반적으로, 공통전압신호(Vcom)의 왜곡은 그린(G) 데이터 버스 라인(40)과 대향 전극 라인(2)의 중첩에 의한 캐패시턴스에 의해 데이터 신호에 영향을 받아 발생한다. 이때, 왜곡되는 정도를 표시하면 다음의 식과 같다.In general, the distortion of the common voltage signal Vcom is caused by the influence of the data signal due to the capacitance due to the overlap of the green G data bus line 40 and the counter electrode line 2. At this time, the degree of distortion is expressed as follows.

ΔVcom = ΔVd × Ccom/CtotΔVcom = ΔVd × Ccom / Ctot

여기서, Ccom은 대향 전극 라인(2)과 데이터 버스 라인간의 캐패시턴스이고, Ctot는 화소 전체 캐패시턴스이고, ΔVd는 Vdh(데이터 '하이' 전압) - Vdl(데이터 '로우' 전압)이다.Where Ccom is the capacitance between the opposing electrode line 2 and the data bus line, Ctot is the total pixel capacitance, and ΔVd is Vdh (data 'high' voltage)-Vdl (data 'low' voltage).

위의 식에서 레드(R)와 블루(B)는 동일한 극성을 갖게 되면 그린(G)만 반대의 극성을 갖게되어 공통전압신호(Vcom)가 레드(R)와 블루(B)의 극성쪽으로 왜곡되게 된다. 즉,In the above formula, if red (R) and blue (B) have the same polarity, only green (G) has the opposite polarity, so that the common voltage signal (Vcom) is distorted toward the polarity of red (R) and blue (B). do. In other words,

ΔVcom = ΔVd × Ccom / Ctot(R) - ΔVd × Ccom / Ctot(G) + ΔVcom = ΔVd × Ccom / Ctot (R)-ΔVd × Ccom / Ctot (G) +

ΔVd × Ccom / Ctot(B) = ΔVd × Ccom / Ctot         ΔVd × Ccom / Ctot (B) = ΔVd × Ccom / Ctot

이때, 그린(G) 라인의 대향 전극 라인(40)과 데이터 버스 라인(2)간의 캐패시턴스(Ccom)을 2배로 증가시켜 전체적인 ΔVcom을 0으로 만들수 있다. 즉,At this time, the capacitance Ccom between the counter electrode line 40 and the data bus line 2 of the green G line may be doubled to make the overall ΔVcom to zero. In other words,

ΔVcom = ΔVd × Ccom / Ctot(R) - ΔVd × 2Ccom / Ctot(G) + ΔVcom = ΔVd × Ccom / Ctot (R)-ΔVd × 2Ccom / Ctot (G) +

ΔVd × Ccom / Ctot(B) = 0         ΔVd × Ccom / Ctot (B) = 0

이와 같은 원리를 이용하여 그린(G)의 데이터 버스 라인(40)과 대향 전극 라인(2)간의 캐패시턴스를 2배로 증가시키면 그리니쉬를 감소시킬 수 있다.By using this principle, the greenish can be reduced by doubling the capacitance between the data bus line 40 and the counter electrode line 2 of the green G.

화소에서 레드(R) 또는 블루(B)의 데이터 버스 라인(40)과 대향 전극 라인(2)간의 중첩부는 종래와 같이 형성하고 그린(G)의 데이터 버스 라인(40)과 대향 전극 라인(2)의 중첩부를 데이터 버스 라인의 선폭을 증가시키거나 동일 선폭의 데이터 버스 라인을 2선으로 형성하여 그린(G)의 데이터 버스 라인(40)과 대향 전극 라인(2)간의 캐패시턴스를 증가시켜 그리니쉬를 감소시킨다.In the pixel, the overlapping portion between the red (R) or blue (B) data bus line 40 and the counter electrode line 2 is formed in a conventional manner, and the data bus line 40 and the counter electrode line 2 of green (G) are formed as in the related art. ) And the capacitance between the data bus line 40 of the green (G) and the counter electrode line 2 is increased by increasing the line width of the data bus line or forming two data bus lines of the same line width. Decreases.

도 5는 본 발명의 다른 실시예에 의한 IPS 및 FFS 모드의 TFT-LCD 화소의 구조를 나타낸 것이다.5 shows the structure of a TFT-LCD pixel in IPS and FFS mode according to another embodiment of the present invention.

도시된 바와 같이, 본 발명의 TFT-LCD 화소의 구조에 의하면, 화소내 그린(G) 신호가 들어가는 데이터 버스 라인(400)의 선폭은 레드(R) 또는 블루(B) 신호가 들어가는 데이터 버스 라인(42)의 선폭과 동일하게 형성하고, 대향 전극 라인(2)과 중첩되는 부분의 그린(G) 신호가 들어가는 데이터 버스 라인(400)의 부분을 2배선으로 분기시켜 상기 레드(R) 또는 블루(B) 신호가 들어가는 데이터 버스 라인(42)의 선폭 보다 2배로 크게 형성하여 구성한 것이다.As shown, according to the structure of the TFT-LCD pixel of the present invention, the line width of the data bus line 400 into which the green (G) signal in the pixel enters is the data bus line into which the red (R) or blue (B) signal enters. The red bus or the blue bus is formed to have the same line width as that of (42), and the data bus line 400 into which the green (G) signal of the part overlapping with the counter electrode line 2 enters is divided into two wirings. (B) It is formed by forming two times larger than the line width of the data bus line 42 into which the signal enters.

도 6은 본 발명의 또다른 실시예에 의한 IPS 및 FFS 모드의 TFT-LCD 화소의 구조를 나타낸 것이다.6 shows the structure of a TFT-LCD pixel in an IPS and FFS mode according to another embodiment of the present invention.

도시된 바와 같이, 패널 외곽의 데이터 버스 라인 연장선부에서 그린(G)의 데이터 버스 라인과 외곽대향 전극 배선간의 중첩부를 형성하여 그리니쉬를 감소시켰다.As shown, the greenish is reduced by forming an overlap between the data bus line of green (G) and the outer opposing electrode wiring at the data bus line extension of the outside of the panel.

이상에서 설명한 바와 같이, 본 발명에 의한 액정 표시 장치에 의하면, 극성 발생시 그린(G) 라인에서 데이터 버스 라인과 형성되는 캐패시터를 증가시켜 공통전압신호(Vcom)의 왜곡을 감소시킴으로써 그리니쉬(greenish) 현상을 방지하여 화질을 개선시킬 수 있다.As described above, according to the liquid crystal display according to the present invention, the greenish is obtained by reducing the distortion of the common voltage signal Vcom by increasing the capacitor formed with the data bus line in the green G line when polarity occurs. The image quality can be improved by preventing the phenomenon.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, these modifications and changes should be seen as belonging to the following claims. something to do.

Claims (3)

하부기판 상에 형성된 게이트 절연막을 개재시켜 직교되게 형성되어 화소 영역을 한정하는 다수 개의 게이트 버스 라인 및 다수 개의 데이터 버스 라인과,A plurality of gate bus lines and a plurality of data bus lines formed orthogonal to each other via a gate insulating layer formed on the lower substrate to define a pixel region; 상기 다수 개의 게이트 버스 라인과 상기 다수 개의 데이터 버스 라인에 설치되며 게이트전극, 채널층과 소오스 및 드레인 전극으로 이루어진 박막트랜지스터와,A thin film transistor disposed on the plurality of gate bus lines and the plurality of data bus lines, the thin film transistor comprising a gate electrode, a channel layer, and a source and a drain electrode; 상기 하부기판 상에 상기 화소 영역 내에 게이트 전극과 동일한 평면 상에 사각틀 형태로 형성된 대향전극과,An opposite electrode formed on the lower substrate in a rectangular frame shape on the same plane as the gate electrode in the pixel area; 상기 게이트 전극을 개재시켜 상기 대향전극 상부에 문자 "I”자의 형태로 배열되며 상기 소오스 및 드레인 전극 중 어느 하나와 전기적으로 연결되게 형성된 화소전극을 포함하는 액정표시장치에 있어서, In the liquid crystal display device including a pixel electrode arranged in the form of the letter "I" on the counter electrode and the electrically connected to any one of the source and drain electrodes through the gate electrode, 상기 다수 개의 데이터 버스 라인 중 그린 신호가 들어가는 데이터 버스 라인의 선폭과 레드 또는 블루 신호가 들어가는 데이터 버스 라인의 선폭이 동일하게 형성되되, 대향 전극 라인과 중첩되는 부분에 상기 그린 신호가 들어가는 데이터 버스 라인의 선폭이 상기 레드 또는 블루 신호가 들어가는 데이터 버스 라인의 선폭 보다 2배 크게 형성되는 것을 특징으로 하는 액정 표시 장치.Among the plurality of data bus lines, the line width of the data bus line into which the green signal enters and the line width of the data bus line into which the red or blue signal enters are formed to be the same, and the data bus line into which the green signal enters in a portion overlapping the opposite electrode line. The line width of the liquid crystal display device is formed to be twice as large as the line width of the data bus line to which the red or blue signal enters. 제 1 항에 있어서,The method of claim 1, 상기 그린 신호가 들어가는 데이터 버스 라인은,The data bus line into which the green signal enters, 상기 대향 전극 라인과 중첩되는 부분이 2분주되어 형성된 것을 특징으로 하는 액정 표시 장치.And a portion overlapping with the counter electrode line is divided into two portions. 하부기판 상에 형성된 게이트 절연막을 개재시켜 직교되게 형성되어 화소 영역을 한정하는 다수 개의 게이트 버스 라인 및 다수 개의 데이터 버스 라인과,A plurality of gate bus lines and a plurality of data bus lines formed orthogonal to each other via a gate insulating layer formed on the lower substrate to define a pixel region; 상기 다수 개의 게이트 버스 라인과 상기 다수 개의 데이터 버스 라인에 설치되며 게이트전극, 채널층과 소오스 및 드레인 전극으로 이루어진 박막트랜지스터와,A thin film transistor disposed on the plurality of gate bus lines and the plurality of data bus lines, the thin film transistor comprising a gate electrode, a channel layer, and a source and a drain electrode; 상기 하부기판 상에 상기 화소 영역 내에 게이트 전극과 동일한 평면 상에 사각틀 형태로 형성된 대향전극과,An opposite electrode formed on the lower substrate in a rectangular frame shape on the same plane as the gate electrode in the pixel area; 상기 게이트 전극을 개재시켜 상기 대향전극 상부에 문자 "I”자의 형태로 배열되며 상기 소오스 및 드레인 전극 중 어느 하나와 전기적으로 연결되게 형성된 화소전극을 포함하는 액정표시장치에 있어서, In the liquid crystal display device including a pixel electrode arranged in the form of the letter "I" on the counter electrode and the electrically connected to any one of the source and drain electrodes through the gate electrode, 상기 다수 개의 데이터 버스 라인을 연장시켜 상기 하부기판 상의 패널 외곽 인너 쇼트링과 연결시키는 부분에서 상기 다수 개의 데이터 버스 라인 중 그린 신호가 들어가는 데이터 버스 라인의 연장선을 상기 대향 전극 라인 중 상기 패널 외곽에 형성된 부분과 중첩시켜 그리니쉬를 줄인 것을 특징으로 하는 액정 표시 장치.An extension line of the data bus line to which the green signal of the plurality of data bus lines enters is formed at the outer side of the panel among the opposing electrode lines at a portion that extends the plurality of data bus lines to connect with the panel outer inner short ring on the lower substrate. The liquid crystal display device which overlapped with the part and reduced greenish.
KR1020000036602A 2000-06-29 2000-06-29 Liquid crystal display device KR100697367B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036602A KR100697367B1 (en) 2000-06-29 2000-06-29 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036602A KR100697367B1 (en) 2000-06-29 2000-06-29 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20020002138A KR20020002138A (en) 2002-01-09
KR100697367B1 true KR100697367B1 (en) 2007-03-20

Family

ID=19674926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036602A KR100697367B1 (en) 2000-06-29 2000-06-29 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100697367B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100879214B1 (en) * 2002-09-10 2009-01-16 엘지디스플레이 주식회사 Liquid crystal display device

Also Published As

Publication number Publication date
KR20020002138A (en) 2002-01-09

Similar Documents

Publication Publication Date Title
JP5314155B2 (en) Liquid crystal display
KR100713882B1 (en) FFS mode thin film transistor liquid crystal display
TWI381231B (en) Liquid crystal display device
US8194201B2 (en) Display panel and liquid crystal display including the same
US20050225689A1 (en) Liquid crystal display
JPH08179341A (en) Liquid crystal display device and its driving method
KR20030043672A (en) Liquid crystal display device
KR20090014742A (en) Liquid crystal display and driving method thereof
JP3006586B2 (en) Active matrix type liquid crystal display
KR20070059558A (en) Liquid crystal display
KR20210073807A (en) Liquid crystal display panel
KR100320665B1 (en) Active matrix type liquid crystal display device
JP2006189477A (en) Color liquid crystal display device
US6917407B2 (en) Liquid crystal display device and method of fabricating the same
JP5589018B2 (en) Liquid crystal display
KR100494701B1 (en) Apparatus for fringe field switching liquid crystal display device
US20050012699A1 (en) Liquid crystal display device and fabrication method thereof
KR100697367B1 (en) Liquid crystal display device
KR20000011952A (en) Liquid crystal display panel
JPH04318512A (en) Thin film transistor type liquid crystal display device
CN110531557B (en) Array substrate, liquid crystal display panel and display device
KR101308439B1 (en) Liquid Crystal Display panel
JP2006267544A (en) Electrooptical device and electronic equipment
KR20070101549A (en) Liquid crystal display
JP2005292848A (en) Method for driving transistor matrix device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 14