KR101308439B1 - Liquid Crystal Display panel - Google Patents

Liquid Crystal Display panel Download PDF

Info

Publication number
KR101308439B1
KR101308439B1 KR1020060089127A KR20060089127A KR101308439B1 KR 101308439 B1 KR101308439 B1 KR 101308439B1 KR 1020060089127 A KR1020060089127 A KR 1020060089127A KR 20060089127 A KR20060089127 A KR 20060089127A KR 101308439 B1 KR101308439 B1 KR 101308439B1
Authority
KR
South Korea
Prior art keywords
gate line
data line
black matrix
line
width
Prior art date
Application number
KR1020060089127A
Other languages
Korean (ko)
Other versions
KR20080024699A (en
Inventor
김빈
김해열
문수환
최승찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060089127A priority Critical patent/KR101308439B1/en
Publication of KR20080024699A publication Critical patent/KR20080024699A/en
Application granted granted Critical
Publication of KR101308439B1 publication Critical patent/KR101308439B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

본 발명은 블랙 매트릭스에 의한 줄무늬가 시각적으로 인지되는 것을 방지한 액정표시패널에 관한 것이다.The present invention relates to a liquid crystal display panel in which streaks caused by the black matrix are prevented from being visually recognized.

이 액정표시패널은 스캔 신호가 공급되는 게이트 라인, 상기 게이트 라인과 교차하고 데이터 전압이 인가되는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차에 의해 정의되며 상기 데이터 라인 방향의 픽셀 피치 보다 상기 게이트 라인 방향의 픽셀 피치가 더 크게 형성된 서브픽셀을 포함하는 제1 기판과; 상기 게이트 라인 및 데이터 라인과 대응되게 형성된 블랙 매트릭스를 포함하는 제2 기판과; 상기 제1 기판 및 제2 기판 사이에 형성되어 상기 제1 기판과 상기 제2 기판 사이의 전계에 의해 구동하는 액정분자를 구비한다. 그리고 상기 게이트 라인에 대응되는 블랙 매트릭스의 폭은 상기 데이터 라인과 대응되는 블랙 매트릭스의 폭보다 좁게 형성된다.The liquid crystal display panel is defined by a gate line to which a scan signal is supplied, a data line crossing the gate line and a data voltage applied thereto, and an intersection of the gate line and the data line, and the gate line rather than the pixel pitch in the data line direction. A first substrate comprising a subpixel having a larger pixel pitch in the direction; A second substrate including a black matrix formed to correspond to the gate line and the data line; And liquid crystal molecules formed between the first substrate and the second substrate and driven by an electric field between the first substrate and the second substrate. The width of the black matrix corresponding to the gate line is smaller than the width of the black matrix corresponding to the data line.

Description

액정 표시 패널{Liquid Crystal Display panel}Liquid crystal display panel

도 1a 및 도 1b는 종래 액정표시패널의 서브픽셀 배열형태 및 블랙 매트릭스 형성영역을 상세히 나타낸 도면.1A and 1B illustrate a subpixel arrangement and a black matrix forming region of a conventional liquid crystal display panel in detail.

도 2는 본 발명에 따른 액정 패널을 개략적으로 나타낸 도면.2 schematically shows a liquid crystal panel according to the present invention;

도 3a는 본 발명의 제1 실시예에 따른 서브픽셀 및 블랙 매트릭스를 나타내는 도면.3A illustrates a subpixel and a black matrix according to the first embodiment of the present invention.

도 3b는 도 3a에 도시된 게이트 라인 및 게이트 라인과 중첩된 블랙 매트릭스의 가로 라인을 확대하여 나타낸 도면. FIG. 3B is an enlarged view of the gate line shown in FIG. 3A and the horizontal line of the black matrix overlapping the gate line.

도 4a는 본 발명의 제2 실시예에 따른 서브픽셀 및 블랙 매트릭스를 나타내는 도면.4A illustrates a subpixel and a black matrix according to a second embodiment of the present invention.

도 4b는 도 4a에 도시된 데이터 라인 및 데이터 라인과 중첩된 블랙 매트릭스의 세로 라인을 확대하여 나타낸 도면.FIG. 4B is an enlarged view of the data line shown in FIG. 4A and the vertical line of the black matrix overlapping the data line.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

2, 102 : 게이트 라인 4, 104 : 데이터 라인2, 102: gate line 4, 104: data line

6, 106 : 블랙 매트릭스 6, 106: black matrix

6a, 106a ; 블랙매트릭스의 가로라인 6a, 106a; Horizontal Lines of Black Matrix

6b, 106b : 블랙매트릭스의 세로라인 6b, 106b: vertical lines of the black matrix

본 발명은 액정표시패널에서 블랙 매트릭스에 의한 줄무늬가 시각적으로 인지되는 것을 방지한 액정표시패널에 관한 것이다. 특히 본 발명은 단위 화소내의 서브픽셀들이 세로 방향으로 배열된 액정표시장치에서 가로 방향의 블랙 매트릭스에 의한 검은 줄무늬가 시각적으로 인지되는 것을 방지한 액정표시패널에 관한 것이다.The present invention relates to a liquid crystal display panel in which streaks caused by the black matrix are not visually recognized in the liquid crystal display panel. In particular, the present invention relates to a liquid crystal display panel in which black streaks due to the black matrix in the horizontal direction are prevented from being visually recognized in a liquid crystal display device in which subpixels in a unit pixel are arranged in a vertical direction.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 액정 표시 패널(이하, 액정 패널)과, 그 액정 패널을 구동하는 구동 회로를 구비한다.The liquid crystal display device displays an image by adjusting the light transmittance of liquid crystal having dielectric anisotropy using an electric field. To this end, the liquid crystal display includes a liquid crystal display panel (hereinafter referred to as a liquid crystal panel) for displaying an image through a liquid crystal cell matrix, and a driving circuit for driving the liquid crystal panel.

액정 패널은 액정 분자를 사이에 두고 접합된 칼라 필터 패널과 박막 트랜지스터 패널로 구성된다.The liquid crystal panel is composed of a color filter panel and a thin film transistor panel bonded with liquid crystal molecules interposed therebetween.

칼라 필터 패널은 상부 유리 기판 상에 순차적으로 형성된 블랙 매트릭스와 칼라 필터를 포함한다. 블랙 매트릭스는 상부 유리 기판에 매트릭스 형태로 형성되어 상부 유리기판의 영역을 칼라 필터가 형성되어질 다수의 서브픽셀들로 나눈 다. 화소는 기본적으로 이미지를 구성하는 단위점으로 정의된다. 또한 칼라를 구현하는 액정표시패널에서는 이 기본 단위 화소로 다시 삼원색의 칼라 화소인 서브픽셀들로 구분된다. 칼라 필터는 블랙 매트릭스에 의해 구분된 서브픽셀에 적(R), 녹(G), 청(B)으로 구분되게 형성되어 단위 화소를 형성하고 적, 녹, 청색 광을 각각 투과시킨다.The color filter panel includes a black filter and a color filter sequentially formed on the upper glass substrate. The black matrix is formed in the form of a matrix on the upper glass substrate so that the area of the upper glass substrate is divided into a plurality of subpixels on which a color filter is to be formed. A pixel is basically defined as a unit point constituting an image. In the liquid crystal display panel that implements color, the basic unit pixel is further divided into subpixels of three primary color pixels. The color filter is formed to be divided into red (R), green (G), and blue (B) in subpixels separated by a black matrix to form a unit pixel, and transmit red, green, and blue light, respectively.

박막 트랜지스터 패널은 하부 유리 기판 상에 교차되게 형성되어 서브 픽셀을 정의하는 게이트 라인 및 데이터 라인과, 서브픽셀마다 형성된 박막 트랜지스터 및 화소 전극을 포함한다. 박막 트랜지스터는 게이트 라인으로부터의 스캔 신호에 응답하여 데이터 라인으로부터의 데이터 전압를 화소 전극으로 공급한다. 화소 전극은 박막 트랜지스터로부터의 데이터 전압를 공급하여 액정 분자가 구동되게 한다.The thin film transistor panel includes a gate line and a data line formed to cross on a lower glass substrate to define a sub pixel, and a thin film transistor and a pixel electrode formed for each sub pixel. The thin film transistor supplies the data voltage from the data line to the pixel electrode in response to the scan signal from the gate line. The pixel electrode supplies the data voltage from the thin film transistor to drive the liquid crystal molecules.

유전 이방성을 갖는 액정분자는 화소 전극의 데이터 전압과, 하부 유리 기판 또는 상부 유리 기판에 형성된 공통 전극의 공통 전압(Vcom)에 의해 형성된 전계의 크기에 따라 회전하여 광 투과율을 조절함으로써 다양한 계조를 구현한다.Liquid crystal molecules with dielectric anisotropy are rotated according to the data voltage of the pixel electrode and the magnitude of the electric field formed by the common voltage (Vcom) of the common electrode formed on the lower glass substrate or the upper glass substrate to realize various gray scales. do.

이러한 액정패널의 서브픽셀 배열형태 및 블랙 매트릭스 형성영역을 상세히 하면 도 1a 및 도 1b에 도시된 바와 같다. 도 1a 및 도 1b에서는 공통 전극이 칼라 필터 패널에 포함된 수직 전계형 액정 패널을 일례로 도시한 것이다.The subpixel arrangement of the liquid crystal panel and the black matrix forming region are described in detail with reference to FIGS. 1A and 1B. 1A and 1B illustrate a vertical field type liquid crystal panel in which a common electrode is included in a color filter panel.

도 1a 및 도 1b를 참조하면, 박막 트랜지스터 패널에는 게이트라인들(2)과 데이터라인들(4)의 교차구조로 마련된 화소영역에 화소전극(22)이 마련된다. 화소전극(22)은 박막 트랜지스터(12)의 소스 및 드레인 전극(18,20)을 경유하여 데이터 라인들(4) 중 어느 하나에 접속된다. 박막 트랜지스터(12)의 게이트전극(16)은 게이트라인들(2) 중 어느 하나에 접속된다. 스토리지 캐패시터(14)는 해당 화소전극(22)과 이전단 게이트라인(2)과의 중첩부에 형성된다. 데이터라인들(4) 각각에는 칼라표시를 위한 적, 녹, 청색 데이터신호가 각각 공급된다.1A and 1B, the thin film transistor panel includes a pixel electrode 22 in a pixel region formed in a cross structure of the gate lines 2 and the data lines 4. The pixel electrode 22 is connected to any one of the data lines 4 via the source and drain electrodes 18 and 20 of the thin film transistor 12. The gate electrode 16 of the thin film transistor 12 is connected to any one of the gate lines 2. The storage capacitor 14 is formed at an overlapping portion of the pixel electrode 22 and the previous gate line 2. Each of the data lines 4 is supplied with red, green, and blue data signals for color display.

이러한 박막트랜지스터 패널과 액정분자를 사이에 두고 대면하는 칼라 필터패널에는 칼라 필터들이 형성될 다수의 서브픽셀영역을 나누고 인접한 화소들간의 광 간섭 및 외부광 반사를 방지하기 위한 블랙 매트릭스(6)가 형성된다. 이를 위해 블랙 매트릭스(6)는 게이트 라인(2), 데이터 라인(4) 및 박막 트랜지스터(12)와 대응되도록 형성된다. 그리고 블랙 매트릭스(6)는 박막 트랜지스터 패널과 칼라 필터 패널의 합착 마진을 고려하여 게이트 라인(2), 데이터 라인(4) 및 박막 트랜지스터(12)보다 약간 넓게 형성된다. 블랙 매트릭스(6)에 의해 구분된 서브픽셀에는 적(R), 녹(G), 청(B)색 칼라필터들이 화소전극(22)이 형성된 부분과 대응되게 형성된다.In the color filter panel facing the thin film transistor panel and the liquid crystal molecules therebetween, a black matrix 6 is formed to divide a plurality of subpixel areas in which color filters are to be formed and to prevent light interference and external light reflection between adjacent pixels. do. To this end, the black matrix 6 is formed to correspond to the gate line 2, the data line 4, and the thin film transistor 12. The black matrix 6 is formed slightly wider than the gate line 2, the data line 4, and the thin film transistor 12 in consideration of the bonding margin between the thin film transistor panel and the color filter panel. In the subpixel divided by the black matrix 6, red (R), green (G), and blue (B) color filters are formed to correspond to a portion where the pixel electrode 22 is formed.

영상 표현의 단위 화소의 형타는 일반적으로 가로:세로의 비율이 4:3인 직사각형의 형태를 갖는다. 이 단위 화소는 다시 삼원색을 나타내는 R,G,B 서브픽셀로 나뉜다. 따라서 각 서브 픽셀은 가로:세로 비율이 1:3 내지 1:5 정도의 비율을 갖는 직사각형 형태를 갖는다.The shape of the unit pixel of the image representation generally has the form of a rectangle having a 4: 3 ratio of width to length. This unit pixel is further divided into R, G, and B subpixels representing three primary colors. Accordingly, each subpixel has a rectangular shape having a ratio of about 1: 3 to about 1: 5.

일반적으로 서브픽셀은 도 1a에 도시된 바와 같이 게이트 라인(2) 방향의 픽셀 피치(pixel pitch)(e)보다 데이터 라인(4) 방향의 픽셀 피치(f)가 더 길게 형성된다. 픽셀 피치는 서로 이웃하는 라인 일측간의 거리이다. 다시 말해서, 게이트 라인(2) 방향의 픽셀 피치(e)는 임의의 데이터 라인(4) 일측과 그와 이웃한 다른 데이터 라인(4) 일측간의 거리이다. 그리고 데이터 라인(4) 방향의 픽셀 피치(f)는 임의의 게이트 라인(2) 일측과 그와 이웃한 다른 게이트 라인(2) 일측간의 거리이다. 게이트 라인(2) 방향의 픽셀 피치(e)보다 데이터 라인(4) 방향의 픽셀 피치(f)가 더 길게 형성된 경우, 이들(2, 4)과 중첩되는 블랙 매트릭스(6)는 게이트 라인(2)과 중첩된 가로 라인(6a) 보다 데이터 라인(4)과 중첩된 세로 라인(6b)이 더 두드러져 보인다. 이를 더욱 상세히 하면, 일반적으로 서브픽셀은 데이터 라인(4) 방향의 픽셀 피치(f)가 게이트 라인(2) 방향의 픽셀 피치(e)의 약 3배가 되도록 형성된다. 또한 블랙매트릭스의 가로 라인(6a) 배선폭(f')은 블랙매트릭스 세로 라인(6b) 배선폭(e')과 거의 동일하게 형성된다. 결과적으로 게이트 라인(2) 방향의 픽셀 피치(e) 중 블랙매트릭스의 세로 라인(6b)이 차지하는 비율(이하, "(e'/e)"라 함)과 데이터 라인(4) 방향의 픽셀 피치(f) 중 블랙매트릭스의 가로 라인(a)이 차지하는 비율(이하, "(f'/f)"라 함) 사이에는 [수학식 1] 관계가 성립된다.In general, as shown in FIG. 1A, the subpixel has a longer pixel pitch f in the data line 4 direction than the pixel pitch e in the gate line 2 direction. Pixel pitch is the distance between one side of a line adjacent to each other. In other words, the pixel pitch e in the direction of the gate line 2 is the distance between one side of an arbitrary data line 4 and one side of another neighboring data line 4. The pixel pitch f in the data line 4 direction is a distance between one side of an arbitrary gate line 2 and one side of another gate line 2 adjacent thereto. When the pixel pitch f in the direction of the data line 4 is longer than the pixel pitch e in the direction of the gate line 2, the black matrix 6 overlapping these 2 and 4 is formed by the gate line 2. Note that the vertical line 6b overlapping with the data line 4 is more prominent than the horizontal line 6a overlapping with. More specifically, the subpixel is generally formed such that the pixel pitch f in the direction of the data line 4 is about three times the pixel pitch e in the direction of the gate line 2. In addition, the wiring width f 'of the horizontal line 6a of the black matrix is formed to be substantially equal to the wiring width e' of the black matrix vertical line 6b. As a result, the ratio of the vertical lines 6b of the black matrix (hereinafter referred to as "(e '/ e)") of the pixel pitches e in the direction of the gate line 2 and the pixel pitch in the direction of the data line 4 are assumed. A relationship between Equation 1 is established between the ratio (hereinafter referred to as "(f '/ f)") of the horizontal line a of the black matrix in (f).

(e'/e) ≒ 3(f'/f)(e '/ e) ≒ 3 (f' / f)

수학식 1을 참조하면, e'/e는 f'/f 보다 크기 때문에 상대적으로 액정패널을 관찰하는 관찰자 눈에는 블랙매트릭스의 세로 라인(6b)이 더 두드러져 보인다.Referring to Equation 1, since e '/ e is larger than f' / f, the vertical line 6b of the black matrix is more prominent in the observer's eye observing the liquid crystal panel.

이에 따라 화소 영역이 게이트 라인(2) 방향의 픽셀 피치(pixel pitch)(e)보다 데이터 라인(4) 방향의 픽셀 피치(f)가 더 길게 형성될 경우, 관찰자의 눈에 블 랙매트릭스의 세로 라인(6b)이 더 잘 인지되어 액정 패널 상에 세로줄무늬가 있는 것을 알 수 있다. 그러나 도 1a에 도시된 경우는 종래의 액정 패널을 사용하던 관찰자에게 익숙해져 있으므로 세로 줄무늬를 잘 인식하지 않고 사용하고 있다.As a result, when the pixel pitch f of the pixel region is longer than the pixel pitch e of the gate line 2, the vertical length of the black matrix is observed in the eyes of the observer. It can be seen that the line 6b is better recognized and there is a vertical stripe on the liquid crystal panel. However, the case illustrated in FIG. 1A is used by an observer using a conventional liquid crystal panel, and thus the vertical stripes are not recognized.

한편, 도 1b에 도시된 바와 같이 "미국 특허 6,323,871"에 의해 데이터 라인(4) 방향의 픽셀 피치(f)보다 게이트 라인(2) 방향의 픽셀 피치(e)가 더 길게 형성된 서브픽셀을 구비하는 액정패널에 대해 제안된 바 있다. 이는 게이트 드라이브 집적회로의 수 증가없이 데이터 드라이브 집적회로의 수를 1/3로 줄이기 위해 제안된 것이다. 이와 같이 데이터 라인(4) 방향의 픽셀 피치(f)보다 게이트 라인(2) 방향의 픽셀 피치(e)가 더 길게 형성된 서브픽셀은 관찰자에게 익숙하지 않기 때문에 가로줄무늬가 쉽게 인지될 가능성이 크다. 화소영역이 데이터 라인(4) 방향의 픽셀 피치(f)보다 게이트 라인(2) 방향의 픽셀 피치(e)가 더 길게 형성된 경우에 가로줄무늬가 인지되는 것은 도 1a에서 전술한 원리에 의해 블랙매트릭스의 가로라인(6a)이 블랙매트릭스의 세로 라인(6b)보다 더 두드러져 보이기 때문이다.Meanwhile, as shown in FIG. 1B, a subpixel having a pixel pitch e in a direction of the gate line 2 is longer than a pixel pitch f in the direction of the data line 4 according to US Pat. No. 6,323,871. It has been proposed for the liquid crystal panel. This is proposed to reduce the number of data drive integrated circuits by 1/3 without increasing the number of gate drive integrated circuits. As such, the subpixels having a longer pixel pitch e in the direction of the gate line 2 than the pixel pitch f in the direction of the data line 4 are not familiar to the observer, so that horizontal stripes are easily recognized. In the case where the pixel region has a longer pixel pitch e in the direction of the gate line 2 than the pixel pitch f in the direction of the data line 4, the horizontal stripes are recognized by the black matrix according to the principle described above with reference to FIG. 1A. This is because the horizontal line 6a of is more prominent than the vertical line 6b of the black matrix.

이와 같이 종래 액정 패널은 서브픽셀의 형태에 따라 가로 줄무늬 또는 세로 줄무늬를 표시하므로 표시품질이 저하되는 문제가 있다.As such, the conventional liquid crystal panel displays horizontal stripes or vertical stripes in accordance with the shape of the subpixel, thereby degrading display quality.

본 발명의 목적은 블랙 매트릭스에 의한 줄무늬가 시각적으로 인지되는 것을 방지한 액정표시패널을 제공함에 있다. 특히 본 발명의 목적은 단위 화소내의 서브픽셀들이 세로 방향으로 배열된 액정표시장치에서 가로 방향의 블랙 매트릭스에 의한 검은 줄무늬가 시각적으로 인지되는 것을 방지한 액정표시패널에 관한 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display panel in which streaks caused by the black matrix are prevented from being visually recognized. In particular, an object of the present invention relates to a liquid crystal display panel in which black streaks by a black matrix in a horizontal direction are prevented from being visually recognized in a liquid crystal display device in which subpixels in a unit pixel are arranged in a vertical direction.

상기 목적을 달성하기 위하여, 본 발명의 제1 실시예에 따른 액정표시패널은 스캔 신호가 공급되는 게이트 라인, 상기 게이트 라인과 교차하고 데이터 전압이 인가되는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차에 의해 정의되며 상기 데이터 라인 방향의 픽셀 피치 보다 상기 게이트 라인 방향의 픽셀 피치가 더 크게 형성된 서브픽셀을 포함하는 제1 기판과; 상기 게이트 라인 및 데이터 라인과 대응되게 형성된 블랙 매트릭스를 포함하는 제2 기판과; 상기 제1 기판 및 제2 기판 사이에 형성되어 상기 제1 기판과 상기 제2 기판 사이의 전계에 의해 구동하는 액정분자를 구비한다. 그리고 상기 게이트 라인에 대응되는 블랙 매트릭스의 폭은 상기 데이터 라인과 대응되는 블랙 매트릭스의 폭보다 좁게 형성된다.In order to achieve the above object, the liquid crystal display panel according to the first exemplary embodiment of the present invention has a gate line to which a scan signal is supplied, an intersection of the gate line and a data line to which a data voltage is applied, and an intersection of the gate line and the data line. A first substrate comprising a subpixel defined by and having a pixel pitch greater in the gate line direction than a pixel pitch in the data line direction; A second substrate including a black matrix formed to correspond to the gate line and the data line; And liquid crystal molecules formed between the first substrate and the second substrate and driven by an electric field between the first substrate and the second substrate. The width of the black matrix corresponding to the gate line is smaller than the width of the black matrix corresponding to the data line.

상기 게이트 라인은 상기 데이터 라인의 1/3이하의 폭으로 형성된다.The gate line is formed to a width less than one third of the data line.

상기 게이트 라인 방향의 픽셀 피치는 상기 데이터 라인 방향의 픽셀 피치 의 3배이다.The pixel pitch in the gate line direction is three times the pixel pitch in the data line direction.

상기 게이트 라인을 차광하기 위한 블랙 매트릭스의 폭을 "a'", 상기 데이터 라인 방향의 픽셀 피치를 "a", 상기 데이터 라인을 차광하기 위한 블랙 매트릭스의 폭을 "b'", 상기 게이트 라인 방향의 픽셀 피치를 "b", 상기 블랙 매트릭스 중 게이트 라인 및 데이터 라인의 편측으로 넓게 형성된 폭을 Y라 할 때, 0 < a'/a ≤ (b'+4Y)/b 의 조건을 만족한다.The width of the black matrix for shielding the gate line is "a '", the pixel pitch in the data line direction is "a", the width of the black matrix for shielding the data line is "b'", and the gate line direction Assuming that the pixel pitch of " b " and the width formed wider on either side of the gate line and the data line in the black matrix are Y, the condition of 0 < a '/ a &lt;

본 발명의 제2 실시예에 따른 액정표시패널은 스캔 신호가 공급되는 게이트 라인, 상기 게이트 라인과 교차하고 데이터 전압이 인가되는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차에 의해 정의되며 상기 게이트 라인 방향의 픽셀 피치 보다 상기 데이터 라인 방향의 픽셀 피치가 더 크게 형성된 서브픽셀을 포함하는 제1 기판과; 상기 게이트 라인 및 데이터 라인과 대응되게 형성된 블랙 매트릭스를 포함하는 제2 기판과; 상기 제1 기판 및 제2 기판 사이에 형성되어 상기 제1 기판과 상기 제2 기판 사이의 전계에 의해 구동하는 액정분자를 구비한다. 그리고 상기 데이터 라인에 대응되는 블랙 매트릭스의 폭은 상기 게이트 라인과 대응되는 블랙 매트릭스의 폭보다 좁게 형성된다.The liquid crystal display panel according to the second exemplary embodiment of the present invention is defined by a gate line to which a scan signal is supplied, a data line crossing the gate line and a data voltage applied thereto, and an intersection of the gate line and the data line. A first substrate comprising a subpixel having a larger pixel pitch in the data line direction than a pixel pitch in a direction; A second substrate including a black matrix formed to correspond to the gate line and the data line; And liquid crystal molecules formed between the first substrate and the second substrate and driven by an electric field between the first substrate and the second substrate. The width of the black matrix corresponding to the data line is smaller than the width of the black matrix corresponding to the gate line.

상기 데이터 라인은 상기 게이트 라인의 1/3이하의 폭으로 형성된다.The data line is formed to a width less than one third of the gate line.

상기 데이터 라인 방향의 픽셀 피치는 상기 게이트 라인 방향의 픽셀 피치 의 3배이다.The pixel pitch in the data line direction is three times the pixel pitch in the gate line direction.

상기 데이터 라인을 차광하기 위한 블랙 매트릭스의 폭을 "c'", 상기 게이트 라인 방향의 픽셀 피치를 "c", 상기 게이트 라인을 차광하기 위한 블랙 매트릭스의 폭을 "d'", 상기 데이터 라인 방향의 픽셀 피치를 "d", 상기 블랙 매트릭스 중 상기 게이트 라인 및 데이터 라인의 편측으로 넓게 형성된 폭을 Z라 할 때, 0 < c'/c ≤ (d'+4Z)/d 의 조건을 만족한다.The width of the black matrix for shielding the data line is "c '", the pixel pitch in the gate line direction is "c", the width of the black matrix for shielding the gate line is "d'", and the data line direction When the pixel pitch is " d " and the width formed wider on one side of the gate line and the data line in the black matrix is Z, the condition of 0 < c '/ c &lt; (d' + 4Z) / d is satisfied. .

본 발명의 제1 및 제2 실시예에서 상기 게이트 라인 방향의 픽셀 피치는 서로 이웃하는 상기 데이터 라인 일측간의 거리이고, 상기 데이터 라인 방향의 픽셀 피치는 서로 이웃하는 상기 게이트 라인 일측간의 거리이다.In the first and second embodiments of the present invention, the pixel pitch in the gate line direction is a distance between one side of the data line adjacent to each other, and the pixel pitch in the data line direction is a distance between one side of the gate line neighboring each other.

상기 목적외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention will become apparent from the following description of preferred embodiments of the present invention with reference to the accompanying drawings.

이하 본 발명의 바람직한 실시 예들을 도 2 내지 도 4b를 참조하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 2 to 4B.

도 2를 참조하면, 본 발명에 따른 액정 패널은 액정 분자(103)를 사이에 두고 마주하는 칼라 필터 패널(140)과 박막 트랜지스터 패널(130)로 구성된다.Referring to FIG. 2, the liquid crystal panel according to the present invention includes a color filter panel 140 and a thin film transistor panel 130 facing each other with the liquid crystal molecules 103 interposed therebetween.

박막 트랜지스터 패널(130)은 제1 기판(131) 상에 게이트 라인(102)과 데이터 라인(104)의 교차로 정의된 서브픽셀, 그 서브픽셀마다 형성된 박막 트랜지스터(112) 및 화소 전극(122)을 구비한다. 박막 트랜지스터(112)는 게이트 라인(102)으로부터의 스캔 신호에 응답하여 데이터 라인(104)으로부터의 데이터 전압를 화소 전극(122)으로 공급한다.The thin film transistor panel 130 includes a subpixel defined by the intersection of the gate line 102 and the data line 104 on the first substrate 131, the thin film transistor 112 and the pixel electrode 122 formed for each subpixel. Equipped. The thin film transistor 112 supplies the data voltage from the data line 104 to the pixel electrode 122 in response to the scan signal from the gate line 102.

칼라 필터 패널(140)은 제2 기판(141) 상에 순차적으로 형성된 블랙 매트릭스(106)와 칼라 필터(108) 및 공통 전극(110)을 구비한다. 블랙 매트릭스(106)는 제2 기판(141)에 매트릭스 형태로 형성된다. 이러한 블랙 매트릭스(141)는 제2 기판(141)의 영역을 칼라 필터(108)가 형성되어질 다수의 서브픽셀들로 나누고, 인접한 화소들간의 광 간섭 및 외부광 반사를 방지한다. 칼라 필터(108)는 블랙 매트릭스(106)에 의해 구분된 서브픽셀에 적(R), 녹(G), 청(B)으로 구분되게 형성되어 단위화소를 형성하고, 적, 녹, 청색 광을 각각 투과시킨다. 공통 전극(110)은 칼라 필터(108) 위에 전면 도포된 투명 도전층으로서 액정분자(103) 구동시 기준이 되는 공통 전압(Vcom)을 공급한다. 그리고, 칼라 필터(108)의 평탄화를 위하여 칼라 필터(108)와 공통 전극(110) 사이에는 오버코트층(Overcoat Layer)(미도시)이 추가로 형성되기도 한다.The color filter panel 140 includes a black matrix 106, a color filter 108, and a common electrode 110 sequentially formed on the second substrate 141. The black matrix 106 is formed in a matrix form on the second substrate 141. The black matrix 141 divides an area of the second substrate 141 into a plurality of subpixels in which the color filter 108 is to be formed, and prevents light interference and external light reflection between adjacent pixels. The color filter 108 is formed to be divided into red (R), green (G), and blue (B) in the subpixels separated by the black matrix 106 to form unit pixels, and the red, green, and blue light Permit each. The common electrode 110 is a transparent conductive layer coated on the color filter 108 and supplies a common voltage Vcom which is a reference when driving the liquid crystal molecules 103. In addition, an overcoat layer (not shown) may be further formed between the color filter 108 and the common electrode 110 to planarize the color filter 108.

유전 이방성을 갖는 액정(103)은 화소 전극(122)의 데이터 전압와 공통 전극(110)의 공통 전압(Vcom)에 의해 형성된 전계의 크기에 따라 회전하여 광 투과율을 조절함으로써 다양한 계조를 구현한다.The liquid crystal 103 having dielectric anisotropy rotates according to the magnitude of the electric field formed by the data voltage of the pixel electrode 122 and the common voltage Vcom of the common electrode 110 to adjust various light transmittances.

그리고 액정 패널은 액정(103)의 초기 배향을 위한 배향막과, 칼라 필터 패널(140)과 박막 트랜지스터 패널(130) 사이의 셀갭을 일정하게 유지하기 위한 스페이서(미도시)를 추가로 구비한다.The liquid crystal panel further includes an alignment layer for initial alignment of the liquid crystal 103 and a spacer (not shown) for maintaining a constant cell gap between the color filter panel 140 and the thin film transistor panel 130.

블랙 매트릭스(106)에 의해 줄무늬가 표시되는 현상을 방지하기 위한 본 발명에 따른 액정표시패널에 대한 설명은 도 3a 내지 도 4b를 참조하여 상세히 하기로 한다.A description of the liquid crystal display panel according to the present invention for preventing the display of stripes by the black matrix 106 will be described in detail with reference to FIGS. 3A to 4B.

도 3a는 본 발명의 제1 실시예에 따른 화소 영역 및 블랙 매트릭스를 나타내는 도면이다. 도 3b는 도 3a에 도시된 게이트 라인 및 게이트 라인과 중첩된 블랙 매트릭스의 가로 라인을 확대하여 나타낸 도면이다. 3A is a diagram illustrating a pixel area and a black matrix according to a first embodiment of the present invention. FIG. 3B is an enlarged view of the gate line and the horizontal line of the black matrix overlapping the gate line shown in FIG. 3A.

도 3a 및 도 3b를 참조하면, 박막 트랜지스터 패널에는 게이트라인들(102)과 데이터라인들(104)의 교차구조로 마련된 서브픽셀에 화소전극(122)이 마련된다. 박막 트랜지스터 패널의 서브픽셀은 칼라 필터 패널의 서브픽셀과 대응된다. 화소전극(122)은 박막 트랜지스터(112)의 소스 및 드레인 전극(118,120)을 경유하여 데이터 라인들(104) 중 어느 하나에 접속된다. 박막 트랜지스터(112)의 게이트전 극(116)은 게이트라인들(102) 중 어느 하나에 접속된다. 스토리지 캐패시터(114)는 해당 화소전극(122)과 이전단 게이트라인(102)과의 중첩부에 형성된다. 데이터라인들(104) 각각에는 칼라표시를 위한 적, 녹, 청색 데이터신호가 각각 공급된다.3A and 3B, the thin film transistor panel includes a pixel electrode 122 in a subpixel having a cross structure of the gate lines 102 and the data lines 104. The subpixels of the thin film transistor panel correspond to the subpixels of the color filter panel. The pixel electrode 122 is connected to any one of the data lines 104 via the source and drain electrodes 118 and 120 of the thin film transistor 112. The gate electrode 116 of the thin film transistor 112 is connected to any one of the gate lines 102. The storage capacitor 114 is formed at an overlapping portion of the pixel electrode 122 and the previous gate line 102. Each of the data lines 104 is supplied with red, green, and blue data signals for color display.

이러한 박막트랜지스터 패널과 액정분자를 사이에 두고 대면하는 칼라 필터패널에는 칼라 필터들이 형성될 다수의 서브픽셀을 나누고 인접한 화소들간의 광 간섭 및 외부광 반사를 방지하기 위한 블랙 매트릭스(106)가 형성된다. 이를 위해 블랙 매트릭스(106)는 게이트 라인(102), 데이터 라인(104) 및 박막 트랜지스터(112)와 대응되도록 형성된다. 그리고 블랙 매트릭스(106)는 박막 트랜지스터 패널과 칼라 필터 패널의 합착 마진을 고려하여 게이트 라인(102), 데이터 라인(104) 및 박막 트랜지스터(112) 보다 약간 넓게 형성된다. 블랙 매트릭스(106)에 의해 구분된 서브픽셀에는 적(R), 녹(G), 청(B)색 칼라필터들이 형성되어 단위 화소를 형성한다.In the color filter panel facing the thin film transistor panel and the liquid crystal molecules in between, a black matrix 106 is formed to divide a plurality of subpixels in which color filters are to be formed and to prevent light interference and external light reflection between adjacent pixels. . The black matrix 106 is formed to correspond to the gate line 102, the data line 104, and the thin film transistor 112. The black matrix 106 is formed slightly wider than the gate line 102, the data line 104, and the thin film transistor 112 in consideration of the bonding margin between the thin film transistor panel and the color filter panel. Red (R), green (G), and blue (B) color filters are formed in the subpixels separated by the black matrix 106 to form a unit pixel.

본 발명의 제1 실시예에 따른 서브픽셀은 도 3a에 도시된 바와 같이 데이터 라인(104) 방향의 픽셀 피치(pixel pitch)(a)보다 게이트 라인(102) 방향의 픽셀 피치(b)가 더 길게 형성된다. 픽셀 피치는 서로 이웃하는 라인 일측간의 거리이다. 방향별 픽셀 피치에 대해 상세히 하면, 게이트 라인(102) 방향의 픽셀 피치(b)는 임의의 데이터 라인(104)의 일측과 그와 이웃한 다른 데이터 라인(104)의 일측간의 거리이다. 그리고 데이터 라인(104) 방향의 픽셀 피치(a)는 임의의 게이트 라인(102)의 일측과 그와 이웃한 다른 게이트 라인(102)의 일측간의 거리이다. 데이터 라인(104) 방향의 픽셀 피치(a)보다 게이트 라인(102) 방향의 픽셀 피치(b) 가 더 길게 형성된 경우, 본 발명의 제1 실시예에서는 가로 줄무늬가 인지되는 현상을 방지하기 위해 게이트 라인(102)과 중첩되는 블랙 매트릭스의 가로 라인(106a) 폭(a')을 데이터 라인(104)과 중첩되는 블랙 매트릭스의 세로 라인(106b) 폭(b')보다 좁게 형성한다. 이를 위해 게이트 라인(102)의 폭은 데이터 라인(104) 폭보다 좁게 형성되야 한다. 본 발명에 따른 게이트 라인(102)의 폭은 일반적으로 본 발명의 제1 실시예에 따른 데이터 라인(104) 방향의 픽셀 피치(a)가 게이트 라인(102) 방향의 픽셀 피치(b)의 약 1/3배로 형성되는 점을 고려하여 설정한다. 즉, 게이트 라인(102)의 폭은 데이터 라인(104) 폭의 1/3배 이하가 되도록 형성되는 것이 바람직하다. 다시 말해서 데이터 라인(104)의 폭을 "X"라 가정하였을 때 게이트 라인(102)의 폭은 도 3b에 도시된 바와 같이 "X/3" 이하가 된다. 이러한 게이트 라인(102) 및 데이터 라인(104)과 중첩되는 블랙 매트릭스(106)는 합착 마진을 고려하여 게이트 라인(102) 및 데이터 라인(104) 양측으로 "Y" 만큼 넓은 폭으로 형성된다. 결과적으로 본 발명의 제1 실시예에서는 데이터 라인(104) 방향의 픽셀 피치(a) 중 블랙매트릭스의 가로라인(106a)이 차지하는 비율(이하, "(a'/a)"라 함)의 범위가 [수학식 2]의 조건을 만족한다.As shown in FIG. 3A, the subpixel according to the first exemplary embodiment of the present invention has a pixel pitch b in the gate line 102 direction more than a pixel pitch a in the data line 104 direction. It is formed long. Pixel pitch is the distance between one side of a line adjacent to each other. In detail, the pixel pitch b in the direction of the gate line 102 is a distance between one side of an arbitrary data line 104 and one side of another neighboring data line 104. The pixel pitch a in the data line 104 direction is a distance between one side of an arbitrary gate line 102 and one side of another neighboring gate line 102. When the pixel pitch b in the direction of the gate line 102 is longer than the pixel pitch a in the direction of the data line 104, in the first embodiment of the present invention, the gate is prevented to prevent the horizontal stripes from being recognized. The width a 'of the horizontal line 106a of the black matrix overlapping the line 102 is formed to be narrower than the width b' of the vertical line 106b of the black matrix overlapping the data line 104. For this purpose, the width of the gate line 102 should be smaller than the width of the data line 104. The width of the gate line 102 according to the present invention is generally that the pixel pitch a in the direction of the data line 104 according to the first embodiment of the present invention is about the pixel pitch b in the direction of the gate line 102. Set in consideration of the point formed 1/3 times. That is, the width of the gate line 102 is preferably formed to be 1/3 or less of the width of the data line 104. In other words, assuming that the width of the data line 104 is "X", the width of the gate line 102 is equal to or less than "X / 3" as shown in FIG. 3B. The black matrix 106 overlapping the gate line 102 and the data line 104 is formed to have a width as wide as “Y” on both sides of the gate line 102 and the data line 104 in consideration of the bonding margin. As a result, in the first embodiment of the present invention, the range of the ratio of the horizontal line 106a of the black matrix to the pixel pitch a in the direction of the data line 104 (hereinafter referred to as "(a '/ a)"). Satisfies the condition of [Equation 2].

0 < (a'/a) ≤ (X/3 + 2Y)/a (∵0 < a'≤X/3+2Y) 0 <(a '/ a) ≤ (X / 3 + 2Y) / a (∵0 <a'≤X / 3 + 2Y)

= (X/3 + 2Y)/(b/3) (∵a = 3b)= (X / 3 + 2Y) / (b / 3) (∵a = 3b)

=(((b'-2Y)/3) + 2Y)/(b/3) (∵b' = X+2Y -> X = b'-2Y)= (((b'-2Y) / 3) + 2Y) / (b / 3) (∵b '= X + 2Y-> X = b'-2Y)

=(b'+4Y)/b= (b '+ 4Y) / b

∴ 0 < (a'/a) ≤ (b'+4Y)/b ∴ 0 <(a '/ a) ≤ (b' + 4Y) / b

본 발명의 제1 실시예에는 액정패널의 a'/a가 수학식 2의 범위를 만족하도록 형성함으로써 블랙 매트릭스의 가로 라인(106a)이 두드러져 보이는 현상을 방지할 수 있으므로 관찰자 눈에 가로 줄무늬가 인지되는 현상을 방지할 수 있다. In the first embodiment of the present invention, the a '/ a of the liquid crystal panel is formed so as to satisfy the range of Equation 2, so that the horizontal line 106a of the black matrix can be prevented from appearing. The phenomenon can be prevented.

한편, 도 4a 및 도 4b에 도시된 바와 같이 우리 눈에 익숙한 세로 줄무늬가 인지되는 액정패널에도 본 발명을 적용하여 더욱 개선된 표시 품질을 달성할 수 있다.Meanwhile, as shown in FIGS. 4A and 4B, the present invention may also be applied to a liquid crystal panel in which vertical streaks familiar to our eyes are recognized, thereby further improving display quality.

도 4a는 본 발명의 제2 실시예에 따른 서브픽셀 및 블랙 매트릭스를 나타내는 도면이다. 도 4b는 도 4a에 도시된 데이터 라인 및 데이터 라인과 중첩된 블랙 매트릭스의 세로 라인을 확대하여 나타낸 도면이다.4A is a diagram illustrating a subpixel and a black matrix according to a second embodiment of the present invention. FIG. 4B is an enlarged view of the data line illustrated in FIG. 4A and the vertical line of the black matrix overlapping the data line.

도 4a 및 도 4b를 참조하면, 본 발명의 제2 실시예에 따른 액정패널의 서브픽셀은 본 발명의 제1 실시예와 비교했을 때 게이트 라인(102) 방향의 픽셀 피치(c)보다 데이터 라인(104) 방향의 픽셀 피치(d)가 더 길게 형성되는 점이 다르다. 4A and 4B, the subpixels of the liquid crystal panel according to the second embodiment of the present invention have a data line larger than the pixel pitch c in the direction of the gate line 102 as compared with the first embodiment of the present invention. The difference is that the pixel pitch d in the (104) direction is formed longer.

게이트 라인(102) 방향의 픽셀 피치(c)보다 데이터 라인(104) 방향의 픽셀 피치(d)가 더 길게 형성된 경우, 본 발명의 제2 실시예에서는 세로 줄무늬가 인지되는 현상을 방지하기 위해 데이터 라인(104)과 중첩되는 블랙 매트릭스의 세로 라인(106b) 폭(c')을 게이트 라인(102)과 중첩되는 블랙 매트릭스의 가로 라인(106a) 폭(d')보다 좁게 형성한다. 이를 위해 데이터 라인(104)의 폭은 게이트 라인(102) 폭보다 좁게 형성되야 한다. 본 발명에 따른 데이터 라인(104)의 폭은 일반적으로 본 발명의 제2 실시예에 따른 게이트 라인(102) 방향의 픽셀 피치(c)가 데이터 라인(104) 방향의 픽셀 피치(d)의 약 1/3배로 형성되는 점을 고려하여 설정한다. 즉, 데이터 라인(104)의 폭은 게이트 라인(102) 폭의 1/3배 이하가 되도록 형성하는 것이 바람직하다. 다시 말해서 게이트 라인(102)의 폭을 "Z"라 가정하였을 때, 데이터 라인(104)의 폭은 도 4b에 도시된 바와 같이 "Z/3" 이하가 된다. 이러한 데이터 라인(104) 및 게이트 라인(102)과 중첩되는 블랙 매트릭스(106)는 합착 마진을 고려하여 데이터 라인(104) 및 게이트 라인(102) 양측으로 "W" 만큼 넓은 폭으로 형성된다. 결과적으로 본 발명의 제2 실시예에서는 게이트 라인(102) 방향의 픽셀 피치(c) 중 블랙매트릭스의 세로 라인(106b)이 차지하는 비율(이하, "(c'/c)"라 함)의 범위가 [수학식 3]의 조건을 만족한다.In the case where the pixel pitch d in the direction of the data line 104 is longer than the pixel pitch c in the direction of the gate line 102, in the second embodiment of the present invention, data is prevented to prevent the vertical stripes from being recognized. The width c ′ of the vertical line 106b of the black matrix overlapping the line 104 is formed to be narrower than the width d ′ of the horizontal line 106a of the black matrix overlapping the gate line 102. For this purpose, the width of the data line 104 should be smaller than the width of the gate line 102. The width of the data line 104 according to the present invention is generally such that the pixel pitch c in the direction of the gate line 102 according to the second embodiment of the present invention is about the pixel pitch d in the direction of the data line 104. Set in consideration of the point formed 1/3 times. That is, the width of the data line 104 is preferably formed to be 1/3 or less of the width of the gate line 102. In other words, assuming that the width of the gate line 102 is "Z", the width of the data line 104 is equal to or less than "Z / 3" as shown in FIG. 4B. The black matrix 106 overlapping the data line 104 and the gate line 102 is formed to have a width as wide as "W" on both sides of the data line 104 and the gate line 102 in consideration of the bonding margin. As a result, in the second embodiment of the present invention, the range of the ratio of the vertical line 106b of the black matrix to the pixel pitch c in the direction of the gate line 102 (hereinafter, referred to as "(c '/ c)"). Satisfies the condition of [Equation 3].

0 < (c'/c) ≤ (Z/3 + 2W)/c (∵0 < c'≤Z/3+2W) 0 <(c '/ c) ≤ (Z / 3 + 2W) / c (∵0 <c'≤Z / 3 + 2W)

= (Z/3 + 2W)/(d/3) (∵c = 3d)= (Z / 3 + 2W) / (d / 3) (∵c = 3d)

=(((d'-2W)/3) + 2W)/(d/3) (∵d' = Z+2W -> Z = d'-2W)= (((d'-2W) / 3) + 2W) / (d / 3) (∵d '= Z + 2W-> Z = d'-2W)

=(d'+4W)/d= (d '+ 4W) / d

∴ 0 < (c'/c) ≤ (d'+4W)/d ∴ 0 <(c '/ c) ≤ (d' + 4W) / d

본 발명의 제2 실시예는 액정패널의 c'/c가 수학식 3의 범위를 만족하도록 형성함으로써, 블랙 매트릭스의 세로 라인(106b)이 두드러져 보이는 현상을 방지할 수 있으므로 관찰자 눈에 세로 줄무늬가 인지되는 현상을 방지할 수 있다. According to the second embodiment of the present invention, the c '/ c of the liquid crystal panel is formed to satisfy the range of Equation 3, so that the vertical line 106b of the black matrix can be prevented from appearing so that vertical stripes are observed in the observer's eyes. The perceived phenomenon can be prevented.

상술한 본 발명의 실시예에서는 수직 전계 인가형 액정패널을 위주로 설명하 였으나, 본 발명은 특정 모드의 액정패널에 제한되지 않고 적용될 수 있다.In the above-described embodiment of the present invention, the vertical field application type liquid crystal panel has been described mainly, but the present invention can be applied without being limited to the liquid crystal panel of a specific mode.

상술한 바와 같이 본 발명에 따른 액정패널은 서브픽셀에서 상대적으로 좁게 형성되는 픽셀 피치의 방향과 나란한 방향의 블랙 매트릭스 폭을 이와 교차하는 블랙 매트릭스 폭보다 좁게 형성함으로써 특정 라인의 블랙 매트릭스가 두드러져 보이는 현상을 방지한다. 본 발명에 따른 블랙 매트릭스의 폭은 신호 라인의 폭에 의해 결정되므로 본 발명에 실시예에서는 화소 영역에서 상대적으로 좁게 형성되는 픽셀 피치 방향과 나란한 방향의 신호 라인을 이와 교차하는 신호라인 보다 좁게 형성됨으로써 블랙 매트릭스에 의해 줄무늬가 인지되는 현상을 방지한다. 이에 따라 본 발명에 따는 액정표시패널은 줄무늬가 인지되는 현상이 방지됨으로써 표시 품질이 개선된다.As described above, in the liquid crystal panel according to the present invention, the black matrix of a specific line is prominent by forming a black matrix width in a direction parallel to the direction of the pixel pitch which is relatively narrow in the subpixels than the black matrix width crossing the pixel matrix. To prevent. Since the width of the black matrix according to the present invention is determined by the width of the signal line, in the embodiment of the present invention, a signal line in a direction parallel to the pixel pitch direction, which is formed relatively narrow in the pixel area, is formed to be narrower than a signal line crossing the same. This prevents streaks from being recognized by the black matrix. Accordingly, the liquid crystal display panel according to the present invention improves display quality by preventing the phenomenon of streaks being recognized.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

Claims (10)

스캔 신호가 공급되는 게이트 라인, 상기 게이트 라인과 교차하고 데이터 전압이 인가되는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차에 의해 정의되며 상기 데이터 라인 방향의 픽셀 피치 보다 상기 게이트 라인 방향의 픽셀 피치가 더 크게 형성된 서브픽셀을 포함하는 제1 기판과;A pixel pitch in the gate line direction is defined by a gate line to which a scan signal is supplied, a data line that crosses the gate line and a data voltage is applied, and an intersection of the gate line and the data line. A first substrate comprising a larger formed subpixel; 상기 게이트 라인 및 데이터 라인과 대응되게 형성된 블랙 매트릭스를 포함하는 제2 기판과;A second substrate including a black matrix formed to correspond to the gate line and the data line; 상기 제1 기판 및 제2 기판 사이에 형성되어 상기 제1 기판과 상기 제2 기판 사이의 전계에 의해 구동하는 액정분자를 구비하고,A liquid crystal molecule formed between the first substrate and the second substrate and driven by an electric field between the first substrate and the second substrate, 상기 게이트 라인의 폭은 상기 데이터 라인의 폭보다 1/3 이하이며, The width of the gate line is 1/3 or less than the width of the data line, 상기 게이트 라인에 대응되는 블랙 매트릭스는 상기 게이트 라인의 양측 각각으로부터 Y만큼 더 넓은 폭으로 형성되고, 상기 데이터 라인과 대응되는 블랙 매트릭스는 상기 데이터 라인의 양측 각각으로부터 상기 Y만큼 더 넓은 폭으로 형성되며,The black matrix corresponding to the gate line is formed to be wider by Y from each side of the gate line, and the black matrix corresponding to the data line is formed to be wider by Y from each side of the data line. , 상기 게이트 라인에 대응되는 블랙 매트릭스의 폭은 상기 데이터 라인과 대응되는 블랙 매트릭스의 폭보다 좁게 형성되는 것을 특징으로 하는 액정표시패널.The width of the black matrix corresponding to the gate line is smaller than the width of the black matrix corresponding to the data line. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 게이트 라인 방향의 픽셀 피치는 상기 데이터 라인 방향의 픽셀 피치 의 3배인 것을 특징으로 하는 액정표시패널.And the pixel pitch in the gate line direction is three times the pixel pitch in the data line direction. 제 1 항에 있어서,The method of claim 1, 상기 게이트 라인에 대응되는 블랙 매트릭스의 폭을 "a'", 상기 데이터 라인 방향의 픽셀 피치를 "a", 상기 데이터 라인에 대응되는 블랙 매트릭스의 폭을 "b'", 상기 게이트 라인 방향의 픽셀 피치를 "b"라 할 때, The width of the black matrix corresponding to the gate line is "a '", the pixel pitch of the data line direction is "a", the width of the black matrix corresponding to the data line is "b'", and the pixel is in the gate line direction. When the pitch is called "b", 0 < a'/a ≤ (b'+4Y)/b 의 조건을 만족하는 것을 특징으로 하는 액정표시패널.A liquid crystal display panel satisfying a condition of 0 <a '/ a ≤ (b' + 4Y) / b. 제 1 항에 있어서,The method of claim 1, 상기 게이트 라인 방향의 픽셀 피치는 서로 이웃하는 상기 데이터 라인 일측간의 거리이고,The pixel pitch in the gate line direction is a distance between one side of the data line adjacent to each other, 상기 데이터 라인 방향의 픽셀 피치는 서로 이웃하는 상기 게이트 라인 일측간의 거리인 것을 특징으로 하는 액정표시패널.And the pixel pitch in the data line direction is a distance between one side of the gate line adjacent to each other. 스캔 신호가 공급되는 게이트 라인, 상기 게이트 라인과 교차하고 데이터 전압이 인가되는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차에 의해 정의되며 상기 게이트 라인 방향의 픽셀 피치 보다 상기 데이터 라인 방향의 픽셀 피치가 더 크게 형성된 서브픽셀을 포함하는 제1 기판과;A pixel pitch in the data line direction is defined by a gate line to which a scan signal is supplied, a data line that crosses the gate line and a data voltage is applied, and an intersection of the gate line and the data line. A first substrate comprising a larger formed subpixel; 상기 게이트 라인 및 데이터 라인과 대응되게 형성된 블랙 매트릭스를 포함하는 제2 기판과;A second substrate including a black matrix formed to correspond to the gate line and the data line; 상기 제1 기판 및 제2 기판 사이에 형성되어 상기 제1 기판과 상기 제2 기판 사이의 전계에 의해 구동하는 액정분자를 구비하고,A liquid crystal molecule formed between the first substrate and the second substrate and driven by an electric field between the first substrate and the second substrate, 상기 데이터 라인의 폭은 상기 게이트 라인의 폭보다 1/3 이하이며, The width of the data line is 1/3 or less than the width of the gate line, 상기 게이트 라인에 대응되는 블랙 매트릭스는 상기 게이트 라인의 양측 각각으로부터 Z만큼 더 넓은 폭으로 형성되고, 상기 데이터 라인과 대응되는 블랙 매트릭스는 상기 데이터 라인의 양측 각각으로부터 상기 Z만큼 더 넓은 폭으로 형성되며,The black matrix corresponding to the gate line is formed to have a width wider by Z from each side of the gate line, and the black matrix corresponding to the data line is formed to have a wider width by Z from each side of the data line. , 상기 데이터 라인에 대응되는 블랙 매트릭스의 폭은 상기 게이트 라인과 대응되는 블랙 매트릭스의 폭보다 좁게 형성되는 것을 특징으로 하는 액정표시패널.The width of the black matrix corresponding to the data line is smaller than the width of the black matrix corresponding to the gate line. 삭제delete 제 6 항에 있어서,The method of claim 6, 상기 데이터 라인 방향의 픽셀 피치는 상기 게이트 라인 방향의 픽셀 피치 의 3배인 것을 특징으로 하는 액정표시패널.And the pixel pitch in the data line direction is three times the pixel pitch in the gate line direction. 제 6 항에 있어서,The method of claim 6, 상기 데이터 라인에 대응되는 블랙 매트릭스의 폭을 "c'", 상기 게이트 라인 방향의 픽셀 피치를 "c", 상기 게이트 라인에 대응되는 블랙 매트릭스의 폭을 "d'", 상기 데이터 라인 방향의 픽셀 피치를 "d"라 할 때, The width of the black matrix corresponding to the data line is "c '", the pixel pitch in the gate line direction is "c", the width of the black matrix corresponding to the gate line is "d'", and the pixel is in the data line direction. When the pitch is called "d" 0 < c'/c ≤ (d'+4Z)/d 의 조건을 만족하는 것을 특징으로 하는 액정표시패널.A liquid crystal display panel satisfying a condition of 0 <c '/ c ≤ (d' + 4Z) / d. 제 6 항에 있어서,The method of claim 6, 상기 게이트 라인 방향의 픽셀 피치는 서로 이웃하는 상기 데이터 라인 일측간의 거리이고,The pixel pitch in the gate line direction is a distance between one side of the data line adjacent to each other, 상기 데이터 라인 방향의 픽셀 피치는 서로 이웃하는 상기 게이트 라인 일측간의 거리인 것을 특징으로 하는 액정표시패널.And the pixel pitch in the data line direction is a distance between one side of the gate line adjacent to each other.
KR1020060089127A 2006-09-14 2006-09-14 Liquid Crystal Display panel KR101308439B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060089127A KR101308439B1 (en) 2006-09-14 2006-09-14 Liquid Crystal Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060089127A KR101308439B1 (en) 2006-09-14 2006-09-14 Liquid Crystal Display panel

Publications (2)

Publication Number Publication Date
KR20080024699A KR20080024699A (en) 2008-03-19
KR101308439B1 true KR101308439B1 (en) 2013-09-16

Family

ID=39412903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060089127A KR101308439B1 (en) 2006-09-14 2006-09-14 Liquid Crystal Display panel

Country Status (1)

Country Link
KR (1) KR101308439B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170009158A (en) 2015-07-15 2017-01-25 허정규 Variable acoustic transmitter/receiver for underwater positioning
KR20200094872A (en) 2019-01-30 2020-08-10 삼성디스플레이 주식회사 Display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11167127A (en) * 1997-12-05 1999-06-22 Fron Tec:Kk Active matrix type liquid crystal display device
JP2003186039A (en) * 2001-12-04 2003-07-03 Hyundai Display Technology Inc Liquid crystal display element
KR100488956B1 (en) * 2002-01-29 2005-05-11 비오이 하이디스 테크놀로지 주식회사 Apparatus for liquid crystal display and method for manufacturing the same
KR20050061859A (en) * 2003-12-18 2005-06-23 엘지.필립스 엘시디 주식회사 Liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11167127A (en) * 1997-12-05 1999-06-22 Fron Tec:Kk Active matrix type liquid crystal display device
JP2003186039A (en) * 2001-12-04 2003-07-03 Hyundai Display Technology Inc Liquid crystal display element
KR100488956B1 (en) * 2002-01-29 2005-05-11 비오이 하이디스 테크놀로지 주식회사 Apparatus for liquid crystal display and method for manufacturing the same
KR20050061859A (en) * 2003-12-18 2005-06-23 엘지.필립스 엘시디 주식회사 Liquid crystal display device

Also Published As

Publication number Publication date
KR20080024699A (en) 2008-03-19

Similar Documents

Publication Publication Date Title
US11835827B2 (en) Liquid crystal device and electronic apparatus
KR100546258B1 (en) Liquid crystal display panel of horizontal electronic field applying type
JP4409589B2 (en) Liquid crystal display
JP4663622B2 (en) Liquid crystal display device
US20130070002A1 (en) Display panel and display device
US9472148B2 (en) Liquid crystal display device having gate sharing structure and method of driving the same
JP2009020232A (en) Liquid crystal display
JP2009300748A (en) Display and liquid crystal display
JPWO2011036975A1 (en) Liquid crystal display
KR20080022920A (en) Liquid crystal display device
JP4703128B2 (en) Liquid crystal display
WO2011040080A1 (en) Liquid crystal display device
KR101310309B1 (en) Display panel
JP5173038B2 (en) Liquid crystal display
US20130286332A1 (en) Liquid crystal display and liquid crystal display panel
KR20210073807A (en) Liquid crystal display panel
KR100920355B1 (en) thin film diode panel for liquid crystal display and liquid crystal display including the panel
CN109283761B (en) Display panel, manufacturing method of display panel and display device
KR101308439B1 (en) Liquid Crystal Display panel
US20220123027A1 (en) Display panel and display apparatus
US20090015764A1 (en) Multi-domain vertical alignment liquid crystal display panel
US11054704B2 (en) Light source device for display device and liquid crystal display device
KR20110038827A (en) Liquid crystal display device
JP4501979B2 (en) Liquid crystal display
JP2008261980A (en) Liquid crystal display element

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7