KR100696212B1 - A method for avoiding high-frequency oscillation in high impedance amplification circuit - Google Patents

A method for avoiding high-frequency oscillation in high impedance amplification circuit Download PDF

Info

Publication number
KR100696212B1
KR100696212B1 KR1020060020745A KR20060020745A KR100696212B1 KR 100696212 B1 KR100696212 B1 KR 100696212B1 KR 1020060020745 A KR1020060020745 A KR 1020060020745A KR 20060020745 A KR20060020745 A KR 20060020745A KR 100696212 B1 KR100696212 B1 KR 100696212B1
Authority
KR
South Korea
Prior art keywords
transistor
circuit
voltage
collector
signal
Prior art date
Application number
KR1020060020745A
Other languages
Korean (ko)
Inventor
진옥상
Original Assignee
진옥상
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 진옥상 filed Critical 진옥상
Priority to KR1020060020745A priority Critical patent/KR100696212B1/en
Application granted granted Critical
Publication of KR100696212B1 publication Critical patent/KR100696212B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's

Abstract

A high-frequency oscillation prevention method in a high-impedance amplifying circuit and a ground implement are provided to minimize the influence of distributed capacity between components or collector capacity by installing the ground implement to approach a ground electrode having stable potential to a transistor element when the transistor element is disposed in a circuit board. In a constant current darlington transistor circuit in which the first transistor(Qa1) and the second transistor(Qa2) are approached and disposed, a band unit and a ground lead unit are combined. The band unit is formed as an electric closed-circuit to approach and cover the circumference of the first transistor(Qa1) and the second transistor(Qa2). The ground lead unit is electrically connected to the band unit and is electrically connected to a pattern of a circuit board.

Description

고 임피던스 증폭회로에서 고주파발진 방지방법 및 접지기구{A METHOD FOR AVOIDING HIGH-FREQUENCY OSCILLATION IN HIGH IMPEDANCE AMPLIFICATION CIRCUIT}A METHOD FOR AVOIDING HIGH-FREQUENCY OSCILLATION IN HIGH IMPEDANCE AMPLIFICATION CIRCUIT}

도 1a: 본 발명에서 개선된 접지기구가 설치된 실시예 Figure 1a: embodiment in which the improved ground mechanism is installed in the present invention

도 1b: 본 발명에서 실험한 증폭기 회로도 예시Figure 1b: Example of an amplifier circuit experimented in the present invention

도 1c: 제1 실시의 접지기구 사시도1C: perspective view of the grounding mechanism of the first embodiment

도 1d: 제2 실시의 접지기구 사시도1D: perspective view of the grounding mechanism of the second embodiment

도 1e: 제3 실시의 접지기구 사시도1E: perspective view of the folding mechanism of the third embodiment

도 2a: 종래기술에서 주변 부품과의 분포용량 관계를 나타낸 설명도2A: An explanatory diagram showing a distribution capacity relationship with peripheral components in the prior art

도 2b: 트랜지스터에서 각 전극간의 정전용량 관계를 나타낸 전개도2b is an exploded view showing the capacitance relationship between electrodes in a transistor;

도 2c: 종래기술에서 실험한 증폭기 회로도 예시Figure 2c: Example amplifier circuit diagram experimented in the prior art

도 2d: 정전류달링톤 트랜지스터의 회로와 동작 개념도2d: Circuit and Operational Concept of Constant Current Darlington Transistor

고 입력임피던스 특성의 정전류달링톤 트랜지스터를 사용한 증폭기에서 트랜지스터 소자 자체의 전극 사이의 정전용량과 배치상의 각 회로소자 사이의 분포용량에 의해서 고주파 발진 또는 간섭에 의한 잡음을 제거하기 위한 개선 방법에 관한 것이다.In an amplifier using a constant current Darlington transistor with high input impedance characteristics, the present invention relates to an improvement method for removing noise due to high frequency oscillation or interference by capacitance between electrodes of transistor elements and distribution capacitance between circuit elements in a batch. .

도 2c는 정전류달링톤 트랜지스터를 사용한 A급(Class-A) 전압증폭기를 2단 설치한 증폭기 회로도이며, 이러한 고 입력 임피던스회로에서 외부 신호의 유입에 대한 영향을 실험하기 위한 증폭회로로 사용하였다. FIG. 2C is a circuit diagram of a two-class Class-A voltage amplifier using a constant current Darlington transistor, which was used as an amplification circuit for experimenting the influence on the inflow of external signals in the high input impedance circuit.

제1트랜지스터 Q2a1의 베이스와 접속된 베이스단자(b)와 제1트랜지스터 Q2a1의 에미터와 저항 R2a1와 제2트랜지스터 Q2a2의 베이스와 접속되고 제2트랜지스터 Q2a2의 에미터와 정전압원 CV2a1과 접속되며 제1트랜지스터 Q2a1의 컬렉터와 제2트랜지스터 Q2a2의 컬렉터가 접속된 컬렉터 단자(c)와 저항 R2a1의 다른단자와 정전압원 CV2a1의 다른단자가 접속된 에미터단자(e)로 구성된 제1정전류달링톤트랜지스터 CCD21;A base terminal (b) connected to the base of the first transistor Q2a1, an emitter of the first transistor Q2a1, a resistor R2a1 and a base of the second transistor Q2a2, and a emitter of the second transistor Q2a2 and a constant voltage source CV2a1, The first constant current Darlington transistor comprising a collector terminal (c) to which the collector of the first transistor Q2a1 and the collector of the second transistor Q2a2 are connected, and an emitter terminal (e) to which the other terminal of the resistor R2a1 and the other terminal of the constant voltage source CV2a1 are connected. CCD21;

제3트랜지스터 Q2b1의 베이스와 접속된 베이스단자(b)와 제3트랜지스터 Q2b1의 에미터와 저항 R2b1와 제4트랜지스터 Q2b2의 베이스와 접속되고 제4트랜지스터 Q2a2의 에미터와 정전압원 CV2a1과 접속되며 제3트랜지스터 Q2b1의 컬렉터와 제4트랜지스터 Q2b2의 컬렉터가 접속된 컬렉터 단자(c)와 저항 R2b1의 다른단자와 정전압원 CV2b1의 다른단자가 접속된 에미터단자(e)로 구성된 제2정전류달링톤트랜지스터 CCD22;A base terminal (b) connected to the base of the third transistor Q2b1, an emitter of the third transistor Q2b1, a resistor R2b1, a base of the fourth transistor Q2b2, and a emitter of the fourth transistor Q2a2 and a constant voltage source CV2a1, A second constant current darlington transistor comprising a collector terminal (c) to which the collector of the third transistor Q2b1 and the collector of the fourth transistor Q2b2 are connected, and an emitter terminal (e) to which the other terminal of the resistor R2b1 and the other terminal of the constant voltage source CV2b1 are connected. CCD22;

입력신호를 받는 입력단자 IN2 와 CCD21의 베이스와 직류적인 절연을 위한 제1콘덴서 C21이 접속되어 구성된 입력단과; An input terminal configured to connect an input terminal IN2 receiving the input signal and a base of the CCD21 and a first capacitor C21 for direct insulation;

CCD21의 베이스에 바이어스를 위하여 전원전압을 분압하는 저항 R22와 R23과 분압된 바이어스 전압을 CCD21의 베이스에 공급하기 위한 저항 R24로 구성된 바이어스단과; A bias stage comprising resistors R22 and R23 for dividing the power supply voltage for biasing the base of the CCD21 and resistor R24 for supplying the divided bias voltage to the base of the CCD21;

입력신호를 입력받는 CCD21의 베이스(b)와 증폭된 전류를 출력하는 CCD21의 컬렉터(c)에 접속되어 전압으로 변환하며 다음 단으로 신호를 출력하기 위한 제1부하저항 R25와 CCD21의 에미터(e)에 접속된 제1에미터저항 R26으로 구성된 제1전압증폭단과; The first load resistors R25 and emitters of the CCD21 connected to the base (b) of the CCD21 receiving the input signal and the collector (c) of the CCD21 outputting the amplified current are converted into voltage and output the signal to the next stage. a first voltage amplifier stage composed of a first emitter resistor R26 connected to e);

앞단의 출력신호를 입력받는 CCD22의 베이스(b)와 증폭된 전류를 출력하는 CCD22의 컬렉터(c)에 접속되어 전압으로 변환하며 다음 단으로 신호를 출력하기 위한 제2부하저항 R28와 CCD22의 에미터(e)에 접속된 제2에미터저항 R29으로 구성된 제2전압증폭단;The second load resistors R28 and Emmy of the CCD22 are connected to the base (b) of the CCD22 receiving the output signal of the previous stage and the collector (c) of the CCD22 which outputs the amplified current, and are converted into voltage and output the signal to the next stage. A second voltage amplifier stage consisting of a second emitter resistor R29 connected to the emitter e;

제2전압증폭단에서 증폭된 출력신호를 출력하는 출력단자 OUT2와 출력단자 OUT2와 CCD22의 컬렉터를 직류적으로 분리하는 제2콘덴서 C22로 구성된 출력단; 으로 구성되어 있다.An output terminal including an output terminal OUT2 for outputting the output signal amplified by the second voltage amplifier stage and a second capacitor C22 for directly separating the collectors of the output terminals OUT2 and CCD22; It consists of.

도 2c는 증폭소자로 정전류달링톤트랜지스터를 사용하여 2단 직렬로 구성된 전압증폭기이다. 2C is a voltage amplifier constructed in two stages using a constant current Darlington transistor as an amplifying element.

도 2d에 의해서 정전류달링톤트랜지스터의 동작을 설명하면 Referring to FIG. 2D, the operation of the constant current Darlington transistor

IN1 의 입력신호가 상승하면 ibe1 이 증가하여 Q1의 ice1도 증가하게 된다. ice1은 대부분이 R1을 통과하며 iR1에 의해서 R1양단 전압이 상승하여 A 점의 전압이 높아진다. 또한 A 점이 상승한 것으로 Q2의 ibe2가 증가하여 Q2 콜렉터 전류 ice2도 증가하게 되고 Q2의 콜렉터와 에미터 간 임피던스가 낮아지게 된다. Q2의 에미터에 있는 정전압원의 양단 전압은 일정하므로 부하 LD1에 의하여 B점의 전위가 상승하고 C점도 같이 상승하게 된다. C점이 상승하면서 R1 양단의 전압이 다시 감소하여 iR1 전류가 감소하고 ice1도 같이 감소하여 ice1이 이전 상태를 유지하게 되며(R1의 정전류 동작), 이때 ibe1도 감소하여 이전상태를 유지한다. ice1 이 항상 일정하도록 Q2가 제어해준다. 단지 입력신호가 상승했기 때문에 B 지점의 전압이 상승하는 변화만 있는 것이다.When the input signal of IN1 rises, ibe1 increases, and ice1 of Q1 also increases. Most of ice1 passes through R1, and the voltage at point A increases because the voltage across R1 rises by iR1. In addition, the increase in point A increases the ibe2 of Q2, which increases the Q2 collector current ice2 and lowers the impedance between the collector and emitter of Q2. Since the voltage at both ends of the constant voltage source in the emitter of Q2 is constant, the potential of point B increases by the load LD1, and the point C also increases. As point C rises, the voltage across R1 decreases again, iR1 current decreases, and ice1 also decreases so that ice1 remains in its previous state (constant current operation of R1). At this time, ibe1 also decreases to maintain the previous state. Q2 controls ice1 to always be constant. There is only a change in the voltage at point B because the input signal has risen.

도 2d는 Q1과 Q2는 기존의 달링톤회로와 같다. Q2의 에미터에 정전압원을 넣었으며 Q1의 에미터에는 저항을 넣는다. 여기서 Q2의 베이스와 에미터 간 전압 Vbe_Q2 와 정전압원 CV1로 이루어진 정전압원에 의해서 R1에 흐르는 전류는 항상 일정하도록 Q2가 제어를 해주는 것이 특징이다. 그럼으로 Q1의 콜렉터-에미터 전류가 항상 일정하며, 따라서 Q1의 베이스전류도 일정하다. 즉 Q1의 베이스전류가 일정하다는 것은 교류적으로 전류가 흐르지 않는 것과 같다. 즉 입력신호전압에 의한 신호전류는 Q1의 베이스로 흐르지 않음으로써 입력임피던스가 높기 때문에 전압증폭소자로 동 작하는 것이다.2D shows Q1 and Q2 as the conventional Darlington circuit. We put a constant voltage source in the emitter of Q2 and a resistor in the emitter of Q1. Here, Q2 is controlled so that the current flowing in R1 is always constant by the constant voltage source consisting of the voltage Vbe_Q2 between the base and emitter of Q2 and the constant voltage source CV1. Therefore, the collector-emitter current of Q1 is always constant, so the base current of Q1 is also constant. That is, the constant base current of Q1 is the same as no current flows alternatingly. In other words, since the signal current by the input signal voltage does not flow to the base of Q1, the input impedance is high, and thus it acts as a voltage amplifier.

도 2c에서 증폭소자로 사용된 정전류달링톤트랜지스터는 입력임피던스가 높은 전압증폭소자이다. 정전류달링톤트랜지스터의 입력임피던스가 높기 때문에 베이스의 바이어스회로의 임피던스도 높게 설계하는 것이 가능하다. 바이어스 회로의 임피던스를 높게 설계함으로써 The constant current Darlington transistor used as an amplifying device in Fig. 2c is a voltage amplifying device having a high input impedance. Since the input impedance of the constant current Darlington transistor is high, it is possible to design a high impedance of the bias circuit of the base. By designing high impedance of bias circuit

입력된 신호전압이 전류 흐름 없이 그대로 베이스로 유입됨으로써 입력신호의 파형이 변형되지 않고 정전류달링톤트랜지스터의 베이스로 유입되어 전압증폭되고 컬렉터에 전류신호로 출력된다. 즉 입력신호 전압을 왜곡 없이 그대로 증폭하는 고 충실도의 전압증폭기이다.Since the input signal voltage flows directly into the base without current flow, the waveform of the input signal is not deformed and flows into the base of the constant current Darlington transistor to be amplified and output as a current signal to the collector. That is, it is a high fidelity voltage amplifier that amplifies the input signal voltage without distortion.

도 2c에서 입력신호는 CCD21과 R25와 R26으로 구성된 제1전압증폭단에서 1차 증폭을 하고 CCD22와 R28과 R29로 구성된 제2전압증폭단에서 2차 증폭한다. 제2전압증폭단의 CCD22의 컬렉터(c)의 직류전압이 전원전압의 1/2로 되어 정상적인 직류 바이어스 상태이다.In FIG. 2C, the input signal is first amplified in the first voltage amplifier stage composed of the CCD21, R25, and R26, and secondly amplified in the second voltage amplifier stage composed of the CCD22, R28, and R29. The DC voltage of the collector (c) of the CCD22 of the second voltage amplifier stage becomes 1/2 of the power supply voltage, which is a normal DC bias state.

도 2c의 증폭동작을 교류적인 관점에서 설명하면The amplification operation of FIG. 2C will be described from an AC perspective.

제1전압증폭단에서 증폭동작은 The amplification operation in the first voltage amplifier stage

입력신호가 v 만큼 상승하였다면 바이어스단의 임피던스가 높게 설계되어 있고 CCD21의 입력임피던가 높아서 입력신호는 감쇄하지 않음으로써 CCD21의 베이스 전압도 v 만큼 상승하게 된다. 정전류달링톤트랜지스터의 베이스(b)와 에미터(e) 사이의 전압이 항상 일정하도록 CCD21의 Q2a2가 제어함으로 CCD21의 에미터 전압도 입력전압이 상승한 만큼 동일하게 v 만큼 상승하게 된다. 이때 제1에미터저항 R26에 흐르는 신호전류 i_R26은If the input signal rises by v, the impedance of the bias stage is designed to be high and the input impedance of the CCD 21 is high, so that the input signal is not attenuated, thereby increasing the base voltage of the CCD 21 by v. Q2a2 of the CCD21 is controlled so that the voltage between the base (b) and the emitter (e) of the constant current Darlington transistor is always constant, so that the emitter voltage of the CCD21 also increases by v as the input voltage increases. At this time, the signal current i_R26 flowing in the first emitter resistor R26 is

i_R26 = v / R26 (수학식 1)i_R26 = v / R26 (Equation 1)

이 되며, i_R26의 전류가 CCD21의 컬렉터에도 동일하게 흐를 것이다. 이때 CCD21의 컬랙터에 발생하는 신호전압 v_R25는And the current of i_R26 will flow equally to the collector of CCD21. At this time, the signal voltage v_R25 generated in the collector of CCD21 is

v_R25 = i_R26 * R25v_R25 = i_R26 * R25

수학식 1을 대입하면Substituting Equation 1

v_R25 = (v / R26) * R25v_R25 = (v / R26) * R25

v_R25 = v * R25 / R26 (수학식 2)v_R25 = v * R25 / R26 (Equation 2)

여기서 제1전압증폭단의 전압증폭도 A1은Here, the voltage amplitude A1 of the first voltage amplifier stage is

A1 = v_R25 / vA1 = v_R25 / v

A1 = v * R25 / R26 / vA1 = v * R25 / R26 / v

A1 = R25 / R26 (수학식 3)A1 = R25 / R26 (Equation 3)

가 되며, 입력신호전압이 A1 배 증폭되어 컬렉터에 접속된 저항 R25 양단에 발생한다. 이때 증폭된 출력신호는 입력신호(v)와 위상이 180도로 반전된 전압이다. The input signal voltage is amplified by A1 times and is generated across the resistor R25 connected to the collector. In this case, the amplified output signal is a voltage in which the phase of the input signal v is inverted by 180 degrees.

제2전압증폭단에서 증폭동작은 The amplification operation in the second voltage amplifier stage

제1전압증폭단에서 증폭된 출력신호 v_R25 만큼 상승하였다면 CCD22의 입력임피던가 높아서 입력신호는 감쇄하지 않음으로써 CCD22의 베이스 전압도 v_R25 만큼 상승하게된다. 정전류달링톤트랜지스터의 베이스(b)와 에미터(e) 사이의 전압이 항상 일정하도록 CCD22의 Q2b2가 제어함으로 CCD22의 에미터 전압도 입력전압이 상승한 만큼 동일하게 v_R25 만큼 상승하게 된다. 이때 제2에미터저항 R29에 흐르는 신호전류 i_R29는If the output signal amplified by the first voltage amplification stage v_R25 is increased, the input impedance of the CCD22 is high so that the input signal is not attenuated, thereby increasing the base voltage of the CCD22 by v_R25. Since Q2b2 of the CCD22 is controlled so that the voltage between the base (b) and the emitter (e) of the constant current Darlington transistor is always constant, the emitter voltage of the CCD22 is also increased by v_R25 as the input voltage is increased. At this time, the signal current i_R29 flowing in the second emitter resistor R29 is

i_R29 = v_R25 / R29 (수학식 4)i_R29 = v_R25 / R29 (Equation 4)

이 되며, i_R29의 전류가 CCD22의 컬렉터에도 동일하게 흐를 것이다. 이때 CCD22의 컬랙터에 발생하는 신호전압 v_R28은And the current of i_R29 will flow equally to the collector of CCD22. At this time, the signal voltage v_R28 generated in the collector of CCD22 is

v_R28 = i_R29 * R28v_R28 = i_R29 * R28

수학식 4을 대입하면Substituting Equation 4

v_R28 = (v_R25 / R29) * R28v_R28 = (v_R25 / R29) * R28

v_R28 = v_R25 * R28 / R29 (수학식 5)v_R28 = v_R25 * R28 / R29 (Equation 5)

여기서 제2전압증폭단의 전압증폭도 A2은Here, the voltage amplification degree A2 of the second voltage amplifier stage is

A2 = v_R28 / v_R25A2 = v_R28 / v_R25

A2 = v_R25 * R28 / R29 / v_R25A2 = v_R25 * R28 / R29 / v_R25

A2 = R28 / R29 (수학식 6)A2 = R28 / R29 (Equation 6)

가 되며, 입력신호전압이 A2 배 증폭되어 컬렉터에 접속된 저항 R28 양단에 발생한다. 이때 증폭된 출력신호는 제1전압증폭단의 출력신호(v_R25)와 위상이 180도로 반전된 전압이다. The input signal voltage is amplified by A2 and generated across the resistor R28 connected to the collector. In this case, the amplified output signal is a voltage in which the phase of the output signal v_R25 of the first voltage amplifier stage is inverted by 180 degrees.

또는 입력단자(IN2)의 입력신호(v)와는 동일한 위상으로 출력되는 전압이다.Alternatively, the voltage is output in the same phase as the input signal v of the input terminal IN2.

여기서 도 2c의 증폭기는 제1전압증폭단과 제2전압증폭단이 직렬로 접속되어 있음 으로 종합 증폭도는 제1전압증폭단의 증폭도와 제2전압증폭단의 증폭도를 곱한 것과 같다. 종합증폭도 A_TOT 는Here, in the amplifier of FIG. 2C, the first voltage amplifier stage and the second voltage amplifier stage are connected in series, so that the overall amplification degree is equal to the amplification degree of the first voltage amplifier stage and the second voltage amplifier stage. Amplitude A_TOT

A_TOT = A1 * A2A_TOT = A1 * A2

A_TOT = (R25 / R26) * (R28 / R29)A_TOT = (R25 / R26) * (R28 / R29)

A_TOT = R25 * R28 / R26 * R29 (수학식 7)A_TOT = R25 * R28 / R26 * R29 (Equation 7)

도 2c의 전압증폭기는 입력신호를 A_TOT 배 증폭된 신호가 출력하게 된다. In the voltage amplifier of FIG. 2C, an A_TOT times amplified signal is output.

여기서 고 입력 임피던스 회로로 구성된 전압증폭기에서 외부 신호가 유입되어 증폭신호에 영향을 주는 원인을 설명하고자 한다.Here, we will explain the cause of external signal influencing amplified signal from voltage amplifier composed of high input impedance circuit.

제 1원인을 설명하면Explain the first cause

도 2c의 회로 부품을 회로기판 상에 배치하고 동작할 때 제2전압증폭단의 출력신호의 일부가 제1전압증폭단의 입력회로 소자에 유입되었다면 동일한 위상으로 정궤환되어 발진하게되며, 발진은 하지 않더라도 불안한 상태로 동작을 하여 출력신호가 안정되어 있지 못하게 된다.When a part of the output signal of the second voltage amplifier stage flows into the input circuit element of the first voltage amplifier stage when the circuit component of FIG. It operates in an unstable state and the output signal is not stable.

이와 같이 출력신호의 일부가 입력회로 소자로 피드백되는 것은 두 회로간격이 좁거나 회로 소자의 부피가 커서 부품사이의 분포용량에 의해서 피드백된다. 또한 입력회로의 입력임피던스가 높을수록 피드백되기 쉽다. 정전류달링톤트랜지스터의 입 력임피던스가 높음으로 해서 이러한 피드백에 의한 발진 또는 동작이 불안해 질 수 있다. 또한 신호 주파수가 높을수록 분포용량에 의한 신호 유입이 커지며, 높은 주파수의 유입이 증가하게 된다.In this way, a part of the output signal is fed back to the input circuit element is fed back by the distribution capacity between components because the two circuit intervals are narrow or the volume of the circuit element is large. Also, the higher the input impedance of the input circuit, the easier it is to be fed back. Due to the high input impedance of the constant current Darlington transistor, this feedback oscillation or operation may become unstable. In addition, the higher the signal frequency, the larger the signal inflow due to the distribution capacity, and the inflow of the high frequency increases.

도 2c의 회로를 실제 기판상에 배치한 것의 일부 부품을 도시한 것이 도 2a이다.2A shows some components of the arrangement of the circuit of FIG. 2C on the actual substrate.

도 2a에서 제1전압증폭단의 CCD21에 사용된 트랜지스터 Q2a1과 Q2a2가 근접되어 배치되어 있고, 제2전압증폭단의 CCD22에 사용된 트랜지스터 Q2b1과 Q2b2가 근접되어 배치되어 있으며, 도 2c의 회로에는 표시되지 않았지만 또 다른 제3전압증폭단의 부품인 콘덴서 C2c1이 배치되어 있다.In Fig. 2A, the transistors Q2a1 and Q2a2 used in the CCD21 of the first voltage amplifier stage are arranged in close proximity, and the transistors Q2b1 and Q2b2 used in the CCD22 of the second voltage amplifier stage are placed in proximity and are not displayed in the circuit of Fig. 2C. Although not yet, the capacitor C2c1, which is a component of the third voltage amplifier stage, is disposed.

제1전압증폭단의 트랜지스터 Q2a1의 베이스 회로의 임피던스가 높고 입력감도가 높은 부분이다. 이 Q2a1소자로 외부 신호가 유입되는 경로는 주변의 부품사이의 분포용량에 의한 것이다. 제2전압증폭단과의 분포용량 C_d21과 제3전압증폭단과의 분포용량 C_d22 등에 의해서 Q2a1에 피드백되거나 노이즈로 혼입된다. The base circuit of transistor Q2a1 of the first voltage amplifier stage has a high impedance and a high input sensitivity. The path through which external signals flow into this Q2a1 element is due to the distribution capacity between the surrounding components. It is fed back to Q2a1 or mixed with noise by the distribution capacitance C_d21 of the second voltage amplifier stage and the distribution capacitance C_d22 of the third voltage amplifier stage.

동일한 증폭기에서 증폭된 신호가 피드백되면 발진이나 동작이 불안해지며, 다른 증폭회로에서 피드백되는 신호는 노이즈로서 작용하여 츨력신호가 깨끗하지 못한 신호로 증폭하게 된다. When the amplified signal is fed back from the same amplifier, oscillation or operation becomes unstable, and the signal fed back from the other amplifying circuit acts as noise, thereby amplifying the output signal into an unclean signal.

이렇게 분포용량에 의한 영향은 저주파에서는 극히 적지만 주파수가 높을 수로 영 향력이 커지게 되며, 주파수가 높이 올라갈수록 위상차가 0도로 되는 주파수에서는 발진을 하게 된다. The effect of the distribution capacity is very small at low frequencies, but the higher the frequency, the greater the effect. The higher the frequency, the more the oscillation occurs at frequencies where the phase difference is 0 degrees.

제 2원인을 설명하면Explain the second cause

도 2b는 일반적인 소출력 트랜지스터의 내부를 전개한 전개도이다. 2B is an exploded view of an inside of a general small output transistor.

트랜지스터의 베이스, 컬렉터, 에미터 각 리드와 컬렉터 단자에 연결되어 있고 방열판 역할을 하는 판으로 구성된 리드 프레임이 있으며, 컬렉터에 연결된 판에 트랜지스터의 본체인 베어칩이 접합되어 있으며 베어칩의 베이스 단자와 에미터 단자는 각 리드프레임에 와이어 본딩 방법으로 접속되어 있다. There is a lead frame composed of transistor base, collector, and emitter lead and collector plate and acting as a heat sink.The bare chip, which is the main body of the transistor, is bonded to the plate connected to the collector. The emitter terminal is connected to each lead frame by a wire bonding method.

리드프레임의 각 단자인 베이스, 컬렉터, 에미터 들의 사이에도 정전용량이 있다. 에미터와 콜렉터 사이의 분포용량 C_ce와 베이스와 컬렉터 사이의 정전용량인 C_cb가 있다. There is also a capacitance between each terminal of the leadframe, the base, collector and emitter. There is a distributed capacitance C_ce between the emitter and the collector and C_cb, the capacitance between the base and the collector.

또, 실리콘웨이퍼 상에 트랜지스터를 제작하기 위해서 각 전극을 형성하는데 베이스의 전극과 콜렉터 사이의 경계면에 분포용량이 존재하게 된다. 이 분포용량을 트랜지스터 데이터쉬트에서도 표시되는 콜렉터용량 Cob 이다. 이 Cob는 베이스와 컬렉터사이의 전압에 따라서 변화하는 것이 특징이며, 트랜지스터 종류마다 다른 것이 특징이다. In addition, in order to fabricate a transistor on a silicon wafer, each electrode is formed, but the distribution capacitance exists in the interface between the base electrode and the collector. This distribution capacitance is the collector capacitance Cob that is also displayed in the transistor data sheet. This Cob is characterized by a change depending on the voltage between the base and the collector, and is characterized by different transistor types.

베이스 리드와 컬렉터 리드 사이의 정전용량 C_cb와 콜렉터용량 Cob를 합하여 콜렉 터용량이라고 하고, 이 콜렉터용량에 의한 동작을 설명하면When the capacitance C_cb between the base lead and the collector lead and the collector capacity Cob are summed, it is called the collector capacity.

베이스로 입력되는 신호는 증폭되어 컬렉터에서 180도 반전된 신호가 출력되고 베이스와 컬렉터 사이의 콜렉터용량에 의해서 출력신호가 베이스로 다시 역으로 피드백(부궤환의 일종)되어 입력신호를 어느 정도 축소시키게 된다. 이러한 영향은 저주파에서는 극히 적지만 주파수가 높을 수로 영향력이 커지게 되며, 주파수가 높이 올라갈수록 위상차가 180도 보다 작아지게 되고, 위상차가 0도가 되는 주파수에서는 발진을 하게 된다. The signal input to the base is amplified to output a 180 degree inverted signal from the collector, and the output signal is fed back back to the base (a kind of negative feedback) by the collector capacity between the base and the collector to reduce the input signal to some extent. do. This effect is very small at low frequencies, but the higher the frequency, the greater the influence. As the frequency increases, the phase difference becomes smaller than 180 degrees and oscillates at a frequency where the phase difference is 0 degrees.

정전류달링톤트랜지스터와 같이 임피던스가 높은 회로소자에서 회로기판 상에 배치에 따른 분포용량에 의한 외부신호의 유입과 트랜지스터 소자 자체의 컬렉터용량 등에 의해서 고주파대에서 발진을 일으키거나 불안한 동작을 최소화시키는 방법으로써 트랜지스터를 회로 기판에 배치할 때 전위가 안정된 접지전극을 트랜지스터 소자에 근접하게 접지기구를 설치하여 부품간의 분포용량(C_d21, C_d22) 또는 컬랙터용량(Cob, C_cb)의 영향을 최소화시키도록 한다. 그리고 여러 가지 모양의 접지기구를 제안한다. As a method of generating oscillation at high frequency or minimizing unstable operation due to inflow of external signal due to distribution capacitance according to arrangement on the circuit board and collector capacity of transistor element in high impedance circuit elements such as constant current Darlington transistors. When disposing the transistor on a circuit board, a grounding mechanism having a stable electric potential is provided in close proximity to the transistor element to minimize the influence of the distribution capacitance (C_d21, C_d22) or collector capacitance (Cob, C_cb) between components. And we propose a variety of grounding mechanisms.

도 1b는 정전류달링톤 트랜지스터를 사용한 A급(Class-A) 전압증폭기를 2단 설치한 증폭기 회로도이며, 이러한 고 입력 임피던스회로에서 외부 신호의 유입에 대한 영향을 실험하기 위한 증폭회로로 사용하였다. FIG. 1B is a circuit diagram of a two-class Class-A voltage amplifier using a constant current Darlington transistor, which is used as an amplification circuit for experimenting the influence on the inflow of an external signal in a high input impedance circuit.

도 1b의 증폭회로 구성은Amplification circuit configuration of Figure 1b

제1트랜지스터 Qa1의 베이스와 접속된 베이스단자(b)와 제1트랜지스터 Qa1의 에미터와 저항 Ra1과 제2트랜지스터 Qa2의 베이스와 접속되고 제2트랜지스터 Qa2의 에미터와 정전압원 CVa1과 접속되며 제1트랜지스터 Qa1의 컬렉터와 제2트랜지스터 Qa2의 컬렉터가 접속된 컬렉터 단자(c)와 저항 Ra1의 다른단자와 정전압원 CVa1의 다른단자가 접속된 에미터단자(e)로 구성된 제1정전류달링톤트랜지스터 CCD1;A base terminal (b) connected to the base of the first transistor Qa1, an emitter of the first transistor Qa1, a resistor Ra1 and a base of the second transistor Qa2, and a emitter of the second transistor Qa2 and a constant voltage source CVa1, The first constant current darlington transistor comprising a collector terminal (c) to which the collector of one transistor Qa1 and the collector of the second transistor Qa2 are connected, and an emitter terminal (e) to which the other terminal of the resistor Ra1 and the other terminal of the constant voltage source CVa1 are connected. CCD1;

제3트랜지스터 Qb1의 베이스와 접속된 베이스단자(b)와 제3트랜지스터 Qb1의 에미터와 저항 Rb1과 제4트랜지스터 Qb2의 베이스와 접속되고 제4트랜지스터 Qa2의 에미터와 정전압원 CVa1과 접속되며 제3트랜지스터 Qb1의 컬렉터와 제4트랜지스터 Qb2의 컬렉터가 접속된 컬렉터 단자(c)와 저항 Rb1의 다른단자와 정전압원 CVb1의 다른단자가 접속된 에미터단자(e)로 구성된 제2정전류달링톤트랜지스터 CCD2;A base terminal (b) connected to the base of the third transistor Qb1, an emitter of the third transistor Qb1, a resistor Rb1, a base of the fourth transistor Qb2, and a emitter of the fourth transistor Qa2 and a constant voltage source CVa1, A second constant current darlington transistor comprising a collector terminal (c) to which the collector of the third transistor Qb1 and the collector of the fourth transistor Qb2 are connected, and an emitter terminal (e) to which the other terminal of the resistor Rb1 and the other terminal of the constant voltage source CVb1 are connected. CCD2;

입력신호를 받는 입력단자 IN 과 CCD1의 베이스와 직류적인 절연을 위한 제1콘덴서 C1이 접속되어 구성된 입력단과; An input terminal configured to connect an input terminal IN for receiving an input signal, a base of the CCD1, and a first capacitor C1 for direct insulation;

CCD1의 베이스에 바이어스를 위하여 전원전압을 분압하는 저항 R2와 R3과 분압된 바이어스 전압을 CCD1의 베이스에 공급하기 위한 저항 R4로 구성된 바이어스단과; A bias stage consisting of resistors R2 and R3 for dividing the power supply voltage for bias on the base of CCD1 and resistor R4 for supplying the divided bias voltage to the base of CCD1;

입력신호를 입력받는 CCD1의 베이스(b)와 증폭된 전류를 출력하는 CCD1의 컬렉터(c)에 접속되어 전압으로 변환하며 다음 단으로 신호를 출력하기 위한 제1부하저항 R5와 CCD1의 에미터(e)에 접속된 제1에미터저항 R6으로 구성된 제1전압증폭단과; The first load resistor R5 and the emitter of the CCD1 are connected to the base (b) of the CCD1 receiving the input signal and the collector (c) of the CCD1 for outputting the amplified current, and are converted into voltage and output the signal to the next stage. a first voltage amplifier stage consisting of a first emitter resistor R6 connected to e);

앞단의 출력신호를 입력받는 CCD2의 베이스(b)와 증폭된 전류를 출력하는 CCD2의 컬렉터(c)에 접속되어 전압으로 변환하며 다음 단으로 신호를 출력하기 위한 제2부하저항 R8와 CCD2의 에미터(e)에 접속된 제2에미터저항 R9으로 구성된 제2전압증폭단과; The second load resistors R8 and Emmy of the CCD2 are connected to the base (b) of the CCD2 receiving the output signal of the preceding stage and the collector (c) of the CCD2 outputting the amplified current, and are converted into voltage and output the signal to the next stage. A second voltage amplifier stage consisting of a second emitter resistor R9 connected to the emitter e;

제2전압증폭단에서 증폭된 출력신호를 출력하는 출력단자 OUT과 출력단자 OUT과 CCD2의 컬렉터를 직류적으로 분리하는 제2콘덴서 C2로 구성된 출력단; 으로 구성되어 있다.An output terminal including an output terminal OUT for outputting the output signal amplified by the second voltage amplifier stage and a second capacitor C2 for directly separating the collectors of the output terminal OUT and the CCD2; It consists of.

도 1b의 회로를 실제 기판상에 배치한 것의 일부 부품을 도시한 것이 도 1a이다. 1A shows some components of the arrangement of the circuit of FIG. 1B on an actual substrate.

도 1a에서 제1전압증폭단의 CCD1에 사용된 트랜지스터 Qa1과 Qa2가 근접되어 배치된 제1트랜지스터그룹과 제2전압증폭단의 CCD2에 사용된 트랜지스터 Qb1과 Qb2가 근접되어 배치된 제2트랜지스터그룹과 도 1b의 회로에는 표시되지 않았지만 또 다른 제3전압증폭단의 부품인 콘덴서 Cc1이 회로기판에 조립되어 있는 증폭기에서 In FIG. 1A, a first transistor group in which transistors Qa1 and Qa2 used in CCD1 of the first voltage amplifier stage are adjacent to each other and a second transistor group in which transistors Qb1 and Qb2 used in CCD2 of the second voltage amplifier stage are adjacent to each other are illustrated. Although not shown in the circuit of 1b, an amplifier in which a capacitor Cc1, which is another component of the third voltage amplifier stage, is assembled on a circuit board

제1트랜지스터그룹의 트랜지스터 Qa1과 Qa2의 둘레에 근접되어 설치되며 접지패턴 GND1과 접속된 제1접지기구 PG1과 제2트랜지스터그룹의 트랜지스터 Qb1과 Qb2의 둘레에 근접되어 설치되며 접지패턴 GND1과 접속된 제2접지기구 PG2가 설치되어 있다.It is installed close to the periphery of the transistors Qa1 and Qa2 of the first transistor group and is installed close to the periphery of the transistors Qb1 and Qb2 of the first grounding mechanism PG1 and the second transistor group connected to the ground pattern GND1 and connected to the ground pattern GND1. The second grounding mechanism PG2 is installed.

접지기구의 제1 실시 구성은The first embodiment of the grounding mechanism

도 1c에서In FIG. 1C

전기적인 도체로 되어있고 트랜지스터그룹의 트랜지스터의 둘레를 감싸도록 폐회로로 되어있는 밴드부와 밴드부에 전기적으로 접속되어 있으면서 밴드부를 고정시키는 기능을 하며 회로기판의 접지패턴 GND1에 접속시키기 위한 접지리드부로 구성되어 있다.It is composed of an electrical conductor and a band part which is closed circuit to wrap around the transistor of the transistor group, and is electrically connected to the band part and functions to fix the band part, and is composed of a ground lead part for connecting to the ground pattern GND1 of the circuit board. have.

접지기구의 제2 실시 구성은The second embodiment of the grounding mechanism

도 1d에서In FIG. 1D

전기적인 도체로 되어있고 트랜지스터그룹의 트랜지스터의 둘레를 감싸도록 폐회로로 되어있지만 밴드의 한쪽 면이 끊어져 있으며 밴드 끝 부위에 클립체결부가 형성되어 있는 밴드부와 밴드부에 전기적으로 접속되어 있으면서 밴드부를 고정시키는 기능을 하며 회로기판의 접지패턴에 접속시키기 위한 접지리드부로 구성되어 있다.It is made of an electrical conductor and closed circuit to wrap around the transistors in the transistor group. However, one side of the band is cut off and the band part has a clip connection part formed at the end of the band. It consists of a ground lead part for connecting to the ground pattern of the circuit board.

접지기구의 제3 실시 구성은The third embodiment of the grounding mechanism

도 1e에서In FIG. 1E

전기적인 도체로 되어있고 트랜지스터그룹의 트랜지스터의 둘레를 감싸도록 폐회로로 되어있으며 밴드의 위치를 트랜지스터의 일정한 위치에 있도록 가이드가 설치되 어 있는 밴드부와 밴드부에 전기적으로 접속되어 있으면서 밴드부를 고정시키는 기능을 하며 회로기판의 접지패턴에 접속시키기 위한 접지리드부로 구성되어 있다.It is made of an electrical conductor and closed circuit to wrap around the transistors in the transistor group, and the band part is electrically connected to the band part and the band part where the guide is installed so that the band position is in a certain position of the transistor. It is composed of a ground lead for connecting to the ground pattern of the circuit board.

본 발명의 실시를 설명하면When explaining the practice of the present invention

도 1b는 증폭소자로 정전류달링톤트랜지스터를 사용하여 2단 직렬로 구성된 전압증폭기이며, 정전류달링톤트랜지스터와 같이 고 입력 임피던스회로에서 외부 신호의 유입에 대한 영향을 실험하기 위한 증폭회로로 사용하였다. Figure 1b is a voltage amplifier composed of a two-stage series using a constant current Darlington transistor as an amplification device, and used as an amplifying circuit to test the effect on the inflow of an external signal in a high input impedance circuit, such as a constant current Darlington transistor.

도 1b의 회로를 실제 기판상에 배치한 것의 일부 부품을 도시한 것이 도 1a이다. 1A shows some components of the arrangement of the circuit of FIG. 1B on an actual substrate.

고 입력 임피던스 회로로 구성된 전압증폭기에서 도 1a와 같이 접지기구를 설치하여 외부 신호에 의해서 증폭신호에 영향을 주는 것에 대한 개선된 동작설명을 앞의 ' 발명이 속하는 기술분야 및 그 분야의 종래기술 ' 에서 설명한 2가지 원인으로 나누어 설명하면In the voltage amplifier composed of a high input impedance circuit, as shown in FIG. 1A, an improved operation for the influence of the amplified signal by installing a grounding mechanism as shown in FIG. 1A is described above. Divided into two reasons explained in

개선된 제 1원인의 설명은The explanation for the improved first cause

도 1b의 회로 부품을 도 1a와 같이 회로기판 상에 배치하고 동작할 때 분포용량 C_d11에 의해서 제2전압증폭단의 출력신호의 일부가 제1전압증폭단의 입력회로 소 자에 유입된다. 이때 제1전압증폭단의 제1트랜지스터그룹 Qa1과 Qa2를 감싸고 있는 제1접지기구 PG1이 전기적으로 안정되어 있는 회로기판의 접지패턴 GND1에 접속되어 있음으로 제1접지기구 PG1과 트랜지스터 Qa1과의 사이에 분포용량 C_g11이 존재하게 되며, 이 C_g11이 제2전압증폭단과의 분포용량 C_d11보다 크게 된다. 그럼으로 제2전압증폭단에서 발생하는 전압에 의한 피드백 신호는 C_d11과 C_g11로 분압되어 Qa1에 유입될 것이다. When the circuit component of FIG. 1B is disposed and operated on the circuit board as shown in FIG. 1A, a part of the output signal of the second voltage amplifier stage flows into the input circuit element of the first voltage amplifier stage by the distribution capacitor C_d11. At this time, the first grounding mechanism PG1 surrounding the first transistor groups Qa1 and Qa2 of the first voltage amplifier stage is connected to the ground pattern GND1 of the electrically stable circuit board, so that the first grounding mechanism PG1 and the transistor Qa1 are connected. The distribution capacitance C_g11 is present, and this C_g11 becomes larger than the distribution capacitance C_d11 with the second voltage amplifier stage. Therefore, the feedback signal due to the voltage generated in the second voltage amplifier stage is divided into C_d11 and C_g11 and flows into Qa1.

여기서 제2전압증폭단에서 발생하는 전압을 v_ss라 하고, Qa1에 유입되는 신호 v_d1은Here, the voltage generated at the second voltage amplifier stage is called v_ss, and the signal v_d1 flowing into Qa1 is

콘덴서의 용량과 임피던스는 반비례함으로 콘덴서 용량값으로 식을 표시하면 Capacitor capacity and impedance are inversely proportional.

v_d1 = v_ss * C_d11 / (C_d11 + C_g11) (수학식 10)v_d1 = v_ss * C_d11 / (C_d11 + C_g11) (Equation 10)

이 되며, 제2전압증폭단과의 분포용량 C_d11 보다 제1접지기구 PG1 사이의 분포용량 C_g11이 충분히 크다고 하면 수학식 10은If the distribution capacity C_g11 between the first grounding mechanism PG1 is sufficiently larger than the distribution capacity C_d11 with the second voltage amplifier stage,

v_d1 = v_ss * C_d11 / C_g11 (수학식 11) v_d1 = v_ss * C_d11 / C_g11 (Equation 11)

가 되어, Qa1에 유입되는 신호 v_d1은 각 분포용량에 의해서 분압 되어 C_d11 / C_g11로 작아지게 된다. 즉 피드백되는 신호가 작게 되어 발진하기 어렵게 되며, 증폭동작이 안정된다. 또한 신호 주파수가 높아지더라도 감쇄 비율은 변화하지 않으며 오히려 두 분포용량의 임피던스가 낮아짐으로 하여 접지로 바이패스 되어 외부로 발산하는 것이 어렵게 된다.Then, the signal v_d1 flowing into Qa1 is divided by each distribution capacitance and is reduced to C_d11 / C_g11. That is, the signal fed back becomes small, making it difficult to oscillate, and the amplification operation is stabilized. In addition, even if the signal frequency is increased, the attenuation ratio does not change. Rather, the impedance of the two distribution capacitors is lowered, so that it is difficult to diverge to the ground and bypass.

도 1a에서 도 1b의 회로에는 표시되지 않았지만 또 다른 제3전압증폭단의 부품인 콘덴서 Cc1에 의한 분포용량 C_d12에 의한 동작도 동일하게 작용하여 다른증폭회로에서 유입되는 잡음도 줄어들게 되어 증폭신호가 깨끗하다.Although not shown in the circuit of FIG. 1A to FIG. 1B, the operation of the distribution capacitor C_d12 by the capacitor Cc1 which is another component of the third voltage amplifier stage also works in the same manner, thereby reducing the noise flowing from the other amplifier circuits, thereby making the amplification signal clean. .

개선된 제 2원인의 설명은The explanation for the improved second cause

도 2b와 같이 소출력 트랜지스터의 내부의 베이스, 컬렉터, 에미터 각 리드 사이에 정전용량 중에서 에미터와 콜렉터 사이의 분포용량 C_ce와 베이스와 컬렉터 사이의 정전용량인 C_cb에 의해서 또는, 실리콘웨이퍼 상에 트랜지스터를 제작하기 위해서 각 전극을 형성하는데 베이스의 전극과 콜렉터 사이의 경계면에 존재하는 콜렉터용량 Cob가 있다. As shown in FIG. 2B, the capacitance C_ce between the emitter and the collector and the capacitance C_cb between the base and the collector are among the capacitances between the base, the collector, and the emitter lead inside the small output transistor, or the transistor on the silicon wafer. There is a collector capacitance Cob that exists at the interface between the electrode of the base and the collector to form each electrode in order to fabricate.

이 컬렉터용량 Cob에 의한 동작은 The operation by this collector capacity Cob

제1트랜지스터그룹 Qa1과 Qa2를 감싸고 있는 제1접지기구 PG1이 전기적으로 안정되어 있는 회로기판의 접지패턴 GND1에 접속되어 있음으로 제1접지기구 PG1과 트랜지 스터 Qa1과의 사이에 분포용량 C_g11이 존재하게 된다. Since the first grounding mechanism PG1 surrounding the first transistor groups Qa1 and Qa2 is connected to the ground pattern GND1 of the electrically stable circuit board, the distribution capacity C_g11 is established between the first grounding mechanism PG1 and the transistor Qa1. It exists.

컬렉터와 베이스사이에 콜렉터용량 Cob와 베이스와 제1접지기구 PG1과의 사이에 분포용량 C_g11이 직렬로 접속된 것과 같다.The distribution capacitor C_g11 is connected in series between the collector and the base between the collector capacitor Cob and the base and the first grounding mechanism PG1.

그럼으로 컬렉터에서 발생하는 전압에 의한 피드백 신호는 Cob와 C_g11로 분압된 전압이 베이스에 발생될 것이다. Therefore, the feedback signal generated by the voltage generated at the collector will generate a voltage divided by Cob and C_g11 at the base.

여기서 컬렉터에서 발생하는 전압을 v_cc라하고, Qa1의 베이스에 발생하는 신호 v_d2는Here, the voltage generated at the collector is called v_cc, and the signal v_d2 generated at the base of Qa1 is

콘덴서의 용량과 임피던스는 반비례함으로 콘덴서 용량값으로 식을 표시하면 Capacitor capacity and impedance are inversely proportional.

v_d2 = v_cc * Cob / (Cob + C_g11) (수학식 20)v_d2 = v_cc * Cob / (Cob + C_g11) (Equation 20)

이 되며, 컬렉터용량 Cob 보다 제1접지기구 PG1과 베이스 사이의 분포용량 C_g11이 충분히 크다고 하면 수학식 20은If the distribution capacity C_g11 between the first grounding mechanism PG1 and the base is sufficiently larger than the collector capacity Cob,

v_d2 = v_cc * Cob / C_g11 (수학식 21) v_d2 = v_cc * Cob / C_g11 (Equation 21)

가 되어, Qa1의 베이스에 발생되는 신호 v_d2는 각 분포용량에 의해서 분압되어 Cob / C_g11로 작아지게 된다. 즉 반전되어 증폭된 컬렉터신호가 베이스로 부궤환 되는 영향이 줄어들며, 증폭동작이 안정된다. 또한 신호 주파수가 높아지더라도 감쇄 비율은 변화하지 않으며 오히려 두 용량 Cob와 C_g11의 임피던스가 낮아짐으로 하여 접지로 바이패스 되어 고주파신호는 감쇄하는 효과를 볼 수 있다.Then, the signal v_d2 generated at the base of Qa1 is divided by each distribution capacitance and is reduced to Cob / C_g11. In other words, the effect of negative feedback of the inverted and amplified collector signal to the base is reduced, and the amplification operation is stabilized. In addition, even if the signal frequency is increased, the attenuation ratio does not change. Rather, the impedance of the two capacitors Cob and C_g11 is lowered, thereby bypassing the ground, and the high frequency signal is attenuated.

접지기구(PG1 또는 PG2)는 외부의 잡음이나 불필요한 신호성분을 흡수시키는데 효과가 있다. The grounding mechanism PG1 or PG2 is effective to absorb external noise or unnecessary signal components.

즉 접지기구에 의해서 트랜지스터에 접근되게 접지전극을 설치하는 것이며, 이 접지기구에 의해서 트랜지스터를 쉴드시키는 효과가 있고 불필요한 고주파에 대해서 감소효과가 있으며 아주 높은 주파수에 대해서는 차단효과가 있고 낮은 주파수에 대해서는 영향이 없는 것이 특징이다. In other words, the grounding electrode is installed to approach the transistor by the grounding mechanism. The grounding mechanism has the effect of shielding the transistor, reducing the unnecessary high frequency, blocking the very high frequency, and affecting the low frequency. It is characterized by the absence of.

또한, 고입력 임피던스회로에 유기된 고주파 신호를 감쇄할 목적으로 부품으로 제작된 콘덴서를 접지패턴에 연결하여 사용하는 것보다는 본 발명의 접지기구를 사용하면 접지기구와 트랜지스터 사이에 절연층이 공기로 되어 있기 때문에 절연이 우수하고 주파수 특성이 우수한 에어콘덴서(Air Capacitor)의 효과로 전기적 특성이 매우 좋다. In addition, rather than using a capacitor made of parts for the purpose of attenuating the high frequency signal induced in the high input impedance circuit by connecting the ground pattern, the grounding mechanism of the present invention uses an insulating layer between the ground mechanism and the transistor as air. Because of this, the electrical characteristics are very good due to the effect of the air capacitor which has excellent insulation and excellent frequency characteristics.

제1 실시의 접지기구를 설명하면When explaining the grounding mechanism of the first embodiment

도 1c에서In FIG. 1C

전기적인 도체로 되어있고 트랜지스터그룹의 트랜지스터의 둘레를 감싸도록 되어 있는 밴드부를 전기적으로 접지를 시키기 위하여 접지리드가 접속되어 있으며, 이 접지리드를 회로기판의 접지패턴에 납땜함으로써 접지기구 자체가 회로접지 레벨의 전위로 되어 전기적으로 안정된 상태가 되고 밴드부를 고정시키며, 외부의 노이즈나 불필요한 신호성분을 흡수시키는데 효과가 있다. A ground lead is connected to electrically ground the band part, which is made of an electrical conductor and is wrapped around the transistor of the transistor group, and the grounding mechanism itself is grounded by soldering the ground lead to the ground pattern of the circuit board. It becomes an electric potential of the level, it becomes an electrical stable state, it fixes an band part, and it is effective in absorbing external noise and unnecessary signal components.

즉 접지기구에 의해서 트랜지스터에 근접되게 접지전극을 설치하는 것이며, 이 접지기구에 의해서 트랜지스터를 쉴드시키는 효과가 있고 불필요한 고주파에 대해서 감소효과가 있으며 아주 높은 주파수에 대해서는 차단효과가 있고 낮은 주파수에 대해서는 영향이 없는 것이 특징이다. That is, the grounding electrode is installed close to the transistor by the grounding mechanism. The grounding mechanism has the effect of shielding the transistor, reducing the unnecessary high frequency, blocking the very high frequency, and affecting the low frequency. It is characterized by the absence of.

제2 실시의 접지기구를 설명하면When explaining the grounding mechanism of the second embodiment

도 1d에서In FIG. 1D

전기적인 도체로 되어있고 트랜지스터그룹의 트랜지스터의 둘레를 감싸도록 띠 모양으로 되어 있고 밴드의 한쪽이 끊어져 있으며, 밴드의 끝 부근에 클립체결부가 형성되어 있어서 클립이 풀린 상태로 설치하고 설치 후에 클립을 잠금으로써 설치가 편리한 것이 특징이다. 밴드부를 전기적으로 접지시키기 위하여 접지리드가 형성되어 있으며, 이 접지리드를 회로기판의 접지패턴에 납땜함으로써 접지기구 자체가 회로접지 레벨의 전위로 되어 전기적으로 안정된 상태가 되고 밴드부를 고정시 키며 외부의 잡음이나 불필요한 신호성분을 흡수시키는데 효과가 있다. It is made of electrical conductor and has a band shape to wrap around the transistor in the transistor group, and one side of the band is cut off, and a clip fastening part is formed near the end of the band, so the clip is installed in a loose state and the clip is locked after installation. It is easy to install. A ground lead is formed to electrically ground the band, and by grounding the ground lead to the ground pattern of the circuit board, the grounding mechanism itself becomes a potential of the circuit grounding level, thereby becoming electrically stable and fixing the band. It is effective in absorbing noise and unnecessary signal components.

즉 접지기구에 의해서 트랜지스터에 근접되게 접지전극을 설치하는 것이며, 이 접지기구에 의해서 트랜지스터를 쉴드시키는 효과가 있고 불필요한 고주파에 대해서 감소효과가 있으며 아주 높은 주파수에 대해서는 차단효과가 있고 낮은 주파수에 대해서는 영향이 없는 것이 특징이다. That is, the grounding electrode is installed close to the transistor by the grounding mechanism. The grounding mechanism has the effect of shielding the transistor, reducing the unnecessary high frequency, blocking the very high frequency, and affecting the low frequency. It is characterized by the absence of.

제3 실시의 접지기구를 설명하면When explaining the grounding mechanism of the third embodiment

도 1e에서In FIG. 1E

전기적인 도체로 되어있고 트랜지스터그룹의 트랜지스터의 둘레를 감싸도록 평면적인 밴드로 되어 있고, 밴드의 위치를 트랜지스터의 일정한 위치에 있도록 가이드가 설치되어 있는 것이 특징이다. 밴드부를 전기적으로 접지시키기 위하여 접지리드가 형성되어 있으며, 이 접지리드를 회로기판의 접지패턴에 납땜함으로써 접지기구 자체가 회로접지 레벨의 전위로 되어 전기적으로 안정된 상태가 되고 밴드부를 고정시키며 외부의 노이즈나 불필요한 신호성분을 흡수시키는데 효과가 있다. It is an electrical conductor and has a flat band so as to surround the transistors of the transistor group, and a guide is provided so that the bands are located at the constant positions of the transistors. A ground lead is formed to electrically ground the band, and by grounding the ground lead to the ground pattern of the circuit board, the grounding mechanism itself becomes a potential of the circuit ground level, thereby becoming electrically stable and fixing the band. It is effective in absorbing unnecessary signal components.

즉 접지기구에 의해서 트랜지스터에 근접되게 접지전극을 설치하는 것이며, 이 접지기구에 의해서 트랜지스터를 쉴드시키는 효과가 있고 불필요한 고주파에 대해서 감소효과가 있으며 아주 높은 주파수에 대해서는 차단효과가 있고 낮은 주파수에 대해서는 영향이 없는 것이 특징이다.That is, the grounding electrode is installed close to the transistor by the grounding mechanism. The grounding mechanism has the effect of shielding the transistor, reducing the unnecessary high frequency, blocking the very high frequency, and affecting the low frequency. It is characterized by the absence of.

제3 실시의 접지기구는 평면 형상의 금속판을 프레스 금형에 의해서 가이드와 접지리드를 제작할 수 있는 것이 특징으로 자동화가 가능하여 제조원가를 낮출 수 있다. The grounding mechanism of the third embodiment is characterized in that the guide and the grounding lead can be manufactured from a flat metal plate by a press die, so that the manufacturing cost can be reduced by automation.

1. 접지기구를 사용함으로써 고주파에 의한 발진이나 노이즈를 최소화하고 안정된 증폭동작이 되며, 입력신호를 충실히 증폭을 할 수 있다.1. By using grounding mechanism, oscillation or noise caused by high frequency can be minimized, and stable amplification operation can be achieved and the input signal can be amplified faithfully.

2. 접지기구를 설치함으로써 고주파에 대한 쉴드 효과가 있다.2. It has a shielding effect against high frequency by installing grounding mechanism.

3. 접지기구와 트랜지스터 사이에 에어콘덴서(Air Capacitor) 효과로 전기적 특성이 매우 좋다.3. The electrical characteristics are very good due to the effect of air capacitor between the grounding device and the transistor.

4. 다수개로 구성된 트랜지스터그룹의 트랜지스터를 접지기구로 고정시킴으로서 진동방지 효과와 정렬이 잘되는 효과가 있다.4. By fixing the transistors of a plurality of transistor groups with a grounding mechanism, there is an effect of preventing vibration and alignment.

Claims (4)

제1트랜지스터(Qa1)와 제2트랜지스터(Qa2)가 근접되어 배치된 정전류달링톤트랜지스터 회로에서 In the constant current Darlington transistor circuit in which the first transistor Qa1 and the second transistor Qa2 are disposed in close proximity to each other. 제1트랜지스터(Qa1)와 제2트랜지스터(Qa2)의 둘레를 근접되어 감싸도록 전기적인 폐회로로 되어있는 밴드부와 밴드부에 전기적으로 접속되어 있으면서 회로기판의 패턴과 전기적으로 접속시키도록 접지리드부가 결합된 장치.The ground part is coupled to the band part which is an electrically closed circuit and the band part which is electrically closed so as to surround the circumferences of the first transistor Qa1 and the second transistor Qa2 in close proximity and is electrically connected to the pattern of the circuit board. Device. 전기적인 도체로 되어있고 트랜지스터그룹의 트랜지스터의 둘레를 감싸도록 폐회로로 되어있는 밴드부와 밴드부에 전기적으로 접속되어 있으면서 회로기판의 패턴에 접속시키기 위한 접지리드부로 구성되어 있는 접지기구.A grounding mechanism consisting of an electrical conductor and a band portion, which is a closed circuit so as to surround a transistor of a transistor group, and a grounding lead portion which is electrically connected to the band portion and connected to a pattern of a circuit board. 전기적인 도체로 되어있고 트랜지스터그룹의 트랜지스터의 둘레를 감싸도록 폐회로로 되어있지만 밴드의 한쪽이 끊어져 있으며 클립체결부가 형성되어 있는 밴드부와 밴드부에 전기적으로 접속되어 있으면서 회로기판의 패턴에 접속시키기 위한 접지리드부로 구성되어 있는 접지기구.It is an electrical conductor and has a closed circuit to cover the circumference of the transistors in the transistor group, but one of the bands is broken and the ground lead for connecting to the circuit board pattern while being electrically connected to the band part where the clip connection part is formed and the band part. Grounding mechanism consisting of parts. 전기적인 도체로 되어있고 트랜지스터그룹의 트랜지스터의 둘레를 감싸도록 폐회로로 되어있으며 밴드의 위치를 트랜지스터의 일정한 위치에 있도록 가이드가 설치되어 있는 밴드부와 밴드부에 전기적으로 접속되어 있으면서 회로기판의 패턴에 접속시키기 위한 접지리드부로 구성되어 있는 접지기구.It is made of an electrical conductor and closed circuit to surround the transistors of the transistor group. The band is connected to the circuit board pattern while the band is electrically connected to the band part and the band part where the guide is installed so as to be in a certain position of the transistor. Grounding mechanism consisting of a grounding lead for
KR1020060020745A 2006-03-05 2006-03-05 A method for avoiding high-frequency oscillation in high impedance amplification circuit KR100696212B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060020745A KR100696212B1 (en) 2006-03-05 2006-03-05 A method for avoiding high-frequency oscillation in high impedance amplification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060020745A KR100696212B1 (en) 2006-03-05 2006-03-05 A method for avoiding high-frequency oscillation in high impedance amplification circuit

Publications (1)

Publication Number Publication Date
KR100696212B1 true KR100696212B1 (en) 2007-03-20

Family

ID=41563474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060020745A KR100696212B1 (en) 2006-03-05 2006-03-05 A method for avoiding high-frequency oscillation in high impedance amplification circuit

Country Status (1)

Country Link
KR (1) KR100696212B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876516A (en) 1989-01-27 1989-10-24 Motorola, Inc. High gain distributed amplifiers
JPH11346123A (en) 1998-06-01 1999-12-14 Nec Corp Feedback amplifier circuit
KR20050055675A (en) * 2005-05-20 2005-06-13 베렉스주식회사 Structure for improving the radio frequency performance in darlington amplifier
KR20060033252A (en) * 2004-10-14 2006-04-19 진옥상 Class-a amplifier use ccdt
KR100614692B1 (en) 2004-08-04 2006-08-21 진옥상 Amplifier using constant current darlington circuit, integrated circuit devices using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876516A (en) 1989-01-27 1989-10-24 Motorola, Inc. High gain distributed amplifiers
JPH11346123A (en) 1998-06-01 1999-12-14 Nec Corp Feedback amplifier circuit
KR100614692B1 (en) 2004-08-04 2006-08-21 진옥상 Amplifier using constant current darlington circuit, integrated circuit devices using the same
KR20060033252A (en) * 2004-10-14 2006-04-19 진옥상 Class-a amplifier use ccdt
KR20050055675A (en) * 2005-05-20 2005-06-13 베렉스주식회사 Structure for improving the radio frequency performance in darlington amplifier

Similar Documents

Publication Publication Date Title
US7491894B2 (en) Hybrid integrated circuit device
JP4885635B2 (en) Semiconductor device
JP3737549B2 (en) Gain control circuit and variable gain power amplifier
KR100696212B1 (en) A method for avoiding high-frequency oscillation in high impedance amplification circuit
JPS6043907A (en) Amplifying circuit
KR20040106211A (en) Hybrid integrated circuit device
JP2020036153A (en) High-frequency amplifier
JP4908091B2 (en) Semiconductor device
JP3946874B2 (en) Semiconductor device
JP2012249047A (en) Light receiving device
KR960012697A (en) Circuit device with controllable transmission characteristics
JP2015139207A (en) Amplification device
JP2930989B2 (en) Oscillator
JPH0547992A (en) Semiconductor integrated circuit device
JP2005057645A (en) Electret capacitor microphone
JP3544916B2 (en) Microwave semiconductor amplifier
JP2006086329A (en) Power amplifier module
JPH09260522A (en) Semiconductor device
JPH08130423A (en) Higher harmonic wave suppressing circuit
JPH02239699A (en) Shielding structure of printed board
JP2006025405A (en) Connection circuit device
JPS63105509A (en) Electronic parts device
JP2019040905A (en) Semiconductor device
JP4918652B2 (en) Semiconductor device
JP3178520B2 (en) Amplifier circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100226

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee