KR100691123B1 - 수직형 발광 다이오드의 제조방법 - Google Patents

수직형 발광 다이오드의 제조방법 Download PDF

Info

Publication number
KR100691123B1
KR100691123B1 KR1020050089973A KR20050089973A KR100691123B1 KR 100691123 B1 KR100691123 B1 KR 100691123B1 KR 1020050089973 A KR1020050089973 A KR 1020050089973A KR 20050089973 A KR20050089973 A KR 20050089973A KR 100691123 B1 KR100691123 B1 KR 100691123B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
semiconductor layer
type nitride
layer
silicon oxide
Prior art date
Application number
KR1020050089973A
Other languages
English (en)
Inventor
최재완
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050089973A priority Critical patent/KR100691123B1/ko
Application granted granted Critical
Publication of KR100691123B1 publication Critical patent/KR100691123B1/ko

Links

Images

Abstract

본 발명은 수직형 발광 다이오드의 제조방법에 관한 것으로서, n형 질화물 반도체층 표면에 나노 스케일(Nano Scale)의 물결(Corrugation) 모양의 패턴을 형성하는 것을 특징으로 한다.
본 발명에 의하면, n형 질화물 반도체층의 표면에 물결(Corrugation) 모양의 패턴을 형성하여 상기 표면의 임계각을 높임으로써, 활성층에서 발생한 광이 상기 n형 질화물 반도체층의 표면에서 전반사되는 확률을 줄여 주어 발광 다이오드의 광 적출 효율을 향상시키는 효과가 있다.
광 적출 효율, 내부 양자 효율, 스퍼터링, RIE, 나노

Description

수직형 발광 다이오드의 제조방법{ Method for fabricating light emitting diode of vertical electrode type }
도 1은 종래의 질화물계 발광 다이오드의 단면도.
도 2는 수직형 질화물계 발광 다이오드의 단면도.
도 3a 내지 도 3f는 본 발명의 수직형 발광 다이오드의 제조방법의 일 실시예를 나타낸 단면도.
도 4a 내지 도 4c는 질화물 반도체층 표면에 물결(Corrugation) 모양의 패턴을 형성하는 과정을 나타낸 도면.
도 5a 내지 도 5c는 본 발명의 수직형 발광 다이오드의 제조방법의 다른 실시예를 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 기판 110 : n형 질화물 반도체층
120 : 활성층 130 : p형 질화물 반도체층
140 : 도전성 지지막 150 : 실리콘 산화막
160 : n-전극
본 발명은 발광 소자에 관한 것으로서, 특히 수직형 발광 다이오드의 제조방법에 관한 것이다.
일반적으로 발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
발광 다이오드는 저전압으로 고효율의 광을 발생시키므로 에너지 절감 효과가 뛰어나며, 최근 들어 발광 다이오드의 한계였던 휘도 문제가 크게 개선되면서 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전제품, 각종 자동화 기기 등 산업 전반에 걸쳐 사용되고 있다.
특히, 질화물계 발광 다이오드는 활성층의 에너지 밴드 갭(Energy Band Gap)이 넓어 발광 스펙트럼이 자외선으로부터 적외선에 이르기까지 광범위하게 형성되며, 비소(As), 수은(Hg) 등의 환경 유해 물질을 포함하고 있지 않기 때문에 환경 친화적인 면에서도 높은 호응을 얻고 있다.
그리고, 보다 다양한 응용분야에 활용하기 위해서 고휘도의 발광 다이오드를 얻고자 하는 연구가 진행되고 있는데, 고휘도의 발광 다이오드를 얻는 방법에는 활성층의 품질을 개선하여 내부 양자 효율을 올리는 방법과 활성층에서 발생한 빛을 외부로 방출하는 것을 도와 주고, 필요한 방향으로 모아줌으로써 광 적출 효율을 증대시키는 방법이 있다.
현재, 이 내부 양자 효율 및 광 적출 효율 모두를 증진시키려는 시도가 이루 어지고 있으나, 반도체 물질의 품질을 개선함으로 내부 양자 효율을 증진시키는 방법에 비하여 소자 전극 설계, 소자 자체의 모양, 패키징 방법 등으로 개선하는 광 적출 효율 증가 방법에 대한 시도가 활발히 이루어지고 있다.
현재까지 시도되고 있는 방법은 주로 상부 전극의 투과율을 증진시키거나, 사파이어 기판이나 소자의 측면으로 방출되는 광을 상부로 모아주도록 소자 외부에 반사판을 두는 형식이 주를 이루고 있다.
여기서, 광 적출 효율(Light Extraction Efficiency)은 발광 다이오드에 주입된 전자와 발광 다이오드 밖으로 방출되는 광자의 비에 의하여 결정되며 적출 효율이 높을수록 밝은 발광 다이오드를 의미한다.
상기 발광 다이오드의 광 적출 효율은 칩의 모양이나 표면 형태, 칩의 구조, 패키징 형태에 의하여 많은 영향을 받기 때문에 발광 다이오드를 설계할 때 세심한 주의가 필요하다.
고출력 및 고휘도의 발광 다이오드에서는 상기 광 적출 효율이 발광 효율을 결정하는 중요한 변수로 작용한다. 그런데, 종래의 질화물계 발광 다이오드의 제조방법에는 광 적출 효율에 한계가 있었다.
도 1은 종래의 질화물계 발광 다이오드의 단면도이다. 이에 도시된 바와 같이, 사파이어 기판(10) 상부에 버퍼층(11), n형 질화물 반도체층(12), 활성층(13), p형 질화물 반도체층(14)이 순차적으로 적층되어 있고,
상기 p형 질화물 반도체층(14)에서 상기 n형 질화물 반도체층(12)의 일부분까지 메사(Mesa) 식각 되어 상기 n형 질화물 반도체층(12)의 일부가 노출되어 있 고,
상기 노출된 n형 질화물 반도체층(12) 상부에는 n-전극(15)이 형성되어 있으며, 상기 p형 질화물 반도체층(14) 상부에는 p-전극(16)이 형성되어 있는 구조를 가지고 있다.
이와 같이 구성된 질화물계 발광 다이오드의 제조방법은, 먼저 사파이어 기판(10) 상부에 버퍼층(11), n형 질화물 반도체층(12), 활성층(13), p형 질화물 반도체층(14)을 순차적으로 형성한 다음, 상기 p형 질화물 반도체층(14)에서 상기 n형 질화물 반도체층(12)의 일부분까지 메사(Mesa) 식각한다.
그 후, 상기 p형 질화물 반도체층(14) 상부에 p-전극(16)을 형성하고, 상기 메사 식각되어 노출된 n형 질화물 반도체층(12) 상부에 n-전극(15)을 형성한다.
여기서, 상기 활성층(13)에서 발생한 빛이 상기 사파이어 기판(10)에서 흡수되거나, 상기 사파이어 기판(10)의 계면에서 소자의 내부로 반사되어 소모되는데, 이는 광 손실로서 소자의 광 적출 효율을 저하시키는 문제점을 야기시킨다.
이와 같은 문제점을 해결하기 위한 시도 중 대표적인 사례가 레이저 리프트 오프(Laser Lift Off : LLO)공정을 이용한 수직형 발광 다이오드이다. 상기 수직형 질화물계 발광 다이오드는 종래의 질화물계 발광 다이오드와는 달리 전극의 형태가 발광 구조물의 하부면과 상부면에 형성된다.
도 2는 수직형 질화물계 발광 다이오드의 단면도이다. 이에 도시된 바와 같이, n형 질화물 반도체층(20) 상부에 형성된 활성층(21)과, 상기 활성층(21) 상부에 형성된 p형 질화물 반도체층(22)과, 상기 p형 질화물 반도체층(22) 상부에 형성 된 오믹층(23)과, 상기 오믹층(23) 상부에 형성된 반사막(24)과, 상기 반사막(24) 상부에 형성된 도전성 지지막(25)과, 상기 n형 질화물 반도체층(20) 하부에 형성된 n-전극(26)으로 구성되어 있다.
이와 같이 구성된 상기 수직형 GaN계 발광 다이오드에 있어서, 상기 n-전극(26)을 형성하기 위해서는 상기 n형 질화물 반도체층(20) 하부에 형성되어 있던 사파이어 기판(미도시)을 제거하여야 하며, 이 경우 레이저 리프트 오프 공정을 수행하여 사파이어 기판(미도시)을 제거한다.
상기 수직형 질화물계 발광 다이오드는 사파이어 기판을 제거하였기 때문에 상기 활성층(21)에서 발생한 광이 사파이어 기판 내부에서 전반사되거나 흡수될 확률이 없어짐으로써, 결과적으로 광 추출 효율의 증가를 기대할 수 있다.
그러나, 상기 활성층(21)에서 발생한 광이 상기 n형 질화물 반도체층(20)의 계면에서 다시 소자 내부로 전반사되어 소모된다는 문제점은 여전히 남아 있게 된다.
따라서, 본 발명의 목적은 n형 질화물 반도체층의 표면에 나노 크기의 물결(Corrugation) 모양 패턴을 형성하여 상기 표면의 임계각을 높임으로써, 활성층에서 발생한 광이 상기 n형 질화물 반도체층의 표면에서 전반사되는 확률을 줄여 주어 발광 다이오드의 광 적출 효율을 향상시키는 수직형 발광 다이오드의 제조방법을 제공하는 데 있다.
본 발명의 수직형 발광 다이오드의 제조방법의 일 실시예는, 기판 상에 n형 질화물 반도체층, 활성층, p형 질화물 반도체층, 도전성 지지막을 순차적으로 형성하는 단계와;
상기 기판을 n형 질화물 반도체층으로부터 분리시키는 단계와;
상기 n형 질화물 반도체층 하부에 표면이 음의 표면 곡률(Negative Surface Curvature)을 가지는 부분과 양의 표면 곡률(Positive Surface Curvature)을 가지는 부분으로 이루어지는 실리콘 산화막을 형성하는 단계와;
상기 실리콘 산화막의 음의 표면 곡률을 가지는 부분이 완전히 제거될 때 까지 상기 실리콘 산화막을 식각하여 상기 n형 질화물 반도체층 하부에 상기 양의 표면 곡률을 가지는 부분으로 이루어지는 섬(Island) 모양의 패턴을 형성하는 단계와;
상기 섬(Island) 모양의 패턴을 식각 마스크로 하여 상기 n형 질화물 반도체층을 식각함으로써, 상기 n형 질화물 반도체층에 물결(Corrugation) 모양의 패턴을 형성하는 단계와;
상기 n형 질화물 반도체층 하부에 n-전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 수직형 발광 다이오드의 제조방법의 다른 실시예는, 기판 상에 n형 질화물 반도체층, 활성층, p형 질화물 반도체층, 도전성 지지막을 순차적으로 형성하는 단계와;
상기 기판을 n형 질화물 반도체층으로부터 분리시키는 단계와;
상기 n형 질화물 반도체층 하부에 n-전극을 형성하는 단계와;
상기 n-전극이 형성되지 않은 상기 n형 질화물 반도체층 하부와 상기 n-전극 하부에 표면이 음의 표면 곡률(Negative Surface Curvature)을 가지는 부분과 양의 표면 곡률(Positive Surface Curvature)을 가지는 부분으로 이루어지는 실리콘 산화막을 형성하는 단계와;
상기 실리콘 산화막의 음의 표면 곡률을 가지는 부분이 완전히 제거될 때 까지 상기 실리콘 산화막을 식각하여 상기 n형 질화물 반도체층 하부에 상기 양의 표면 곡률을 가지는 부분으로 이루어지는 섬(Island) 모양의 패턴을 형성하는 단계와;
상기 섬(Island) 모양의 패턴을 식각 마스크로 하여 상기 n형 질화물 반도체층을 식각함으로써, 상기 n-전극이 형성되지 않은 상기 n형 질화물 반도체층에 물결(Corrugation) 모양의 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 도 3 내지 도 5를 참조하여 본 발명의 수직형 발광 다이오드의 제조방법에 대해 상세히 설명한다. 도 3a 내지 도 3f는 본 발명의 수직형 발광 다이오드의 제조방법의 일 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 먼저 기판(100) 위에 n형 질화물 반도체층(110), 활성층(120), p형 질화물 반도체층(130)을 순차적으로 적층한다(도 3a).
여기서, 상기 기판(100)은 사파이어(Al2O3) 또는 실리콘 카바이드(SiC) 등을 사용한다. 특히, 사파이어 기판이 대표적으로 사용되는데, 이는 상기 기판(100) 위에 성장되는 질화물 반도체 물질의 결정 구조와 동일하면서 격자 정합을 이루는 상업적인 기판이 존재하지 않기 때문이다.
상기 기판(100) 상부에 형성되는 n형 질화물 반도체층(110)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 n-도핑된 반도체 물질로 이루어질 수 있으며, 특히 GaN가 널리 사용된다.
상기 n형 질화물 반도체층(110) 상부에 형성되는 활성층(120)은 양자 우물(Quantum Well) 구조를 가지며, GaN 또는 InGaN으로 이루어질 수 있다.
상기 활성층(120) 상부에 형성되는 p형 질화물 반도체층(130)은 상기 n형 질화물 반도체층(110)과 마찬가지로, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 질화물 반도체 물질로 이루어지며, p-도핑된다.
상기 기판(100)과 상기 n형 질화물 반도체층(110) 사이에는 상기 기판(100)과 상기 n형 질화물 반도체층(110)과의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 버퍼층을 더 형성할 수 있으며, 상기 버퍼층은 저온 성장 GaN층 또는 AlN층으로 이루어진다.
여기서, 상기 n형 질화물 반도체층(110), 활성층(120) 및 p형 질화물 반도체층(130)은 MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 MBE(Molecular Beam Epitaxy)법 등과 같은 증착 공정을 사용하여 성장시키되, 특히 MOCVD법으로 성장시키는 것이 바람직하다.
다음으로, 상기 p형 질화물 반도체층(130) 상부에 도전성 지지막(140)을 형성한다(도 3b).
여기서, 상기 도전성 지지막(140)은 p-전극의 역할을 하게 되므로, 전기 전도도가 우수한 금속을 사용하는 것이 바람직하다.
또한, 발광 다이오드의 동작시 발생하는 열을 충분히 발산시킬 수 있어야 하므로 열전도도가 높은 금속을 사용하여야 하며, 도전성 지지막(140) 형성시 전체 웨이퍼에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위해서는 어느 정도의 기계적 강도를 갖추어야 한다.
즉, 스크라이빙(scribing) 및 브레이킹(breaking) 공정에 있어서, 구리(Cu)와 같이 전기 전도도는 우수하지만 기계적 강도가 별로 없는 금속을 도전성 지지막으로 사용하는 경우, 상기 구리(Cu)는 쉽게 변형을 일으키기 때문에 다이아몬드 팁(diamond tip) 등에 의한 스크라이빙 공정시 크랙(crack)이 형성되지 않고 소성 변형을 일으켜서 그 이후의 브레이킹 공정이 용이하지 않은 문제점이 있으므로, 상기 도전성 지지막(140)은 어느 정도의 기계적 강도를 가진 금속을 사용한다.
따라서, 상기 도전성 지지막(140)으로는 금(Au), 구리(Cu), 은(Ag) 및 알루미늄(Al) 등의 열전도도가 좋은 연금속과 상기 금속들과 결정 구조 및 결정 격자 상수가 유사하여 합금시 내부 응력 발생을 최소화할 수 있으면서 기계적 강도가 있는 니켈(Ni), 코발트(Co), 백금(Pt) 및 팔라듐(Pd) 등 경금속의 합금으로 형성하는 것이 바람직하다.
여기서, 상기 도전성 지지막(140)을 형성하기 전에, 상기 p형 질화물 반도체층(130) 상부에 오믹층 및 반사막을 더 형성할 수 있는데, 상기 반사막은 상기 활성층(120)으로부터 방출된 빛이 소자 내부에서 감쇄됨으로써 발광 다이오드의 광량이 감소하는 것을 방지하기 위한 것으로써, 상기 활성층(120)에서 발생하는 빛을 외부로 반사시킨다.
이때, 상기 반사막은 Ag, Al, Au, Ni, Ti 중에서 선택되는 어느 하나의 금속 또는 상기 금속 중에서 선택된 2 이상의 금속들의 합금으로 이루어진다.
상기 오믹층은 상기 p형 질화물 반도체층(130)과 오믹 접촉(Ohmic Contact)을 형성하기 위한 것으로서, 상기 오믹층은 ITO(Indium-Tin Oxide) 또는 니켈(Ni)/금(Au)의 금속 박막으로 이루어진다.
상기 오믹층을 니켈(Ni)/금(Au)의 금속 박막으로 형성하는 경우, 10-3~10-4Ωcm2 정도의 비접촉 저항을 갖는 오믹 접촉(Ohmic Contact)을 형성할 수 있다.
또한, 상기 오믹층을 니켈(Ni)/금(Au)의 금속 박막으로 형성하는 경우, 반사율이 높아 활성층(120)으로부터 방출되는 빛을 효과적으로 반사시킬 수 있으므로, 별도의 반사막(Reflector)을 형성하지 않아도 반사 효과를 얻을 수 있다는 장점이 있다.
이어서, 상기 n형 질화물 반도체층(110)으로부터 상기 기판(100)을 제거한다(도 3c). 여기서, 상기 기판(100)의 제거는 엑시머 레이저 등을 이용한 레이저 리 프트 오프(Laser Lift Off : LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
특히, 상기 기판(100)의 제거는 레이저 리프트 오프 방법으로 수행하는 것이 바람직하다. 즉, 상기 기판(100)에 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(100)과 상기 n형 질화물 반도체층(110)의 경계면에 열 에너지가 집중되어 상기 n형 질화물 반도체층(110)의 계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(100)의 분리가 일어난다.
상기 레이저 리프트 오프 공정을 수행한 후, 상기 n형 질화물 반도체층(110)의 거칠어진 표면을 ICP/RIE(Inductively Coupled Plasma/Reactive Ion Etching) 방식으로 연마하는 공정을 수행할 수 있다.
그 후, 상기 n형 질화물 반도체층(110) 하부에 실리콘 산화막(SiO2)(150)을 형성한다(도 3d).
상기 n형 질화물 반도체층(110) 하부에 실리콘 산화막(150)을 증착하는 경우, 상기 증착된 실리콘 산화막(150)의 표면은 나노 스케일(Nano Scale)의 표면 거칠기(Surface Roughness)를 가지게 된다.
즉, 상기 증착된 실리콘 산화막(150)의 표면은 음의 표면 곡률(Negative Surface Curvature)을 가지는 부분과 양의 표면 곡률(Positive Surface Curvature)을 가지는 부분으로 이루어지며, 이를 통해 물결(Corrugation) 모양의 패턴을 이루 게 된다.
여기서, 상기 실리콘 산화막(150)은 5 ~ 20 ㎚의 두께로 증착하는 것이 바람직하다.
다음으로, 표면이 물결 모양의 패턴을 이루는 상기 실리콘 산화막(150)을 건식 식각 방식으로 식각하여 상기 n형 질화물 반도체층(110)에 물결(Corrugation) 모양의 패턴을 형성한다(도 3e).
즉, 상기 실리콘 산화막(150)을 스퍼터링(Sputtering) 방식으로 식각하여 상기 실리콘 산화막(150)의 음의 표면 곡률을 가지는 부분을 완전히 제거하면, 양의 표면 곡률을 가지는 부분은 상기 n형 질화물 반도체층(110) 하부에 섬(Island) 모양으로 남게 된다.
그리고, 상기 n형 질화물 반도체층(110) 하부에 섬(Island) 모양으로 남아 있는 실리콘 산화막(150)을 마스크로 하여 상기 n형 질화물 반도체층(110)을 식각하면, 상기 n형 질화물 반도체층(110) 표면에 물결(Corrugation) 모양의 패턴이 형성되게 된다. 이에 대한 보다 자세한 설명은 후술하기로 한다.
이어서, 상기 n형 질화물 반도체층(110) 하부에 n-전극(160)을 형성한다(도 3f). 여기서, 상기 n-전극(160)은 크롬(Cr), 니켈(Ni), 금(Au) 중에서 선택된 어느 하나의 금속으로 이루어진다.
이와 같이, 상기 n형 질화물 반도체층(110) 표면에 물결(Corrugation) 모양의 패턴을 형성하게 되면, 상기 활성층(120)에서 발생한 빛이 상기 n형 질화물 반도체층(110) 표면에 도달하였을 때, 빛이 소자 내부로 전반사되어 소모되는 확률이 줄어들게 되어 발광 다이오드의 광 적출 효율을 향상시킬 수 있다.
즉, 상기 활성층(120)에서 발생하여 상기 n형 질화물 반도체층(110) 표면에 입사되는 빛이 상기 n형 질화물 반도체층(110)의 굴절율과 대기의 굴절율에 의해 정해지는 임계각보다 큰 각을 가지고 입사하게 되면 전반사가 일어나게 되는데, 본 발명은 n형 질화물 반도체층(110) 표면에 물결(Corrugation) 모양의 패턴을 형성하여 임계각을 높여 주었기 때문에 소자 내부로 전반사되는 빛이 줄어들게 된다.
또한, 사진 식각 공정을 사용하지 않고도 상기 n형 질화물 반도체층(110) 표면에 물결(Corrugation) 모양의 패턴을 형성할 수 있으며, 나노 스케일(Nano Scale)의 패턴을 형성할 수 있으므로 제조 공정을 단순화 할 수 있고, 소자의 광 적출 효율을 더 향상시킬 수 있게 된다.
도 4a 내지 도 4c는 질화물 반도체층 표면에 물결(Corrugation) 모양의 패턴을 형성하는 과정을 나타낸 도면이다. 이에 도시된 바와 같이, 먼저 질화물 반도체층(200) 상에 실리콘 산화막(250)을 증착한다(도 4a).
여기서, 상기 증착된 실리콘 산화막(250)의 표면을 나노 스케일(Nano Scale)의 단위에서 살펴보면, 상기 증착된 실리콘 산화막(250)의 표면은 음의 표면 곡률을 가지는 부분(253)과 양의 표면 곡률을 가지는 부분(256)으로 이루어져 물결(Corrugation) 모양의 패턴을 이루게 된다.
즉, 상기 질화물 반도체층(200) 상에 실리콘 산화막(250)이 증착될 때, 이온들이 모든 곳에서 동일한 두께를 가지고 증착되어 평평한 상태를 이루는 것은 아니므로 도 4a에 도시된 바와 같이 증착된 실리콘 산화막(250)의 표면은 일정한 굴곡 을 가지게 된다.
여기서, 상기 실리콘 산화막(250)은 5 ~ 20㎚의 두께를 가지고 형성된다.
다음으로, 스퍼터링(Sputtering) 방법을 이용하여 상기 실리콘 산화막(250)을 식각한다(도 4b).
이때, 상기 실리콘 산화막 표면의 음의 표면 곡률을 가지는 부분(253)이 양의 표면 곡률(256)을 가지는 부분보다 더 빨리 식각되어 없어지게 되는데, 그 결과 양의 표면 곡률을 가지는 부분(256)은 도 4b에서 보는 바와 같이, 섬(Island)(259) 모양의 형태로 남아 있게 된다.
여기서, 스퍼터링 이온(Sputtering Ion)으로는 아르곤(Ar)과 같은 불활성 이온을 사용하는데, 불활성 이온은 화학적 반응을 일으키지 않고 단지 높은 속도로 실리콘 산화막과 충돌하여 물리적으로 탈착시키는 기능을 한다.
상기 질화물 반도체(200)층 상에 실리콘 산화막으로 이루어지는 나노 스케일의 섬(Island)(259) 모양의 패턴을 형성함에 있어서는, 스퍼터링 파라미터(Sputtering Parameters) 예를 들면, 압력, 온도, 파워, 시간 등을 엄격히 제어하는 것이 중요하다.
그 후, 상기 섬(Island)(259) 모양의 패턴을 마스크로 하여 상기 질화물 반도체층(200)을 식각함으로써, 상기 질화물 반도체층(200)에 나노 스케일의 물결(Corrugation) 모양의 패턴을 형성한다(도 4c).
여기서, 상기 질화물 반도체층(200)의 식각은 RIE(Reactive Ion Etch) 방법을 이용하여 식각하는 것이 바람직하다.
이때, 선택비(Selectivity)를 조절하여 식각되는 깊이를 조정할 수 있는데, 상기 실리콘 산화막의 경우 높은 선택비를 가지고 있으므로 얇은 실리콘 산화막 마스크를 이용하여 보다 깊은 두께로 식각하는 것이 가능하게 된다.
도 5a 내지 도 5c는 본 발명의 수직형 발광 다이오드의 제조방법의 다른 실시예를 나타낸 단면도이다. 먼저, 기판(미도시) 상에 n형 질화물 반도체층(310), 활성층(320), p형 질화물 반도체층(330), 도전성 지지막(340)을 순차적으로 형성하고, 상기 n형 질화물 반도체층(310)으로부터 상기 기판(미도시)을 제거한 후, 상기 n형 질화물 반도체층(310) 하부에 n-전극(350)을 형성한다(도 5a).
다음으로, 상기 n-전극(350)이 형성되지 않은 상기 n형 질화물 반도체층(310) 하부와 상기 n-전극(350) 하부에 실리콘 산화막(360)을 형성한다(도 5b).
그 후, 상기 실리콘 산화막(360)을 건식 식각 방식으로 식각하여 상기 n형 질화물 반도체층(310)에 물결(Corrugation) 모양의 패턴을 형성한다(도 5c).
즉, 상기 실리콘 산화막(360)을 스퍼터링 방법으로 식각하여 상기 n형 질화물 반도체층(310) 하부에 섬(Island) 모양의 패턴을 형성한 후, 상기 섬(Island) 모양의 패턴을 마스크로 하여 상기 n형 질화물 반도체층(310)을 RIE 방법으로 식각함으로써, 상기 n형 질화물 반도체층(310)에 물결(Corrugation) 모양의 패턴을 형성한다.
여기서, 상기 n형 질화물 반도체층(310)을 RIE 방법으로 식각하는 경우, 상 기 n-전극(350)은 금속으로 이루어져 반응성 식각 이온(Reactive Etch Ion)에 반응하지 않으므로 큰 영향을 받지 않는다.
도 3a 내지 도 3f에서 나타낸 본 발명의 실시예는, n형 질화물 반도체층에 물결 모양의 패턴을 형성한 후, 상기 n형 질화물 반도체층 하부에 n-전극을 형성하였지만, 도 5a 내지 도 5c에서 나타낸 본 발명의 다른 실시예는, n형 질화물 반도체층 하부에 n-전극을 형성한 후, 상기 n형 질화물 반도체층에 물결 모양의 패턴을 형성한 것이다.
한편, 상기에서는 본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
본 발명에 의하면, n형 질화물 반도체층의 표면에 나노 스케일의 물결(Corrugation) 모양의 패턴을 형성하여 상기 표면의 임계각을 높임으로써, 활성층에서 발생한 광이 상기 n형 질화물 반도체층의 표면에서 전반사되는 확률을 줄여 주어 발광 다이오드의 광 적출 효율을 향상시키는 효과가 있다.
또한, 사진 식각 공정을 사용하지 않고도 상기 n형 질화물 반도체층 표면에 물결(Corrugation) 모양의 패턴을 형성함으로써 제조 공정을 단순화 할 수 있으며, 상기 n형 질화물 반도체층 표면에 나노 스케일(Nano Scale)의 패턴을 형성함으로 써, 소자의 광 적출 효율의 향상을 증진시키는 효과가 있다.

Claims (9)

  1. 기판 상에 n형 질화물 반도체층, 활성층, p형 질화물 반도체층, 도전성 지지막을 순차적으로 형성하는 단계;
    상기 기판을 n형 질화물 반도체층으로부터 분리시키는 단계;
    상기 n형 질화물 반도체층 하부에 표면이 음의 표면 곡률(Negative Surface Curvature)을 가지는 부분과 양의 표면 곡률(Positive Surface Curvature)을 가지는 부분으로 이루어지는 실리콘 산화막을 형성하는 단계;
    상기 실리콘 산화막의 음의 표면 곡률을 가지는 부분이 완전히 제거될 때 까지 상기 실리콘 산화막을 식각하여 상기 n형 질화물 반도체층 하부에 상기 양의 표면 곡률을 가지는 부분으로 이루어지는 섬(Island) 모양의 패턴을 형성하는 단계;
    상기 섬(Island) 모양의 패턴을 식각 마스크로 하여 상기 n형 질화물 반도체층을 식각함으로써, 상기 n형 질화물 반도체층에 물결(Corrugation) 모양의 패턴을 형성하는 단계; 및
    상기 n형 질화물 반도체층 하부에 n-전극을 형성하는 단계를 포함하여 이루어지는 수직형 발광 다이오드의 제조방법.
  2. 기판 상에 n형 질화물 반도체층, 활성층, p형 질화물 반도체층, 도전성 지지막을 순차적으로 형성하는 단계;
    상기 기판을 n형 질화물 반도체층으로부터 분리시키는 단계;
    상기 n형 질화물 반도체층 하부에 n-전극을 형성하는 단계;
    상기 n-전극이 형성되지 않은 상기 n형 질화물 반도체층 하부와 상기 n-전극 하부에 표면이 음의 표면 곡률(Negative Surface Curvature)을 가지는 부분과 양의 표면 곡률(Positive Surface Curvature)을 가지는 부분으로 이루어지는 실리콘 산화막을 형성하는 단계;
    상기 실리콘 산화막의 음의 표면 곡률을 가지는 부분이 완전히 제거될 때 까지 상기 실리콘 산화막을 식각하여 상기 n형 질화물 반도체층 하부에 상기 양의 표면 곡률을 가지는 부분으로 이루어지는 섬(Island) 모양의 패턴을 형성하는 단계; 및
    상기 섬(Island) 모양의 패턴을 식각 마스크로 하여 상기 n형 질화물 반도체층을 식각함으로써, 상기 n-전극이 형성되지 않은 상기 n형 질화물 반도체층에 물결(Corrugation) 모양의 패턴을 형성하는 단계를 포함하여 이루어지는 수직형 발광 다이오드의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 p형 질화물 반도체층과 상기 도전성 지지막 사이에 오믹층과 반사막을 더 포함하는 것을 특징으로 하는 수직형 발광 다이오드의 제조방법.
  4. 제3항에 있어서, 상기 오믹층은 ITO(Indium-Tin Oxide) 또는 니켈(Ni)/금(Au)의 금속 박막으로 이루어지는 것을 특징으로 하는 수직형 발광 다이오드의 제 조방법.
  5. 제3항에 있어서, 상기 반사막은 Ag, Al, Au, Ni, Ti 중에서 선택되는 어느 하나의 금속 또는 상기 금속 중에서 선택된 2 이상의 금속들의 합금으로 이루어지는 것을 특징으로 하는 수직형 발광 다이오드의 제조방법.
  6. 제1항 또는 제2항에 있어서, 상기 실리콘 산화막은 5 ~ 20㎚의 두께로 형성하는 것을 특징으로 하는 수직형 발광 다이오드의 제조방법.
  7. 제1항 또는 제2항에 있어서, 상기 실리콘 산화막의 식각은 스퍼터링(Sputtering) 방법을 이용하는 것을 특징으로 하는 수직형 발광 다이오드의 제조방법.
  8. 제1항 또는 제2항에 있어서, 상기 n형 질화물 반도체층의 식각은 RIE(Reactive Ion Etch) 방법을 이용하는 것을 특징으로 하는 수직형 발광 다이오드의 제조방법.
  9. 삭제
KR1020050089973A 2005-09-27 2005-09-27 수직형 발광 다이오드의 제조방법 KR100691123B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050089973A KR100691123B1 (ko) 2005-09-27 2005-09-27 수직형 발광 다이오드의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050089973A KR100691123B1 (ko) 2005-09-27 2005-09-27 수직형 발광 다이오드의 제조방법

Publications (1)

Publication Number Publication Date
KR100691123B1 true KR100691123B1 (ko) 2007-03-09

Family

ID=38102710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050089973A KR100691123B1 (ko) 2005-09-27 2005-09-27 수직형 발광 다이오드의 제조방법

Country Status (1)

Country Link
KR (1) KR100691123B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604500B2 (en) 2010-03-17 2013-12-10 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
KR101791175B1 (ko) * 2011-06-30 2017-10-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050070459A (ko) * 2003-12-30 2005-07-07 주식회사 이츠웰 수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법
KR20050075947A (ko) * 2004-01-19 2005-07-26 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20050079279A (ko) * 2004-02-05 2005-08-10 엘지전자 주식회사 발광 다이오드
KR20050089120A (ko) * 2004-03-03 2005-09-07 주식회사 이츠웰 발광 다이오드 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050070459A (ko) * 2003-12-30 2005-07-07 주식회사 이츠웰 수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법
KR20050075947A (ko) * 2004-01-19 2005-07-26 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20050079279A (ko) * 2004-02-05 2005-08-10 엘지전자 주식회사 발광 다이오드
KR20050089120A (ko) * 2004-03-03 2005-09-07 주식회사 이츠웰 발광 다이오드 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604500B2 (en) 2010-03-17 2013-12-10 Lg Innotek Co., Ltd. Light emitting device and light emitting device package
KR101791175B1 (ko) * 2011-06-30 2017-10-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지

Similar Documents

Publication Publication Date Title
US7732822B2 (en) Light emitting device and method of manufacturing the same
KR100844722B1 (ko) 나노콘 성장방법 및 이를 이용한 발광 다이오드의제조방법
CN101276863B (zh) 发光二极管及其制造方法
US7521329B2 (en) Semiconductor light emitting diode having textured structure and method of manufacturing the same
US8791480B2 (en) Light emitting device and manufacturing method thereof
KR100682255B1 (ko) 수직형 발광 다이오드의 제조방법
JP2010245542A (ja) 発光ダイオード
JP2008547210A (ja) 光電子応用のための（Ａｌ，Ｇａ，Ｉｎ）ＮとＺｎＯの直接ウェーハ・ボンディング構造とその作製方法
KR20080015922A (ko) 질화갈륨계 화합물 반도체 발광소자
JP2008140918A (ja) 発光素子の製造方法
US20100207147A1 (en) Semiconductor light emitting device and method of manufacturing the same
CN110098295B (zh) 一种具有导电DBR的GaN基LED的制备方法
KR20070028095A (ko) 저저항 발광 다이오드
KR100663016B1 (ko) 수직형 발광 다이오드 및 그 제조방법
CN101488539A (zh) 发光元件
KR100721158B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100691123B1 (ko) 수직형 발광 다이오드의 제조방법
KR101132885B1 (ko) 질화물계 발광 다이오드 및 그 제조방법
KR100652346B1 (ko) 발광 다이오드 및 그 제조방법
KR20100044403A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100900644B1 (ko) 미세패턴 형성방법 및 이를 이용한 반도체 발광소자제조방법
KR100622819B1 (ko) 패턴된 기판의 제조방법 및 그 기판을 이용한 발광다이오드의 제조방법
KR101131349B1 (ko) 질화물 발광 다이오드
JP2013122943A (ja) 半導体素子とその製造方法
KR20060032167A (ko) 질화갈륨계 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151216

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee