KR100691017B1 - A local input-output line precharge controlling circuit for semiconductor memory and the control method thereof - Google Patents

A local input-output line precharge controlling circuit for semiconductor memory and the control method thereof Download PDF

Info

Publication number
KR100691017B1
KR100691017B1 KR1020060029190A KR20060029190A KR100691017B1 KR 100691017 B1 KR100691017 B1 KR 100691017B1 KR 1020060029190 A KR1020060029190 A KR 1020060029190A KR 20060029190 A KR20060029190 A KR 20060029190A KR 100691017 B1 KR100691017 B1 KR 100691017B1
Authority
KR
South Korea
Prior art keywords
precharge
local input
unit
signal
output line
Prior art date
Application number
KR1020060029190A
Other languages
Korean (ko)
Inventor
김택승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060029190A priority Critical patent/KR100691017B1/en
Application granted granted Critical
Publication of KR100691017B1 publication Critical patent/KR100691017B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

A method and a circuit for controlling precharging of a local I/O line of a semiconductor memory device are provided to improve a data writing time and prevent the decrease of a voltage level by using both an external voltage source and a cell voltage source as an operation voltage source. A circuit for controlling precharging of a local I/O line of a semiconductor memory device includes a first precharge unit(50), a second precharge unit(60), and a precharge control unit(70). The circuit controls equalizing and precharging of a local I/O line pair. The first precharge unit is arranged between the local I/O lines and precharges the local I/O line by using a first voltage source during a predetermined time in a precharge period. The second precharge unit is arranged between the local I/O lines and performs equalizing and precharging of the local I/O lines by using a second voltage source during the precharge period. The precharge control unit generates precharge driving signals for driving the first and second precharge units.

Description

반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로 및 그 제어방법{A local input-output line precharge controlling circuit for semiconductor memory and the control method thereof}Technical Field [0001] The present invention relates to a local input / output line precharge control circuit for a semiconductor memory device and a control method therefor,

도 1은 종래의 반도체 메모리 장치용 로컬입출력라인의 프리차지 제어회로도.1 is a circuit diagram showing a precharge control of a local input / output line for a conventional semiconductor memory device.

도 2는 본 발명의 실시예에 따른 반도체 메모리 장치용 로컬입출력라인의 프리차지 제어회로도.2 is a circuit diagram of a precharge control circuit of a local input / output line for a semiconductor memory device according to an embodiment of the present invention;

도 3은 도 2에 관련된 동작 타이밍도.3 is an operation timing diagram related to Fig.

본 발명은 반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로에 관한 것으로, 더욱 상세하게는 외부전원(VDD)과 셀전원(Vcell)을 로컬입출력라인(Local Input-Output Line: LIO, LIOB)의 이퀄라이즈(Equalize) 및 프리차지(Precharge) 동작전원으로 사용함으로써 프리차지 시간을 단축시킴과 동시에 셀전원(Vcell)의 전압강하를 개선하여 메모리 셀에 데이터가 쓰여지는 속도 및 셀전원(Vcell) 레벨의 열화를 개선하는 반도체 메모리 장치용 로컬입출력라인의 프리차지 제어회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a local input / output line precharge control circuit for a semiconductor memory device, and more particularly to a local input / output line precharge control circuit for a semiconductor memory device, Equalize and precharge operations are used to shorten the precharge time and improve the voltage drop of the cell power source (Vcell) so that the speed of writing data to the memory cell and the level of the cell power (Vcell) level To a precharge control circuit of a local input / output line for a semiconductor memory device which improves deterioration.

일반적으로 동기식 DRAM 등의 반도체 메모리 장치는 집적도를 향상시키며 고속의 동작을 구현하기 위해 공유 감지증폭기(Shared Sense Amplifier)를 구비하며, 많은 데이터를 동시에 액세스하기 위하여 로컬(Local)입출력라인 쌍과 글로벌(Global)입출력라인 쌍으로 구성되는 계층적 입출력라인 구조를 갖는다. 이러한 입출력라인의 동작 속도는 메모리 셀의 데이터 액세스 속도와 관련된 중요한 기술 중 의 하나이다. 이와 관련하여 메모리 셀의 데이터 액세스를 빠르게 하기 위해 입출력라인을 데이터 액세스 이전에 미리 소정의 전압레벨(1/2Vcell)로 프리차지시키는 것은 일반적으로 잘 알려진 기술이다.In general, semiconductor memory devices such as synchronous DRAMs have a shared sense amplifier for improving the integration and realizing high-speed operation. In order to simultaneously access a large amount of data, a local I / O line pair and a global Global input / output line pairs. The operating speed of the input / output line is one of important techniques related to the data access speed of the memory cell. In this regard, it is generally well known to pre-charge the input / output line to a predetermined voltage level (1 / 2Vcell) before data access to speed up the data access of the memory cell.

도 1은 종래의 반도체 메모리 장치용 로컬입출력라인의 프리차지 회로도이다. 1 is a precharge circuit diagram of a conventional local input / output line for a semiconductor memory device.

도 1을 참조하면, 로컬입출력라인(LIO, LIOB)은 비트라인(BL, BLB)(미도시)과 글로벌입출력라인(GIO, GIOB)(미도시) 사이에 연결된 라인으로, 라이트 명령 인가시 로컬입출력라인 구동부(10)에 의해 셀전압(Vcell)과 접지전압(Vss)으로 디벨럽(develop)된다. 리드 명령 인가시에는 비트라인과 로컬입출력라인의 전하공유(Charge Sharing) 특성상, 로컬입출력라인의 디벨럽(develop)량이 라이트 명령 인가시보다 적게 된다. 그리고, 리드 또는 라이트 동작이 완료되면 다음 리드 또는 라이트 동작을 위해, 일정 전압 레벨로 구동된 로컬입출력라인(LIO, LIOB)은 프리차지 컨트롤부(30)에서 생성되는 프리차지 구동신호(LIOPCB)에 응답하여 동작되는 프리차지부(20)에 의해 일정 레벨(1/2Vcell)로 이퀄라이즈 및 프리차지 된다. 1, the local input / output lines LIO and LIOB are connected between the bit lines BL and BLB (not shown) and the global input / output lines GIO and GIOB (not shown) And is developed to the cell voltage (Vcell) and the ground voltage (Vss) by the input / output line driver (10). When the read command is applied, the charge amount of the local input / output line is smaller than that of the write command due to the charge sharing characteristics of the bit line and the local input / output line. When the read or write operation is completed, the local input / output lines LIO and LIOB driven at a predetermined voltage level for the next read or write operation are supplied to the precharge driving signal LIOPCB generated by the precharge control unit 30 And is pre-charged and equalized to a constant level (1 / 2Vcell) by the precharge section 20 operated in response.

보다 상세히 그 구성 및 동작을 살펴보면, 로컬입출력라인 구동부(10)는 각각의 로컬 입출력라인(LIO, LIOB)에 셀전원(Vcell)과 접지전원(Vss)사이에 직렬로 연결된 PMOS 트랜지스터(P1, P2)와 NMOS 트랜지스터(N1, N2)로 구성된다. 로컬입출력라인 구동부(10)는 라이트 동작 명령에 상응하여 각각의 로컬입출력라인(LIO, LIOB)을 상반된 로직 레벨(Vcell, Vss)로 디벨롭시킨다. The local input / output line driver 10 includes PMOS transistors P1 and P2 connected in series between a cell power source Vcell and a ground power source Vss to the local input / output lines LIO and LIOB, respectively, And NMOS transistors N1 and N2. The local input / output line driver 10 develops each of the local input / output lines LIO and LIOB to the opposite logic levels (Vcell, Vss) corresponding to the write operation command.

즉, 전압 TIN1H와 TIN1L이 로우(Low)이고, 전압 BIN2H와 BIN2L이 하이(High)이면 트랜지스터 P1과 N2가 턴온되어 정로컬입출력라인(LIO)은 셀전원(Vcell) 레벨로 디벨롭되고, 부로컬입출력라인(LIOB)은 접지전압(Vss) 레벨로 디벨롭된다. 반대로, 전압 TIN1H와 TIN1L이 하이(High)고 전압 BIN2H와 BIN2L이 로우(Low)이면 트랜지스터 N1과 P2가 턴온되어 부로컬입출력라인(LIOB)이 셀전원(Vcell) 레벨로 디벨롭되고, 정로컬입출력라인(LIO)이 접지전압(Vss) 레벨로 디벨롭된다.That is, when the voltages TIN1H and TIN1L are low and the voltages BIN2H and BIN2L are high, the transistors P1 and N2 are turned on so that the positive local input / output line LIO is developed to the cell power source (Vcell) level, The local input / output line LIOB is developed to the ground voltage Vss level. Conversely, when the voltages TIN1H and TIN1L are high and the high voltages BIN2H and BIN2L are low, the transistors N1 and P2 are turned on, the secondary local input / output line LIOB is developed to the cell power source (Vcell) level, The input / output line LIO is developed to the ground voltage Vss level.

프리차지부(20)는 로컬 입출력라인(LIO, LIOB)을 일정한 전압(1/2Vcell)으로 만들어주는 3개의 PMOS 트랜지스터로 구성된다. 이 중에서, 트랜지스터 P3은 플로팅 상태인 셀전압(Vcell)과 접지전압(Vss)이 인가된 로컬입출력라인(LIO, LIOB)을 등전위 상태로 만들어주는 이퀄라이저(equalizer)로 동작하며, 트랜지스터 P4 및 P5는 로컬입출력라인(LIO, LIOB) 사이에 직렬로 연결되어 로컬입출력라인(LIO, LIOB)을 일정 전압(1/2Vcell)으로 프리차지한다. 여기서, 트랜지스터(P3 내지 P5)의 게이트는 프리차지 컨트롤부(30)의 프리차지 구동신호(LIOPCB)와 연결되고 로컬입출력라인(LIO, LIOB)으로 프리차지를 위하여 공급되는 전원은 셀전원(1/2Vcell)이다.The precharge section 20 is composed of three PMOS transistors that make the local input / output lines LIO and LIOB a constant voltage (1 / 2Vcell). The transistor P3 operates as an equalizer that turns the cell voltage Vcell in a floating state and the local input / output lines LIO and LIOB applied with a ground voltage Vss to an equipotential state. The transistors P4 and P5 operate as an equalizer And are connected in series between the local input / output lines LIO and LIOB to precharge the local input / output lines LIO and LIOB at a constant voltage (1 / 2Vcell). The gates of the transistors P3 to P5 are connected to the precharge driving signal LIOPCB of the precharge control unit 30 and the power supplied to the local input / output lines LIO and LIOB for precharging is supplied to the cell power source 1 / 2Vcell).

프리차지 컨트롤부(30)는 프리차지 구간 동안 하이(High) 레벨을 갖는 프리차지 신호(Local Input Output Precharge Command : 이하 'LIOPC'이라 함)를 입력받아 이를 반전시키는 인버터(INV1)를 구비하고 프리차지부(20)를 구동하는 프리차지 구동신호(LIOPCB)를 생성한다. The precharge control unit 30 includes an inverter INV1 for receiving a precharge signal having a high level during a precharge period and inverting the precharge signal, And generates a pre-charge driving signal LIOPCB for driving the storage section 20. [

그러나, 이와 같은 종래의 로컬입출력라인(LIO, LIOB) 프리차지 제어회로는 프리차지 동작전원으로 셀전원(Vcell)을 사용함으로써 셀전원(Vcell)의 전류 소모가 증가하여 셀전원(Vcell)의 전압 강하로 인해 메모리 셀에 데이터가 쓰여지는 속도 및 전압 레벨의 열화가 발생하는 문제점이 있다.However, since the conventional local input / output line (LIO, LIOB) precharge control circuit uses the cell power source (Vcell) as the precharge operation power source, the current consumption of the cell power source (Vcell) There is a problem that the speed at which data is written to the memory cell and the deterioration of the voltage level occur due to the drop.

따라서, 본 발명의 목적은, 반도체 메모리 장치용 로컬입출력라인을 프리차지시키는 동작전압으로 외부전원(VDD)과 셀전원(Vcell)을 함께 사용하여 셀전원(Vcell)의 전압 강하를 줄임으로써 메모리 셀에 데이터가 쓰여지는 속도 및 전압 레벨의 열화를 개선하는 반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로를 제공하는 데 있다.It is therefore an object of the present invention to reduce the voltage drop of the cell power source (Vcell) by using the external power supply (VDD) and the cell power source (Vcell) together as an operating voltage for precharging the local input / output line for the semiconductor memory device, And a local input / output line precharge control circuit for a semiconductor memory device which improves deterioration of the speed and voltage level at which data is written in the semiconductor memory device.

상기한 바와 같은 목적을 달성하기 위한, 본 발명의 로컬입출력라인 쌍의 이퀄라이징과 프리차지를 제어하는 반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로는, 로컬입출력라인 쌍 사이에 구성되어 프리차지 구간의 초기 일정 시간 동안 제 1 전원에 의한 프리차지를 수행하는 제 1 프리차지부와, 로컬입출력라인 쌍 사이에 구성되어 프리차지 구간 동안 이들간의 이퀄라이징 및 제 2 전원에 의한 프리차지를 수행하는 제 2 프리차지부, 및 제 1 및 제 2 프리차지부를 각각 구동하기 위한 프로차지 구동신호들을 발생하는 프리차지 컨트롤부를 포함하여 구성된다.In order to achieve the above object, a local input / output line precharge control circuit for a semiconductor memory device for controlling equalizing and precharging of a local input / output line pair of the present invention is constituted between a pair of local input / output lines, A first precharge section for precharging by a first power source during an initial predetermined period of time; a first precharge section for precharging by a first power source during a predefined period of time; And a precharge control unit for generating the precharge driving signals for driving the first and second precharge units, respectively.

여기서, 제 1 프리차지부는 로컬입출력라인 사이에 직렬로 연결된 복수의 NMOS 트랜지스터를 구비하고, 프리차지 컨트롤부의 구동신호에 응답하여 로컬입출력라인으로 제 2 전원보다 높은 전압을 갖는 제 1 전원을 공급한다. 이때 제 1 전원으로 셀전원이 공급된다.Here, the first precharge unit includes a plurality of NMOS transistors connected in series between the local input / output lines, and supplies a first power having a voltage higher than that of the second power source to the local input / output line in response to the drive signal of the precharge control unit . At this time, the cell power is supplied to the first power source.

그리고, 프리차지 컨트롤부는 제 1 프리차지부의 프리차지와 제 2 프리차지부의 프리차지는 동시, 또는 제 1 프리차지부의 프리차지가 제 2 프리차지부의 프리차지 보다 빠르게 시작되게 제어한다.The precharge control unit controls the precharge of the first precharge unit and the precharge of the second precharge unit simultaneously or the precharge of the first precharge unit to start faster than the precharge of the second precharge unit.

제 1 프리차지부의 트랜지스터의 구동 능력은 제 2 프리차지부의 트랜지스터의 구동 능력보다 크게 설정된다.The driving capability of the transistor of the first precharge section is set to be larger than that of the transistor of the second precharge section.

여기서, 프리차지 컨트롤부는 프리차지 신호를 입력받아 반전시시켜 제 2 프리차지부를 구동시키는 프리차지 구동신호를 생성하는 제 1 인버터와, 제 1 인버터의 출력을 소정시간 지연시키는 지연부와, 지연부의 출력을 다시 반전시키는 제 2 인버터, 및 제 2 인버터의 출력 신호와 지연부의 출력 신호를 논리곱하여 제 1 프리차지부를 구동시키는 프리차지 구동신호를 생성하는 앤드게이트를 포함하여 구성된다. Here, the precharge control unit includes a first inverter for receiving a precharge signal and inverting the precharge signal to generate a precharge driving signal for driving the second precharge unit, a delay unit for delaying the output of the first inverter for a predetermined time, A second inverter for inverting the output again, and an AND gate for generating a precharge driving signal for driving the first precharge unit by logically multiplying the output signal of the delay unit and the output signal of the second inverter.

본 발명의 반도체 메모리 장치용 로컬입출력라인 프리차지 제어방법은, 프리차지 신호가 인에이블되는 제 1 단계와, 프리차지 신호에 연동하여 제 1 프리차지 구동신호를 생성하는 제 2 단계와, 제 1 구동신호와 그의 지연신호를 이용하여 제 2 프리차지 구동신호를 생성하는 제 3 단계와, 제 1 구동신호로써 로컬입출력라인 쌍을 등전위로 이퀄라이징하고 셀전원으로 제 1 프리차지를 수행하는 제 4 단계와,제 2 구동신호로써 로컬입출력라인 쌍을 외부전원으로 제 2 프리차지를 수행하는 제 5 단계를 포함한다. A local input / output line precharge control method for a semiconductor memory device of the present invention includes a first step of enabling a precharge signal, a second step of generating a first precharge drive signal in conjunction with a precharge signal, A third step of generating a second precharge driving signal by using a driving signal and a delayed signal thereof, a fourth step of equalizing the local input / output line pair to an equal potential as a first driving signal, And a fifth step of performing a second precharge with a local input / output line pair as an external power supply as a second driving signal.

여기서, 제 2 프리차지는 제 1 프리차지 보다 최소한 같거나 이전에 시작되며, 제 2 프리차지는 제 1 프리차지의 초기 일정구간에 같이 수행된다. Here, the second precharge is started at least equal to or earlier than the first precharge, and the second precharge is performed in the initial predetermined period of the first precharge.

그리고, 제 2 프리차지는 제 1 프리차지 보다 높은 전압으로 로컬입출력라인을 프리차지시킨다.The second precharging precharges the local input / output line with a higher voltage than the first precharge.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 반도체 메모리 장치용 로컬입출력라인의 프리차지 제어회로도이고 도 3은 도 2와 관련된 동작 타이밍도이다.FIG. 2 is a precharge control circuit diagram of a local input / output line for a semiconductor memory device according to an embodiment of the present invention, and FIG. 3 is an operation timing diagram related to FIG.

본 발명의 로컬 출력라인(LIO, LIOB)의 프리차지 제어회로는, 라이트 동작시, 로컬입출력라인(LIO, LIOB)을 상반된 로직 레벨(Vcell, Vss)로 디벨롭시키는 로컬입출력라인 구동부(40)에 의해 디벨롭된 로컬입출력라인(LIO, LIOB)을 일정한 전압레벨(1/2Vcell)로 이퀄라이즈 및 프리차지시키는 제 1 및 제 2 프리차지부(50, 60)와, 제 1 및 제 2 프리차지부(50, 60)를 구동하기 위한 프리차지 구동신호(LIOPCB, LIOPCP)를 발생하는 프리차지 컨트롤부(70)를 구비한다.The precharge control circuit of the local output lines LIO and LIOB of the present invention includes a local input / output line driver 40 for developing the local input / output lines LIO and LIOB to the opposite logic levels (Vcell and Vss) First and second precharge sections (50, 60) for equalizing and precharging the local input / output lines (LIO, LIOB) developed by the first precharge section to a constant voltage level (1 / 2Vcell) And a precharge control unit (70) for generating precharge driving signals (LIOPCB and LIOPCP) for driving the storage units (50, 60).

로컬입출력라인 구동부(40)는 도 1과 마찬가지로 각각의 로컬 입출력라인(LIO, LIOB)에 셀전원(Vcell)과 접지전압(Vss) 사이에 직렬로 연결된 PMOS 트랜 지스터(P6, P7)와 NMOS 트랜지스터(N6, N7)로 구성된다. 로컬입출력라인 구동부(40)는 라이트 동작 명령에 상응하여 각각의 로컬 입출력라인(LIO, LIOB)을 상반된 로직 레벨(Vcell, Vss)로 디벨롭시킨다. The local input / output line driver 40 includes PMOS transistors P6 and P7 connected in series between the cell power source (Vcell) and the ground voltage (Vss) to the respective local input / output lines LIO and LIOB, (N6, N7). The local input / output line driver 40 develops each of the local input / output lines LIO and LIOB to the opposite logic levels (Vcell, Vss) corresponding to the write operation command.

즉, 전압 TIN1H와 TIN1L이 로우(Low)이고, 전압 BIN2H와 BIN2L이 하이(High)이면 트랜지스터 P6과 N7가 턴온되어 정로컬입출력라인(LIO)은 셀전원(Vcell) 레벨로 디벨롭되고, 부로컬입출력라인(LIOB)은 접지전압(Vss) 레벨로 디벨롭된다. 반대로, 전압 TIN1H와 TIN1L이 하이(High)고 전압 BIN2H와 BIN2L이 로우(Low)면 트랜지스터 N6과 P7가 턴온되어 부로컬입출력라인(LIOB)이 셀전원(Vcell) 레벨로 디벨롭되고, 정로컬입출력라인(LIO)이 접지전압(Vss) 레벨로 디벨롭된다.That is, when the voltages TIN1H and TIN1L are low and the voltages BIN2H and BIN2L are high, the transistors P6 and N7 are turned on to develop the local input / output line LIO to the cell power source (Vcell) level, The local input / output line LIOB is developed to the ground voltage Vss level. Conversely, when the voltages TIN1H and TIN1L are high and the high voltages BIN2H and BIN2L are low, the transistors N6 and P7 are turned on so that the secondary local input / output line LIOB is developed to the cell power source (Vcell) level, The input / output line LIO is developed to the ground voltage Vss level.

제 1 프리차지부(50)는 로컬입출력라인(LIO, LIOB) 사이에 직렬로 연결된 NMOS 트랜지스터(N8, N9)를 구비한다. 트랜지스터(N8, N9) 사이의 노드는 반도체 메모리 외부에서 제공되는 외부전원(VDD)와 연결된다. 그리고 게이트는 프리차지 컨트롤부(70)에 연결되어 프리차지 구동신호(LIOPCP)를 제공받는다.The first precharge section 50 includes NMOS transistors N8 and N9 connected in series between the local input / output lines LIO and LIOB. A node between the transistors N8 and N9 is connected to an external power supply VDD provided outside the semiconductor memory. The gate is connected to the precharge control unit 70 and is supplied with the precharge driving signal LIOPCP.

제 2 프리차지부(60)는 도 1과 마찬가지로 로컬입출력라인(LIO, LIOB) 사이에 연결되어 3개의 PMOS 트랜지스터로 구성된다. 여기서, 트랜지스터 P8은 플로팅 상태인 셀전압(Vcell)과 접지전압(Vss)을 등전위 상태로 만들어주는 이퀄라이저(equalizer)로 동작하며, 트랜지스터 P9, 및 P10은 로컬입출력라인(LIO, LIOB) 사이에 직렬로 연결되어 로컬입출력라인(LIO, LIOB)을 프리차지시키기 위한 셀전원(1/2Vcell)과 연결된다. 그리고 각각 트랜지스터(P8 내지 P10)의 게이트는 프리차지 컨트롤부(70)에 연결되어 프리차지 구동신호(LIOPCB)를 제공받는다.The second precharge section 60 is composed of three PMOS transistors connected between the local input / output lines LIO and LIOB as in FIG. Here, the transistor P8 operates as an equalizer that makes the cell voltage Vcell and the ground voltage Vss in a floating state to an equipotential state. The transistors P9 and P10 operate in series between the local input / output lines LIO and LIOB. And is connected to a cell power source (1 / 2Vcell) for precharging the local input / output lines (LIO, LIOB). The gates of the transistors P8 to P10 are connected to the precharge control unit 70 and are supplied with the precharge driving signal LIOPCB.

프리차지 컨트롤부(70)는 프리차지 구간 동안 하이(High) 레벨을 갖는 프리차지 신호(LIOPC)를 입력받아 반전시키는 제1 인버터(INV2)와, 제1 인버터(INV2)에 의해 반전된 프리차지 구동신호(LIOPCB)를 소정시간 지연시키는 지연부(D1)와, 제1 인버터(INV2)에 의해 반전된 프리차지 구동신호(LIOPCB)를 다시 반전시키는 제2 인버터(INV3)와, 제 2 인버터(INV3)의 출력 신호와 지연부(D1)의 출력 신호를 입력받아 논리곱하여 프리차지 구동신호(LIOPCP)를 출력하는 앤드게이트(AND1)를 구비한다. 프리차지 컨트롤부(70)에서 생성된 프리차지 구동신호(LIOPCP)에 의해 제1 프리차지부(50)가 구동되고, 프리차지 구동신호(LIOPCB)에 의해 제 2 프리차지부(60)가 구동된다. The precharge control unit 70 includes a first inverter INV2 for receiving and inverting a precharge signal LIOPC having a high level during a precharge period and a second inverter INV2 for inverting the precharge signal LIOPC inverted by the first inverter INV2, A delay unit D1 for delaying the driving signal LIOPCB for a predetermined time, a second inverter INV3 for inverting the precharge driving signal LIOPCB inverted by the first inverter INV2 again, And an AND gate AND1 for receiving the output signal of the delay unit INV3 and the output signal of the delay unit D1 and performing a logical multiplication to output a precharge driving signal LIOPCP. The first precharge section 50 is driven by the precharge driving signal LIOPCP generated by the precharge control section 70 and the second precharge section 60 is driven by the precharge driving signal LIOPCB do.

이와 같이 구성된 본 발명의 로컬입출력라인(LIO, LIOB)의 프리차지 제어회로의 동작을 도 3의 타이밍도를 참조하여 살펴보면, 로컬입출력라인(LIO, LIOB) 구동부(40)에 의해 디벨롭된 로컬입출력라인(LIO, LIOB)을 프리차지시키기 위해 프리차지 신호 LIOPC가 하이(High)로 프리차지 컨트롤부(70)에 인가되면, 프리차지 컨트롤부(70)의 제 1 인버터(INV2)에 의해 프리차지 신호 LIOPC가 반전되어 프리차지 구동신호 LIOPCB는 로우(Low)가 되어 제 2 프리차지부(60)의 트랜지스터(P8)가 턴온되어 로컬입출력라인(LIO, LIOB)이 이퀄라이징되고, 트랜지스터(P9, P10)가 턴온되어 로컬입출력라인(LIO, LIOB)으로 셀전원(1/2Vcell)이 공급되어 프리차지된다. The operation of the precharge control circuit of the local input / output lines LIO and LIOB of the present invention having the above structure will be described with reference to the timing diagram of FIG. When the precharge signal LIOPC is applied to the precharge control unit 70 in order to precharge the input / output lines LIO and LIOB, the precharge control unit 70 precharges The charge signal LIOPC is inverted and the precharge driving signal LIOPCB becomes low so that the transistor P8 of the second precharge section 60 is turned on to equalize the local input / output lines LIO and LIOB, P10 are turned on, and the cell power source (1 / 2Vcell) is supplied to the local input / output lines (LIO, LIOB) and precharged.

이와 더불어, 앤드게이트(AND1)에서 출력되는 프리차지 구동신호 LIOPCP 또한 프리차지 구동신호 LIOPCB 가 지연부(D1)에서 지연되는 지연시간(Dt) 만큼 하이(High)가 되므로, 제 1 프리차지부(50)의 트랜지스터(N8, N9)가 턴온되어 로컬입 출력라인(LIO, LIOB)으로 외부전원(VDD)이 공급된다. 즉, 제 1 프리차지부(50)와 제 2 프리차지부(60)가 지연시간(Dt) 동안 함께 동작된다.In addition, since the pre-charge driving signal LIOPCP output from the AND gate AND1 also becomes high by the delay time Dt delayed by the delay unit D1, the pre-charge driving signal LIOPCP is also supplied to the first pre- 50 are turned on and the external power supply VDD is supplied to the local input / output lines LIO, LIOB. That is, the first precharge section 50 and the second precharge section 60 are operated together for the delay time Dt.

여기서, 제 2 프리차지부(60)의 트랜지스터(P9, P10) 보다 제 1 프리차지부(50)의 트랜지스터(N8, N9)의 구동 능력을 크게 하여 제 1 프리차지부(50)의 트랜지스터(N8, N9)의 스위칭 시간을 제 2 프리차지부(60)의 트랜지스터(P9,P10) 보다 빠르도록 설정하면, 프리차지 동작 초기에 전류 소모가 많은 구간에서 제 1 프리차지부(50)의 동작이 먼저 수행되어 외부전원(VDD)으로 로컬입출력라인(LIO, LIOB)을 프리차지시키고, 프리차지 동작이 어느 정도 진행된 이후 프리차지 구동신호 LIOPCP가 로우(Low)상태로 되면 제 1 프리차지부(50)는 오프되고 프리차지 구동신호 LIOPCB의 나머지 로우(Low) 구간에서 제 2 프리차지부(50)만 프리차지 동작을 하게 되어 최종적으로 로컬입출력라인(LIO, LIOB)은 일정 전압(1/2Vcell)으로 프리차지 된다. The driving capability of the transistors N8 and N9 of the first precharge section 50 is made greater than the transistors P9 and P10 of the second precharge section 60 so that the transistors of the first precharge section 50 N8 and N9 are set to be faster than the transistors P9 and P10 of the second precharge section 60, the operation of the first precharge section 50 in the section where the current consumption is large at the beginning of the precharge operation Is precharged to the external power supply VDD to precharge the local input / output lines LIO and LIOB. When the precharge driving signal LIOPCP becomes low after the precharge operation progresses to some extent, the first precharge section 50 are turned off and only the second precharge section 50 performs the precharging operation in the remaining low period of the precharge driving signal LIOPCB so that the local input / output lines LIO, LIOB finally reach the predetermined voltage ).

상기와 같이 본 발명은 로컬입출력라인을 프리차지시키기 위해 사용되는 동작전원으로 외부전원과 셀전원을 함께 사용함으로써 셀전원의 소모 전류 줄여 전압 강하를 개선함으로써 메모리 셀에 데이터가 쓰여지는 속도 및 전압 레벨의 열화를 개선하는 효과가 있다.As described above, according to the present invention, an external power source and a cell power source are used together as an operation power source for precharging a local input / output line, thereby reducing a consumption current of a cell power source and improving a voltage drop, There is an effect of improving the deterioration of the film.

Claims (11)

로컬입출력라인 쌍의 이퀄라이징과 프리차지를 제어하는 반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로에 있어서,A local input / output line precharge control circuit for a semiconductor memory device for controlling equalization and precharge of local input / output line pairs, 상기 로컬입출력라인 쌍 사이에 구성되어 프리차지 구간의 초기 일정 시간 동안 제 1 전원에 의한 프리차지를 수행하는 제 1 프리차지부;A first precharge section configured between the pair of local input / output lines for precharging by a first power source during an initial predetermined time of a precharge section; 상기 로컬입출력라인 쌍 사이에 구성되어 상기 프리차지 구간동안 이들간의 이퀄라이징 및 제 2 전원에 의한 프리차지를 수행하는 제 2 프리차지부; 및 A second precharging unit configured between the pair of local input / output lines for precharging by the equalization and the second power supply during the precharging period; And 상기 제1 및 제2 프리차지부를 각각 구동하기 위한 프로차지 구동신호들을 발생하는 프리차지 컨트롤부; A precharge control unit for generating procharging driving signals for driving the first and second precharge units, respectively; 를 포함하는 것을 특징으로 하는 반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로.And a local input / output line precharge control circuit for a semiconductor memory device. 제 1 항에 있어서, The method according to claim 1, 상기 제 1 프리차지부는 상기 로컬입출력라인 사이에 직렬로 연결된 복수의 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로.Wherein the first precharge unit comprises a plurality of NMOS transistors serially connected between the local input / output lines. 제 2 항에 있어서, 3. The method of claim 2, 상기 제 1 프리차지부는 상기 프리차지 컨트롤부의 구동신호에 응답하여 상 기 로컬입출력라인으로 상기 제 2 전원보다 높은 전압을 갖는 제 1 전원을 공급하는 것을 특징으로 하는 반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로.Wherein the first precharge unit supplies a first power having a voltage higher than that of the second power supply to a local input / output line in response to a drive signal of the precharge control unit. Control circuit. 제 1 항에 있어서,The method according to claim 1, 상기 제 2 전원으로 셀전원이 공급되는 것을 특징으로 하는 반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로.And the cell power is supplied to the second power source. 제 1 항에 있어서,The method according to claim 1, 상기 프리차지 컨트롤부는The precharge control unit 상기 제 1 프리차지부의 프리차지와 상기 제 2 프리차지부의 프리차지는 동시에 시작되게 제어함을 특징으로 하는 반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로.Wherein the precharge control unit controls the precharge of the first precharge unit and the precharge of the second precharge unit to be started at the same time. 제 1 항에 있어서,The method according to claim 1, 상기 프리차지 컨트롤부는The precharge control unit 상기 제 1 프리차지부의 프리차지가 상기 제 2 프리차지부의 프리차지 보다 빠르게 시작되게 제어함을 특징으로 하는 반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로.And controls the precharge of the first precharge unit to start faster than the precharge of the second precharge unit. 제 6 항에 있어서,The method according to claim 6, 상기 제 1 프리차지부의 트랜지스터의 구동 능력은 상기 제 2 프리차지부의 트랜지스터의 구동 능력 보다 크게 설정됨을 특징으로 하는 반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로.Wherein the driving capability of the transistor of the first precharge section is set to be larger than that of the transistor of the second precharge section. 제 1 항에 있어서, The method according to claim 1, 상기 프리차지 컨트롤부는The precharge control unit 프리차지 신호를 입력받아 반전시시켜 상기 제 2 프리차지부를 구동시키는 프리차지 구동신호를 생성하는 제 1 인버터;A first inverter for receiving a precharge signal and inverting the precharge signal to generate a precharge driving signal for driving the second precharge unit; 상기 제 1 인버터의 출력을 소정시간 지연시키는 지연부;A delay unit for delaying the output of the first inverter for a predetermined time; 상기 지연부의 출력을 다시 반전시키는 제 2 인버터; 및A second inverter for inverting the output of the delay unit again; And 상기 제 2 인버터의 출력 신호와 상기 지연부의 출력 신호를 논리곱하여 상기 제 1 프리차지부를 구동시키는 프리차지 구동신호를 생성하는 앤드게이트;An AND gate for generating a precharge driving signal for driving the first precharge section by logically multiplying an output signal of the second inverter and an output signal of the delay section; 를 포함하는 것을 특징으로 하는 반도체 메모리 장치용 로컬 입출력라인 프리차지 제어회로.And a local input / output line precharge control circuit for a semiconductor memory device. 프리차지 신호가 인에이블되는 제 1 단계;A first step in which a precharge signal is enabled; 상기 프리차지 신호에 연동하여 제 1 프리차지 구동신호를 생성하는 제 2 단계;A second step of generating a first precharge driving signal in synchronization with the precharge signal; 상기 제 1 구동신호와 그의 지연신호를 이용하여 제 2 프리차지 구동신호를 생성하는 제 3 단계;A third step of generating a second pre-charge driving signal by using the first driving signal and the delay signal thereof; 상기 제 1 구동신호로써 로컬입출력라인 쌍을 등전위로 이퀄라이징하고 셀전원으로 제 1 프리차지를 수행하는 제 4 단계;A fourth step of equalizing the local input / output line pair to the equal potential as the first driving signal and performing a first precharge with the cell power; 상기 제 2 구동신호로써 로컬입출력라인 쌍을 외부전원으로 제 2 프리차지를 수행하는 제 5 단계;를 구비하며,And performing a second precharge operation using the external input and the output of the local input / output line pair as the second driving signal, 상기 제 2 프리차지는 상기 제 1 프리차지 보다 최소한 같거나 이전에 시작됨을 특징으로 하는 반도체 메모리 장치용 로컬입출력라인 프리차지 제어방법.Wherein the second precharge is started at least equal to or earlier than the first precharge. 제 9 항에 있어서,10. The method of claim 9, 상기 제 2 프리차지는 상기 제 1 프리차지의 초기 일정구간에 같이 수행됨을 특징으로 하는 반도체 메모리 장치용 로컬입출력라인 프리차지 제어방법.Wherein the second precharge is performed in a first predetermined period of the first precharge. 제 9 항에 있어서,10. The method of claim 9, 상기 제 2 프리차지는 상기 제 1 프리차지 보다 높은 전압으로 상기 로컬입출력라인을 프리차지 시키는 것을 특징으로 하는 반도체 메모리 장치용 로컬입출력라인 프리차지 제어방법.Wherein the second precharge precharges the local input / output line with a higher voltage than the first precharge.
KR1020060029190A 2006-03-30 2006-03-30 A local input-output line precharge controlling circuit for semiconductor memory and the control method thereof KR100691017B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060029190A KR100691017B1 (en) 2006-03-30 2006-03-30 A local input-output line precharge controlling circuit for semiconductor memory and the control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060029190A KR100691017B1 (en) 2006-03-30 2006-03-30 A local input-output line precharge controlling circuit for semiconductor memory and the control method thereof

Publications (1)

Publication Number Publication Date
KR100691017B1 true KR100691017B1 (en) 2007-03-09

Family

ID=38102688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029190A KR100691017B1 (en) 2006-03-30 2006-03-30 A local input-output line precharge controlling circuit for semiconductor memory and the control method thereof

Country Status (1)

Country Link
KR (1) KR100691017B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101311455B1 (en) 2007-08-31 2013-09-25 삼성전자주식회사 Semiconductor memory device and the method for layout thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980037951A (en) * 1996-11-22 1998-08-05 김광호 I / O Line Precharge Circuit
KR19990075865A (en) * 1998-03-25 1999-10-15 윤종용 I / O line control circuit of semiconductor memory device
KR20000044569A (en) * 1998-12-30 2000-07-15 김영환 Local input/output driver of semiconductor device
US6141275A (en) 1999-04-06 2000-10-31 Genesis Semiconductor Method of and apparatus for precharging and equalizing local input/output signal lines within a memory circuit
KR20020016116A (en) * 2000-08-24 2002-03-04 박종섭 Precharge control circuit for semiconductor memory
KR20030002480A (en) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 Data bus precharge control device
KR20040014742A (en) * 2002-08-10 2004-02-18 삼성전자주식회사 Equalization/precharge circuit for improving signal transmission characteristics through input output line pairs and semiconductor memory device including the same
KR20040038449A (en) * 2002-11-01 2004-05-08 삼성전자주식회사 Semiconductor memory device having hierachical data input/output line and method for precharging therefor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980037951A (en) * 1996-11-22 1998-08-05 김광호 I / O Line Precharge Circuit
KR19990075865A (en) * 1998-03-25 1999-10-15 윤종용 I / O line control circuit of semiconductor memory device
KR20000044569A (en) * 1998-12-30 2000-07-15 김영환 Local input/output driver of semiconductor device
US6141275A (en) 1999-04-06 2000-10-31 Genesis Semiconductor Method of and apparatus for precharging and equalizing local input/output signal lines within a memory circuit
KR20020016116A (en) * 2000-08-24 2002-03-04 박종섭 Precharge control circuit for semiconductor memory
KR20030002480A (en) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 Data bus precharge control device
KR20040014742A (en) * 2002-08-10 2004-02-18 삼성전자주식회사 Equalization/precharge circuit for improving signal transmission characteristics through input output line pairs and semiconductor memory device including the same
KR20040038449A (en) * 2002-11-01 2004-05-08 삼성전자주식회사 Semiconductor memory device having hierachical data input/output line and method for precharging therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101311455B1 (en) 2007-08-31 2013-09-25 삼성전자주식회사 Semiconductor memory device and the method for layout thereof

Similar Documents

Publication Publication Date Title
JP3903674B2 (en) Semiconductor memory device
US7158430B2 (en) Bit line sense amplifier control circuit
US5973972A (en) Precharge system for a semiconductor memory device
JP3825188B2 (en) Semiconductor device and precharge method
JP5595236B2 (en) Semiconductor device
US8779800B2 (en) Control signal generation circuit and sense amplifier circuit using the same
US7161860B2 (en) Local input/output line precharge circuit of semiconductor memory device
US8982657B2 (en) Semiconductor device having line self-boosting scheme
US7203097B2 (en) Method of operating a semiconductor device and the semiconductor device
US7660176B2 (en) Semiconductor memory device and method for driving the same
KR20000020558A (en) Input and output line precharging circuit of semiconductor memory and method for using the same
US5418753A (en) Dynamic random access memory device incorporating transfer gates between memory cell array and sense amplifier enabled in standard modes only
KR100733408B1 (en) Semiconductor memory device and method for driving the same
JPH09167486A (en) Memory device
US6930952B2 (en) Method of reading memory device in page mode and row decoder control circuit using the same
KR100691017B1 (en) A local input-output line precharge controlling circuit for semiconductor memory and the control method thereof
US6137715A (en) Static random access memory with rewriting circuit
KR100642395B1 (en) Semiconductor device
US7054210B2 (en) Write/precharge flag signal generation circuit and circuit for driving bit line isolation circuit in sense amplifier using the same
KR100764384B1 (en) Driving device for equalizing bitline
JP5411311B2 (en) Optimized charge sharing for data bus skew applications
KR20030001868A (en) Sense amplifier power control circuit
JP2010287266A (en) Sram (static random access memory) and access method to sram
JPH05282866A (en) Bit-line control circuit
JP4077056B2 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee