KR100687876B1 - Forming process for metal contact of semiconductor device - Google Patents
Forming process for metal contact of semiconductor device Download PDFInfo
- Publication number
- KR100687876B1 KR100687876B1 KR1020050057367A KR20050057367A KR100687876B1 KR 100687876 B1 KR100687876 B1 KR 100687876B1 KR 1020050057367 A KR1020050057367 A KR 1020050057367A KR 20050057367 A KR20050057367 A KR 20050057367A KR 100687876 B1 KR100687876 B1 KR 100687876B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- interlayer insulating
- metal wiring
- metal
- insulating film
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 103
- 239000002184 metal Substances 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 52
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000011229 interlayer Substances 0.000 claims abstract description 40
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 11
- AHVYPIQETPWLSZ-UHFFFAOYSA-N N-methyl-pyrrolidine Natural products CN1CC=CC1 AHVYPIQETPWLSZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- AVFZOVWCLRSYKC-UHFFFAOYSA-N 1-methylpyrrolidine Chemical compound CN1CCCC1 AVFZOVWCLRSYKC-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 6
- 239000010408 film Substances 0.000 description 64
- 239000007789 gas Substances 0.000 description 17
- 239000007769 metal material Substances 0.000 description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 13
- 229910052721 tungsten Inorganic materials 0.000 description 13
- 239000010937 tungsten Substances 0.000 description 13
- 239000003292 glue Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 150000001361 allenes Chemical class 0.000 description 4
- RWRDLPDLKQPQOW-UHFFFAOYSA-N Pyrrolidine Chemical group C1CCNC1 RWRDLPDLKQPQOW-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- -1 1-methylpyrrolidine allene Chemical class 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 125000003046 allene group Chemical group 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 간을 연결하는 금속 콘택을 종래에 비해 단순화된 공정으로 신뢰성 높게 형성할 수 있도록 하는 반도체 소자의 금속 콘택 형성 방법에 관한 것이다. The present invention relates to a method for forming a metal contact of a semiconductor device to enable the metal contact connecting the metal wires of the semiconductor device to be formed with high reliability in a simplified process.
본 발명의 금속 콘택 형성 방법은, 소정의 하부 구조가 형성된 반도체 기판 위에 하부 금속 배선을 형성하는 단계; 상기 하부 금속 배선 위에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 상기 하부 금속 배선의 소정부를 노출하는 콘택홀을 형성하는 단계; 알레인계 소스 가스를 이용한 화학적 기상 증착 방법으로 상기 콘택홀 내에 알루미늄 플러그를 매립 형성하는 단계; 및 상기 알루미늄 플러그와 연결되도록 상기 층간 절연막 위에 상부 금속 배선을 형성하는 단계를 포함한다. The metal contact forming method of the present invention comprises the steps of: forming a lower metal wiring on a semiconductor substrate on which a predetermined lower structure is formed; Forming an interlayer insulating film on the lower metal wiring; Forming a contact hole exposing a predetermined portion of the lower metal wiring on the interlayer insulating film; Embedding an aluminum plug in the contact hole by a chemical vapor deposition method using an allane-based source gas; And forming an upper metal wire on the interlayer insulating layer to be connected to the aluminum plug.
금속 콘택, 알레인계 소스 가스, 1-메틸피롤리딘알레인 Metal Contact, Allane Source Gas, 1-Methylpyrrolidine Allane
Description
도 1은 종래 기술에 따라 금속 콘택을 형성한 경우의 모습 및 문제점을 나타내기 위한 도면이며, 1 is a view for showing the appearance and problems when forming a metal contact according to the prior art,
도 2a 내지 도 2c는 본 발명의 일 실시예에 따라 금속 콘택을 형성하는 공정 단면도이다. 2A-2C are cross-sectional views of forming metal contacts in accordance with one embodiment of the present invention.
* 도면의 부호에 대한 간략한 설명 *Brief description of the symbols in the drawing
100 : 반도체 기판 102 : 하부 금속 배선100
104 : 층간 절연막 106 : 콘택홀104: interlayer insulating film 106: contact hole
109 : 알루미늄 플러그 112 : 상부 금속 배선109: aluminum plug 112: upper metal wiring
본 발명은 반도체 소자의 금속 배선 간을 연결하는 금속 콘택을 종래에 비해 단순화된 공정으로 신뢰성 높게 형성할 수 있도록 하는 반도체 소자의 금속 콘택 형성 방법에 관한 것이다. The present invention relates to a method for forming a metal contact of a semiconductor device to enable the metal contact connecting the metal wires of the semiconductor device to be formed with high reliability in a simplified process.
반도체 소자를 제조함에 있어서는, 소정의 하부 금속 배선과 상부 금속 배선을 전기적으로 연결하는 금속 콘택을 형성해야할 필요가 있다. 그런데, 최근 들어, 반도체 소자가 고집적화, 초미세화됨에 따라, 상기 금속 배선 간을 연결하기 위한 금속 콘택 역시 더욱 미세하게 형성할 필요가 있게 되었으며, 더 나아가, 반도체 소자의 전기적 특성 및 동작 속도에 관한 요구 역시 더욱 높아짐에 따라, 결국, 상기 금속 콘택은 더욱 미세하면서도 저항은 낮고 높은 신뢰성을 가지도록 형성되어야할 필요성이 커지게 되었다.In manufacturing a semiconductor device, it is necessary to form a metal contact for electrically connecting a predetermined lower metal wiring and an upper metal wiring. However, in recent years, as semiconductor devices have become highly integrated and ultra-fine, it has become necessary to form metal contacts for connecting the metal wires more finely, and furthermore, requirements for electrical characteristics and operation speed of semiconductor devices As ever higher, eventually, the metal contact becomes more fine and needs to be formed to have low resistance and high reliability.
이하, 첨부한 도면을 참고로, 종래 기술에 의한 금속 콘택의 형성 방법을 간략히 살피고, 상술한 관점에서 이러한 종래 기술의 문제점을 설명하기로 한다. Hereinafter, a method of forming a metal contact according to the prior art will be briefly described with reference to the accompanying drawings, and the above-described problems of the prior art will be described.
도 1은 종래 기술에 따라 금속 콘택을 형성한 경우의 모습 및 문제점을 나타내기 위한 도면이다. 1 is a view for showing the appearance and problems when forming a metal contact according to the prior art.
종래 기술에 따라 반도체 소자의 금속 콘택을 형성함에 있어서는, 우선, 트랜지스터(도시 생략) 및 비트라인(도시 생략) 등의 소정의 하부 구조가 형성된 반도체 기판(100) 위에, 예를 들어, 알루미늄 등의 저저항 금속 물질로 하부 금속 배선(102)을 형성한다. In forming a metal contact of a semiconductor element according to the prior art, first, on a
그리고 나서, 상기 하부 금속 배선(102) 위에 층간 절연막(104)을 형성하고, 이러한 층간 절연막(104) 상에 상기 하부 금속 배선(102)의 소정부를 노출하는 콘택홀(106)을 형성한다. Then, an
이후, 상기 콘택홀(106) 내의 전면에 글루막(108)으로서 티타늄/티타늄 질화막을 형성하고, 상기 콘택홀(106)이 매립되도록 텅스텐 플러그(110)를 형성한다. Thereafter, a titanium / titanium nitride film is formed as a
계속하여, 에치백 공정을 통해 상기 층간 절연막(104)의 상면 위에 형성되어 있는 글루막(108) 및 텅스텐 플러그(110)를 제거하고, 상기 콘택홀(106) 내에 매립된 텅스텐 플러그(110)와 연결되도록, 예를 들어, 알루미늄 등의 저저항 금속 물질로 상기 층간 절연막(104) 위에 소정의 상부 금속 배선(112)을 형성함으로서, 최종적으로 하부 금속 배선(102) 및 상부 금속 배선(112)과 이들 금속 배선을 연결하는 금속 콘택을 형성할 수 있다. Subsequently, the
그런데, 이러한 종래 기술에 따르면, 상기 콘택홀(106) 내에 매립 형성되는 텅스텐 플러그(110)가, 예를 들어, 산화막으로 형성되는 층간 절연막(104)과의 접착력이 좋지 못하여, 금속 콘택을 형성하는 과정에서 상기 티타늄/티타늄 질화막으로 이루어진 글루막(108)을 형성하는 별도의 공정을 진행하지 않으면 안된다. 또한, 상기 글루막(108) 및 텅스텐 플러그(110)가 콘택홀(106) 내에 형성될 뿐 아니라 층간 절연막(104) 위에도 형성되기 때문에, 상기 층간 절연막(104) 상면 위에 형성되어 있는 상기 글루막(108) 및 텅스텐 플러그(110)를 제거하기 위한 별도의 에치백 공정을 진행하지 않으면 안된다. However, according to the related art, the
이 때문에, 상기 종래 기술에 따르면, 하부 금속 배선(102) 및 상부 금속 배선(112)을 연결하는 금속 콘택을 형성하는 공정이 지극히 복잡해질 수 밖에 없으므로, 전체 공정의 수율 및 경제성이 저하되고, 각 공정의 진행 과정에서 발생하는 파티클에 의한 어택으로 반도체 소자의 결함이 다수 발생하는 문제점이 있었다. For this reason, according to the prior art, the process of forming the metal contact connecting the
또한, 상기 층간 절연막(104) 상면 위에 형성되어 있는 상기 글루막(108) 및 텅스텐 플러그(110)를 제거하기 위한 에치백 공정에서, 콘택홀(106) 내에 매립 형성된 텅스텐 플러그(110)까지도 일부 제거되어 금속 콘택의 매립 불량이 발생할 수 있으므로(도 1의 점선 원 부분 참조), 후속 상부 금속 배선(112)까지를 형성한 후에, 상기 금속 콘택과 상부 금속 배선(112) 사이에 블록 페일(block fail) 등이 발생할 수도 있다. In addition, in the etch back process for removing the
이에 더하여, 상기 종래 기술에서는 텅스텐 플러그(110)를 사용하여 금속 콘택을 매립 형성하고 있는 바, 이러한 텅스텐 플러그(110)는 하부 금속 배선(102) 및 상부 금속 배선(112)을 이루는 알루미늄 등의 금속 물질에 비해 저항이 높기 때문에, 이를 이용하여 금속 콘택을 형성하면, 보다 높아지고 있는 반도체 소자의 동작 속도 및 전기적 특성에 관한 요구에 제대로 부응하지 못하게 된다. In addition, in the prior art, a metal contact is formed by using a
이러한 종래 기술의 문제점으로 인해, 더욱 미세화되고 저항이 낮으며 신뢰성 높은 금속 콘택을 보다 단순화된 공정을 통해 형성할 수 있도록 하는 금속 콘택의 형성 방법에 관한 기술이 계속적으로 요구되고 있다. Due to the problems of the prior art, there is a continuous need for a method of forming a metal contact, which enables the formation of a finer, lower resistance and highly reliable metal contact through a simplified process.
이에 본 발명은 더욱 미세화되고 저항이 낮으며 신뢰성 높은 금속 콘택을 보다 단순화된 공정을 통해 형성할 수 있도록 하는 금속 콘택의 형성 방법을 제공하기 위한 것이다. Accordingly, the present invention is to provide a method for forming a metal contact that can be formed through a more simplified process to further refine the metal contact, low resistance and reliable.
이러한 목적을 달성하기 위하여, 본 발명은 소정의 하부 구조가 형성된 반도체 기판 위에 하부 금속 배선을 형성하는 단계; 상기 하부 금속 배선 위에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 상기 하부 금속 배선의 소정부를 노출하는 콘택홀을 형성하는 단계; 알레인계 소스 가스를 이용한 화학적 기상 증착 방법으로 상기 콘택홀 내에 알루미늄 플러그를 매립 형성하는 단계; 및 상기 알루미늄 플러그와 연결되도록 상기 층간 절연막 위에 상부 금속 배선을 형성하는 단계를 포함하는 금속 콘택 형성 방법을 제공한다. In order to achieve this object, the present invention comprises the steps of forming a lower metal wiring on a semiconductor substrate having a predetermined lower structure; Forming an interlayer insulating film on the lower metal wiring; Forming a contact hole exposing a predetermined portion of the lower metal wiring on the interlayer insulating film; Embedding an aluminum plug in the contact hole by a chemical vapor deposition method using an allane-based source gas; And forming an upper metal wire on the interlayer insulating layer to be connected to the aluminum plug.
본 발명은 또한, 소정의 하부 구조가 형성된 반도체 기판 위에 하부 금속 배선을 형성하는 단계; 상기 하부 금속 배선 위에 티타늄/티타늄 질화막 반사 방지막을 형성하는 단계; 상기 반사 방지막 위에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 상기 반사 방지막의 소정부를 노출하는 콘택홀을 형성하는 단계; 알레인계 소스 가스를 이용한 화학적 기상 증착 방법으로 상기 콘택홀 내에 알루미늄 플러그를 매립 형성하는 단계; 및 상기 알루미늄 플러그와 연결되도록 상기 층간 절연막 위에 상부 금속 배선을 형성하는 단계를 포함하는 금속 콘택 형성 방법을 제공한다. The present invention also includes forming a lower metal wiring on a semiconductor substrate on which a predetermined substructure is formed; Forming a titanium / titanium nitride anti-reflection film on the lower metal wires; Forming an interlayer insulating film on the anti-reflection film; Forming a contact hole exposing a predetermined portion of the anti-reflection film on the interlayer insulating film; Embedding an aluminum plug in the contact hole by a chemical vapor deposition method using an allane-based source gas; And forming an upper metal wire on the interlayer insulating layer to be connected to the aluminum plug.
상기 본 발명에 의한 금속 콘택 형성 방법에서, 상기 알레인계 소스 가스는 1-메틸피롤리딘알레인 소스 가스인 것이 바람직하다. In the metal contact forming method according to the present invention, the allane-based source gas is preferably 1-methylpyrrolidine allene source gas.
또한, 상기 알루미늄 플러그를 매립 형성하는 단계에서는, 100-180℃의 증착 온도 및 3-10torr의 증착 압력 하에 상기 알레인계 소스 가스를 이용한 화학적 기 상 증착을 진행함이 바람직하다. In addition, in the forming of the aluminum plug, it is preferable to proceed with chemical vapor deposition using the allane-based source gas under a deposition temperature of 100-180 ° C. and a deposition pressure of 3-10 torr.
이하, 첨부한 도면을 참고로 본 발명의 바람직한 일 실시예에 따른 소자 분리막 형성 방법에 대해 상세히 설명하기로 한다. 다만, 이는 하나의 예시로 제시된 것으로 이에 의해 본 발명의 권리 범위가 정해지는 것은 아니다. Hereinafter, a method of forming an isolation layer according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings. However, this is presented as an example and thereby does not determine the scope of the present invention.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따라 금속 콘택을 형성하는 공정 단면도이다. 2A-2C are cross-sectional views of forming metal contacts in accordance with one embodiment of the present invention.
본 실시예에 따라 반도체 소자의 금속 콘택을 형성함에 있어서는, 우선, 도 2a에 도시된 바와 같이, 트랜지스터(도시 생략) 및 비트라인(도시 생략) 등의 소정의 하부 구조가 형성된 반도체 기판(100) 위에, 예를 들어, 알루미늄 등의 저저항 금속 물질을 이용하여 하부 금속 배선(102)을 형성한다. 한편, 이러한 하부 금속 배선(102)은 상기 알루미늄 등의 금속 물질을 이용하여 종래부터 당업자에게 자명하게 알려진 통상적인 방법으로 형성할 수 있다. In forming the metal contact of the semiconductor device according to the present embodiment, first, as shown in FIG. 2A, a
이러한 하부 금속 배선(102)을 형성한 후에는, 상기 하부 금속 배선(102) 위에 산화막 등을 화학적 기상 증착법으로 증착함으로서, 층간 절연막(104)을 형성한다. After the
다만, 상기 하부 금속 배선(102)을 이루는 알루미늄 등의 금속 물질은 노광 광원에 대한 반사도가 높아, 상기 층간 절연막(104)을 형성하고 이러한 층간 절연막(104)을 패터닝하여 소정의 콘택홀을 형성하는 등의 추후 공정에서, 난반사를 일 으켜 패터닝 공정의 어려움을 초래할 수도 있으므로, 본 발명의 다른 실시예로서, 상기 하부 금속 배선(102) 위에 티타늄/티타늄 질화막으로 이루어진 반사 방지막을 형성할 수도 있다. 이러한 경우, 상기 층간 절연막(104)은 상기 반사 방지막 위에 형성된다. However, a metal material such as aluminum constituting the
한편, 상기 층간 절연막(104)을 형성한 후에는, 예를 들어, 감광막을 이용한 노광, 현상 및 식각 공정 등을 통해, 이러한 층간 절연막(104)을 패터닝함으로서, 상기 층간 절연막(104) 상에 상기 하부 금속 배선(102)의 소정부를 노출하는 콘택홀(106)을 형성한다. On the other hand, after the
다만, 상기 하부 금속 배선(102) 위에 반사 방지막을 형성하는 본 발명의 다른 실시예에서는, 상기 층간 절연막(104) 상의 콘택홀(106)이 티타늄/티타늄 질화막으로 이루어진 반사 방지막의 소정부를 노출하게 된다. However, in another embodiment of the present invention in which the antireflection film is formed on the
상기 콘택홀(106)을 형성한 후에는, 도 2b에 도시된 바와 같이, 알레인계 소스 가스를 이용한 화학적 기상 증착 방법으로 상기 콘택홀(106) 내에 알루미늄 플러그(109)를 매립 형성한다. After forming the
상기 알레인계 소스 가스를 이용하여 화학적 기상 증착 공정을 진행하면, 하기 반응식 1에서 볼 수 있는 바와 같이, 상기 하부 금속 배선(102)을 이루는 알루미늄 등의 금속 물질 표면으로부터 알루미늄 플러그(109)가 성장하여 상기 콘택홀(106)이 매립되도록 증착 형성될 수 있다. When the chemical vapor deposition process is performed using the allane-based source gas, as shown in Scheme 1, an
또한, 반사 방지막을 형성하는 본 발명의 다른 실시예에 있어서도, 상기 반사 방지막이 티타늄/티타늄 질화막의 금속막으로 이루어지기 때문에, 하기 반응식 1에서 볼 수 있는 바와 같이, 이러한 반사 방지막을 이루는 티타늄 질화막 등의 금속 물질 표면으로부터 알루미늄 플러그(109)가 성장하여 상기 콘택홀(106)이 매립되도록 증착 형성될 수 있다. In addition, in another embodiment of the present invention for forming an anti-reflection film, since the anti-reflection film is made of a metal film of titanium / titanium nitride film, as shown in Scheme 1 below, titanium nitride film or the like forming such an anti-reflection film The
[반응식 1]Scheme 1
M(s) + H3Al:NR(g) --> M-AlH3 + M-NRM (s) + H 3 Al: NR (g)-> M-AlH 3 + M-NR
M-AlH3 + M-NR --> M-Al(s) + HNR(g)M-AlH 3 + M-NR-> M-Al (s) + HNR (g)
상기 식에서, M은 하부 금속 배선을 이루는 알루미늄 등의 금속 물질 또는 반사 방지막을 이루는 금속 물질, 즉, 티타늄 질화막 또는 티타늄이다. R은 반도체 소자의 제조 공정에서 통상적으로 사용되는 알레인계 화합물에 결합되는 모든 알킬기를 나타낸다. In the above formula, M is a metal material such as aluminum constituting the bottom metal wiring or a metal material constituting the antireflection film, that is, titanium nitride film or titanium. R represents all the alkyl groups bonded to the allene-based compound commonly used in the manufacturing process of the semiconductor device.
이러한 과정을 통해, 상기 하부 금속 배선(102) 또는 반사 방지막을 이루는 금속 물질 표면에서 성장하여 상기 콘택홀(106)을 매립하도록 증착 형성되는 상기 알루미늄 플러그(109)는, 상기 금속 물질 또는 층간 절연막(104)을 이루는 산화막 등과의 접착력이 비교적 좋기 때문에, 종래의 텅스텐 플러그 대신 이러한 알루미늄 플러그(109)를 형성함으로서, 콘택홀(106) 내에 별도의 글루막을 형성할 필요가 없어진다. Through this process, the
또한, 상기 알레인계 소스 가스는 금속 물질의 표면에서 상기 반응식 1의 반응을 일으켜 상기 하부 금속 배선(102) 또는 반사 방지막의 금속 물질을 노출하는 상기 콘택홀(106) 내에서 알루미늄 플러그(109)을 성장시킬 수 있을 뿐이고, 층간 절연막(104)을 이루는 산화막(SiO2)과 어떠한 반응도 일으키지 않기 때문에, 층간 절연막(104) 상면 위에서는 알루미늄 플러그(109)를 전혀 성장시키지 못한다. 따라서, 하부 금속 배선(102) 또는 반사 방지막의 금속 물질을 노출하는 콘택홀(106) 내에서만 선택적으로 알루미늄 플러그(109)가 증착 형성되므로, 상기 알루미늄 플러그(109)를 형성한 후에, 층간 절연막 상면 위에 형성되어 있는 금속 플러그(본 실시예의 알루미늄 플러그) 등을 제거하기 위한 에치백 공정을 진행할 필요도 없다. In addition, the allene-based source gas may react with the
그러므로, 본 실시예에 따르면, 상기 글루막 형성 공정 및 에치백 공정을 생략할 수 있어서 금속 콘택의 형성 공정이 종래 기술에 크게 단순화되는 동시에, 상기 에치백 공정 등에서 금속 콘택에 매립 형성되어 있는 금속 플러그(본 실시예의 알루미늄 플러그)가 손상되는 문제점 또한 발생하지 않는다. Therefore, according to the present embodiment, the glue film forming step and the etch back step can be omitted, so that the metal contact forming step is greatly simplified in the prior art, and the metal plug embedded in the metal contact in the etch back step or the like. The problem that the (Aluminum plug of this embodiment) is damaged also does not occur.
또한, 상기 알루미늄 플러그는 종래 기술의 텅스텐 플러그에 비해 낮은 저항을 나타내므로, 이를 사용하여 금속 콘택의 저항을 낮추어 반도체 소자의 동작 속도 및 전기적 특성을 향상시킬 수 있다. In addition, since the aluminum plug has a lower resistance than the tungsten plug of the prior art, the aluminum plug may be used to lower the resistance of the metal contact to improve the operation speed and the electrical characteristics of the semiconductor device.
한편, 상기 알루미늄 플러그(109)을 콘택홀(106) 내에 매립 형성하는 공정에서, 상기 알레인계 소스 가스로는 하기 화학식 2로 표시되는 1-메틸피롤리딘알레인 소스 가스를 이용하는 것이 보다 바람직하다. 상기 1-메틸피롤리딘알레인 소스 가스는, 피롤리딘환의 존재로 인하여 알루미늄(Al)과 질소(N) 간의 배위 결합력이 약하기 때문에, 이를 이용하면 약 100℃ 정도의 낮은 온도에서도 상기 알루미늄 플러 그(109)의 형성 공정을 진행할 수 있다. 또한, 상기 1-메틸피롤리딘알레인 소스 가스로부터 알루미늄이 분해되고 남은 피롤리딘 화합물은 더 이상 분해되지 않고 쉽게 제거될 수 있으므로, 알루미늄 플러그(109) 또는 층간 절연막(104) 등의 박막이 탄소 또는 질소 등에 의해 오염될 우려도 없다. 그리고, 알레인계 작용기(AlH3)에 결합된 수소 역시 저온에서 쉽게 제거되므로, 상기 1-메틸피롤리딘알레인 소스 가스를 사용함으로서, 다른 알레인계 소스 가스에 비해 막 특성이 우수한 알루미늄 플러그(109)를 형성할 수 있다. On the other hand, in the step of forming the
[화학식 2][Formula 2]
그리고, 상기 알레인계 소스 가스를 이용한 화학적 기상 증착법을 통해 상기 콘택홀(106) 내에 알루미늄 플러그(109)를 매립 형성하는 공정은, 바람직하게는 100-180℃의 증착 온도, 3-10torr의 증착 압력으로 진행할 수 있으며, 아르곤 등의 비활성 기체를 캐리어 가스로서 상기 알레인계 소스 가스와 함께 공급하면서 진행할 수 있다. 또한, 상기 캐리어 가스는 200-500sccm의 유량으로 공급할 수 있다. In addition, the process of embedding the
한편, 상기 알루미늄 플러그(109)를 콘택홀(106) 내에 매립하여 금속 콘택을 최종 형성한 후에는, 도 2c에 도시된 바와 같이, 상기 알루미늄 플러그(109)와 연 결되도록 상기 층간 절연막(104) 위에 상부 금속 배선(112)을 형성한다. Meanwhile, after the
이러한 상부 금속 배선(112)은 통상적인 구성에 따라 물리적 기상 증착 방법으로 알루미늄 등의 저저항 금속 물질을 증착함으로서 형성할 수 있다. 특히, 상기 알루미늄으로 상부 금속 배선(112)을 형성하는 경우, 이러한 상부 금속 배선(112)이 금속 콘택을 매립하는 알루미늄 플러그(109)와 같은 물질, 즉, 알루미늄으로 이루어지고, 또한, 알루미늄 플러그(109) 형성 공정과 상부 금속 배선(112) 형성 공정 사이에 에치백 공정 등의 다른 공정이 전혀 부가되지 않기 때문에, 상기 상부 금속 배선(112)의 형성 공정은 상기 알루미늄 플러그(109) 형성 공정을 진행한 동일 시스템 내에서 인-시츄(in-situ)로 진행할 수 있다. The
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.
상술한 바와 같이, 본 발명에 따르면, 글루막 형성 공정 및 층간 절연막 상면 위에 있는 알루미늄 플러그 등을 제거하기 위한 에치백 공정 등을 별도로 진행할 필요가 없기 때문에, 반도체 소자의 각 금속 배선을 연결하기 위한 금속 콘택을 매우 단순화된 공정으로 형성할 수 있으며, 이에 따라, 전체 공정의 수율 및 경제 성이 크게 향상되며, 복잡한 공정의 반복으로 파티클에 의한 어택이 다수 발생하여 반도체 소자의 결함이 초래되는 종래 기술의 문제점 역시 최소화할 수 있다. As described above, according to the present invention, since it is not necessary to separately perform the glue film forming process and the etch back process for removing the aluminum plug or the like on the upper surface of the interlayer insulating film, the metal for connecting each metal wiring of the semiconductor element. The contact can be formed in a very simplified process, which greatly improves the yield and economics of the entire process, and a large number of attacks by particles occur due to the repetition of complex processes, resulting in defects in semiconductor devices. Problems can also be minimized.
또한, 상기 에치백 공정에서, 금속 콘택 내에 매립 형성된 알루미늄 플러그가 일부 제거되는 문제점 역시 방지할 수 있으므로, 상부 금속 배선과 금속 콘택 사이에 블록 페일이 발생할 우려도 없다. In addition, in the etchback process, the problem of partially removing the aluminum plug embedded in the metal contact can be prevented, so that there is no fear of block fail between the upper metal wire and the metal contact.
그리고, 상기 알루미늄 플러그가 종래의 텅스텐 플러그에 비해 낮은 저항을 가지므로, 반도체 소자의 동작 속도 및 전기적 특성 향상에 크게 기여할 수 있다. In addition, since the aluminum plug has a lower resistance than a conventional tungsten plug, the aluminum plug may greatly contribute to an improvement in operating speed and electrical characteristics of the semiconductor device.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057367A KR100687876B1 (en) | 2005-06-29 | 2005-06-29 | Forming process for metal contact of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057367A KR100687876B1 (en) | 2005-06-29 | 2005-06-29 | Forming process for metal contact of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070001734A KR20070001734A (en) | 2007-01-04 |
| KR100687876B1 true KR100687876B1 (en) | 2007-02-27 |
Family
ID=37869073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050057367A KR100687876B1 (en) | 2005-06-29 | 2005-06-29 | Forming process for metal contact of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100687876B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012737A (en) * | 1996-06-24 | 1998-01-16 | United Microelectron Corp | Aluminium plug formed by utizing selective chemical vapor-phase growth and its formation |
| KR19990051679A (en) * | 1997-12-19 | 1999-07-05 | 김영환 | Method of forming multilayer wiring of semiconductor device |
-
2005
- 2005-06-29 KR KR1020050057367A patent/KR100687876B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012737A (en) * | 1996-06-24 | 1998-01-16 | United Microelectron Corp | Aluminium plug formed by utizing selective chemical vapor-phase growth and its formation |
| KR19990051679A (en) * | 1997-12-19 | 1999-07-05 | 김영환 | Method of forming multilayer wiring of semiconductor device |
Non-Patent Citations (2)
| Title |
|---|
| 10012737 * |
| 1019990051679 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070001734A (en) | 2007-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215846B1 (en) | Method for forming interconnector of semiconductor device | |
| KR100719177B1 (en) | Method for forming tungsten layer by using selective ALD method | |
| TW201409614A (en) | Selective capping of metal interconnect lines during air gap formation | |
| KR20050037797A (en) | Method of forming metal interconnection line for semiconductor device | |
| KR100519169B1 (en) | Method of forming metal line of semiconductor devices | |
| US8344352B2 (en) | Using unstable nitrides to form semiconductor structures | |
| JP4508607B2 (en) | Manufacturing method of semiconductor device | |
| KR100538633B1 (en) | Method of forming a metal wiring in a semiconductor device | |
| KR20090035127A (en) | Method for forming metal wiring of semiconductor device | |
| KR20050022526A (en) | Semiconductor Device And Method For Manufacturing The Same | |
| KR100687876B1 (en) | Forming process for metal contact of semiconductor device | |
| KR100333712B1 (en) | A method for forming damascene type metal wire in semiconductor device | |
| JP2000058643A (en) | Formation method for plug | |
| JPH05234935A (en) | Semiconductor device and its manufacture | |
| TWI495059B (en) | Semiconductor device, semiconductor apparatus and method for manufacturing the same | |
| KR100477840B1 (en) | Barrier Metal Film Formation Method of Semiconductor Device | |
| JP2007258390A (en) | Semiconductor device and manufacturing method therefor | |
| KR100186509B1 (en) | Method of forming metal interconnector in semiconductor device | |
| KR100680940B1 (en) | Method for forming metal line in semiconductor device | |
| KR100214526B1 (en) | Process for forming interconnector of semiconductor device | |
| KR20060011396A (en) | Method for forming multi layer metal line in semiconductor device | |
| KR100571387B1 (en) | Copper wiring manufacturing method of semiconductor device | |
| KR100571408B1 (en) | Dual damascene wiring manufacturing method of semiconductor device | |
| JPH0499317A (en) | Manufacture of semiconductor device | |
| KR20070030647A (en) | Method for forming metal wiring layer of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |